JPH1168797A - 可変長セル対応位相乗換装置 - Google Patents
可変長セル対応位相乗換装置Info
- Publication number
- JPH1168797A JPH1168797A JP24463297A JP24463297A JPH1168797A JP H1168797 A JPH1168797 A JP H1168797A JP 24463297 A JP24463297 A JP 24463297A JP 24463297 A JP24463297 A JP 24463297A JP H1168797 A JPH1168797 A JP H1168797A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- write
- signal
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1621—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by maintaining request order
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】入力する書込パルスまたは読出パルスがセル長
が固定セル長でなくても、装置を制御するのに用いられ
る固定セル長より長い可変長データを意識することなく
位相を乗せ換える装置の提供。 【解決手段】入力する書込パルス信号１１、書込クロッ
ク信号１２および調停制御部５からの書込許可信号１５
により内部書込信号Ａ１３、内部書込信号Ｂ１４を送出
し、２ポートＲＡＭ１、２に入力データ１０から入って
くるセルデータを同時に保持し、入力する読出パルス信
号２１、読出クロック信号２２および調停制御部５から
の読出許可信号２５により内部読出信号Ａ２３、内部読
出信号Ｂ２４を送出し、２ポートＲＡＭ１、２より内部
出力データＡ３０、内部出力データＢ３１にセルデータ
を同時に送出し、入力する読出パルス信号２１によりセ
ル単位で内部出力データＡ３０、内部出力データＢ３１
を選択できるセレクタ６を備える。
が固定セル長でなくても、装置を制御するのに用いられ
る固定セル長より長い可変長データを意識することなく
位相を乗せ換える装置の提供。 【解決手段】入力する書込パルス信号１１、書込クロッ
ク信号１２および調停制御部５からの書込許可信号１５
により内部書込信号Ａ１３、内部書込信号Ｂ１４を送出
し、２ポートＲＡＭ１、２に入力データ１０から入って
くるセルデータを同時に保持し、入力する読出パルス信
号２１、読出クロック信号２２および調停制御部５から
の読出許可信号２５により内部読出信号Ａ２３、内部読
出信号Ｂ２４を送出し、２ポートＲＡＭ１、２より内部
出力データＡ３０、内部出力データＢ３１にセルデータ
を同時に送出し、入力する読出パルス信号２１によりセ
ル単位で内部出力データＡ３０、内部出力データＢ３１
を選択できるセレクタ６を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル非同期
転送モード通信のセル位相乗換回路に関し、特に、互い
に独立したクロック信号及びセル位相パルスにて動作す
る回路間のセルの送受を、書込・読出の位相差なく、転
送可能とするセル位相乗換回路に関する。
転送モード通信のセル位相乗換回路に関し、特に、互い
に独立したクロック信号及びセル位相パルスにて動作す
る回路間のセルの送受を、書込・読出の位相差なく、転
送可能とするセル位相乗換回路に関する。
【０００２】
【従来の技術】従来、この種のセル位相乗換装置には、
互いに独立したクロック信号およびセル位相パルスにて
動作する回路間のセルの送受信を固定長で行うために用
いられている。
互いに独立したクロック信号およびセル位相パルスにて
動作する回路間のセルの送受信を固定長で行うために用
いられている。
【０００３】このようなセルの位相乗換装置の従来技術
として、例えば特開平４−２２０８２９号公報には、書
込パルスまたは読出パルスが正常でない周期で入力され
た場合でも入力条件の復旧後に自動的に回復し、障害の
波及を最小限に抑えることを可能としたセル位相乗換回
路が提案されている。図４は、このようなセル位相乗換
装置の一例を示すブロック図である。
として、例えば特開平４−２２０８２９号公報には、書
込パルスまたは読出パルスが正常でない周期で入力され
た場合でも入力条件の復旧後に自動的に回復し、障害の
波及を最小限に抑えることを可能としたセル位相乗換回
路が提案されている。図４は、このようなセル位相乗換
装置の一例を示すブロック図である。
【０００４】図４において、セルの位相乗換装置は、書
込みおよび読出しのセル長が、同一固定セル長を用いた
ものである。図５は、図４に示したセルの位相乗換装置
におけるメモリへの書込みと読出し動作を説明するため
のタイミング図である。
込みおよび読出しのセル長が、同一固定セル長を用いた
ものである。図５は、図４に示したセルの位相乗換装置
におけるメモリへの書込みと読出し動作を説明するため
のタイミング図である。
【０００５】図４及び図５を参照すると、２ポートＲＡ
Ｍ１００内の書込み領域が固定幅であるため書込制御部
１０３は固定セル長を常に意識し、固定セル長よりも長
いセルを入力した場合には、固定セル長までの内部書込
信号１１３を発生させて、２ポートＲＡＭ１００には余
剰データＴＸは書込まず（図５のＣ３は固定セル長より
ＴＸ分長い可変長データである）、固定セルデータだけ
を書込んでいた。
Ｍ１００内の書込み領域が固定幅であるため書込制御部
１０３は固定セル長を常に意識し、固定セル長よりも長
いセルを入力した場合には、固定セル長までの内部書込
信号１１３を発生させて、２ポートＲＡＭ１００には余
剰データＴＸは書込まず（図５のＣ３は固定セル長より
ＴＸ分長い可変長データである）、固定セルデータだけ
を書込んでいた。
【０００６】読出制御部１０４も同様に固定セル長を常
に意識し、固定長までの内部読出信号１２３を発生させ
ることにより、定常的に固定セル長分のデータを送出
し、２ポートＲＡＭ１００からは、入力した時に可変セ
ル長データＣ３であったセルも固定長分のセルデータだ
けを出力データ１２０として送出させていた（図３
（ｂ）参照）。
に意識し、固定長までの内部読出信号１２３を発生させ
ることにより、定常的に固定セル長分のデータを送出
し、２ポートＲＡＭ１００からは、入力した時に可変セ
ル長データＣ３であったセルも固定長分のセルデータだ
けを出力データ１２０として送出させていた（図３
（ｂ）参照）。
【０００７】
【発明が解決しようとする課題】しかし、従来のセル位
相乗換装置においては、入力する書込み・読出パルスの
セル長が固定セル長であることが前提とされている。
相乗換装置においては、入力する書込み・読出パルスの
セル長が固定セル長であることが前提とされている。
【０００８】このようなセル位相乗換装置は、固定セル
長であることを内部でカウントして監視し、装置の制御
用として用いられる固定長セルよりも長い可変長データ
については、固定長分のデータを除く余剰データ分はす
べて廃棄される、という問題点を有している。
長であることを内部でカウントして監視し、装置の制御
用として用いられる固定長セルよりも長い可変長データ
については、固定長分のデータを除く余剰データ分はす
べて廃棄される、という問題点を有している。
【０００９】そのため、装置の制御用として用いられる
可変長データは複数の固定長にセルに分割して転送する
か、他の経路を使って転送することしかできなかった。
可変長データは複数の固定長にセルに分割して転送する
か、他の経路を使って転送することしかできなかった。
【００１０】したがって本発明は、上記問題点に鑑みて
なされたものであって、その目的は、入力する書込み・
読出パルスのセル長が固定セル長であることが前提の位
相乗換装置において、装置の制御用として用いられる可
変長データが発生した場合でも、余剰データを廃棄する
ことなく、固定セル長で転送している通話路を用いて可
変長データも位相を乗換えることのできるセルの位相乗
換装置を提供することにある。
なされたものであって、その目的は、入力する書込み・
読出パルスのセル長が固定セル長であることが前提の位
相乗換装置において、装置の制御用として用いられる可
変長データが発生した場合でも、余剰データを廃棄する
ことなく、固定セル長で転送している通話路を用いて可
変長データも位相を乗換えることのできるセルの位相乗
換装置を提供することにある。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明のセルの位相乗換装置は、書込パルス信号及
び書込クロック信号に基づきセルデータを書き込む書込
手段と、読出パルス信号及び読出クロック信号に基づき
セルデータを読み出す読出手段と、前記書込手段と前記
読出手段を調停する制御手段と、を有するセル位相乗換
装置において、２つの２ポートＲＡＭを備え、前記２つ
の２ポートＲＡＭにセルデータを交互に書込み、前記書
込手段は、一つ目のセルの書込動作が終了して、次のセ
ルの書込動作が始まった後も、一つ目の２ポートＲＡＭ
への書込みを終了せずに書き込み、固定長よりも長い可
変長データが入ってきてもデータを廃棄することなく、
２ポートＲＡＭに書き込むことを可能とし、前記読込手
段は、２つの２ポートＲＡＭを交互に読出し、データの
切替を読出パルス単位に読み出すことにより、可変長セ
ルデータの固定長よりも長い部分のデータを廃棄するこ
となく読み出すことを可能とし、固定長データの中に瞬
間に発生する可変長データを位相を吸収して乗り換える
ことのできるようにしたことを特徴とする。
め、本発明のセルの位相乗換装置は、書込パルス信号及
び書込クロック信号に基づきセルデータを書き込む書込
手段と、読出パルス信号及び読出クロック信号に基づき
セルデータを読み出す読出手段と、前記書込手段と前記
読出手段を調停する制御手段と、を有するセル位相乗換
装置において、２つの２ポートＲＡＭを備え、前記２つ
の２ポートＲＡＭにセルデータを交互に書込み、前記書
込手段は、一つ目のセルの書込動作が終了して、次のセ
ルの書込動作が始まった後も、一つ目の２ポートＲＡＭ
への書込みを終了せずに書き込み、固定長よりも長い可
変長データが入ってきてもデータを廃棄することなく、
２ポートＲＡＭに書き込むことを可能とし、前記読込手
段は、２つの２ポートＲＡＭを交互に読出し、データの
切替を読出パルス単位に読み出すことにより、可変長セ
ルデータの固定長よりも長い部分のデータを廃棄するこ
となく読み出すことを可能とし、固定長データの中に瞬
間に発生する可変長データを位相を吸収して乗り換える
ことのできるようにしたことを特徴とする。
【００１２】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明のセルの位相乗換装置は、その好ま
しい実施の形態において、２つの２ポートＲＡＭを備
え、書込手段は、書込みパルスおよび調停制御部からの
書込許可によって、書込制御手段からの書込信号により
２ポートＲＡＭ内に入力データを書き込み、次の入力デ
ータを次の書込みパルスおよび調停制御からの書込許可
によって、書込制御手段からの書込信号により２ポート
ＲＡＭ内に入力データを書き込む。また、この書込手段
は、一つ目の書込みによって２ポートＲＡＭ内に書込み
が終って、次の書込みが始まり二つ目の２ポートＲＡＭ
内に書込みをしている間も、一つ目の２ポートＲＡＭ内
へ書込み動作を停止せずに書込みをそのまま続ける。
に説明する。本発明のセルの位相乗換装置は、その好ま
しい実施の形態において、２つの２ポートＲＡＭを備
え、書込手段は、書込みパルスおよび調停制御部からの
書込許可によって、書込制御手段からの書込信号により
２ポートＲＡＭ内に入力データを書き込み、次の入力デ
ータを次の書込みパルスおよび調停制御からの書込許可
によって、書込制御手段からの書込信号により２ポート
ＲＡＭ内に入力データを書き込む。また、この書込手段
は、一つ目の書込みによって２ポートＲＡＭ内に書込み
が終って、次の書込みが始まり二つ目の２ポートＲＡＭ
内に書込みをしている間も、一つ目の２ポートＲＡＭ内
へ書込み動作を停止せずに書込みをそのまま続ける。
【００１３】一方、読出手段は、読出パルスおよび調停
制御からの読出許可によって、読出制御手段からの読出
信号により２ポートＲＡＭ内から出力データを読み出
し、次の出力データを次の読出しパルスおよび調停制御
からの読出許可によって、読出制御手段からの読出信号
により、２ポートＲＡＭ内から出力データを読み出す。
また、この読出手段は２ポートＲＡＭおよび２ポートＲ
ＡＭからの読出しかを判定して、セレクタ切替を行う。
制御からの読出許可によって、読出制御手段からの読出
信号により２ポートＲＡＭ内から出力データを読み出
し、次の出力データを次の読出しパルスおよび調停制御
からの読出許可によって、読出制御手段からの読出信号
により、２ポートＲＡＭ内から出力データを読み出す。
また、この読出手段は２ポートＲＡＭおよび２ポートＲ
ＡＭからの読出しかを判定して、セレクタ切替を行う。
【００１４】本発明の実施の形態の乗換装置は、２つの
２ポートＲＡＭを持つことにより、装置を制御するのに
用いられる固定セル長より長い可変長のデータが入って
きたときでも、余剰データをバッファ内に蓄積すること
ができ、読み出しを可変長データのときのみ読出パルス
を延ばすことにより、可変長データの読出しも行うこと
ができ、このため、固定セル長に瞬間的に発生した装置
を制御するのに用いられる可変長データも廃棄されるこ
となく位相乗換を行うことができる。
２ポートＲＡＭを持つことにより、装置を制御するのに
用いられる固定セル長より長い可変長のデータが入って
きたときでも、余剰データをバッファ内に蓄積すること
ができ、読み出しを可変長データのときのみ読出パルス
を延ばすことにより、可変長データの読出しも行うこと
ができ、このため、固定セル長に瞬間的に発生した装置
を制御するのに用いられる可変長データも廃棄されるこ
となく位相乗換を行うことができる。
【００１５】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に詳細に説明する。
細に説明すべく、本発明の実施例について図面を参照し
て以下に詳細に説明する。
【００１６】図１は、本発明の一実施例のセル位相乗換
装置の構成をブロック図にて示したものである。図１を
参照すると、本実施例のセル位相乗換装置は、２ポート
ＲＡＭ（ランダムアクセスメモリ）１、２、書込制御部
３、読出制御部４、調停制御部５、およびセレクタ６を
備えて構成されている。
装置の構成をブロック図にて示したものである。図１を
参照すると、本実施例のセル位相乗換装置は、２ポート
ＲＡＭ（ランダムアクセスメモリ）１、２、書込制御部
３、読出制御部４、調停制御部５、およびセレクタ６を
備えて構成されている。
【００１７】２ポートＲＡＭ１、２上には、セル単位の
バッファ領域がとられており、それぞれ内部書込信号Ａ
１３および内部書込信号Ｂ１４により入力データ１０の
セルデータを書込む。また、内部読出信号Ａ２３により
２ポートＲＡＭ１内から内部出力データＡ３０へセルデ
ータを読み出し、内部読出信号Ｂ２４により２ポートＲ
ＡＭ２内から内部出力データＢ３１へセルデータを読み
出す。
バッファ領域がとられており、それぞれ内部書込信号Ａ
１３および内部書込信号Ｂ１４により入力データ１０の
セルデータを書込む。また、内部読出信号Ａ２３により
２ポートＲＡＭ１内から内部出力データＡ３０へセルデ
ータを読み出し、内部読出信号Ｂ２４により２ポートＲ
ＡＭ２内から内部出力データＢ３１へセルデータを読み
出す。
【００１８】書込制御部３は、書込パルス信号１１と調
停制御部５からの書込許可信号１５を基に２ポートＲＡ
Ｍ１、２への書込信号Ａ１３、書込信号Ｂ１４を生成す
る。
停制御部５からの書込許可信号１５を基に２ポートＲＡ
Ｍ１、２への書込信号Ａ１３、書込信号Ｂ１４を生成す
る。
【００１９】読出制御部４は、読出パルス信号２１と調
停制御部５からの読出許可信号２５をもとに２ポートＲ
ＡＭ１、２への読出信号Ａ２３、読出信号Ｂ２４を生成
する。また読出制御部４は、セレクタ６に対して内部出
力データＡ３０と内部出力デー３１の切替を行うための
セレクタ切替信号４０を送出する。
停制御部５からの読出許可信号２５をもとに２ポートＲ
ＡＭ１、２への読出信号Ａ２３、読出信号Ｂ２４を生成
する。また読出制御部４は、セレクタ６に対して内部出
力データＡ３０と内部出力デー３１の切替を行うための
セレクタ切替信号４０を送出する。
【００２０】調停制御部５は、書込パルス信号を１１と
読出パルス信号２１を基に、２ポートＲＡＭ１、２内の
セル滞留状況を管理して、書込制御部３への書込許可信
号１５および読出制御部４への読出許可信号２５を生成
する。
読出パルス信号２１を基に、２ポートＲＡＭ１、２内の
セル滞留状況を管理して、書込制御部３への書込許可信
号１５および読出制御部４への読出許可信号２５を生成
する。
【００２１】セレクタ６は、読出制御部４からのセレク
タ切替信号４０を基に、出力データ２０に対して、２ポ
ートＲＡＭ１からの内部出力データＡ３０または２ポー
トＲＡＭ２からの内部出力データＢ３１のどちらを出力
するかを切り替える。
タ切替信号４０を基に、出力データ２０に対して、２ポ
ートＲＡＭ１からの内部出力データＡ３０または２ポー
トＲＡＭ２からの内部出力データＢ３１のどちらを出力
するかを切り替える。
【００２２】次に、本発明の一実施例の動作について図
１図２及び図３を参照して説明する。
１図２及び図３を参照して説明する。
【００２３】図２及び図３は、固定セル長データＣ１、
Ｃ２、Ｃ４、Ｃ５、Ｃ６、Ｃ７のＣ２、Ｃ４間に、装置
を制御するのに用いられる可変長データＣ３が１セル分
入ったときの本実施例の動作を示すタイミングチャート
であり、図２は書込動作、図３は読出動作を示すタイミ
ングチャートである。ここで、Ｃ３は固定セル長よりＴ
Ｘ分長い可変長データである。
Ｃ２、Ｃ４、Ｃ５、Ｃ６、Ｃ７のＣ２、Ｃ４間に、装置
を制御するのに用いられる可変長データＣ３が１セル分
入ったときの本実施例の動作を示すタイミングチャート
であり、図２は書込動作、図３は読出動作を示すタイミ
ングチャートである。ここで、Ｃ３は固定セル長よりＴ
Ｘ分長い可変長データである。
【００２４】図１及び図２を参照すると、本実施例にお
ける書込動作は、書込パルス信号１１を書込制御部３に
受けて、調停制御部５からの書込許可信号１５があれ
ば、２ポートＲＡＭ１への内部書込信号Ａを送出して、
２ポートＲＡＭ１に入力データを書き込むことができ
る。調停制御部５からの書込許可信号がなければ、２ポ
ートＲＡＭ１への書込制御信号Ａを送出せず、２ポート
ＲＡＭ１に入力データを書き込まない。
ける書込動作は、書込パルス信号１１を書込制御部３に
受けて、調停制御部５からの書込許可信号１５があれ
ば、２ポートＲＡＭ１への内部書込信号Ａを送出して、
２ポートＲＡＭ１に入力データを書き込むことができ
る。調停制御部５からの書込許可信号がなければ、２ポ
ートＲＡＭ１への書込制御信号Ａを送出せず、２ポート
ＲＡＭ１に入力データを書き込まない。
【００２５】また、つぎの書込パルス信号１１を書込制
御部３で受けて、調停制御部５からの書込許可信号１５
があれば、２ポートＲＡＭ２への内部書込信号Ｂ１４を
送出して、２ポートＲＡＭ２に入力データを書き込むこ
とができる。
御部３で受けて、調停制御部５からの書込許可信号１５
があれば、２ポートＲＡＭ２への内部書込信号Ｂ１４を
送出して、２ポートＲＡＭ２に入力データを書き込むこ
とができる。
【００２６】調停制御部５からの書込許可信号１５がな
ければ、２ポートＲＡＭ２への書込制御信号Ｂ１４を送
出させず、２ポートＲＡＭ２には新たな入力データを書
き込まない。
ければ、２ポートＲＡＭ２への書込制御信号Ｂ１４を送
出させず、２ポートＲＡＭ２には新たな入力データを書
き込まない。
【００２７】内部書込信号Ａ１３、内部書込信号Ｂ１４
は書込制御部３によって管理され、２ポートＲＡＭ１か
２ポートＲＡＭ２のどちらへ書き込むかを管理する。内
部書込信号Ａ１３および内部書込信号Ｂ１４は書込パル
ス信号１１のセル単位で交互に送出する。
は書込制御部３によって管理され、２ポートＲＡＭ１か
２ポートＲＡＭ２のどちらへ書き込むかを管理する。内
部書込信号Ａ１３および内部書込信号Ｂ１４は書込パル
ス信号１１のセル単位で交互に送出する。
【００２８】また、この時、図２において、Ｃ２の書込
パルス信号１１により、内部書込信号Ｂ１４が送出され
ているときでも、次の書込パルス信号１１による内部書
込信号Ａ１３を継続して送出し続ける。その継続時間は
ＴＸである。
パルス信号１１により、内部書込信号Ｂ１４が送出され
ているときでも、次の書込パルス信号１１による内部書
込信号Ａ１３を継続して送出し続ける。その継続時間は
ＴＸである。
【００２９】これにより、固定セル長データＣ１が入っ
てきた場合には、２ポートＲＡＭ１に初めに入ってきた
入力デーＣ１及び新たに入ってきた入力データＣ２が書
き込まれることになる。
てきた場合には、２ポートＲＡＭ１に初めに入ってきた
入力デーＣ１及び新たに入ってきた入力データＣ２が書
き込まれることになる。
【００３０】装置を制御するのに用いられる可変長デー
タＣ３が入ってきた場合には、次の書込パルス信号が遅
れてくることにより、２ポートＲＡＭ１にそのまま入力
データＣ３が書き込まれることになる。
タＣ３が入ってきた場合には、次の書込パルス信号が遅
れてくることにより、２ポートＲＡＭ１にそのまま入力
データＣ３が書き込まれることになる。
【００３１】従って、２ポートＲＡＭを２つ持つことに
より、可変長データＣ３の余剰データＴＸは廃棄される
ことなく、２ポートＲＡＭに書き込むことができる。
より、可変長データＣ３の余剰データＴＸは廃棄される
ことなく、２ポートＲＡＭに書き込むことができる。
【００３２】図１及び図３を参照すると、本実施例の読
出動作は、読出パルス信号２１を読出制御部４に受け
て、調停制御部５からの読出許可信号２５があれば、２
ポートＲＡＭ１への内部読出信号Ａ２３を送出して、２
ポートＲＡＭ１より内部出力データＡ３０に出力データ
を読み出すことができる。
出動作は、読出パルス信号２１を読出制御部４に受け
て、調停制御部５からの読出許可信号２５があれば、２
ポートＲＡＭ１への内部読出信号Ａ２３を送出して、２
ポートＲＡＭ１より内部出力データＡ３０に出力データ
を読み出すことができる。
【００３３】調停制御部５からの読出許可信号２５がな
ければ、２ポートＲＡＭ１への内部読出信号Ａ２３を送
出せず、２ポートＲＡＭ１より内部出力データＡ３０へ
出力データを送出しない。
ければ、２ポートＲＡＭ１への内部読出信号Ａ２３を送
出せず、２ポートＲＡＭ１より内部出力データＡ３０へ
出力データを送出しない。
【００３４】また、次の読出パルス信号２１を読出制御
部４が受け、調停制御部５からの読出許可信号２５があ
れば、２ポートＲＡＭ２への内部読出信号Ｂ２４を送出
して、２ポートＲＡＭ２より内部出力データＢ３１に出
力データを読み出すことができる。また、調停制御部５
からの読出許可信号２５がなければ、２ポートＲＡＭ２
への内部読出信号Ｂ２４を送出せず、２ポートＲＡＭ２
より内部出力データＢ３１へ出力データを送出しない。
部４が受け、調停制御部５からの読出許可信号２５があ
れば、２ポートＲＡＭ２への内部読出信号Ｂ２４を送出
して、２ポートＲＡＭ２より内部出力データＢ３１に出
力データを読み出すことができる。また、調停制御部５
からの読出許可信号２５がなければ、２ポートＲＡＭ２
への内部読出信号Ｂ２４を送出せず、２ポートＲＡＭ２
より内部出力データＢ３１へ出力データを送出しない。
【００３５】内部読出信号Ａ２３、内部読出信号Ａ２４
は読出制御部４によって管理され、２ポートＲＡＭ１、
２のいずれから読み出すかを管理する。
は読出制御部４によって管理され、２ポートＲＡＭ１、
２のいずれから読み出すかを管理する。
【００３６】内部読出信号Ａ２３および内部読出信号Ｂ
２４は読出パルス信号２１のセル単位で交互に送出す
る。
２４は読出パルス信号２１のセル単位で交互に送出す
る。
【００３７】また、２ポートＲＡＭ１、２から読み出し
た内部出力データＡ３０、内部出力データＢ３１は、読
出制御部４からのセレクタ切替信号４０によりセレクタ
６で出力データ２０への流れを切り替える。ここで、セ
レクタ切替信号４０は読出パルス信号２１で切り替え、
固定セル長であれば固定長幅分の信号を出力して、可変
長データであれば可変長幅分の信号を出力する。
た内部出力データＡ３０、内部出力データＢ３１は、読
出制御部４からのセレクタ切替信号４０によりセレクタ
６で出力データ２０への流れを切り替える。ここで、セ
レクタ切替信号４０は読出パルス信号２１で切り替え、
固定セル長であれば固定長幅分の信号を出力して、可変
長データであれば可変長幅分の信号を出力する。
【００３８】これにより、固定セル長データの場合に、
２ポートＲＡＭ１に書き込まれた余剰データＴＸ分のＣ
２データは廃棄される。
２ポートＲＡＭ１に書き込まれた余剰データＴＸ分のＣ
２データは廃棄される。
【００３９】可変長データの場合は、２ポートＲＡＭか
らそのままの幅で読み出される。よって、固定セル長デ
ータＣ１も可変長データＣ３も入力時のままの幅で読み
出すことが可能である。
らそのままの幅で読み出される。よって、固定セル長デ
ータＣ１も可変長データＣ３も入力時のままの幅で読み
出すことが可能である。
【００４０】本実施例における調停動作としてはは、書
込パルス信号１１および読出パルス信号２１により、調
停制御部５にて、２ポートＲＡＭ１１、２のバッファ滞
留状況を管理する。
込パルス信号１１および読出パルス信号２１により、調
停制御部５にて、２ポートＲＡＭ１１、２のバッファ滞
留状況を管理する。
【００４１】２ポートＲＡＭ１、２のバッファが空の場
合は、書込制御部３に書込許可信号１５を送出して、読
出制御部４に読出許可信号２５を送出しない。また、２
ポートＲＡＭのバッファが満の場合は、書込制御部３に
書込許可信号１５を送出せず、読出制御部４に読出許可
信号２５を送出する。
合は、書込制御部３に書込許可信号１５を送出して、読
出制御部４に読出許可信号２５を送出しない。また、２
ポートＲＡＭのバッファが満の場合は、書込制御部３に
書込許可信号１５を送出せず、読出制御部４に読出許可
信号２５を送出する。
【００４２】
【発明の効果】以上説明したように、本発明のセル位相
乗換装置によれば、入力する書込パルス信号または読出
パルス信号のセル長が予め規定された固定セル長でな
い、装置を制御するのに用いられる可変長データが入力
されても廃棄されることなく、位相を乗換えて転送する
ことのできるという顕著な効果を奏する。
乗換装置によれば、入力する書込パルス信号または読出
パルス信号のセル長が予め規定された固定セル長でな
い、装置を制御するのに用いられる可変長データが入力
されても廃棄されることなく、位相を乗換えて転送する
ことのできるという顕著な効果を奏する。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例におる書込動作を示すタイミ
ング図である。
ング図である。
【図３】本発明の一実施例における読出動作を示すタイ
ミング図である。
ミング図である。
【図４】従来のセル位相乗換回路の構成を示すブロック
図である。
図である。
【図５】従来のセル位相乗換回路において書込パルス及
び読出パルスが可変長で入力された場合の動作を示すタ
イミング図である。
び読出パルスが可変長で入力された場合の動作を示すタ
イミング図である。
１、２、１００ ２ポートＲＡＭ ３、１０３ 書込制御部 ４、１０４ 読出制御部 ５、１０５ 調停制御部 ６ セレクタ １０、１１０ 入力データ ２０、１２０ 出力データ １１、１１１ 書込パルス信号 １２、１１２ 書込クロック信号 ２１、１２１ 読出パルス信号 ２２、１２２ 読出クロック信号 １３ 内部書込信号Ａ １４ 内部書込信号Ｂ １１３ 内部書込信号 ２３ 内部書込信号Ａ ２４ 内部書込信号Ｂ １２３ 内部書込信号 １５、１１５ 書込許可信号 １６、１１６ 読出許可信号 ４０ セレクタ切替信号
Claims (4)
- 【請求項１】書込パルス信号及び書込クロック信号に基
づきセルデータを書き込む書込手段と、 読出パルス信号及び読出クロック信号に基づきセルデー
タを読み出す読出手段と、 前記書込手段と前記読出手段を調停する制御手段と、 を有するセル位相乗換装置において、 ２つの２ポートＲＡＭを備え、 前記２つの２ポートＲＡＭにセルデータを交互に書込
み、 前記書込手段は、一つ目のセルの書込動作が終了して、
次のセルの書込動作が始まった後も、一つ目の２ポート
ＲＡＭへの書込みを終了せずに書き込み、これにより、
固定長よりも長い可変長データが入ってきてもデータを
廃棄することなく、前記２ポートＲＡＭに書き込むこと
を可能とし、 前記読込手段は、２つの２ポートＲＡＭを交互に読出
し、データの切替を読出パルス単位に読み出すことによ
り、可変長セルデータの固定長よりも長い部分のデータ
を廃棄することなく読み出すことを可能とし、 固定長データの中に瞬間に発生する可変長データを位相
を吸収して乗り換えることのできるようにしたことを特
徴とする可変長セル対応位相乗換装置。 - 【請求項２】書込クロック及び書込制御手段からの書込
信号に基づき入力セルデータを書き込み保持し、読出ク
ロック及び読出制御手段からの読出制御信号に基づき保
持されたセルデータを出力するバッファを２つ備え、 前記２つのバッファには交互に入力セルデータを書き込
みと共に、一方のバッファへの書込みが終り、次の書込
みが始まり他のバッファへの書込みをしている間も、前
記一方のバッファへの書込み動作を停止せずに書込みを
そのまま続け、 前記２つのバッファから交互にデータを読み出し前記読
出制御手段からの切替信号でセレクタにて選択出力し、
前記切替信号は読出パルス信号で切り替え、固定セル長
であれば固定長幅分の信号を出力して、可変長データで
あれば可変長幅分の信号を出力し、 固定長よりも長い可変長データが入ってきてもデータを
廃棄することなく書き込み可能とすると共に、可変長セ
ルデータの固定長よりも長い部分のデータを廃棄するこ
となく読み出すことを可能としたことを特徴とする可変
長セル対応位相乗換装置。 - 【請求項３】書込クロック及び書込制御手段からの書込
信号に基づき入力セルデータを書き込み保持し、読出ク
ロック及び読出制御手段からの読出制御信号に基づき保
持されたセルデータを出力する第１、第２のバッファを
備え、 書込みパルス信号および調停制御部からの書込許可信号
によって、前記書込制御手段からの第１の書込信号によ
り前記第１のバッファ内に入力データを書き込み、次の
入力データを次の書込みパルスおよび前記調停制御部か
らの書込許可信号によって、前記書込制御手段からの第
２の書込信号により第２のバッファ内に入力データを書
き込むという具合に入力データを交互に前記第１、第２
のバッファに書込みを行い、 一方のバッファ内に書込みが終り、次の書込みが始まり
他のバッファ内に書込みをしている間も、前記一方のバ
ッファ内へ書込み動作を停止せずに書込みをそのまま続
け、 読出パルスおよび前記調停制御部からの読出許可によっ
て、読出制御手段からの第１、及び第２の読出信号によ
り第１、及び第２のバッファ内から出力データを読み出
し、 読み出した出力データは、前記読出制御手段からのセレ
クタ切替信号によりセレクタで選択され出力データとし
て出力され、 前記セレクタ切替信号は読出パルス信号で切り替え、固
定セル長であれば固定長幅分の信号を出力して、可変長
データであれば可変長幅分の信号を出力し、 可変長セルデータの固定長よりも長い部分のデータを廃
棄することなく読み出すことを可能とし、固定長データ
の中に瞬間に発生する可変長データを位相を吸収して乗
り換えることのできるようにしたことを特徴とする可変
長セル対応位相乗換装置。 - 【請求項４】前記２つのバッファがともに２ポートＲＡ
Ｍからなることを特徴とする請求項２または３記載の可
変長セル対応位相乗換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24463297A JPH1168797A (ja) | 1997-08-26 | 1997-08-26 | 可変長セル対応位相乗換装置 |
| US09/139,437 US6421351B1 (en) | 1997-08-26 | 1998-08-25 | Cell phase control device applicable to data of size exceeding fixed length defined in advance with respect to cell length of write pulse signal or read pulse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24463297A JPH1168797A (ja) | 1997-08-26 | 1997-08-26 | 可変長セル対応位相乗換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168797A true JPH1168797A (ja) | 1999-03-09 |
Family
ID=17121650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24463297A Pending JPH1168797A (ja) | 1997-08-26 | 1997-08-26 | 可変長セル対応位相乗換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6421351B1 (ja) |
| JP (1) | JPH1168797A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7515598B2 (en) * | 2002-10-29 | 2009-04-07 | Intel Corporation | Configurable transmit and receive system interfaces for a network device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0652956B2 (ja) | 1985-09-13 | 1994-07-06 | 日本電信電話株式会社 | 移動無線通信方式 |
| JPH01215137A (ja) | 1988-02-23 | 1989-08-29 | Iwatsu Electric Co Ltd | 無線回線制御装置の回線番号設定方式 |
| JPH0750876B2 (ja) | 1988-10-25 | 1995-05-31 | 日本電気株式会社 | フレーム変換回路 |
| JP2600496B2 (ja) | 1990-12-20 | 1997-04-16 | 日本電気株式会社 | セル位相乗換回路 |
| JPH07112181B2 (ja) * | 1991-04-18 | 1995-11-29 | 松下電器産業株式会社 | データ多重化回路 |
| JP3169639B2 (ja) * | 1991-06-27 | 2001-05-28 | 日本電気株式会社 | 半導体記憶装置 |
| GB2273584B (en) * | 1992-12-16 | 1997-04-16 | Quantel Ltd | A data storage apparatus |
| US5436863A (en) * | 1993-04-26 | 1995-07-25 | Nec Corporation | Semiconductor memory device |
| JPH0758753A (ja) | 1993-08-13 | 1995-03-03 | Oki Electric Ind Co Ltd | インタフェース回路 |
| JP2718365B2 (ja) | 1994-04-27 | 1998-02-25 | 日本電気株式会社 | 位置登録方式および認証方式 |
| JP2825435B2 (ja) | 1994-05-11 | 1998-11-18 | 日本移動通信株式会社 | 仮想親子電話方式 |
| JPH09205434A (ja) | 1996-01-25 | 1997-08-05 | Hitachi Ltd | Ａｔｍセル組立分解方法及び装置 |
| JP3708202B2 (ja) | 1996-02-15 | 2005-10-19 | パナソニック コミュニケーションズ株式会社 | 電話機 |
-
1997
- 1997-08-26 JP JP24463297A patent/JPH1168797A/ja active Pending
-
1998
- 1998-08-25 US US09/139,437 patent/US6421351B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6421351B1 (en) | 2002-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0668592A1 (en) | Internal timing method and circuit for programmable memories | |
| JPH04220829A (ja) | セル位相乗換回路 | |
| JP4387371B2 (ja) | メモリ装置、その使用、および、データワードの同期方法 | |
| CN115579036A (zh) | 一种基于fpga的ddr连续存储电路及其实现方法 | |
| US20060010260A1 (en) | Direct memory access (DMA) controller and bus structure in a master/slave system | |
| JPH1168797A (ja) | 可変長セル対応位相乗換装置 | |
| JPH0486043A (ja) | Ａｔｍスイッチの冗長切替方式 | |
| JP3542380B2 (ja) | メモリシステム | |
| JP2004206487A (ja) | Ｆｉｆｏメモリ回路 | |
| KR100398854B1 (ko) | 통신시스템및통신용중계기 | |
| JP2000049836A (ja) | リング状ネットワークのデータ伝送システム | |
| JP2000295295A (ja) | ブロック・データ転送用バッファメモリ及びシリアルデータ送受信システム | |
| JP2702318B2 (ja) | セル位相乗換回路 | |
| KR0148182B1 (ko) | 쿼드러플뱅크 메모리 제어장치 | |
| JP3889205B2 (ja) | マスタ・スレーブシステム | |
| KR100434160B1 (ko) | 교환시스템의 데이터 실시간 처리 장치 및 방법 | |
| JPH1041946A (ja) | セルの位相乗換装置 | |
| JP2814924B2 (ja) | フレームアライナ制御方法 | |
| KR100353816B1 (ko) | 통신용 수신 장치 | |
| JPH0736739A (ja) | データ処理装置 | |
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPH0556024A (ja) | 時分割方向制御伝送方式 | |
| JPH11308280A (ja) | バッファ装置 | |
| JPH027240B2 (ja) | ||
| JPS61246861A (ja) | デ−タ転送制御方式 |