JPH1155510A

JPH1155510A - 画像読取方法及び装置

Info

Publication number: JPH1155510A
Application number: JP9216998A
Authority: JP
Inventors: Kazuhito Ohashi; 一仁大橋; Akiko Sugano; 明子菅野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-07-29
Filing date: 1997-07-29
Publication date: 1999-02-26

Abstract

(57)【要約】【課題】主走査方向への非追従性をなくし、主走査方
向及び副走査方向の両方向への追従を可能とした画像読
取方法及び装置を提供する。【解決手段】ＣＣＤイメージセンサ１０１からの出力
信号をアンプ（ＡＭＰ）回路１０２で増幅した結果をＡ
／Ｄ変換回路１０３でデジタル信号に変換し、画像デー
タをラインメモリ１０４に１ライン分格納し、対応する
画素ごとに読み出されたラインメモリ１０４の内容とＡ
／Ｄ変換回路１０３の出力との間で計算回路１０９で所
定の演算を行い、その計算結果に基づいてラインメモリ
１０４内のデータを更新し、ラインメモリ１０４の出力
とＡ／Ｄ変換回路１０３の出力とからシェーディング補
正演算回路１０５で所定の演算を行い出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、原稿画像を光学系
と電気系とを用いて読み取る画像読取方法及び装置に関
する。

【０００２】

【従来の技術】従来より、画像読取装置のリアルタイム
ＡＥ回路として、図９に示すような構成の回路が知られ
ている。同図において、９０１はＣＣＤイメージセン
サ、９０２はアンプ（ＡＭＰ）回路、９０３はＡ／Ｄ変
換回路、９０４はシェーディング補正係数格納用のライ
ンメモリ、９０５はシェーディング補正演算回路、９０
６はシェーディング補正演算回路９０５の出力と基準レ
ベル（＝リアルタイムＡＥ目標値）とを比較するコンパ
レータ、９０７はローパスフィルタ（ＬＰＦ）である。

【０００３】次に上記構成のリアルタイムＡＥ回路の動
作を説明する。図９において、ＣＣＤイメージセンサ９
０１からの画像読み取り信号は、アンプ回路９０２で所
定の信号レベルまで増幅される。この増幅された信号
は、Ａ／Ｄ変換回路９０３でデジタル信号に変換され、
シェーディング補正演算回路９０５で下記（１）式のシ
ェーディング補正演算が行われる。

【０００４】Ｙｉ＝ＴＡＲ×Ｖｉ／Ｗｉ … （１）Ｙｉ：シェーディング補正出力ＴＡＲ：シェーディング補正目標値Ｖｉ：画像読み取り信号Ｗｉ：白色板読み取り信号ｉ：画素番号ここで、Ｗｉ（白色板読み取り信号）は、画像読み取り
に先立って白色板を読み取った信号で、ラインメモリ９
０４にシェーディング補正パラメータとして格納されて
いる。

【０００５】シェーディング補正後の信号は、画像読み
取り信号として出力されるが、同時にコンパレータ９０
７にて基準レベル（リアルタイムＡＥ目標値）と比較さ
れる。

【０００６】コンパレータ９０７の出力は、ＬＰＦ９０
６で高周波成分が取り除かれ、Ａ／Ｄ変換回路９０３の
変換レンジを決定する変換基準電圧として入力される。

【０００７】これにより、画像読み取り信号の平均レベ
ルが、リアルタイムＡＥ目標値に近づくように制御され
る。

【０００８】図１０は、このリアルタイムＡＥの動作例
を示す図である。図１０（ａ）には、Ａ／Ｄ変換回路９
０３へ入力される画像信号に対するＡ／Ｄの変換基準電
圧（ＶＴ）の変化の様子を示す。図１０（ａ）に示すよ
うに、Ａ／Ｄの変換基準電圧（ＶＴ）は、入力信号の低
周波成分に追従する形で変化する。

【０００９】この結果、Ａ／Ｄ変換後のデジタル信号出
力は、図１０（ｂ）に示すように、入力信号の平均レベ
ルが常にリアルタイムＡＥの目標値に一致するようにな
る。

【００１０】また、従来の画像読取装置において、読み
取る原稿を照射する光源として、ハロゲンランプ、蛍光
灯、キセノンランプ等がよく用いられる。これらの光源
は、点灯時間につれて光量が変化するため、連続して同
じ原稿を読み取ると、徐々に同じ原稿でも濃度が変化し
てくる。

【００１１】これを防ぐため、通常は光源にかける電圧
を変化させて光量が一定になるように制御したり、１回
読み取るごとにゲイン調整を行って光量変化分を吸収し
たりしている。

【００１２】

【発明が解決しようとする課題】しかしながら、上述し
た従来のリアルタイムＡＥ方式には、以下のような問題
点があった。

【００１３】即ち、図１１に示すように、実際の画像読
み取り信号は、１Ｈ（＝１ラインの読み取り「主走
査」）を繰り返して２次元画像を形成するが、リアルタ
イムＡＥのライン間（副走査）方向への追従速度をある
程度遅くしないと、画像の平均レベルに対してのＡＥと
して機能しない。この場合、Ａ／Ｄの基準電圧（Ｖｉ）
の応答は、図１１に示すようになる。しかし、この場
合、副走査方向への読み取りレベルの変化に対しては、
リアルタイムＡＥが正しく機能するが、主走査方向に
は、リアルタイムＡＥが正しく機能しないことになる。
つまり、主走査方向に明るい画像と暗い画像が混在した
場合、両者の平均レベルがリアルタイムＡＥ目標値に近
づくように制御される動作になる。

【００１４】また、上述した従来の画像読取装置では、
光源の光量を制御するための電圧制御装置等のハードウ
ェアが必要になったり、ゲインをフィードバック制御す
ることにより、処理時間が長くなるという問題点があっ
た。

【００１５】本発明は上述した従来の技術の有するこの
ような問題点に鑑みてなされたものであり、その第１の
目的とするところは、主走査方向への非追従性をなくし
て、主走査方向及び副走査方向の両方向への追従を可能
とした画像読取方法及び装置を提供しようとするもので
ある。

【００１６】また、本発明の第２の目的とするところ
は、低コストでパフォーマンスを落とさずに均一な品質
の画像読み取りを可能とした画像読取方法及び装置を提
供しようとするものである。

【００１７】

【課題を解決するための手段】上記第１の目的を達成す
るために請求項１記載の画像読取方法は、イメージセン
サを用いた画像読取方法において、前記イメージセンサ
からの出力信号を増幅する増幅工程と、前記増幅工程に
より増幅した結果をデジタル信号に変換する変換工程
と、画像データを１ライン分メモリに格納する格納工程
と、前記メモリの内容を対応する画素ごとに読み出す読
み出し工程と、前記読み出し工程により読み出された内
容と前記変換工程の出力との間で所定の演算を行う第１
の演算工程と、前記第１の演算工程の演算結果に基づい
て前記メモリ内のデータを更新する更新工程と、前記メ
モリの出力と前記変換工程の出力とから所定の演算を行
い出力する第２の演算工程とを有することを特徴とす
る。

【００１８】また、上記第１の目的を達成するために請
求項２記載の画像読取装置は、イメージセンサを用いた
画像読取装置において、前記イメージセンサからの出力
信号を増幅する増幅手段と、前記増幅手段により増幅し
た結果をデジタル信号に変換する変換手段と、画像デー
タを１ライン分メモリに格納する格納手段と、前記メモ
リの内容を対応する画素ごとに読み出す読み出し手段
と、前記読み出し手段により読み出された内容と前記変
換手段の出力との間で所定の演算を行う第１の演算手段
と、前記第１の演算手段の演算結果に基づいて前記メモ
リ内のデータを更新する更新手段と、前記メモリの出力
と前記変換手段の出力とから所定の演算を行い出力する
第２の演算手段とを有することを特徴とする。

【００１９】また、上記第２の目的を達成するために請
求項３記載の画像読取方法は、画像読み取り有効範囲外
副走査方向先頭に配置された第１の基準読み取り板を読
み取る第１の読み取り工程と、画像読み取り有効範囲外
主走査方向先頭に配置された第２の基準読み取り板を読
み取る第２の読み取り工程と、前記第１の基準読み取り
板を読み取ったデータと前記第２の基準読み取り板を読
み取ったデータとの差を用いて画像信号処理パラメータ
を制御する制御工程とを有することを特徴とする。

【００２０】更に、上記第２の目的を達成するために請
求項４記載の画像読取装置は、画像読み取り有効範囲外
副走査方向先頭に配置された第１の基準読み取り板と、
画像読み取り有効範囲外主走査方向先頭に配置された第
２の基準読み取り板と、前記第１の基準読み取り板を読
み取ったデータと前記第２の基準読み取り板を読み取っ
たデータとの差を用いて画像信号処理パラメータを制御
する制御手段とを有することを特徴とする。

【００２１】

【発明の実施の形態】以下、本発明の各実施の形態を図
１〜図８に基づき説明する。

【００２２】（第１の実施の形態）まず、本発明の第１
の実施の形態を図１及び図２に基づき説明する。図１
は、本発明の第１の実施の形態に係る画像読取装置のリ
アルタイムＡＥ回路の構成を示すブロック図であり、同
図中、１０１はＣＣＤイメージセンサ、１０２はアンプ
（ＡＭＰ）回路、１０３はＡ／Ｄ変換回路、１０４はラ
インメモリ、１０５はシェーディング補正演算回路、１
０６は係数αを乗算する第１の係数乗算回路、１０７は
加算回路。１０８は係数（１−α）を乗算する第２の係
数乗算回路である。これら第１の係数乗算回路１０６、
加算回路１０７及び第２の係数乗算回路１０８により計
算回路１０９が構成されている。

【００２３】次に上記構成のリアルタイムＡＥ回路の動
作を説明する。（１）リアルタイムＡＥ機能がオフの場合この場合は係数α＝１となる。

【００２４】そして、ラインメモリ１０４ヘデータが格
納（書き込み）されるのは、シェーディング補正演算回
路１０５の補正パラメータを得るために、白色板の読み
取り、ラインメモリ１０４へ格納する場合のみとなる。

【００２５】実際に画像を読み取る際には、シェーディ
ング補正演算回路１０５は従来と同じ動作をするため、
パラメータＴＡＲは、シェーディング補正の目標値とし
て取り扱われる。（２）リアルタイムＡＥ機能がオンの場合白色板の読み取り時は係数α＝１であるが、実際の画像
読み取り時は１．０〜０．０の間の所定の値となる。

【００２６】また、実際の画像読み取り時には、計算回
路１０９での計算結果でラインメモリ１０４内の対応す
るアドレスのデータを書き換える（更新する）動作を画
素ごとに繰り返す。

【００２７】この場合、シェーディング補正演算回路１
０５でのシェーディング補正演算に使用されるパラメー
タＴＡＲは、シェーディング補正目標値ではなく、リア
ルタイムＡＥ目標値となる。

【００２８】ラインメモリ１０４内のデータは、各画素
ごとの副走査方向へのレベル変化に、係数αに応じた速
度で追従したデータが繰り返し書き込まれて更新される
ため、Ａ／Ｄ変換回路１０３の出力信号と、最終的な出
力であるリアルタイムＡＥの結果Ｙｉとの関係は、例え
ば、図２に示すようになる。図２（ａ）はＡ／Ｄ変換回
路１０３の出力を、図２（ｂ）はリアルタイムＡＥの結
果Ｙｉをそれぞれ示す。

【００２９】（第２の実施の形態）次に、本発明の第２
の実施の形態を図３〜図５に基づき説明する。図３は本
発明の第２の実施の形態に係る画像読取装置のリアルタ
イムＡＥ回路の構成を示すブロック図であり、同図にお
いて、上述した第１の実施の形態における図１と同一機
能部分には、同一符号が付してある。

【００３０】図３において図１と異なる点は、図１の構
成にローパスフィルタ（ＬＰＦ）３０１及びＬＰＦ３０
１の遅延時間に相当するディレー回路３０２を付加した
ことである。

【００３１】上述した第１の実施の形態においては、副
走査方向へ同一パターンの画像が連続した場合、図２
（ｂ）に示すように画像の低周波成分が徐々に小さくな
ってしまうという問題点があったが、本実施の形態によ
れば、このような問題点を解消することができる。

【００３２】即ち、ＬＰＦ３０１により主走査方向の高
周波成分には、リアルタイムＡＥが追従できないように
することで、図４（ｂ）に示すように画像の低周波成分
が徐々に小さくなるということがなくなり、上記問題点
を解消することができる。

【００３３】（第３の実施の形態）次に、本発明の第３
の実施の形態を図５〜図７に基づき説明する。図５は本
発明の第３の実施の形態に係る画像読取装置の構成を示
す平面図であり、この画像読み取り装置は、本実施の形
態ではデジタル複写機に具備される。

【００３４】図５において、５０１は読み取る原稿を照
射する光源であるキセノンランプ、５０２は電化結合素
子（以下、ＣＣＤと記述する）、５０３，５０４は画像
信号調整の基準とする基準白色板である。

【００３５】画像を読み取るとき、キセノンランプ５０
１は図のＹ方向に一定速度で移動して、上部の原稿ガラ
ス台上に載置した原稿を照射する。原稿からの反射光
は、図示しないミラーによって反射され、ＣＣＤ５０２
に集光される。ＣＣＤ５０２は一定の蓄積時間ごとに図
のＸ方向に順次光信号を電気信号に変換して出力する。

【００３６】キセノンランプ５０１の光量等の変化に対
応した画像信号の出力量補正は、次のようにして行う。

【００３７】即ち、原稿画像の読み取り開始前に、キセ
ノンランプ５０１を基準白色板５０３の位置に移動し
て、基準白色板５０３の反射光を読み取り、そのＸ方向
１ライン分のデータを保持する。このデータからスター
ト前に１ラインのうち、最も明るい部分の一定数画素の
平均が所定の大きさの範囲内になるように、後述のゲイ
ン調整を行う。ゲイン調整後に再び基準白色板５０３の
読み取りを行い、データを保持すると同時に、データ中
の基準白色板５０４のＸ座標にあたる部分（図５中点線
内）の信号の平均値を求めておく。

【００３８】原稿画像読み取りを開始すると、各蓄積時
間の先頭に基準白色板５０４の読み取り信号が入力され
る。この信号の大きさを求めておいた平均値と比較し
て、その差が一定値以上に大きくなった場合には、後述
する公知のシェーディング補正演算のゲインを変化させ
ることにより、常に基準白色板５０４が一定の大きさの
信号に変換されるように制御する。

【００３９】図６は本実施の形態に係る画像読取装置に
おける画像信号処理回路の構成を示すブロック図であ
る。同図において、５０１は読み取る原稿を照射する光
源であるキセノンランプ、５０２はＣＣＤイメージセン
サ、６０１，６０２はオフセット調整回路、６０３，６
０４はゲイン調整回路、６０５はＤ（デジタル）／Ａ
（アナログ）変換回路、６０６はＡ（アナログ）／Ｄ
（デジタル）変換回路、６０７はシェーディングＲＡＭ
（ランダムアクセスメモリ）、６０８はシェーディング
補正回路、６０９は光量を記録媒体の濃度に変換する輝
度／濃度変換回路、６１０はＣＰＵ（中央演算処理装
置）、６１１はＲＯＭ（リードオンリーメモリ）、６１
２はＲＡＭ（ランダムアクセスメモリ）である。

【００４０】図７は図６におけるシェーディング補正回
路６０８の内部構成を示すブロック図である。同図にお
いて、シェーディング補正回路６０８は、加算回路７０
１、レジスタ７０２、コンパレータ７０３、ゲイン微調
整回路７０４及びシェーディング演算回路７０５を有し
ている。シェーディング演算回路７０５のＧＡＩＮ端子
にはゲイン微調整回路７０４の出力端子が接続されてい
る。また、シェーディング演算回路７０５のＶｉｎ端子
には加算回路７０１の入出力端子が接続されている。更
に、シェーディング演算回路７０５のＳ端子にはシェー
ディングＲＡＭ６０７の出力端子が接続されている。

【００４１】次に上記構成になる本実施の形態に係る画
像読取装置における画像信号処理回路の動作を説明す
る。

【００４２】図６において、キセノンランプ５０１によ
り照射された原稿からの反射光は、ＣＣＤイメージセン
サ５０２により電気信号に変換されて画像信号として、
偶数画素はＥＶＥＮ、奇数画素はＯＤＤの２系統に分か
れて出力される。ＣＣＤイメージセンサ５０２から２系
統に分かれて出力された各信号は、オフセット調整回路
６０１，６０２、ゲイン調整回路６０３，６０４を経
て、Ａ／Ｄ変換回路６０６で順番にマルチプレクスさ
れ、デジタル画像信号（Ｖｉｎ）に変換される。オフセ
ット調整回路６０１，６０２及びゲイン調整回路６０
３，６０４の調整値は、ＣＰＵ６１０から指定され、Ｄ
／Ａ変換回路６０５でアナログ基準信号に変換されてセ
ットされる。

【００４３】原稿画像読み取り前に、図５の基準白色板
５０３を読み取るときは、図６のＡ／Ｄ変換回路６０６
でＡ／Ｄ変換された画像信号（Ｖｉｎ）をシェーディン
グＲＡＭ６０７に１ライン分書き込む。その後、ＣＰＵ
６１０でシェーディングＲＡＭ６０７の内容を読み出し
て、以下の処理を行う。

【００４４】即ち、１ライン中、最も明るい部分の所定
画素数分の信号の平均値を求め、その平均値が目的とす
る「白」の基準値である、例えば、２４０〜２５０の範
囲内の値であるか否かを確認する。そして、前記範囲外
の値の場合は前記範囲内の値になるようにゲイン調整回
路６０３，６０４に設定するゲインを変更する。ゲイン
調整後、再び図５の基準白色板５０３を読み取り、１ラ
イン分のデータをシェーディングＲＡＭ６０７に書き込
んで、ＣＰＵ６１０で以下の処理を行う。

【００４５】即ち、図５において基準白色板５０３の点
線で囲まれた部分に相当する画素のデータを平均し、そ
の値を図７のレジスタ７０２にセットする。

【００４６】以上の処理終了後、実際にキセノンランプ
５０１を走査して原稿画像の読み取りを行う。このと
き、図５における基準白色板５０４の位置及び画像の位
置をそれぞれ読み取る。

【００４７】次に基準白色板５０４の位置の読み取り及
び画像の位置の読み取りについて、順次説明する。

【００４８】（１）基準白色板５０４の位置の読み取りデジタル画像信号（Ｖｉｎ）を図７の加算回路７０１で
加算し、その平均値を出力する。この値と図５における
基準白色板５０３で求めた平均値（レジスタ７０２に設
定してある）をコンパレータ７０３で比較し、その差が
一定の範囲より大きくなった場合には、その差を小さく
する方向にゲイン微調整回路７０４で、シェーディング
演算回路７０５の演算係数（ＧＡＩＮ）を変化させる。

【００４９】（２）画像の位置の読み取りデジタル画像信号（Ｖｉｎ）を図７のシェーディング演
算回路７０５に入力する。このシェーディング演算回路
７０５では、ＶｉｎとシェーディングＲＡＭ６０７から
の基準白色板５０３の画素ごとの白データ（Ｓ）及び前
記演算係数（ＧＡＩＮ）から、下記（２）式の演算によ
り、画素ごとの感度のばらつきや、キセノンランプ５０
１の光量の傾き等を補正する（シェーディング補正）と
同時に、スタート時からのキセノンランプ５０１の光量
変化分を前記演算係数（ＧＡＩＮ）で補償した出力Ｖｏ
ｕｔを得る。

【００５０】Ｖｏｕｔ＝Ｖｉｎ×ＧＡＩＮ／Ｓ … （２）以上の方法により、何回も連続走査する場合等でゲイン
調整が行えない場合でも、リアルタイムでラインごとに
微調整を加えることができ、長時間点灯によるキセノン
ランプ５０１の光量の変化を補うことが可能となる。ま
た、従来のシェーディング補正演算を利用できるため、
ハードウェアの負担も小さく、ソフトウェアで高速な処
理を行うとも不要である。

【００５１】（第４の実施の形態）次に、本発明の第４
の実施の形態を図８に基づき説明する。図８は本発明の
第４の実施の形態に係る画像読取装置の構成を示す平面
図であり、同図において、上述した第３の実施の形態に
おける図５と同一機能部分には、同一符号が付してあ
る。

【００５２】上述した第３の実施の形態においては、演
算係数（ＧＡＩＮ）をコンパレータ７０３の出力により
切り換えているが、これは様々な手法が可能である。例
えば、レジスタ７０２の値との差の大きさに応じて演算
係数（ＧＡＩＮ）を演算により求める、ルックアップテ
ーブルを用いること等が考えられる。

【００５３】また、キセノンランプ５０１の光量は、緩
やかに変動するものであるから、毎ラインの補正は不要
な場合がある。このときは、本実施の形態である図８に
示すように、基準白色板５０４の代わりに２つの基準白
色板８０１，８０２を設けることによって基準白色板を
小さくするともできる。また、この場合、１スキャンに
１回程度のソフト負荷であれば、図７に示すようなハー
ドウェア無しでも、演算係数（ＧＡＩＮ）をソフト演算
で求めることも可能であり、更にストダウンが可能であ
る。

【００５４】また、図５の基準白色板５０４のサンプル
値のフィードバック先も演算係数（ＧＡＩＮ）に限られ
るものではなく、図８に示すように走査の終端でサンプ
リングし、光学系が元の位置に戻る時間を利用して図６
のゲイン調整回路６０３，６０４の設定値を変更する
等、様々な方法が可能である。

【００５５】

【発明の効果】以上詳述したように本発明の請求項１及
び２の画像読取方法及び装置によれば、従来のリアルタ
イムＡＥ方式の欠点である主走査方向への非追従性を無
くし、主、走査方向及び副走査方向の両方向への追従性
が可能であるという効果を奏する。

【００５６】また、本発明の請求項３及び４の画像読取
方法及び装置によれば、画像読み取り有効範囲外副走査
方向先頭及び画像読み取り有効範囲外主走査方向先頭に
それれ配置された２つの基準読み取り板の読み取りデー
タの差に基づいて画像処理パラメータを制御することに
よって、安価且つ高速で均一な画質の読み取りを行うこ
とが可能であるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る画像読取装置
の構成を示すブロック図である。

【図２】本発明の第２の実施の形態に係る画像読取装置
におけるＡ／Ｄ変換回路の出力信号とリアルタイムＡＥ
の結果との関係を示す図である。

【図３】本発明の第２の実施の形態に係る画像読取装置
の構成を示すブロック図である。

【図４】本発明の第２の実施の形態に係る画像読取装置
におけるＡ／Ｄ変換回路の出力信号とリアルタイムＡＥ
の結果との関係を示す図である。

【図５】本発明の第３の実施の形態に係る画像読取装置
の構成を示す平面図である。

【図６】本発明の第３の実施の形態に係る画像読取装置
における画像信号処理回路の構成を示すブロック図であ
る。

【図７】本発明の第３の実施の形態に係る画像読取装置
におけるシェーディング補正回路の内部構成を示すブロ
ック図である。

【図８】本発明の第４の実施の形態に係る画像読取装置
の構成を示す平面図である。

【図９】従来の画像読取装置の構成を示すブロック図で
ある。

【図１０】従来の画像読取装置におけるリアルタイムＡ
Ｅ回路の動作例を示す図である。

【図１１】従来の画像読取装置におけるリアルタイムＡ
Ｅ回路におけるＡ／Ｄ変換回路への入力信号とＡ／Ｄ変
換回路の基準電圧への入力信号との関係を示す図であ
る。

【符号の説明】

１０１ＣＣＤイメージセンサ１０２アンプ（ＡＭＰ）回路１０３Ａ／Ｄ変換回路１０４ラインメモリ１０５シェーディング補正演算回路１０６乗算回路１０７加算回路１０８乗算回路１０９計算回路３０１ローパスフィルタ（ＬＰＦ）３０２ディレー回路５０１キセノンランプ（光源）５０２ＣＣＤイメージセンサ５０３基準白色板５０４基準白色板６０１オフセット調整回路６０２オフセット調整回路６０３ゲイン調整回路６０４ゲイン調整回路６０５Ｄ／Ａ変換回路６０６Ａ／Ｄ変換回路６０７シェーディングＲＡＭ６０８シェーディング補正回路６０９輝度／濃度変換回路６１０ＣＰＵ６１１ＲＯＭ６１２ＲＡＭ７０１加算回路７０２レジスタ７０３コンパレータ７０４ゲイン微調整回路７０５シェーディング演算回路８０１基準白色板８０２基準白色板

Claims

【特許請求の範囲】

【請求項１】イメージセンサを用いた画像読取方法に
おいて、前記イメージセンサからの出力信号を増幅する
増幅工程と、前記増幅工程により増幅した結果をデジタ
ル信号に変換する変換工程と、画像データを１ライン分
メモリに格納する格納工程と、前記メモリの内容を対応
する画素ごとに読み出す読み出し工程と、前記読み出し
工程により読み出された内容と前記変換工程の出力との
間で所定の演算を行う第１の演算工程と、前記第１の演
算工程の演算結果に基づいて前記メモリ内のデータを更
新する更新工程と、前記メモリの出力と前記変換工程の
出力とから所定の演算を行い出力する第２の演算工程と
を有することを特徴とする画像読取方法。
【請求項２】イメージセンサを用いた画像読取装置に
おいて、前記イメージセンサからの出力信号を増幅する
増幅手段と、前記増幅手段により増幅した結果をデジタ
ル信号に変換する変換手段と、画像データを１ライン分
メモリに格納する格納手段と、前記メモリの内容を対応
する画素ごとに読み出す読み出し手段と、前記読み出し
手段により読み出された内容と前記変換手段の出力との
間で所定の演算を行う第１の演算手段と、前記第１の演
算手段の演算結果に基づいて前記メモリ内のデータを更
新する更新手段と、前記メモリの出力と前記変換手段の
出力とから所定の演算を行い出力する第２の演算手段と
を有することを特徴とする画像読取装置。
【請求項３】画像読み取り有効範囲外副走査方向先頭
に配置された第１の基準読み取り板を読み取る第１の読
み取り工程と、画像読み取り有効範囲外主走査方向先頭
に配置された第２の基準読み取り板を読み取る第２の読
み取り工程と、前記第１の基準読み取り板を読み取った
データと前記第２の基準読み取り板を読み取ったデータ
との差を用いて画像信号処理パラメータを制御する制御
工程とを有することを特徴とする画像読取方法。
【請求項４】画像読み取り有効範囲外副走査方向先頭
に配置された第１の基準読み取り板と、画像読み取り有
効範囲外主走査方向先頭に配置された第２の基準読み取
り板と、前記第１の基準読み取り板を読み取ったデータ
と前記第２の基準読み取り板を読み取ったデータとの差
を用いて画像信号処理パラメータを制御する制御手段と
を有することを特徴とする画像読取装置。