JPH11510963A - セラミック多層基板の製造方法 - Google Patents

セラミック多層基板の製造方法

Info

Publication number
JPH11510963A
JPH11510963A JP9537548A JP53754897A JPH11510963A JP H11510963 A JPH11510963 A JP H11510963A JP 9537548 A JP9537548 A JP 9537548A JP 53754897 A JP53754897 A JP 53754897A JP H11510963 A JPH11510963 A JP H11510963A
Authority
JP
Japan
Prior art keywords
conductive
green ceramic
ceramic
sheets
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9537548A
Other languages
English (en)
Inventor
ゲーベル ウルリヒ
レートリングスヘーファー ヴァルター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPH11510963A publication Critical patent/JPH11510963A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 セラミック多層基板、殊にLTCC基板、の製造方法が提案されており、この場合複数の生セラミックシート上に導体路及び導通接触部を印刷法で、ワックスをプリンティングキャリヤとして含有する、揮発しやすい溶剤不含の導体ペーストを使用することによって形成し、引き続き該生セラミックシートを1つの積み重ね物の形で重ね合せて配置しかつ焼成する。通常は慣例である時間浪費的な生セラミックシートの乾燥は、不要である。該シートは、導体路及び導通接触部の乾燥後直ちに積み重ねることができかつ焼成することができる。さらに、焼成前の導体路及び生セラミックシートの収縮が回避されるという大きな利点があり、このことによって、製造されたセラミック多層基板の精度が決定的に改善される。

Description

【発明の詳細な説明】 セラミック多層基板の製造方法 公知技術水準 本発明は、請求項1記載の種類の上位概念によるセラミック多層基板の製造方 法から出発する。 セラミック多層基板の製造方法は、例えばドイツ国特許出願公開第43090 05号明細書から公知である。この公知方法の場合には生セラミックシート、即 ち未加工の状態の柔軟な未焼成のセラミックシートは、導体路及び導通接触部(D urchkontaktierungen)、いわゆるビア(Vias)が備えられる。この目的のために、 先ず導通接触部のための孔が生セラミックシートに穿孔される。引き続き、セラ ミックシート上に導体路が導体ペーストを用いたスクリーン印刷法で印刷される 。ビアのための先に穿孔された孔は、導体路の印刷の際に導体ペーストで充填さ れるか、又は導体路の印刷前の別に実施される印刷工程の際に導体ペーストで充 填される。この方法は、既に900℃未満の温度で焼成しうるセラミックシート が使用される点が通常のセラミック多層基板と異なるLTCC基板(低温同時焼 成セラミックス(Low temperature cofired ceramics))の製造にも使用される。 この低い焼結温度の場合には著しく安価な導体ペーストを導体路の形成に使用す ることができる。セラミックシートの印刷後に該セラミックシートは、乾燥され 、かつ1つの積み重ね物の形で重ね合せて配置される。引き続き、このようにし て形成された積み重ね物は、ラミネートされかつ最終的に焼成される。 公知技術水準の場合にセラミック多層基板の製造に使用された導体ペーストは 、揮発しやすい有機溶剤を含有しており、この溶剤は、一部、生セラミックシー ト中に拡散侵入する。この種の溶剤は、例えばアルコール又はテレビン油である 。セラミックシート上に施与された導体ペーストが未乾燥状態では該シートに焼 き付けることができないため、導体路ないしは導通接触部の印刷の後に、かつ生 セラミックシートの積み重ね及び焼成の前に、セラミックシートは、その都度乾 燥器で乾燥されなければならず、さもなければ導体ペースト中に含有されている 溶剤の自然蒸発によってセラミックシートの高い焼成温度によってセラミック多 層基板に亀裂形成及び気泡形成が生じることになる。この場合には生セラミック シートの乾燥工程が製造方法のきわめて浪費的な中断であることは、きわめて不 利であると見なされなければならない。個々のセラミックシートは、若干高めら れた温度で、溶剤の過剰含量が蒸発されるまで乾燥される。さらに導体ペースト からの溶剤の蒸発によって及びセラミックシート中に拡散侵入した溶剤の蒸発に よって導体路及びセラミッ クシートの不利な収縮が生じる。セラミックシートは、全てが正確に同じ値だけ 収縮しないため、生セラミックシート上の導体路構造の歪みが生じる可能性があ る。乾燥の後に引き続き実施されるセラミックシートの積み重ねの場合には、重 ね合わされている2つのセラミックシートの導体路と導通接触部の間での位置の ずれ及び他の位置への移動によって所望の位置での電気的接触の成立が部分的又 は完全に妨げられる可能性がある。このことによって、焼成後に形成された多層 基板は、使用不可能となる。 本発明の利点 これに対して、メインクレームに記載された特徴を有する本発明による方法は 、生セラミックシートが積み重ね前に乾燥される必要がないという大きな利点を 有している。プリンティングキャリヤ(Drucktraeger)としてワックスを含有しか つ揮発しやすい溶剤を含有していない導体ペーストの使用によって生セラミック シートの時間浪費的な乾燥は、不要になる。該シートは、導体路及び導通接触部 の印刷後直ちに、積み重ねることができかつ焼成することができる。乾燥時間が 不要であるため、セラミック多層基板は、著しくはるかに迅速に完成させること ができる。さらに、大きな利点は、焼成前の導体路及び生セラミックシートの収 縮が回避される点にある。従って、生セラミックシート上の導体路の微細パター ンの歪みは、排除されてい る。セラミックシートの積み重ね及び焼成の場合に、重ね合せて配置された2つ のセラミックシートの導体路と導通接触部の間の電気的接触が実際にも所望の位 置で形成されることが保証されている。これによって全体として、製造されたセ ラミック多層基板の精度は、決定的に改善される。 実施例の記載 セラミック多層基板の製造に未焼成の生セラミックシートを使用する。生セラ ミックシートは、セラミック粒子、無機結合剤及び有機結合剤からなる。これら 成分のための適当な材料は、例えば米国特許第5085720号明細書に一覧表 にまとめられている。生セラミックシートは、柔軟構造を有しておりかつ容易に 加工することができる。従って例えば導通接触部(ビア)のための穿孔は、基板 製造の上記段階の際には容易に可能である。セラミックシートに導通接触部孔が 設けられた後に、この導通接触部孔を印刷工程の際に導体ペーストで充填する。 その後に別の印刷工程で導体路をセラミックシート上に印刷する。印刷の場合に は、揮発しやすい溶剤をプリンティングキャリヤとして含有していない導体ペー ストが使用される。ペーストの導電性は、多数の小さな金属粒子、例えば粒度0 .5μm〜10μmを有する銀粒子、によって惹起される。プリンティングキャ リヤとして導体ペーストは、有機化合物からなるワックスを含有し、このワック スは、およそ40℃〜70℃の温度範囲を下回る温度で固体ないし混練可能であ りかつ該温度範囲を越えると分解することなく希薄溶液状態になる。およそ60 ℃〜70℃で液状になるワックスを含有している導体ペーストは、特に好適であ る。生セラミックシート上の導体路及び導通接触部の形成の場合には、導体ペー ストを70℃以上の温度に加熱し、その結果、該ペーストは、印刷可能となりか つ印刷工程に必要とされるレオロジー特性を示す。この種の導体ペーストは、現 在他の使用目的のために、例えばエンバイロサーム−ペースト(ENVIROTHERM-Pas te)の名称で商業的に提供されている。印刷されるペーストが揮発しやすい溶剤 を含有していないため、印刷工程の際にも溶剤が生セラミックシート中に拡散侵 入しない。従って、揮発しやすい溶剤が導体路及びセラミックシートから蒸発さ れる、収縮と結合したセラミックシートの乾燥は、不要となる。導体路の印刷の 後に導体ペースト中のワックスは、短時間の冷却後に硬化し、このことによって 導体路は、その位置及び形状寸法で生セラミックシート上で固定される。次に生 セラミックシートは、乾燥時間なしに、調整された状態で重ね合せて積み重ねる ことができる。生セラミックシート上に高い精度で施与された導体路パターンが 導体ペーストの冷却後直ちに硬化するため、導体路パターンの歪み及び変形を回 避するための付加的な安定化の処置をとる必要がない 。次に、このようにして形成された積み重ね物をラミネートし、かつ引き続き炉 中で焼成する。この焼成の際に生セラミックシートの有機結合剤を残量なく燃焼 させる。最終的に焼結によって本来のセラミック基板が形成され、この場合、無 機結合剤は、マトリックスとして作用し、このマトリックスによってセラミック 粒子は、相互に結合される。同時に、施与された導体路及び導通接触部の導体ペ ースト中に含有された有機ワックスは、熱分解されかつ多孔質セラミックスを通 して積み重ね物から消散する。この場合には上記ペースト中に含有された金属粒 子は、導電状態で相互に結合され、その結果、多層基板の複数の層の中に設計さ れた導体パターンが、電気的に結合された導体路及び導通接触部から形成される 。

Claims (1)

  1. 【特許請求の範囲】 1.セラミック多層基板、殊にLTCC基板、の製造方法であって、この場合複 数の生セラミックシート上に導体路及び/又は導通接触部を印刷法で形成し、引 き続き該生セラミックシートを1つの積み重ね物の形で重ね合せて配置しかつ焼 成するセラミック多層基板の製造方法において、導体路及び導通接触部の形成に 、ワックスを含有している、揮発しやすい溶剤不含の導体ペーストを使用するこ とを特徴とするセラミック多層基板の製造方法。 2.導体ペーストが、およそ60℃〜70℃で液状になるワックスを含有してい る、請求項1記載の方法。
JP9537548A 1996-04-20 1996-12-07 セラミック多層基板の製造方法 Pending JPH11510963A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19615787A DE19615787A1 (de) 1996-04-20 1996-04-20 Verfahren zur Herstellung eines keramischen Multilayer-Substrats
DE19615787.0 1996-04-20
PCT/DE1996/002348 WO1997040529A1 (de) 1996-04-20 1996-12-07 Verfahren zur herstellung eines keramischen multilayer-substrats

Publications (1)

Publication Number Publication Date
JPH11510963A true JPH11510963A (ja) 1999-09-21

Family

ID=7791942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9537548A Pending JPH11510963A (ja) 1996-04-20 1996-12-07 セラミック多層基板の製造方法

Country Status (9)

Country Link
US (1) US5919325A (ja)
EP (1) EP0835522A1 (ja)
JP (1) JPH11510963A (ja)
KR (1) KR19990022267A (ja)
AU (1) AU715150B2 (ja)
BR (1) BR9610093A (ja)
DE (1) DE19615787A1 (ja)
RU (1) RU2185683C2 (ja)
WO (1) WO1997040529A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551720B2 (en) 2000-05-02 2003-04-22 Sarnoff Corporation Materials to fabricate a high resolution plasma display back panel
US6738600B1 (en) 2000-08-04 2004-05-18 Harris Corporation Ceramic microelectromechanical structure
US6437981B1 (en) 2000-11-30 2002-08-20 Harris Corporation Thermally enhanced microcircuit package and method of forming same
DE10234773A1 (de) * 2002-07-30 2004-02-12 Daimlerchrysler Ag Einspritzsystem und Drucksensor für ein solches
DE10305950B4 (de) * 2003-02-12 2006-03-02 Daimlerchrysler Ag Einspritzsystem und thermischer Massenflusssensor für ein solches
US7240424B2 (en) * 2004-04-29 2007-07-10 Northrop Grumman Corporation Method of laminating low temperature co-fired ceramic (LTCC) Material
US7795632B2 (en) 2006-06-26 2010-09-14 Osram Sylvania Inc. Light emitting diode with direct view optic
DE102007015399A1 (de) 2007-03-30 2008-10-02 Robert Bosch Gmbh Verfahren zur Herstellung einer keramischen Mehrlagen-Schaltungsanordnung und entsprechende Mehrlagen-Schaltungsanordnung
JP5686606B2 (ja) * 2010-01-12 2015-03-18 日本軽金属株式会社 フィン一体型基板の製造方法およびフィン一体型基板
US9648753B2 (en) * 2012-12-31 2017-05-09 Amogreentech Co., Ltd. Flexible printed circuit board and method for manufacturing same
US9640419B2 (en) * 2014-08-04 2017-05-02 Infineon Technologies Ag Carrier system for processing semiconductor substrates, and methods thereof
US9368436B2 (en) 2014-08-04 2016-06-14 Infineon Technologies Ag Source down semiconductor devices and methods of formation thereof
CN106145914B (zh) * 2016-06-24 2018-11-09 中国电子科技集团公司第三十八研究所 一种超薄型低温共烧陶瓷基板的快速成型与烧结方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4345955A (en) * 1980-10-28 1982-08-24 E. I. Du Pont De Nemours And Company Process for manufacturing multilayer ceramic chip carrier modules
JPS59193972A (ja) * 1983-04-15 1984-11-02 Nippon Engeruharudo Kk 熱可塑性導電ペ−スト組成物
US4546065A (en) * 1983-08-08 1985-10-08 International Business Machines Corporation Process for forming a pattern of metallurgy on the top of a ceramic substrate
JPH0224907A (ja) * 1988-07-11 1990-01-26 Fujitsu Ltd ペースト組成物およびこれを用いたパターン形成方法
US5085720A (en) * 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
DE4309005A1 (de) * 1992-07-23 1994-01-27 Bosch Gmbh Robert Verfahren zur Herstellung von Mehrlagen-Hybriden

Also Published As

Publication number Publication date
AU1868997A (en) 1997-11-12
AU715150B2 (en) 2000-01-20
KR19990022267A (ko) 1999-03-25
DE19615787A1 (de) 1997-10-23
BR9610093A (pt) 1999-01-05
US5919325A (en) 1999-07-06
EP0835522A1 (de) 1998-04-15
RU2185683C2 (ru) 2002-07-20
WO1997040529A1 (de) 1997-10-30

Similar Documents

Publication Publication Date Title
KR880000367B1 (ko) 구리베이스도체가 들어있는 다층 유리-세라믹 구조체의 제조방법
JPH11510963A (ja) セラミック多層基板の製造方法
JPS6045097A (ja) 多層セラミツク基板の製造方法
JPH0634450B2 (ja) 多層回路の製造方法
JPH11251723A (ja) 回路基板
US7186307B2 (en) Method for manufacturing a ceramic multilayer circuit board
IL45512A (en) Ceramic capacitors and circuit boards and matrices therefor
JP2004095767A (ja) セラミック多層基板およびその製造方法
JP2794879B2 (ja) 多層基板
KR102477474B1 (ko) 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법
KR100476027B1 (ko) 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법
JP2007287974A (ja) 回路基板の製造方法
JP2007189040A (ja) 抵抗体ペースト、抵抗体、及び前記抵抗体を用いた回路基板
JPS58115808A (ja) 積層形磁器コンデンサの製造方法
JPS6029240B2 (ja) セラミック回路基板の製法
JPH0738259A (ja) 多層セラミック回路基板の製造方法及び多層セラミック回路基板
JPH0380358B2 (ja)
JP2005311085A (ja) 低温焼結セラミックを焼結する間の収縮を低減する方法
JP2004319919A (ja) 多層セラミック構成物
JPH0282598A (ja) セラミック多層基板の製造方法
JPS6263488A (ja) 厚膜基板の製造方法
JPH03261196A (ja) 多層配線基板およびその製造方法
JPS60257195A (ja) ハイブリツド基板及びその製造方法
JP2002185135A (ja) セラミック基板の製造方法
JPH0537156A (ja) 多層回路基板及びその製造方法