JPS60257195A - ハイブリツド基板及びその製造方法 - Google Patents

ハイブリツド基板及びその製造方法

Info

Publication number
JPS60257195A
JPS60257195A JP11098884A JP11098884A JPS60257195A JP S60257195 A JPS60257195 A JP S60257195A JP 11098884 A JP11098884 A JP 11098884A JP 11098884 A JP11098884 A JP 11098884A JP S60257195 A JPS60257195 A JP S60257195A
Authority
JP
Japan
Prior art keywords
pattern
substrate
fired
forming
hybrid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11098884A
Other languages
English (en)
Other versions
JPH0213955B2 (ja
Inventor
進 西垣
福田 順三
昌志 深谷
信介 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP11098884A priority Critical patent/JPS60257195A/ja
Priority to US06/740,184 priority patent/US4650923A/en
Priority to GB08513777A priority patent/GB2162167B/en
Publication of JPS60257195A publication Critical patent/JPS60257195A/ja
Publication of JPH0213955B2 publication Critical patent/JPH0213955B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は集積回路等を実装するのに使用されるハイブリ
ッド基板及びその製造方法に関する。
「従来技術」 一般に、この種のハイブリッド基板はセラミック基体と
、基体上に形成された抵抗、コンデンサ等の素子パター
ンと、これら素子パターンを相互に電気的に接続するた
めの導体パターンを有している。民生機器、産業機器の
軽薄短小化の流れに伴ない、半導体集積回路を支持する
ハイブリッド基板に対しても、より一層の小型化及び低
コスト化の要請が極めて強い。
このような要請に応えるために、セラミック基体の両面
にパターンを印刷する方法あるいは複数層に各パターン
を分散させる方法が考慮されている。これらの方法を適
用するためには。
セラミック基体にスルーホールを高精度で設ける技術並
びに精密なパターンを印刷する技術が不可欠である。
しかしながら、微細なスルーホールを高密度に且つ高信
頼性で形成することは非常に困難である。例えば、従来
、焼成済みのセラミック基体に、レーザー或いは超音波
加工等によシ、スルーホールを形成した後、導体パター
ン用のAg−Pdペーストをスルーホールに充填する方
法が用いられているが、この方法は、微細なスルーホー
ルを高密度で形成することが非常に困難であり、且つ、
非常にコスト高になる。一方、アルミナのグリーンシー
トにスルーホールを形成した後、焼成し、 Ag−Pd
ペーストを印刷充填する方法も使用されている。通常、
アルミナのグリーンシートの焼成は1600℃の高温で
行なわれる。したがって、焼成されたアルミナ基体はグ
リーンシートに比べて大きく収縮しており。
且つ、焼成によるバラツキも大きい。
−3,7 結果的に、焼成基体でのスルーホールのバラツキが±0
.8%程度となシ、直径100〜200ミクロンという
小さなスルーホールを形成しようとする時には、スルー
ホール位置がスルーホール用導体(Ag−Pd)の印刷
位置からはずれてしまうという問題が生じる。また、ス
ルーホール位置が印刷位置から変位した場合、スルーホ
ールに導体が充分に充填されないことがある。更に。
ハイブリッド基板は焼成を繰返し行うことによって製作
されるから、スルーホールに導体が充分に充填されたと
しても、焼成の際に、導体であるAg−Pdだけが焼成
収縮し、アルミナのスルーホールの部分は収縮しないた
め、収縮率のミスマツチが起こシスルーホール導体部に
クランクが生じるという問題がある。
更に、焼成済のセラミック基体に印刷法によシ微細なパ
ターンを形成することは困難である。
これは、焼成済のセラミック基体に微細なノくターンを
ペースト等を用いて印刷しようとしても。
溶剤が基体中へしみ込まず、にじむため、2004− ミクロン以下のパターンを描くと、パターン同士が機械
的及び電気的に分離できないからである。
また、パターンを複数層に分散させる方法も。
各パターン間を絶縁する絶縁ガラスに、信頼性及び軟化
温度の点で適当なものがないため、実用化は仲々困難な
状況にある。
上述したように、スルーホール形成並びに多層化には種
々の問題点があるため1通常、スルーホールを用いず、
−表面上にのみパターンを形成したハイブリッド基板が
多用されている。
表面上に導体パターンと抵抗、コンデンサ等の素子パタ
ーンが配置されたハイブリッド基板では、パターンに電
圧が印加されると、所謂。
マイグレーションと呼ばれる現象が生じ、各パターンの
電気的特性が設計値から変化してしまうことがある。し
たがって、精度が要求されるパターンでは、マイグレー
ションは出来るだけ抑えた方が望ましい。
以下金白 「発明の目的」 本発明の目的はスルーホールを高精度且つ高密度に形成
できるハイブリッド基板の製造方法を提供することであ
る。
本発明の他の目的は微細パターンを形成できるハイブリ
ッド基板の製造方法を提供することである。
本発明の更に他の目的は多層化が簡単に行えるハイブリ
ッド基板の製造方法を提供することでちる。
本発明の他の目的はマイグレーションにキる影響の少な
いハイブリッド基板の製造方法を提供することである。
本発明の更に他の目的は小型で且つ安価なノ・イブリッ
ド基板を提供することである。
本発明の他の目的は高精度且つ高密度にスルーホール及
びパターンを形成したノ飄イブリッド基板を提供するこ
とである。
「発明の構成」 本発明によれば、スルーホール及び第1のパターンをグ
リーンシートに形成した後、焼成を行ない焼成基板を形
成し、続いて、焼成基板に第2のパターンを形成するハ
イブリッド基板の製造方法が得られる。また1本発明で
は、グリーンシートを形成するセラミック材料として。
800〜1000℃で焼成可能で且つ導体材料(Ag−
Pd)と実質上等しい収縮率を有するセラミック材料を
用いている。更に、多層化の場合には。
第1のパターンを形成したグリーンシートを積層して上
記した温度で焼成する。この場合、マイグレーションを
抑える必要のないパターンを表面に配置し、マイグレー
ションを抑える必要のあるパターンを基板の内側に配置
してマイグレーションによる影響を除去している。
「実施例」 以下1図面を参照して本発明を説明する。
第1図を参照すると1本発明の一実施例に係るハイブリ
ッド基板が示されている。ここでは。
まず、このハイブリッド基板の製造方法を説明すると9
重量で、CaO10〜55チ、5iO245〜70係、
及びAt2030〜30チを含むガラス粉末及びAt2
03粉末を用意する。このガラス粉末にはB2O3が0
〜20チ含まれてもよい。次に、上記ガラス粉末を重量
で50〜65%、At203粉末を重量で50〜65%
含む混合物を形成する。この混合物には10%までの不
純物が含まれていてもよい。このような組成を有する混
合物、即ち。
セラミックは800〜1000℃で焼成する時、この温
度になるまで殆ど収縮せず、多孔質を保ち。
800〜1000℃付近で急速に焼結収縮を始めること
が確認された。これは、焼成初期に於てセラミックの軟
化融合が生じるからである。一方。
焼成後期に於てCaO−At203−8i02− (B
203 )系ガラスとAt、03粉末の界面でアノーサ
イトの部分結晶化が起るため、−春iにのようにして得
られた焼成基板は部分結晶化のために高い強度を有し、
従来のセラミック板に比較して非常に低い温度で焼成可
能である。また1部分結晶化低温焼成板は再び750−
1000℃で再加熱しても全く変形が生じない。更に、
この低温焼成板は誘電率及び熱膨張係数において従来の
ものよりも低いことが確認された。
第1図に示されたハイブリッド基板を製作する場合、上
記したセラミックのグリーンシートにスルーホール10
を形成する。グリーンシートには、直径200ミクロン
以下のスルーホール】0を高精度且つ高密度に形成でき
る。次に、グリーンシートに導体(例えば、 Ag−P
d)パターン11を印刷法により形成する。グリーンシ
ートには、溶剤がしみ込み、にじみが生じないため。
微細パターン(200ミクロン以下)が形成テキる。次
に、導体厚膜パターンを形成したシートを乾燥させる。
この状態では第1図に示すように導体がスルーホール1
0内に完全に充填されている。尚、第1図では、2枚の
グリーンシートに個々にパターンを形成している。導体
パターン11を形成する材料としてAg −Pdを用い
た場合、 Pdの添加量に応じて導通抵抗値がAgのみ
の場合よシも増加するが、マイグレーションはPdの添
加量に応じて起りにくくなる。 マ・イグレーションに
よる導通抵抗値の変動は好ましくないから、最終的にハ
イブリッド基板の内側に位置する導体パターン1.1a
はAgによって形成し、他の部分はAg −Pdを用い
るのが好ましい。
Pdの添加量が重量で20〜50チのとき、導通抵抗値
は15〜65mΩA程度で、実用上例等差し支えない。
また、高速応答が要求される部分を基板の内側に配置し
、この部分をAgによって形成してもよい。
続いて、乾燥したグリーンシートを800〜1000℃
の温度で、シートと導体パターン11゜11aを同時に
焼成する。この同時焼成の際におけるシートと導体パタ
ーン11 、11. aとの収縮率はほぼ同じであるた
め、スルーホールに充填された導体にはクラック等が発
生しない。
同時焼成後、焼成基板表面の所定部分にRu系の抵抗ペ
ーストを印刷し、抵抗パターン12を素子パターンとし
て形成し、形成後、乾燥させる。
続いて、抵抗パターン12を750〜950℃の温度で
焼成する。この焼成は酸化雰囲気で行なう。
以後、導体パターン11及び抵抗パターン12を保護膜
13により被覆した後、焼き付けを行なう。
この状態で抵抗パターン12をトリミングして設計抵抗
値に等しくする。このようにして、微細な導体パターン
1.1 、11 a及び抵抗パターン12とを有するハ
イブリッド基板が得られる。
第1図に示すように、ハイブリッド基板には。
ICチップ14が実装され、保護膜でカバーされる。
第2図を参照すると2本発明の他の実施例に係るハイブ
リッド基板は第1図に比較して多数のグリーンシートを
積層することによって形成されている。この実施例では
、導体パターンのうち、基板内部に位置付けられる内部
パターン11aが第1図に比べて複雑になっている。
第6図を参照すると1本発明の更に他の実施例に係るハ
イブリッド基板は基板内部に抵抗15を内蔵している。
この内蔵抵抗15はグリーンシート上に印刷することに
よって形成されるが。
その抵抗値は基板表面に形成されている抵抗12に比べ
てトリミングができないためバラツキが大きい。したが
って、内蔵抵抗15としては抵抗値の変動が許される抵
抗を内蔵化することに々2る。
更に、この実施例では、コンデンサをもハイブリッド基
板内部に内蔵されている。第6図においては、コンデン
サとして高誘電率コンデンサ及び温度補償コンデンサが
設けられている。
第1図及び第2図で用いられたグリーンシートは低誘電
率であるため、高誘電率コンデンサを形成するには、P
b (Fe HW t/3) l Pb (Fe IA
Nb 1./、 ) 03等を用いればよい。また、温
度補償コンデンサを形成するためには、 MgTiO3
等の誘電率の温度係数が負の誘電体材料粉末と1本発明
の組成ガラス粉末との混合材料を用いればよい。
第3図では、高誘電率コンデンサ及び温度補償コンデン
サの誘電体を形成する薄層18及び19がそれぞれハイ
ブリッド基板内に配置されている。具体的に云えば、上
述した添加物を含むグリーンシートの上下に要求される
容量に応じて電極を設け、これらのグリーンシートを他
のグリーンシートによって挟んで一体化焼成する。
この場合、クロストークを防止するために、各薄層18
 、19の両面にガード電極を設けたシ、あるいは、電
極が各薄層18 、19を貫通する時は。
薄層に開孔を施す等の配慮が必要である。
上記した内蔵抵抗15.コンデンサ18 、19用の電
極はいずれもグリーンシートに設けられ、第1のパター
ンを形成している。他方、基板表面上に設けられる抵抗
パターン12は第2のパターンを形成している。
第4図を参照すると9本発明のもう一つの実施例に係る
ハイブリッド基板は第1図と同様にして製作された導体
パターン11及び抵抗パターン12のほかに、更に0表
面に絶縁物層加及びCuによって形成された導体パター
ン21を有している。このように、グリーンシートを積
層するだけでなく、他の絶縁物層肋とを組み合せて積層
してハイブリッド基板を形成してもよい。
「実施例の変形」 上述した実施例では、導体パターン11を形成する材料
として、 Ag−Pdを例示したが、Al1゜Cu、N
i等を用いてもよい。Cu及びNiを用いる場合には、
気中焼成を使用することができず。
中性〜還元雰囲気で焼成する必要がある。Cu。
Niの同時焼成導体付き基板に抵抗パターンを形成する
場合には、 Ni−Cr、 Mo−8t、 W−Ni。
W、SiC等を付けた後、中性又は還元雰囲気で焼成す
ればよい。また、ハイブリッド基板は複数のグリーンシ
ートを重ねるだけでなく、単層のグリーンシートだけで
形成されてもよい。
「発明の効果」 本発明で使用されるセラミックは従来のアルミナセラミ
ックに比べて低温で焼成できるだけでなく9表1に示す
ように、低誘電率、低膨張率を有し、且つ軽量である。
以下糸口 表 1 アルミナ 本発明 セラミック ヤ、、ッ、 備 考 誘電率 9 7.5 1MHz 膨張係数 7.5X10 /’C5,5X10 /’C
比 重 3.9 2.F3 3本発明係るセラミックは上述したように低誘電率であ
るため、信号の高速応答性を改善でき、低膨張率を有し
ているため、大型LSIチップのダイレクトボンドを可
能にしている。更に。
本発明に係るセラミックでは、導体パターンを同時焼成
した焼成基板上に抵抗体を被着焼成する場合、基板から
抵抗体への拡散又は基板と抵抗体との反応は生じにくい
。このため、目的の抵抗値、温度係数を有する抵抗体を
形成できる。
本発明に係る低温焼成基板は800〜1000℃の焼成
初期に緻密化が起ると同時に、短時間の間軟化するから
、この時間内にセッターに沿わせることか可能である。
セッターが良く研磨された平滑な面を有していれば、こ
の面と平行な面を有する基板が得られる。このことは平
滑な大型基板が形成できることを意味している。
このように、平滑な面を有する大型基板では10〜20
cIrL口という広範囲に亘る印刷が可能であることが
判明した。また1本発明では、微細なパターン及びスル
ーホールを形成できるから。
個別の基板の面積を小さくできる。したがって。
大型基板から従来に比べて多数の個別基板を得ることが
でき、量産化が可能になる。
本発明による製造方法を用いれば、スルーホールの形成
から抵抗形成に至るまでの時間を従来の製造方法に比べ
て、約1/6に短縮できると共に、従来よシも高性能且
つ高密度なハイブリッド基板が得られる。これは焼成工
程の際、低温焼成セラミックが800〜1000℃付近
まで殆ど焼成収縮が生じないため、高速で昇温しでも脱
バインダーを容易に行なえ、結果的に約1〜2時間程度
の短時間で焼成が可能になったためである。このように
、短時間で焼成を行なう場合。
厚膜炉の脱バインダーゾーンに空気を多量に吹き込み、
バインダーからの分解ガスを速かに稀釈し、排気口から
系外に排出すればよい。
【図面の簡単な説明】
第1図は本発明の一実施例を示す断面図、第2図は本発
明の他の実施例を示す断面図、第6図は本発明の更に他
の実施例を示す断面図、及び第4図は本発明のもう一つ
の実施例を示す断面図である。 記号の説明 10ニスルーホール 11.、lla:導体厚膜パター
ン12:抵抗パターン 13:保護膜 14:ICチッ
プ15:内蔵抵抗 18 、19 :コンデンサ用薄層
20:絶縁体層 21:導体層

Claims (1)

  1. 【特許請求の範囲】 1、 Cab、 At203.及び5i02を含むガラ
    ス粉末とAt203粉末とを混合することによって製作
    されたセラミック基板と、該セラミック基板の少なくと
    も一生面上に形成された導体パターンと。 前記導体パターンと電気的に関連するように形成された
    素子パターンとを有することを特徴とするハイブリッド
    基板。 2、 CaO−A40s −S i 02系ガラス粉末
    とAt203粉末とを混合して、800〜1000℃の
    温度で焼成可能なセラミックグリーンシートを用意する
    工程と。 前記グリーンシート上に第1のパターンを形成する工程
    と、前記グリーンシートと前記第1のパターンとを80
    0〜1000℃の温度範囲で同時的に焼成して、焼成基
    板を製作する工程と、前記焼成基板に前記第1のパター
    ンと電気的に関連した第2のパターンを形成する工程と
    を有することを特徴とするハイブリッド基板の製造方法
    。 3、特許請求の範囲第2項において、前記第1のパター
    ンは導体を形成し、他方、前記第2のパターンは素子を
    形成していることを特徴とするハイブリッド基板の製造
    方法。 4、特許請求の範囲第2項において、前記第1のパター
    ンは導体及び精度を要しない素子を形成し、他方、第2
    のパターンは精度を要する素子を形成していることを特
    徴とするハイブリッド基板の製造方法。 5、 CaO−At203−8i02系ガラス粉末とA
    t20.粉末とを混合して、800〜1000℃の温度
    で焼成可能なセラミックシートを複数枚用意する工程と
    。 前゛記各グリーンシートにスルーホールを形成すると共
    に第1のパターンを形成する工程と、前記第1のパター
    ンを形成後、積層し、積層体を形成する工程と、前記積
    層体を同時的に焼成し。 焼成基板を形成する工程と、前記焼成基板に前記第1の
    パターンと電気的に関連した第2のパターンを形成する
    工程とを有することを特徴とするハイブリッド基板の製
    造方法。
JP11098884A 1984-06-01 1984-06-01 ハイブリツド基板及びその製造方法 Granted JPS60257195A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11098884A JPS60257195A (ja) 1984-06-01 1984-06-01 ハイブリツド基板及びその製造方法
US06/740,184 US4650923A (en) 1984-06-01 1985-05-31 Ceramic article having a high moisture proof
GB08513777A GB2162167B (en) 1984-06-01 1985-05-31 Ceramic substrate material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11098884A JPS60257195A (ja) 1984-06-01 1984-06-01 ハイブリツド基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPS60257195A true JPS60257195A (ja) 1985-12-18
JPH0213955B2 JPH0213955B2 (ja) 1990-04-05

Family

ID=14549554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11098884A Granted JPS60257195A (ja) 1984-06-01 1984-06-01 ハイブリツド基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPS60257195A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173797A (ja) * 1986-01-27 1987-07-30 松下電器産業株式会社 セラミック多層配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5135063A (ja) * 1974-08-01 1976-03-25 Ibm Dodenseiryoikiojusuruseramitsukusoshino seizohoho
JPS576257A (en) * 1980-06-10 1982-01-13 Matsushita Electric Ind Co Ltd Water heater by solar heat
JPS5732657A (en) * 1980-07-14 1982-02-22 Ibm Method of rpoducing glass ceramic substrate
JPS58108792A (ja) * 1981-12-23 1983-06-28 株式会社日立製作所 多層回路板とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5135063A (ja) * 1974-08-01 1976-03-25 Ibm Dodenseiryoikiojusuruseramitsukusoshino seizohoho
JPS576257A (en) * 1980-06-10 1982-01-13 Matsushita Electric Ind Co Ltd Water heater by solar heat
JPS5732657A (en) * 1980-07-14 1982-02-22 Ibm Method of rpoducing glass ceramic substrate
JPS58108792A (ja) * 1981-12-23 1983-06-28 株式会社日立製作所 多層回路板とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173797A (ja) * 1986-01-27 1987-07-30 松下電器産業株式会社 セラミック多層配線基板
JPH0447476B2 (ja) * 1986-01-27 1992-08-04 Matsushita Electric Ind Co Ltd

Also Published As

Publication number Publication date
JPH0213955B2 (ja) 1990-04-05

Similar Documents

Publication Publication Date Title
KR100383378B1 (ko) 모놀리식 세라믹 기판, 이의 제조 방법 및 설계 방법, 및전자 장치
KR100307078B1 (ko) 기판을지지하는세라믹회로보드용글라스결합층
US4645552A (en) Process for fabricating dimensionally stable interconnect boards
US6588097B2 (en) Method of manufacturing multilayered ceramic substrate and green ceramic laminate
US5827605A (en) Ceramic multilayer substrate and method of producing the same
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
US20030100146A1 (en) Method of fabricating multilayer ceramic substrate
JP3944791B2 (ja) セラミック多層プリント回路基板
JPS61288498A (ja) 電子部品内蔵多層セラミツク基板
US6893710B2 (en) Multilayer ceramic composition
JPH10308584A (ja) セラミック多層基板およびその製造方法
JPH05190375A (ja) 銅多層セラミック基板の製造方法及びそれに用いる銅ペースト
JP2002043758A (ja) 多層基板及びその製造方法
JPS60257195A (ja) ハイブリツド基板及びその製造方法
JP2001085839A (ja) 多層セラミック基板の製造方法
JP4595199B2 (ja) 多層セラミック基板の製造方法
US20030168150A1 (en) Method and constrain layer for reducing shrinkage during sintering low-temperature ceramic
JPH08125339A (ja) 多層配線基板の製造方法
EP0204261A2 (en) Multilayer wiring board and method of manufacturing the same
JPH0795630B2 (ja) 複合積層セラミック部品
JP2001144438A (ja) 多層セラミック基板およびその製造方法
JPS63209150A (ja) 低誘電率絶縁体基板
JPS6092697A (ja) 複合積層セラミツク部品
JPH0216004B2 (ja)
JPS60171781A (ja) 低誘電率多層基板の製造方法

Legal Events

Date Code Title Description
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term