JPH11502677A - 複合圧電多層素子及びこのような素子の製造方法 - Google Patents

複合圧電多層素子及びこのような素子の製造方法

Info

Publication number
JPH11502677A
JPH11502677A JP9525829A JP52582997A JPH11502677A JP H11502677 A JPH11502677 A JP H11502677A JP 9525829 A JP9525829 A JP 9525829A JP 52582997 A JP52582997 A JP 52582997A JP H11502677 A JPH11502677 A JP H11502677A
Authority
JP
Japan
Prior art keywords
multilayer
piezoelectrically
foil
manufacturing
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9525829A
Other languages
English (en)
Inventor
ベネディクトゥス コルネリス ヘンドリクス フランセン
ボウク オッペダイク
ヘンリカス アドリアヌス コルネリス ディッデン
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPH11502677A publication Critical patent/JPH11502677A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/501Piezoelectric or electrostrictive devices having a stacked or multilayer structure having a non-rectangular cross-section in a plane parallel to the stacking direction, e.g. polygonal or trapezoidal in side view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

(57)【要約】 本発明は、動作時にある部分だけが圧電的に活性化する複合圧電多層素子と、このような素子の製造方法とに関する。本発明によると、圧電的に不活性な部分は、動作時に前記素子の電気接続部間に電圧が印加されるとき圧電的に活性化する前記部分よりも1以上の方向でより大きな寸法を持つ。その上、前記不活性な部分は、動作時に圧電的に活性化する前記部分の厚さ及び成分と対応する厚さ及び成分を持つ電極層及びセラミックフォイルで作られる。本発明による前記素子は、簡易で廉価なやり方で製造できる。

Description

【発明の詳細な説明】 複合圧電多層素子及びこのような素子の製造方法 技術分野 本発明は、動作中一部だけが圧電的に活性する複合圧電素子とこのような多層 素子の製造方法に関する。本発明は特に、動作中一部が圧電的に活性し他の部分 が活性しない複合圧電素子を基にしたアクチュエータに関する。 背景技術 冒頭に述べられたタイプのアクチュエータは、ヨーロッパ特許公報A−044 8349号に開示されている。このアクチュエータは、圧電特性を持つセラミッ ク材料の多くの堆積フォイル及び電極層で作られ、これらフォイルと電極層とは 積層され、動作中セラミックフォイルの一部が圧電的に活性化されない。既知の アクチュエータで実施されるセラミックフォイルの厚さはとても薄いので、前記 フォイルの大きさに対応する大きさを持つ電極層が使われるならば、当該アクチ ュエータが動作するとき近接した電極層間で放電短絡の大きな危険性がある。こ のため、既知のアクチュエータ内のセラミックフォイル間の電極層は、セラミッ クフォイルより小さな周囲の寸法を持つ。しかしながら、より大きな寸法を持つ このタイプのアクチュエータでは、このことは動作中歪みを導く。フォイルの一 部が圧電的に活性化しないからである。 ヨーロッパ特許公報A−0448349号では、前焼結された又はされてない サブユニットからアクチュエータを作ることによりこの問題を解決することが提 案されていて、これらサブユニットの間の合成樹脂材料又ははんだ材料の中間層 が、電極層と同じか又は小さい大きさを持って、提供される。前記サブユニット 端部間にこの処理中形成されるスリットは、熱硬化樹脂のような充填材料で満た すことができる。動作中圧電的に活性化しない既知のアクチュエータの一部は、 電気的絶縁物として役立つだけである。 しかしながら、ヨーロッパ特許公報A−0448349号の内容から、活性化 しない部分が例えば堅固に固定し及び動きの伝送のために機械的に導入される一 方で、動作中一部だけが活性化する圧電多層素子が、動作中と同じ様に製造中に も不所望の歪みを防止するためにどのように作られなければならないか、このよ うな多層がどのように製造されるべきかがわからない。 本発明の開示 本発明の目的は、動作中不所望の歪みを示さず、製造又は動作中歪みの生成な しに簡易なやり方で製造でき、他の面からの利点も持つ冒頭に述べられたタイプ の多層素子を提供することである。 本発明によると、この目的は、圧電的に不活性の部分は、電圧が該素子の電気 的接続部間に印加されるとき動作中に圧電的に活性化される部分より1以上の方 向でより大きな寸法を持ち、動作中圧電的に活性化する当該素子の一部の厚さ及 び成分に対応する厚さ及び成分を持つセラミックフォイル及び電極層で当該他の 部分が作られることを特徴とする複合多層素子により達成される。 「対応する厚さ及び成分を持つセラミックフォイル及び電極層で作られる」と いうことは、本発明による前記複合多層素子の圧電的に活性化された及び不活性 化された部分における前記セラミックフォイル及び前記電極層の成分とこれら層 の厚さが、前記素子の両方の部分の少なくとも焼結振る舞いが同一又は略同じで あるように選ばれることを意味するよう理解されるべきであることに注意された い。好ましくは、セラミックフォイル及び電極層の厚さ及び成分は、同一である 。圧電的振る舞いにおける違いは、例えば前記多層素子の電気的接続部間に電気 的電圧を印加すると不活性化部分で電極層間の電圧差が作られないようなパター ンにより、動作中圧電的に不活性である前記部分内の電極層を供給することによ り生じることができる。この目的のために、前記不活性の部分の電極層は、好ま しくはパターンにしたがって中断される。 大きな寸法、例えばより大きな厚さを持つ素子の部分は、例えばデバイス内の 当該素子を堅固に固定し動きを他の部分に伝送するために用いることができる。 エネルギに関係する理由により、圧電的に活性化する部分は、圧電的に不活性で ある機械的に導入された部分より好ましくは薄い。 このような素子の例は、電圧がアクチュエータの電気的接続部間に印加される とき動作中圧電的に活性化する部分よりも、より大きな厚さを持つ堅固に固定さ れた部分を持つアクチュエータである。動きを伝送するのに役立ちこのアクチュ エータを含むデバイスの一部を担うアクチュエータの一部はまた、例えば動作中 圧電的に活性化する部分より大きな厚さ及び/又は広さを持つことができる。こ のタイプのアクチュエータでは、全ての部分が締付力のような機械的力に耐える ためだけに実際要求される寸法を持つアクチュエータより、動きを生じるのに要 求されるエネルギは少ない。 本発明による複合多層素子は、圧電特性を持つセラミック材料のフォイルを製 造し、前記フォイル上に電極層を与え、電極層を担う多数のフォイルを堆積し、 未処理多層体を形成するために堆積されたフォイルをプレスし、必要ならば前記 未処理多層体を機械的に形状付けるステップを含む方法において、複合圧電多層 素子が、対応する厚さ及び成分のセラミックフォイル及び電極層とは異なる形状 を持つ2以上の未処理多層体を作り、次に、これらを適切なやり方で前記未処理 多層体を堆積することにより相互接続し、次に、形成された前記複合未処理体を プレスし乾燥し及び焼結し、この後で、形成された複合多層素子が1以上の側に 電気的接続部を具備し、これらの処理が動作中前記素子の一部だけが前記電気的 接続部間に電圧が印加されるとき圧電的に活性化するようなやり方で実施される ことにより製造されることを特徴とする。 圧電的な振る舞いにおける所望の違いを達成するために、前記素子の圧電的に 不活性な部分の電極層は、完成生産物の電気的接続部間に電気的電圧を印加する と電圧差が前記不活性の部分のセラミック層間で発生できないようなパターンに よりセラミックフォイル上に設けることができる。この目的のため、当該電極層 は、例えばパターンにしたがって中断されてもよい。 本発明によれば、前記素子の不所望の歪みは、製造時、例えば焼結中、及び動 作中の何れにおいても起こらない。本発明による多層素子は、フォイルのセラミ ック材料以外の材料の中間層なしに、一体式なセラミックブロックを本質的に有 する。これは、完成品の多層素子は、完成品内の圧電的に不活性な部分と圧電的 に活性化された部分との間に、はんだ金属、グラス又は合成樹脂のようなセラミ ックでない接続層を有しないことを意味する。これは、重要な利益があると考え られる。なぜならば、発明性ある素子中に組み込まれる未処理多層体を同時に焼 結できるからである。この場合、余分なステップが、当該未処理多層体間の接続 部を形成するために必要とされない。 本発明を導く研究が、多層素子に要求される強さ及び寸法の正確さが、焼結さ れた多層体内の特定の部分の寸法を1以上の方向で機械的に減らす、例えば開口 を練磨する又は類似のやり方で得られることができないということを示した。 本発明による方法の好ましい実施例によると、1以上の未処理多層体は、相互 接続される前に適当な形状を与えられる。これは、例えばパンチ、ドリル、レー ザ及びこのようなものにより実行できる。 複合未処理多層体の製造時、恒久的な又は反恒久的なバインダ層は、必要なら ば個別の未処理多層体間で供給できる。恒久的なバインダ層は、前記未処理多層 体が作られるフォイルのセラミック材料のものと対応する成分を持つセラミック 材料でできていなければならない。反恒久的なバインダ層は、例えば、焼結動作 中に焼かれるセラミック材料の有機質バインダから作られてもよい。驚くことに 、前記未処理体が高温で互いにプレスされるならば、このようなバインダ層は、 各種の未処理体から始まる前記多層素子の部分間に適当な接着を得るために通常 必要ではないということがわかった。 本発明による方法の他の実施例によると、複合多層素子は、電気的接続が供給 される前に、レーザによる切断、掃引又は類似のやり方で小さな素子に分割され る。 本発明の上述の及び他の特徴は、以下に述べられる実施例を参照して明らかに 説明されるだろう。 図面の簡単な説明 第1図は、本発明による複合多層体の透視平面図であり、第2図は、厚み部分 を持つアクチュエータ内の、本発明による複合多層素子の長手方向断面図であり 、第3図は本発明によるアクチュエータの他の実施例を図示的に示し、第4図は パターンにより中断された電極層を持つフォイルの図示的平面図である。 発明を実施するための最良の形態 第1図は、未処理多層体2及び未処理多層体3から成る複合未処理多層体1を 示す。例えば最大寸法50mmx50mm及び0.5mmの厚さを持つ前記未処 理多層体2及び3は、既知の方法により製造できる。第1に、圧電特性を持つセ ラミック材料のセラミックフォイルが、例えば20μmの厚さで製造される。こ のようなフォイルは、イソプロパノールのようなアルコール内に、圧電特性を得 るために適当な比及び成分内の、酸化金属例えばPbO、TiO2及びZrO2の 多量の粉末を懸濁することにより得ることができる。このような混合物は当業者 に知られていて本発明の主題を形成するものではない。 このようにして形成された懸濁液は、長時間例えば6時間ボールミルの中で強 く練磨される。練磨動作の後で、沈殿防止剤が高温、例えば50度−120度C で当該混合物を乾燥することにより除去される。乾燥されたこの混合物は、次に 、600−1000度Cで2−24時間空気中でか焼される(か焼化)。次に、 有機質バインダがこのか焼化された混合物に加えられる。この混合物は次にアル コール、例えばイソプロパノールで懸濁され、長時間例えば5−20時間ボール ミル内で練磨される。この練磨された懸濁液は、次にフォイルを塑造するために 用いられる。このフォイルの乾燥後、厚さ、例えば0.5−3μmを持つ電極層 が、スクリーン印刷により当該フォイル上に設けられる。この目的のため、例え ば、従来の銀パラジウム含有スクリーン印刷ペーストが利用できる。このペース トの乾燥後、電極層を担うフォイルは堆積され、次に未処理多層体2を形成する ために、例えば8−10kgf/mm2の圧力でプレスされる。 未処理多層体3が、同じやり方で未処理多層体を製造することにより得られ、 次にパンチ又はその他のやり方で所望の窪み又は窓4及び5を提供する。この場 合、前記セラミックフォイルに設けられる前記電極層は、パターン化された中断 を示す。前記未処理多層体2及び3は、適切なやり方でこれらが堆積され、必要 ならば高温で例えば8−10kgf/mm2の圧力で複合未処理多層体1をプレ スすることにより一体化される。実際には、このプレス動作が50度と100度 の間の温度で実行されたならば未処理体2と3との間のバインダ層の存在は、良 好 な接着を得るために必要ではないことがわかるだろう。アセンブリがなされる更 なる処理は、続いて乾燥し、バインダの残留物を除去するために洗浄し、一般に 約1200度Cの高温で酸素を含む大気で焼結することを含む。必要ならば、こ のようにして得られたこの焼結多層素子は、続けてより小さな素子に分割される 。続いて、外部電気接続部が設けられる。次に、これらの素子は、適切なやり方 で極性化される。 第2図は、本発明によるアクチュエータの、縮尺図ではない、断面図である。 このアクチュエータは、厚さ方向に大きな寸法を持つ部分6及び7と厚さ方向に より小さな寸法を持つ部分8とを有する。部分6は例えば堅固に固定のために用 いることができ、部分7はこのアクチュエータが一部を形成する構成物の他の部 分へ動きを伝達するために用いることができる。この構成物は、例えばプリンタ でもよい。この動きは、部分8により生じ、電極接続部9と10との間に電圧を 印加すると、極性方向及び電圧の符号に依存して当該部分は伸び縮みする。 気をつけると、多数の白と黒の層が、図示的に当該図で示されていて、前記ア クチュエータの当該白い層はセラミック材料を示し、黒い層は電極層を示す。こ の素子の体2(第1図参照)の電極層は、前記電極接続部の一つから他の接続部 が留められる、厚さ部分6又は7の始まりへ伸長する。これら厚さ部分6及び7 は、パターンに従って中断される多数の電極層を有する。このパターンによる中 断は、電圧が電気接続部9と10との間に印加されるとき中間のセラミック層間 の電圧差の発生を防止する。結果として、部分6及び7は、電圧が前記電気接続 部間に印加されるとき、圧電的に不活性なままである。驚くことに、電極層のこ のパターン化された中断と、この多層素子の両端にある電極層の間のセラミック フォイルのダブルの厚さとは、焼結中又は動作時に、歪みを生じることはないと いうことがわかった。 第2図の長手断面図に示されるこのアクチュエータは、例えば第1図に示され るような、焼結多層素子を、例えば掃引によりより小さな素子に分割することに より得られる。多数の掃引カットの二つが、第1図に示される。これら掃引カッ トAとBとの間に位置される部分は、第2図に示されるようなアクチュエータを さらに形成するために処理できる。この目的のため、金属層、例えば金の電気接 続部9及び10は、真空蒸着、化学蒸着、スパッタ等により素子上に設けられる 。電気接続部9及び10は、部分8のセラミックフォイル間に位置される電極層 と接続される。次に、この素子は、電極層9と10との間に電圧を印加すると、 部分8は矢印に示された方向にだけ伸びるか縮むように極性化される。部分6及 び7間の距離が約5mmならば、例えば2.5μmの長さの減少が電気接続部9 及び10間に適切な電圧を印加することにより得ることができる。この場合、圧 電活性部8は、厚さ、例えば0.5mm及び長さ5mmを持ち、厚みのある、不 活性部分6及び7は各々、厚さ0.9mm及び長さ2.5mmを持ってもよい。 第3図は、本発明によるアクチュエータの他の実施例の(縮尺図ではない)図 示的断面図である。このアクチュエータは、第1図に示されるように、未処理体 2を両側で未処理体3と接続し、次に第2図に示されるようなアクチュエータの 製造時と同じような処理を実行することにより得ることができる。電圧が電気接 続部11と12間に印加されるとき、伸長又は収縮の圧電効果は、厚みのある部 分14及び15の間の部分13内にだけ起こる。 第4図は、パターンによる中断を持つ電極層16が設けられるセラミックフォ イルの平面図である。これは、第1図に示されるように、未処理体3を作るため に用いることができ、この未処理体は第2図及び第3図に示されるアクチュエー タの圧電的に不活性部分を製造するために用いられる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ディッデン ヘンリカス アドリアヌス コルネリス オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン 6

Claims (1)

  1. 【特許請求の範囲】 1. 動作時ある部分だけが圧電的に活性化する複合圧電多層素子において、圧 電的に不活性な部分は前記素子の電気接続部間に電圧が印加されるとき動作時に 圧電的に活性化する前記部分より1以上の方向でより大きな寸法を持ち、前記不 活性部分が、動作時圧電的に活性化する前記素子の前記部分の厚さ及び成分に対 応する厚さ及び成分を持つセラミックフォイル及び電極層で作られることを特徴 とする複合圧電多層素子。 2. 請求項1に記載の複合圧電多層素子において、前記電極層の及び前記セラ ミックフォイルの前記厚さ及び成分が前記圧電的に活性部分及び前記圧電的に不 活性部分と同じであることを特徴とする複合圧電多層素子。 3. 請求項1又は2に記載の複合圧電多層素子において、動作時圧電的に不活 性な前記部分内の電極層がパターンにしたがい中断されるので前記不活性部分の 前記電極層間の電圧差が、前記多層素子の前記電気接続部間に電圧が印加される とき作られないことを特徴とする複合圧電多層素子。 4. 請求項1、2又は3に記載の複合圧電多層素子において、必要ならば前記 圧電的に活性部分と前記圧電的に不活性部分との間にある恒久的バインダ層が、 前記活性化部分及び前記不活性化部分の前記フォイルの前記セラミック材料と対 応するセラミック材料を専ら有することを特徴とする複合圧電多層素子。 5. 動作時にある部分だけが圧電的に活性化する複合圧電多層素子を製造する 方法であって、当該方法が、圧電特性を持つセラミック材料のフォイルを製造し 、当該フォイル上に電極層を与え、電極層を担う多数のフォイルを堆積し、未処 理多層体を形成するために前記堆積フォイルをプレスし、必要ならば前記未処理 多層体を機械的にモールドするステップを有する複合圧電多層素子製造方法にお いて、本発明によると、複合圧電多層素子が対応する厚さ及び成分を持つ電極層 とセラミックフォイルとは異なる形状を持つ2以上の未処理多層体を作り、次に これらを適切なやり方で前記未処理多層体を堆積することにより相互接続し、次 にこのようにして形成された前記複合多層素 子をプレスし、乾燥させ、焼結し、このようにして形成された前記複合多層素子 が1以上の端部で電気接続部を具備し、これらの処理が、動作時に前記電気接続 部間に電圧が印加されるとき前記素子の一部だけが圧電的に活性化するように実 行されることを特徴とする複合圧電多層素子を製造する方法。 6. 請求項5に記載の製造方法において、前記電極層が、前記圧電的に不活性 の部分の一部を形成する前記完成素子内の前記セラミックフォイル上のパターン にしたがって設けられ、前記電極層の前記パターンが、前記素子の前記電気接続 部間に電圧が印加されるとき前記中間セラミック層間に電圧差が生成できないよ うにしていることを特徴とする製造方法。 7. 請求項6に記載の製造方法において、前記電極層がパターンに従って中断 されることを特徴とする製造方法。 8. 請求項5、6又は7に記載の製造方法において、前記未処理多層体が、機 械的に及び/又はレーザによりこれらが形状付けられた後で相互接続されること を特徴とする製造方法。 9. 請求項8に記載の製造方法において、前記焼結時に焼かれる有機質バイン ダ及び前記フォイルの前記セラミック材料と対応するセラミック材料により形成 されるグループから選択されるバインダの層が前記未処理多層体間に間挿されて 、前記未処理多層体が相互接続されることを特徴とする製造方法。 10. 請求項8に記載の製造方法において、前記未処理多層体が、50度と1 00度Cとの間の温度で前記複合未処理体をプレスし、その後これを更に処理す ることにより、バインダ層を間挿することなしに、相互接続することを特徴とす る製造方法。 11. 請求項5乃至10の何れか1項に記載の製造方法において、このように して得られた前記複合多層素子がより小さな素子に分割され、電気接続部がこれ ら個別の素子の1以上の端部に設けられることを特徴とする製造方法。
JP9525829A 1996-01-18 1997-01-16 複合圧電多層素子及びこのような素子の製造方法 Pending JPH11502677A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP96200122 1996-01-18
NL96200122.8 1996-01-18
PCT/IB1997/000017 WO1997026681A1 (en) 1996-01-18 1997-01-16 Composite piezoelectric multilayer element and method of manufacturing such an element

Publications (1)

Publication Number Publication Date
JPH11502677A true JPH11502677A (ja) 1999-03-02

Family

ID=8223596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9525829A Pending JPH11502677A (ja) 1996-01-18 1997-01-16 複合圧電多層素子及びこのような素子の製造方法

Country Status (4)

Country Link
US (1) US5841216A (ja)
EP (1) EP0815600A1 (ja)
JP (1) JPH11502677A (ja)
WO (1) WO1997026681A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005168281A (ja) * 2003-11-13 2005-06-23 Canon Inc 積層圧電素子及び振動波駆動装置
JP2007281362A (ja) * 2006-04-11 2007-10-25 Canon Inc 積層圧電素子及びその製造方法、並びに振動波駆動装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3456380B2 (ja) * 1997-09-02 2003-10-14 株式会社村田製作所 圧電アクチュエータ
JP3082731B2 (ja) * 1997-12-17 2000-08-28 日本電気株式会社 積層型圧電トランス及びその製造方法
US6342753B1 (en) 2000-09-25 2002-01-29 Rockwell Technologies, Llc Piezoelectric transformer and operating method
DE102008040772A1 (de) * 2008-07-28 2010-02-04 Robert Bosch Gmbh Piezoaktor mit passiven Bereichen am Kopf und/oder am Fuß

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089739A (en) * 1990-03-19 1992-02-18 Brother Kogyo Kabushiki Kaisha Laminate type piezoelectric actuator element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005168281A (ja) * 2003-11-13 2005-06-23 Canon Inc 積層圧電素子及び振動波駆動装置
JP4697929B2 (ja) * 2003-11-13 2011-06-08 キヤノン株式会社 積層圧電素子及び振動波駆動装置
JP2007281362A (ja) * 2006-04-11 2007-10-25 Canon Inc 積層圧電素子及びその製造方法、並びに振動波駆動装置

Also Published As

Publication number Publication date
WO1997026681A1 (en) 1997-07-24
EP0815600A1 (en) 1998-01-07
US5841216A (en) 1998-11-24

Similar Documents

Publication Publication Date Title
DE19615694C1 (de) Monolithischer Vielschicht-Piezoaktor und Verfahren zur Herstellung
JPH04214686A (ja) 電歪効果素子
JP2504223B2 (ja) 積層コンデンサの製造方法
EP2359419B1 (de) Vielschichtaktor mit aussenelektroden als metallische, poröse, dehnbare leitschicht
JP2002280630A (ja) 圧電セラミック多層アクチュエーターおよびその製造方法
JPH09270540A (ja) 積層型圧電アクチュエータ素子及びその製造方法
JPH11502677A (ja) 複合圧電多層素子及びこのような素子の製造方法
JP3090022B2 (ja) 積層型圧電トランス
US5120377A (en) Method of manufacturing laminated ceramic material
JPH09190947A (ja) 積層セラミック電子部品
JP2001094164A (ja) 積層型圧電アクチュエータ
JPH02100306A (ja) 積層電子部品の製造方法
JP4275914B2 (ja) 積層型電子部品の製法
JP4349820B2 (ja) 積層型電子部品の製法
JP4359873B2 (ja) セラミック積層型電気機械変換素子とその製造方法
JP2001217140A (ja) 積層型電子部品およびその製法
JP3521774B2 (ja) 積層セラミックコンデンサの製造方法
JP2002231570A (ja) 積層型電子部品およびその製法
JP2000332312A (ja) 積層型圧電セラミック部品の製造方法
JP4280043B2 (ja) 積層型電子部品の製法
JP2006108546A (ja) 積層型圧電セラミックス素子およびその製造方法
JP2005216997A (ja) 積層型電子部品の製法
JP3428434B2 (ja) 積層セラミック電子部品の製造方法
JP4737948B2 (ja) 積層型圧電素子の製法
JPS60128682A (ja) 積層型圧電アクチユエ−タの製造方法