JPH11502671A - チップハウジング及びチップハウジングの製造方法 - Google Patents

チップハウジング及びチップハウジングの製造方法

Info

Publication number
JPH11502671A
JPH11502671A JP8523158A JP52315896A JPH11502671A JP H11502671 A JPH11502671 A JP H11502671A JP 8523158 A JP8523158 A JP 8523158A JP 52315896 A JP52315896 A JP 52315896A JP H11502671 A JPH11502671 A JP H11502671A
Authority
JP
Japan
Prior art keywords
cover layer
housing
area
opposing
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8523158A
Other languages
English (en)
Other versions
JP4015190B2 (ja
Inventor
アズダシュ，ガッセン
ザケル，エルク
ライッヒ，ヘルベルト
Original Assignee
フラウンホーファ−ゲゼルシャフト ツール フォルデルング デル アンゲヴァンテン フォルシュング エー．ファー．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19542883A external-priority patent/DE19542883C2/de
Application filed by フラウンホーファ−ゲゼルシャフト ツール フォルデルング デル アンゲヴァンテン フォルシュング エー．ファー． filed Critical フラウンホーファ−ゲゼルシャフト ツール フォルデルング デル アンゲヴァンテン フォルシュング エー．ファー．
Publication of JPH11502671A publication Critical patent/JPH11502671A/ja
Application granted granted Critical
Publication of JP4015190B2 publication Critical patent/JP4015190B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/009—Working by laser beam, e.g. welding, cutting or boring using a non-absorbing, e.g. transparent, reflective or refractive, layer on the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/18—Working by laser beam, e.g. welding, cutting or boring using absorbing layers on the workpiece, e.g. for marking or protecting purposes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 カバー層(12)及び対向カバー層(13)を有し、チップ(11)などの少なくとも１つの電子部品をカバー層及び対向カバー層の間に収容するハウジング、及び、そのようなハウジングの製造方法において、カバー層(12)及び対向カバー層(13,68)の内面に導体通路(15,16 又は24,25)を設けて、カバー層(12)の導体通路(15,16)が電子部品(11)の端子面(21,22)を対向カバー層(13)の導体通路(24,25)に接続するようにし、対向カバー層(13)の導体通路(24,25)がハウジング(10)の外部端子(32,33)に到達し、カバー層(12)及び／又は対向カバー層(13)は可撓性のキャリア層(14)を有し、かつ、電子部品(11)を包囲するカバー層接続領域(73)内で相互に接続される。

Description

【発明の詳細な説明】 チップハウジング及びチップハウジングの製造方法 本発明は、チップなどの少なくとも一つの電子部品を収容するハウジングに関 し、そのハウジングは、その間に電子部品を収容するカバー層及び対向カバー層 を備える。更に、本発明はそのようなハウジングを製造する方法に関する。 特にチップに関連して、意図しない機械的及び化学的影響からの保護、また、 しばしば分散熱の排出及び分配のため、チップに遮蔽ハウジングを設けることが 知られている。ハウジングの端子導体構成の外部へ扇形に広がる形状により、チ ップの端子面により可能なよりも広い空間を端子面間に設けることができるので 、このハウジングは、チップの端子面から外部へ延びる端子導体構成が爾後の接 続処理の実行を容易にするという長所も提供する。 従って、現在汎用されている表面実装技術（ＳＭＴ）では、チップを単体又は 他の電子部品と一緒に合成樹脂のハウジング内に収容することが一般的に行われ る。これとの関連において、チップをフレーム状のチップキャリアにボンディン グし、チップを完全に密封するために合成樹脂を用いた鋳造（casting）のため のコンパウンドでチップキャリアを満たし、チップのその中に封入することが知 られている。 チップキャリアのフレーム又は型としての機能面からその設計は特別な要求を 有するので、この種のハウジングの製造は実際にはコ ストがかかることがわかっている。さらに、チップ、及びチップキャリア上に配 置されうるあらゆる他の電子部品は、合成樹脂を用いた鋳造のためのコンパウン ドでチップキャリアを満たす際に高い熱応力を受けるので、電子部品の機能を害 するような損傷を受けることがしばしばである。 従って、本発明の目的は、個々の電子部品に対して実質的に無害に製造可能な 電子部品のためのハウジングを提案すること、及び、とりわけ低いコストでその ようなハウジングの製造を容易にする方法を提案することにある。 この目的は、請求項１に記載された特徴を有するハウジング、及び、請求項６ に記載の特徴を有するハウジングの製造方法により実現することができる。 本発明に係るハウジングにおいては、カバー層の導体通路が電子部品の端子面 を対向カバー層の導体通路に接続するようにカバー層及び対向カバー層の電子部 品に対向する内面に導体通路が設けられ、対向カバー層の導体通路がハウジング の外部端子に到達し、カバー層及び／又は対向カバー層は可撓性のキャリア層を 有し、かつ、電子部品を包囲するカバー層接続領域内で相互に接続される。 少なくとも一つのカバー層、即ちカバー層又は対向カバー層の可撓性設計によ り、合成樹脂その他により鋳造すること無く電子部品を密閉して封入することが できる。また、これは、合成樹脂の鋳造に伴い、熱応力が部品に加わることを防 止することに役立つ。さらに、少なくとも一つのカバー層の可撓性設計により、 カバー層及び 対向カバー層の設計上の特別の要求無しに部品を封入することができる。また、 本発明のハウジングは、製造を容易化し、実質上、ハウジングの密閉を、カバー 層の導体通路と対向カバー層の導体通路との間の接続の確立と共に一つの工程で 行う。 対向カバー層が少なくとも１つの部品収容領域を有し、その部品収容領域がカ バー層及び対向カバー層の接続面に対して窪んでおり、カバー層と共に部品キャ リア構成を形成する部品が部品収容領域内に係合してカバー層及び対向カバー層 の接続領域がハウジングの中心面に対して後退しているように構成することが特 に有効であることがわかっている。こうすることにより、ハウジングの中央面に 対して実質的に対称的なハウジング設計が達成でき、上方又は下方に面したカバ ー層により、ハウジングの配置のための空間的要求を変更すること無く、配置の 際にハウジングの任意の配置が可能となる。 対向カバー層が接続領域により離隔した複数の部品収容領域を有し、各々の部 品収容領域が部品キャリア構成と結合してサブハウジングを形成するように構成 すれば、サブハウジング内に収容された任意数のチップを直線的に配列していわ ゆるマルチチップモジュールのためのハウジング構造を特に単純な方法で提供す ることができる。更に、ハウジングの直線的２次元構成に加え、サブハウジング のカバー層及び対向カバー層に可撓性キャリア層を設ければ、ハウジングの３次 元構成を得ることができ、例えば、サブハウジングを螺旋状に形成することがで きる。こうして、非常に高いチップ密度のマルチチップモジュールを製造するこ とができる。 直線的に配置されたサブハウジングを有する上述の複数のハウジ ング、又は、そのようなハウジングと請求項１又は２記載のハウジングを重ねて 配置したハウジング構成において、ハウジングのサブハウジング又はハウジング が、カバー層接続領域により近傍のハウジングのサブハウジング間に形成される セットバック領域内に係合するようにハウジングを相対的に配置するハウジング 構成においては、個別に収容されたチップを有するさらに高いチップ密度のマル チチップモジュールを実現することができる。これにより、歯状のようなハウジ ング構成を容易にすることができる。 ハウジングの個々のサブハウジングの直線的配置により、個々のサブハウジン グ間に延びる導体通路を介してサブハウジングを電気直列回路の如くに一つずつ 接続することができる。サブハウジング又はハウジングのカバー層の導体通路が 、他のサブハウジング又はハウジングの対向カバー層の導体通路に接続されるよ うにサブハウジング同士又はサブハウジングとハウジングとがスルー接点により 相互接続されれば、サブハウジング又はハウジング内に収容された個々のチップ を電気並列回路の如くに電気的に接続することもできる。 特にその長所の観点から上述された、特にチップなどの少なくとも一つの電子 部品を収容するハウジングの製造を容易にする本発明の方法は、 部品の端子面とカバー層の導体通路との間に部品／カバー層接続を確立して部 品キャリア構成を形成する工程と、 カバー層及び／又は対向カバー層を変形させることにより、カバー層及び対向 カバー層をそれらの接続領域と共に移動させ、カバー層の導体通路と対向カバー 層の導体通路との間にカバー層接続を確 立する工程と、を有する。 このように、本発明の方法は最小の工程数で、かつ、部品キャリア構成に関す る特別な要求無しにチップハウジングの製造を容易にすることができる。よって 、いわゆるフリップチッププロセスの如き既知の接続手法をチップハウジングの 製造方法に特に有効な方法で統合することができる。従って、例えば第１工程に おいてチップの如き電子部品を、カバー層として機能する可撓性基板の導体通路 上に、フリップチップ工程においてその端子面によりボンディングすることがで きる。第２工程では、こうして形成された部品キャリア構成を対向カバー層に接 続し、ここではいわゆる熱圧着プロセスのような既知の接続手法を再度用いるこ とができる。 カバー層接続を確立するために、相互に接続されるべき導体通路を接触領域内 で相互に加圧し、接触領域内で、レーザー放射によりカバー層又は対向カバー層 を後方へ動作させることは特に有効であることがわかっている。こうすることに より、導体通路を接続するために必要なエネルギーをできる限り不連続な形で、 カバー層又は対向カバー層のキャリア層の広い領域に熱応力を加えることなく、 導入することができる。 カバー層又は対向カバー層が透過性キャリア層を有する場合に、レーザー放射 が実質的にキャリア層を通過し、接触領域内で吸収されるように、キャリア層の 透過性、接触領域内での吸収及びレーザー放射の波長を相互に適合させれば、カ バー層又は対向カバー層のキャリア層に大きな熱応力を加えることなく導体通路 の熱接続が可能となる。 接触領域の熱処理のための放射エネルギーと、例えばポリアミドなどから構成 される透過性合成樹脂材料のキャリア層との結合は、金属製接触領域の良好な吸 収特性と相俟って、熱接続に必要な温度が接続領域内のみで発生することを確実 にする。こうして、実質的にカバー層又は対向カバー層のキャリア層により形成 されるチップの密閉封入は、接続工程中に損傷を受けることが無い。 レーザー放射をカバー層又は対向カバー層に導入し、かつ、導体通路を加圧す るように機能する光ファイバを使用してレーザー放射の処理を行うことが特に有 効であることがわかっている。本発明のそのような変形工程を利用することによ り、その方法の実行のために必要な装置について最小のコストでその方法を実行 することが可能となる。 導体通路の接触領域に圧力を加える他の実現性は、第１サブサーフェスがカバ ー層に当接する圧力ダイスを使用して圧力を印加することであり、その圧力は、 圧力ダイスの第２サブサーフェスと対向カバー層との間で有効となる真空により 接触領域内で発生する。圧力の印加のために発生する真空は、ハウジング内部を 真空排気するための特に有効な手法において使用可能であり、それにより、内部 に収容されたチップの大きさに適合した非常に省スペースの構造を有するハウジ ングを製造することを可能とする。 カバー層間の接続を確立する前に、部品キャリア構成又は対向カバー層を、接 続領域により包囲される部品領域と共に接続領域の面と離間したアセンブリ面上 に配置すれば、ハウジングの中央面に対 する接続領域の接続面の位置を、その後のハウジングの配置に有利になるような 方法で規定することができる。 配置面上に部品キャリア構成又は対向カバー層を固定するための特に有効な実 現性は、真空の使用である。特にカバー層又は対向カバー層が可撓性設計の場合 には、後者を特に容易に所定の形状に形成することができる。 真空固定を使用して対向カバー層を配置面上に固定すれば、配置面上への真空 による固定の実現性を特に有効に使用することができ、部品キャリア構成の製造 後、後者は部品と共に対向カバー層の部品領域内に配置され、そうするとカバー 層が接続領域内の接続面内で接続される。 上述の製造工程が独立のチップハウジングの製造に使用される場合、カバー層 間の接続の確立後に、切断装置を使用してカバー層及び対向カバー層をカバー層 接続領域内でトリムすることが有効であることがわかっている。更に切断装置が 加熱されていれば、切断工程と同時にハウジングの密封を行うことができる。 本発明のハウジング及びそのようなハウジングを製造するのに特に適切な本発 明の方法について、図面を参照して以下に詳細に説明する。 図１は、チップハウジングの断面図であり、チップがカバー層と対向カバー層 との間に配置されている。 図２は、カバー層及びそれに接続されたチップから、チップハウジングの部品 キャリア構成を製造する方法を示す図である。 図３は、カバー層及びそれに接続されたチップから部品キャリア構成を製造す る他の方法を示す図である。 図４は、図１に示すチップハウジングを製造する装置を示す図である。 図５は、マルチチップモジュールを構成するチップハウジング及び複数のサブ ハウジングを示す図である。 図６は、マルチチップモジュールを構成するチップハウジング及び複数のサブ ハウジングを示す他の図である。 図１は、チップハウジング１０と、カバー層１２及び対向カバー層１３との間 に収容されたチップ１１とを示す。カバー層１２は、例えばポリアミドなどの透 過性合成物質により構成された可撓性キャリア層１４を有し、そのキャリア層１ ４には既知の方法により導体通路１５、１６が設けられる。導体通路１５、１６ はそれらの内側端部１７、１８をにおいて、隆起した接点メタライゼーション１ ９、２０を有するチップの端子面２１、２２と接続される。 対向カバー層１３も同様に、透過性、可撓性合成物質により構成され、導体通 路２４、２５を有するキャリア層２３を有する。カバー層１２の導体通路１５、 １６は、それらの外側端部２６、２７において導体通路２４、２５の内端部２８ 、２９と接続される。自由なアクセスが可能なように構成されたそれらの外側端 部３０、３１において、対向カバー層１３の導体通路２４、２５は外部端子３２ 、３３を形成する。 複数の端子面及び対応する数の導体通路を設けることができるが、図示の便宜 上、図１及びそれに続く図はチップ１１及びカバー層１ ２及び対向カバー層１３を、２つの端子面２１、２２のみ、及びいずれの場合も ２つの導体通路１５、１６及び２４、２５と共にのみ示す。 図２及び３は２つの実現性を例示し、図１に示すチップハウジング１０の製造 のための第１の処理工程では、カバー層１２及びチップ１１を含む部品キャリア 構成３４が形成される。カバー層１２の導体通路１５、１６とチップ１１のメタ ライゼーション１９、２０の間に部品／カバー層接続３５を確立するために、図 ２に示す工程変形は光ファイバ３６を使用し、その光ファイバの端面３８は、導 体通路１５、１６と逆側のキャリア層１４の背面側３７に押し当てられる。ここ で、光ファイバ３６を当てる位置は、導体通路１５又は１６と、接点メタライゼ ーション１９又は２０との間の接点領域３９によるカバーが生じるように選択さ れる。個々の導体通路１５又は１６とそれに割り当てられた接点メタライゼーシ ョン１９又は２０との接続は、いわゆる一点ボンディング(single-point-bondin g)プロセスにより生じ、導体通路１５又は１６と接点メタライゼーション１９又 は２０との個々のペア間の接続が連続的に確立される。 導体通路１５とそれに割り当てられた接点メタライゼーション１９との間の温 度結合については、カバー層１２が光ファイバ３６のファイバ端部３８と共にチ ップ１１に対して加圧され、それにより導体通路１５と接点メタライゼーション １９とが相互に隙間なく保持される。カバー層１２へのレーザー放射４０の印加 は、光ファイバ３６に接続されたレーザー光源（ここでは詳細な図示を省略）に より行われる。また、上述の物質の組み合わせ例、即ち、カバー層１２のキャリ ア層１４にポリアミドを使用し、導体通路１５に金コ ートされた銅を使用し、接点メタライゼーション１９、２０に金／錫合金を使用 する例では、波長1.065ナノメートル（ｎｍ）のレーザー放射を行うＮｄ−ＹＡ Ｇレーザーが特に適当である。波長に関しては、ポリアミドのキャリア層１４は ８８％の透過率を有する。透過されない放射の殆どの割合は反射され、かなり少 量の放射のみが吸収される。レーザー放射４０は殆どが銅製の導体通路１５内で 吸収され、それによって導体通路１５は加熱する。上述したような、導体通路１ ５の接点メタライゼーション１９への隙間の無い結合により、レーザーエネルギ ーは接点メタライゼーション１９内へ殆ど損失無しに前方伝達し、そのエネルギ ーは熱エネルギーに変換され、その結果接点メタライゼーションは要求される融 解温度まで加熱される。 図３は、部品キャリア構成３４を形成するためにチップ１１とカバー層１２と の間に部品／カバー層接続３５を確立する他の実現性を示す。ここで、いわゆる フリップチッププロセスでは一般的であるように、接点メタラーゼーション１９ 、２０を有するチップ１１が導体通路１５、１６に押し当てられ、熱影響下にお いてチップ１１とカバー層１２との間に接続が確立する。図２に示す接続手法と 比較すると、図３に示すフリップチッププロセスではチップ１１にはかなり高い 熱応力が加わることになる。 図４は、カバー層接続装置４１による、図１に示すチップハウジング１０への 部品キャリア構成３４の更なる処理を示す。 ここでは単独で図示はしない初期構成において、カバー層接続装置４１は、配 置面４３を有する対向カバー層収容装置４２を有し、 その配置面４３は周辺端部部材４４により包囲されている。図４に示すカバー層 接続装置４２の実施形態では、端部部材４４は、配置台４５に接続された独立の 構成要素の形態を採る。しかし、端部部材４４を配置台４５と一体化した部分と して形成することもできる。 カバー層１２と対向カバー層１３の接続領域４８、４９間の接続面４７内でカ バー層接続４６を確立する前に、対向カバー層１３の接続領域４９が端部部材４ ４上に位置するように対向カバー層１３を配置台４５に対して配置する。対向カ バー層１３を配置台４５上に固定するために、対向カバー層１３の部品収容領域 ５０を配置台４５の真空ボア５１の真空により、背後の方向に動作させて、部品 収容領域５０が配置台４５の配置面４３に当接するようにする。必要であれば、 端部部材４４に部分的に真空ボアを設け（詳細は図示せず）、対向カバー層１３ の接続領域４９が端部部材４４に確実に当接するようにすることもできる。 それから、部品キャリア構成３４は、部品キャリア構成３４がチップ１１と共 に対向カバー層１３の部品収容領域５０に挿入されるように、上記のようにして 対向カバー層収容装置に固定された対向カバー層１３と結合する。カバー層１２ の接続領域４８と対向カバー層１３の接続領域４９との間の接続の確立について は、ここではフレームの形状である圧力ダイス５２がカバー層１２の接続領域４ ８に向かって、図４に示すように接続領域４８、４９が接続面４７内で相互に当 接して配置されるように移動する。こうして、チップハウジング１０は図４及び 図１に示される形態となる。 図４は、圧力ダイス５２の内側サブサーフェス５３のみがカバー 層１２の接続領域４８に当接することを示す。外側サブサーフェス５４の領域で は、圧力ダイス５２は対向カバー層１３の接続領域４９から離隔しており、Ｏ型 リングシール５５の補助によりカバー層１２の接続領域４８を包含する空間５６ を取り囲む。真空ボア７２は空間５６内に至り、それにより、真空が適用される と真空の力が空間５６内で有効となり、その結果圧力ダイス５２のサブサーフェ ス５３がカバー層１２の接続領域４８を対向カバー層１３の接続領域４９に対し て押し付ける。 真空効果により、カバー層１２の導体通路１５、１６の外側端部２６、２７は 導体通路２４、２５の内側端部２８、２９に対して加圧され、それにより後者が 相互に隙間無く当接する。これは、図２の例について説明したように、レーザー 放射４０の結果、カバー層１２の導体通路１５、１６と対向カバー層１３の導体 通路２４、２５との間で、それらの接触領域５７又は５８内で熱接続が生じ、カ バー層接続領域７３を形成する。圧力ダイス５２から接続領域４８、４９へ加え られる圧力のおかげで光ファイバ３６のファイバ端面３８からは圧力を送る必要 が無いので、ボア５９を介してそれらの接触領域５７、５８内の導体通路１５、 １６及び２４、２５へのエネルギー印加を容易にする図４に示す光ファイバ３６ を使用する代わりに、適当な焦点制御光学装置によりレーザー処理を行うことが できる。 対向カバー層１３としての使用に特に適当なのは、導体通路２４、２５を形成 するための銅製メタライゼーションを有する可撓性シートである。これらの導体 通路を、約１０ミクロンの厚さの共晶亜鉛／鉛合金のコーティングにより予備的 に亜鉛めっきしておくことが 特に有益であることが証明された。上述のように、カバー層１２の導体通路１５ 、１６は、例えば０．５ミクロンの厚さの金コーティングを有する銅製のメタラ イゼーションにより形成することができる。試験において製造されたチップハウ ジング１０の場合、外部端子３２、３３間の中心距離は４００ミクロンであった 。試験のために選択された光ファイバ３６は直径６００ミクロンのコアを有する ものであった。レーザー処理は、１０ワット、パルス幅４０ミリ秒（ｍｓ）で行 った。ここで、ファイバ端面３８上の圧力は約４０ｃＮであった。上述の接続手 法は、室温で、フラクシング物質を使用せずに行われた。配置台４５の温度を摂 氏１００度に維持することにより、８ワットのレーザーパワーでも十分であるこ とが証明された。 カバー層１２と対向カバー層１３との間のカバー層接続４６の完了に続いて、 チップ１１を周辺環境から密閉するために、図１及び図４に示されるチップハウ ジング１０のカバー層１２の接続領域４８の周辺端部６０に密閉コンパウンド６ １（図１）を設けることができる。 図５及び６は、２つの例を参照して、独立なハウジングとして設計されたチッ プハウジング１０と複数のサブハウジング６３を有するチップハウジング６２と の使用により、ハウジング構成６４（図５）及び６５（図６）を使用してマルチ チップモジュール６６及び６７を形成する方法を示す。 図５は、線形ハウジング構成６４を有するマルチチップモジュール６６を示し 、独立のサブハウジング６３がカバー層接続領域７３ を介して一列に接続されている。独立のサブハウジング６３内に収容されたチッ プ１１間の電気的接続は、カバー層接続領域７３内の導体通路２４、２５を通じ て行われる。 接続領域４９を介して相互接続され、図４に示す対向カバー層１３に従って設 計された複数の補助的対向カバー層６９を有する対向カバー層６８は、図５に示 すハウジング構成６４を製造するために使用することができる。図４を参照して 詳細に説明したように、独立の部品キャリア構成３４のチップ１１を補助的対向 カバー層６９の独立の部品保持領域５０内に挿入することができる。また、部品 キャリア構成を連続的とし、対向カバー層に対して単一ユニットとして接続する こともできる。 最後に、図６はマルチチップモジュール６７の形成のためのハウジング構成６ ５を示す。図５に示すハウジング構成６４と対照的に、ハウジング構成６４は多 重層構造を有し、サブハウジング６３とチップハウジング１０とがオフセット（ offset）形で重ね合わされる。ここで、ハウジング１０は、サブハウジング６３ のカバー層接続領域７３により形成されるセットバック（setback）領域７０内 に係合する。また、カバー層接続領域７３とカバー層１２との間のオーバーラッ プ領域７１内にオフセット形で重ね合わされたチップ１１の電気的接続を容易に するため、スルー接点（詳細な図示は省略）を設け、オフセット形で重ねられた チップハウジング１０及び／又はサブハウジング６３の導体通路１５、１６及び ２４、２５を相互接続することもできる。
【手続補正書】特許法第１８４条の８第１項 【提出日】１９９７年２月４日 【補正内容】 請求の範囲 １．カバー層及び対向カバー層を有し、チップなどの少なくとも１つの電子部品 をカバー層及び対向カバー層の間に収容するハウジングにおいて、 カバー層(12)の導体通路(15,16)が電子部品の端子面(21,22)を対向カバー層(1 3)の導体通路(24,25)に接続するように、カバー層(12)及び対向カバー層(13,68) の内面に導体通路(15,16又は24,25)が設けられ、 対向カバー層(13)の導体通路(24,25)がハウジング(10)の外部端子(32,33)に到 達し、 カバー層(12)及び対向カバー層(13,68)は可撓性のキャリア層(14)を有し、カ バー層(12)及び電子部品は部品キャリア構成(34)を形成し、カバー層(12)と対向 カバー層(13、68)とがカバー層接続領域(73)内で相互接続され、カバー層接続領 域は相互に対向する導体通路(15,16又は24,25)により電子部品(11)を包囲するこ とを特徴とするハウジング。 ２．対向カバー層(13,68)は少なくとも１つの部品収容領域(50)を有し、部品収 容領域(50)はカバー層(12)及び対向カバー層(13)の接続面(47)に対して窪んでお り、カバー層(12)と共に部品キャリア構成(34)を形成する部品(11)が部品収容領 域(50)内に係合してカバー層(12)及び対向カバー層(13,68)の接続領域(48,49)が ハウジング(10)の中心面に対して後退していること、を特徴とする請求項１記載 のハウジング。 ３．対向カバー層(68)は、接続領域(49)により離隔した複数の 部品収容領域(50)を有し、各々の部品収容領域(50)は部品キャリア構成(34)と結 合してサブハウジング(63)を形成することを特徴とする請求項１又は２記載のハ ウジング。 ４．請求項３記載のハウジング、又は、請求項３記載のハウジングと請求項１又 は２記載のハウジングを重ねて配置したハウジング構成において、 ハウジング(62)のサブハウジング(63)又はハウジング(10)が、カバー層接続領 域(73)により近傍のハウジング(62)のサブハウジング(63)間に形成されるセット バック領域(70)内に係合するようにハウジング(10,62)が相対的に配置されるこ とを特徴とするハウジング構造。 ５．サブハウジング(63)又はハウジング(10)のカバー層(12)の導体通路(15,16) が、他のサブハウジング(63)又はハウジング(10)の対向カバー層(13)の導体通路 (24,25)に接続されるようにサブハウジング(63)同士又はサブハウジング(63)と ハウジング(10)とがスルー接点により相互接続されることを特徴とする請求項４ 記載のハウジング構造。 ６．特にチップなどの電子部品(11)をカバー層(12)と対向カバー層(13)との間に 収容するハウジングの製造方法において、 部品(11)の端子面(21,22)とカバー層(12)の導体通路(15,16)との間に部品／カ バー層接続(35)を確立して、端子面に対向する導体通路が端子面と接触するよう に部品キャリア構成(34)を形成する工程と、 カバー層(12)及び／又は対向カバー層(13)を変形させるこ とにより、カバー層(12)及び対向カバー層(13)をそれらの接続領域(48,49)と共 に移動させ、相互に対向する導体通路が相互に接触するようにカバー層(12)の導 体通路(15,16)と対向カバー層(13,68)の導体通路(24,25)との間にカバー層接続( 46)を確立する工程と、を有することを特徴とする方法。 ７．カバー層接続(46)を確立するために、相互に接続されるべき導体通路(15,24 又は16,25)を接触領域(57,58)内で相互に加圧し、 接触領域内で、レーザー放射(40)によりカバー層(12)又は対向カバー層(13)を 後方へ動作させることを特徴とする請求項６記載の方法。 ８．カバー層(12)又は対向カバー層(13)が透過性キャリア層(14又は23)を有する 場合に、レーザー放射(40)が実質的にキャリア層(14又は23)を通過し、接触領域 (57、58)内で吸収されるように、キャリア層(14または23)の透過性、接触領域(5 7,58)内での吸収及びレーザー放射(40)の波長を相互に適合させることを特徴と する請求項７記載の方法。 ９．レーザー放射(40)をカバー層(12)又は対向カバー層(13)に導入し、かつ、加 圧するように機能する光ファイバ(36)を使用してレーザー放射(40)の処理を行う ことを特徴とする請求項８記載の方法。 １０．接触領域(57,58)内での加圧は圧力ダイス(52)により行われ、圧力ダイス( 52)の第１サブサーフェス(53)はカバー層 (12)に当接し、接触領域内での圧力は圧力ダイス(52)の第２サブサーフェス(54) と対向カバー層(13,68)との間で動作する真空により発生することを特徴とする 請求項８記載の方法。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＣＡ，ＪＰ，ＫＲ，ＵＳ (72)発明者 ライッヒ，ヘルベルト ドイツ国，ベルリン デー−14193，グナ イスストラッセ ６アー

Claims (1)

  1. 【特許請求の範囲】 １．カバー層及び対向カバー層を有し、チップなどの少なくとも１つの電子部品 をカバー層及び対向カバー層の間に収容するハウジングにおいて、 カバー層(12)の導体通路(15,16)が電子部品の端子面(21,22)を対向カバー層(1 3)の導体通路(24,25)に接続するように、カバー層(12)及び対向カバー層(13,68) の内面に導体通路(15,16 又は 24,25)が設けられ、 対向カバー層(13)の導体通路(24,25)がハウジング(10)の外部端子(32,33)に到 達し、 カバー層(12)及び／又は対向カバー層(13,68)は可撓性のキャリア層(14)を有 し、かつ、電子部品(11)を包囲するカバー層接続領域(73)内で相互に接続される こと、を特徴とするハウジング。 ２．対向カバー層(13,68)は少なくとも１つの部品収容領域(50)を有し、部品収 容領域(50)はカバー層(12)及び対向カバー層(13)の接続面(47)に対して窪んでお り、カバー層(12)と共に部品キャリア構成(34)を形成する部品(11)が部品収容領 域(50)内に係合し、カバー層(12)及び対向カバー層(13,68)の接続領域(48,49)が ハウジング(10)の中心面に対して後退していること、を特徴とする請求項１記載 のハウジング。 ３．対向カバー層(68)は、接続領域(49)により離隔した複数の部品収容領域(50) を有し、各々の部品収容領域(50)は部品キャリア構成(34)と結合してサブハウジ ング(63)を形成することを特徴とする請求項１又は２記載のハウジング。 ４．請求項３記載のハウジング、又は、請求項３記載のハウジングと請求項１又 は２記載のハウジングを重ねて配置したハウジング構成において、 ハウジング(62)のサブハウジング(63)又はハウジング(10)が、カバー層接続領 域(73)により近傍のハウジング(62)のサブハウジング(63)間に形成されるセット バック領域(70)内に係合するようにハウジング(10,62)が相対的に配置されるこ とを特徴とするハウジング構造。 ５．サブハウジング(63)又はハウジング(10)のカバー層(12)の導体通路(15,16) が、他のサブハウジング(63)又はハウジング(10)の対向カバー層(13)の導体通路 (24,25)に接続されるようにサブハウジング(63)同士又はサブハウジング(63)と ハウジング(10)とがスルー接点により相互接続されることを特徴とする請求項４ 記載のハウジング構造。 ６．特にチップなどの電子部品(11)をカバー層(12)と対向カバー層(13)との間に 収容するハウジングの製造方法において、 部品(11)の端子面(21,22)とカバー層(12)の導体通路(15,16)との間に部品／カ バー層接続(35)を確立して部品キャリア構成(34)を形成する工程と、 カバー層(12)及び／又は対向カバー層(13)を変形させることにより、カバー層 (12)及び対向カバー層(13)をそれらの接続領域(48,49)と共に移動させ、カバー 層(12)の導体通路(15,16)と対向カバー層(13,68)の導体通路(24,25)との間にカ バー層接続(46)を確立する工程と、を有することを特徴とする方法。 ７．カバー層接続(46)を確立するために、相互に接続されるべき導体通路(15,24 又は16,25)を接触領域(57,58)内で相互に加圧し、 接触領域内で、レーザー放射(40)によりカバー層(12)又は対向カバー層(13)を 後方へ動作させることを特徴とする請求項６記載の方法。 ８．カバー層(12)又は対向カバー層(13)が透過性キャリア層(14又は23)を有する 場合に、レーザー放射(40)が実質的にキャリア層(14又は 23)を通過し、接触領 域(57、58)内で吸収されるように、キャリア層(14 または 23)の透過性、接触領 域(57,58)内での吸収及びレーザー放射(40)の波長を相互に適合させることを特 徴とする請求項７記載の方法。 ９．レーザー放射(40)をカバー層(12)又は対向カバー層(13)に導入し、かつ、加 圧するように機能する光ファイバ(36)を使用してレーザー放射(40)の処理を行う ことを特徴とする請求項８記載の方法。 １０．接触領域(57,58)内での加圧は圧力ダイス(52)により行われ、圧力ダイス( 52)の第１サブサーフェス(53)はカバー層(12)に当接し、接触領域内での圧力は 圧力ダイス(52)の第２サブサーフェス(54)と対向カバー層(13,68)との間で動作 する真空により発生することを特徴とする請求項８記載の方法。 １１．カバー層接続(46)の確立に先立ち、接続領域(48又は49)により包囲された 部品収容領域(50)と共に、部品キャリア構成(34)又は対向カバー層(13)を接続領 域の面から離隔した配置面(43)上に配置 することを特徴とする請求項６乃至１０のいずれかに記載の方法。 １２．部品収容領域(50)を真空により配置面(43)上に配置することを特徴とする 請求項１１記載の方法。 １３．部品キャリア構成(34)の形成後、部品キャリア構成(34)を部品(11)と共に 、配置面(43)上に配置された対向カバー層(13)の部品収容領域(50)内に配置し、 次に接続領域(48,49)の接続面(47)内でカバー層接続(46)を行うことを特徴と する請求項６乃至１２のいずれかに記載の方法。 １４．カバー層接続(46)の確立後に、好ましくは加熱切断装置により、カバー層 接続領域(73)内でカバー層(12)及び対向カバー層(13)をトリムすることを特徴と する請求項６乃至１３のいずれかに記載の方法。
JP52315896A 1995-02-02 1996-01-12 チップハウジング及びチップハウジングの製造方法 Expired - Lifetime JP4015190B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP95101472 1995-02-02
DE19542883A DE19542883C2 (de) 1995-02-02 1995-11-17 Chip-Gehäusung sowie Verfahren zur Herstellung einer Chip-Gehäusung
DE19542883.8 1995-11-17
DE95101472.9 1995-11-17
PCT/DE1996/000058 WO1996024162A1 (de) 1995-02-02 1996-01-12 Chip-gehäusung sowie verfahren zur herstellung einer chip-gehäusung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005368383A Division JP2006140515A (ja) 1995-02-02 2005-12-21 チップハウジングの製造方法

Publications (2)

Publication Number Publication Date
JPH11502671A true JPH11502671A (ja) 1999-03-02
JP4015190B2 JP4015190B2 (ja) 2007-11-28

Family

ID=26020441

Family Applications (2)

Application Number Title Priority Date Filing Date
JP52315896A Expired - Lifetime JP4015190B2 (ja) 1995-02-02 1996-01-12 チップハウジング及びチップハウジングの製造方法
JP2005368383A Pending JP2006140515A (ja) 1995-02-02 2005-12-21 チップハウジングの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2005368383A Pending JP2006140515A (ja) 1995-02-02 2005-12-21 チップハウジングの製造方法

Country Status (3)

Country Link
US (1) US6160218A (ja)
JP (2) JP4015190B2 (ja)
WO (1) WO1996024162A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19854396C2 (de) * 1998-11-25 2002-02-07 Freudenberg Carl Kg Sensormodul
TW479339B (en) * 2001-03-01 2002-03-11 Advanced Semiconductor Eng Package structure of dual die stack
JP3925615B2 (ja) * 2001-07-04 2007-06-06 ソニー株式会社 半導体モジュール
US20030224581A1 (en) * 2002-06-03 2003-12-04 Robert Bosch Gmbh Flip chip packaging process using laser-induced metal bonding technology, system utilizing the method, and device created by the method
DE102004032554B4 (de) * 2004-07-06 2006-07-13 Airbus Deutschland Gmbh Verschluss zum Verschließen einer Bauteilöffnung in einem Bauteil
JP4492242B2 (ja) * 2004-07-29 2010-06-30 日産自動車株式会社 半導体パッケージ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329560A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd 半導体装置
JP2516770B2 (ja) * 1987-06-24 1996-07-24 株式会社日立製作所 電子装置およびその製造方法
DE3838085A1 (de) * 1988-11-10 1990-05-17 Rheinmetall Gmbh Beschleunigungsfeste verpackung fuer integrierte schaltungen und verfahren zu ihrer herstellung
JPH02174255A (ja) * 1988-12-27 1990-07-05 Mitsubishi Electric Corp 半導体集積回路装置
JPH04139737A (ja) * 1990-09-29 1992-05-13 Toshiba Lighting & Technol Corp 半導体チップの実装方法
DE4101042C1 (en) * 1991-01-16 1992-02-20 Messerschmitt-Boelkow-Blohm Gmbh, 8012 Ottobrunn, De Contact and encapsulation of micro-circuits using solder laser - and laser transparent contact film segments with conductor sheets of solderable material, geometrically associated with solder protuberances
JP2816028B2 (ja) * 1991-02-18 1998-10-27 株式会社東芝 半導体装置の製造方法
EP0641019A3 (en) * 1993-08-27 1995-12-20 Poly Flex Circuits Inc Flexible lead frame printed on a polymer.

Also Published As

Publication number Publication date
JP2006140515A (ja) 2006-06-01
WO1996024162A1 (de) 1996-08-08
JP4015190B2 (ja) 2007-11-28
US6160218A (en) 2000-12-12

Similar Documents

Publication Publication Date Title
US6282350B1 (en) Photoelectronic device and method of manufacturing the same
KR100557049B1 (ko) 반도체 장치와 그 제조방법
US6495895B1 (en) Bi-level multilayered microelectronic device package with an integral window
US7274094B2 (en) Leadless packaging for image sensor devices
US6558976B2 (en) Critically aligned optical MEMS dies for large packaged substrate arrays and method of manufacture
US12007081B2 (en) Lighting assembly and method for manufacturing a lighting assembly
CN101241921B (zh) 光学器件及其制造方法、以及摄像模块和内窥镜模块
US6809413B1 (en) Microelectronic device package with an integral window mounted in a recessed lip
JP3868373B2 (ja) フレキシブルなプリント配線板をコンタクトパートナとコンタクトするための方法およびフレキシブルなプリント配線板とコンタクトパートナとから成るユニット
JP5385411B2 (ja) 半導体構造および半導体構造の製造方法
CN106653790B (zh) 一种虹膜识别成像模组封装结构及其封装方法
JP2003218398A (ja) 表面実装型発光ダイオード及びその製造方法
JP2003163378A (ja) 表面実装型発光ダイオード及びその製造方法
WO2009009582A1 (en) Microelectronic imagers and methods of manufacturing such microelectronic imagers
JP2006140515A (ja) チップハウジングの製造方法
CN109492622A (zh) 用于屏下光学指纹的识别组件及电子设备
JP2016532283A (ja) オプトエレクトロニクス部品およびその製造方法
CN112820725A (zh) 激光雷达芯片封装结构及封装方法
US10854804B2 (en) Light-emitting component and method of producing a light-emitting component
KR20020044093A (ko) 반도체칩의 적층실장방법
KR20000049158A (ko) 칩 모듈 및 칩 모듈의 제조공정
JP2005123559A (ja) 強化散熱型パッケージ構造及びその形成方法
US5904868A (en) Mounting and/or removing of components using optical fiber tools
JP2007035779A (ja) リードレス中空パッケージ及びその製造方法
US6596964B2 (en) Method of attaching a component to a connection support by welding without the addition of material

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051221

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060214

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060323

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term