KR20000049158A - 칩 모듈 및 칩 모듈의 제조공정 - Google Patents

칩 모듈 및 칩 모듈의 제조공정 Download PDF

Info

Publication number
KR20000049158A
KR20000049158A KR1019990703251A KR19997003251A KR20000049158A KR 20000049158 A KR20000049158 A KR 20000049158A KR 1019990703251 A KR1019990703251 A KR 1019990703251A KR 19997003251 A KR19997003251 A KR 19997003251A KR 20000049158 A KR20000049158 A KR 20000049158A
Authority
KR
South Korea
Prior art keywords
chip
carrier
wafer
assembly
conductor path
Prior art date
Application number
KR1019990703251A
Other languages
English (en)
Other versions
KR100483252B1 (ko
Inventor
오페르만한스-헤르만
자켈엘케
아쯔타쉬트가셈
카줄케파울
Original Assignee
자켈 엘케
파크 테크-파카징 테크놀로지이스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19702014A external-priority patent/DE19702014A1/de
Application filed by 자켈 엘케, 파크 테크-파카징 테크놀로지이스 게엠베하 filed Critical 자켈 엘케
Publication of KR20000049158A publication Critical patent/KR20000049158A/ko
Application granted granted Critical
Publication of KR100483252B1 publication Critical patent/KR100483252B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Abstract

칩 캐리어가 플라스틱 재료의 캐리어 층(23)을 구비한 박판 및 도전체 경로(28)를 구비한 도전체 경로구조(24)로서 설계되고, 상기 칩 캐리어는 충전재료(37)가 삽입되어 상기 칩에 접속되며, 상기 도전체 경로는 그 전방에서 상기 칩의 부착면(32)에 접속되어, 그 후방측면(27)에, 칩 모듈을 전기소자 또는 기판(31)에 접속시키는 수평 분산 부착면 배치(34)를 형성하는 외부 접합영역(26)을 구비하며, 상기 칩 캐리어(21) 및 적어도 하나의 칩(22)을 구비한 칩 모듈(20)에 있어서,
상기 도전체 경로(28)는 상기 칩(22)에 접하는 캐리어 층(23)의 칩 접합측면(35) 상의 평면에 연장되고,
상기 외부 접합영역(26)은 상기 도전체 경로(28)의 후방측면(27) 쪽으로 연장하는 캐리어 층(23) 내의 오목부에 의해 형성되며,
상기 캐리어 층(23)은 상기 칩의 부착면(30)의 영역에 걸쳐 연장되는 것을 특징으로 하는 칩 모듈(20).

Description

칩 모듈 및 칩 모듈의 제조공정{CHIP MODULE AND METHOD FOR THE SAME}
예를 들어, 상기 형태의 칩 모듈은, 칩의 고밀도 외주 부착면 배치로부터 시작하여 도전체 경로구조가 제공되는 칩 캐리어를 경유하여 통상의 표면장착기술(SMT)에 의해 보드 등에 상기 칩을 연결하는 수평 분산된 저밀도 부착면 배치를 위해 사용된다. 특히, 외부 부착면 배치는 일반적으로 리플로잉(reflowing) 공정에 의해 보드 등에 접속되기 때문에, 상기 부착면 배치에 있어 각 부착면 사이에 충분히 큰 공간을 확보하는 것이 특히 중요하다. 각 부착면 사이의 공간이 너무 협소하면 상기 부착면 배치의 각 땜납범프 사이에서 단락접속이 발생할 수 있다.
칩 모듈의 소형화 요구의 증가로 인하여, "CSP(chip size package 또는 chip scale package)"로 언급되는 칩 모듈이 소위 "BGA(ball grid array)" 부착면 분산을 기반으로 개발되어 왔다. 실질적으로 칩 표면보다 큰 표면영역 위에 있는 칩 부착면의 수평 재분산이 이에 대응하는 큰 칩 캐리어에 의해 영향을 받는 상기 "BGA"와는 대조적으로, "CSP"에 의해 설계된 칩 모듈에서는 상기 칩 표면과 실질적으로 일치하는 영역이 칩 캐리어 용으로 사용될 수 있다. 따라서, "CSP"에 있어 상기 가용영역을 유용하게 활용하는 것이 매우 중요함이 증명되어 왔다.
예를 들어, 미국특허 5,367,763호 또는 1993년 텍사스주 달라스에서 있었던 "마이크로일렉트로닉스에 관한 국제 심포지엄(ISHM)"의 318-323 페이지에 공지된 형태의 종래 "CSP"에서는, 칩의 부착면과 칩 캐리어의 도전체 구조 사이의 부착 접속용이며, 칩 캐리어용으로 사용가능하고 표면에 일치하는 영역의 에지영역(edge region)이 사용되어, 칩 캐리어가 에지영역에 의해 감소된 내부표면 영역으로만 연장한다. 따라서, 이러한 설계의 칩 모듈에 있어서 칩의 부착면을 절연되게 커버하며 완벽하게 하우징시키기 위해서는 이후 단계에서 칩 표면의 외주에 별도의 커버링, 예를 들면 주조 혼합물 등을 제공하는 것이 필요하다.
본 발명은 칩 캐리어 및 적어도 하나의 칩을 구비하는 칩 모듈에 관한 것으로, 상기 칩 캐리어는 플라스틱 재료로 된 캐리어 층 및 도전체 경로를 갖는 도전체 경로구조를 구비하는 박판(sheet)으로서 설계되고, 상기 도전체 경로는 그 전방에서 상기 칩의 부착면에 접속되고, 전기소자 또는 기판에 상기 칩을 접속하기 위한 수평 분산된 부착면 배치를 형성하는 외부접합영역을 그 후방에 구비한다. 본 발명은 또한 이러한 칩 모듈의 제조공정에 관한 것이다.
도 1은 칩 캐리어가 칩 상에 접합된 칩 모듈의 실시예를 나타낸다.
도 2 내지 도 6은 칩 캐리어의 구조를 나타낸다.
도 7은 칩 모듈 제조 직전의 칩 캐리어 및 칩을 나타낸다.
도 8은 칩 캐리어와 칩 사이의 접속을 제조하는 동안의 칩 캐리어와 칩을 나타낸다.
도 9는 칩의 외주를 따라 연장된 밀봉 및 지지 프레임의 제조를 나타낸다.
도 10은 칩을 둘러싸는 주조 혼합물을 나타낸다.
도 11은 땜납재료를 칩 캐리어에 순차 인가하는 것을 나타낸다.
도 12 내지 14는 다양한 칩 모듈의 칩 캐리어 상의 수평분산 부착면 배치의 여러 실시예를 나타낸다.
도 15는 웨이퍼와 그 위에 배치된 칩 캐리어 조립체의 모듈 조립체 구성을 나타내는 평면도이다.
도 16은 도 15에 도시된 칩 캐리어 조립체로부터 확대된 칩 캐리어의 상세도이다.
도 17은 칩 캐리어의 외부 부착면과 칩의 칩 부착면 사이의 접속구조를 상세히 나타내는 평면도이다.
도 18은 접속재료를 인가하기 전의 도 17에 도시된 접속구조를 나타내는 측면도이다.
도 19는 접속재료를 인가한 후의 도 18에 대응하는 접속구조를 나타낸다.
도 20은 칩 캐리어의 도전체 구조와 칩 부착면 사이의 접속을 도 19의 XX-XX 단선에 따라 자른 단면도이다.
따라서, 본 발명의 목적은 칩 캐리어의 배치에 사용할 수 있는 칩 표면의 보다 나은 이용을 가능하게 하는 칩 모듈 및 칩 모듈 제조공정을 제안하는 것이며, 동시에 칩 모듈의 구성은 가능한 단순화하는 것이다.
상기 목적은 "청구항 1"의 특징을 구비한 칩 모듈 및 "청구항 8"의 특징을 구비한 공정으로 달성된다.
본 발명에 따른 칩 모듈에서, 도전체 경로는 칩에 접하는 캐리어 층의 칩 접합측면 상의 평면으로 연장된다. 따라서, 재분산된 부착면의 상호절연 배치에 캐리어 층 자체가 이용될 수 있으므로, 수평 분산 부착면 배치를 형성하는 외부 접합영역은 도전체 경로의 후방으로 연장하는 캐리어 층 내의 오목부에 의해 형성될 수 있다. 캐리어 층은 또한 본 발명에 따른 칩 모듈내의 칩의 부착면 영역위로 연장되어, 칩 표면 전체가 칩 캐리어의 캐리어 층으로 커버된다. 이것은 결국 구조를 매우 단순하게 하며, 이에 따라 칩 모듈을 간단하게 제조할 수 있게 한다.
본 발명에 따른 칩 모듈의 제 1 실시예에서, 칩 캐리어의 캐리어 층은 칩 부착면과의 중첩영역 내에 밀봉되어, 칩 캐리어 표면의 외주영역 내에 있는 중첩영역 조차도 칩 캐리어 표면상의 외부 부착면을 배치하는데 사용될 수 있다.
본 발명에 따른 칩 모듈의 또 다른 실시예에서, 칩 캐리어가 갖는 캐리어 층은 칩 부착면과의 중첩영역에 개구부(orifice)를 가지며, 이들은 도전체 경로의 후방측을 향해 연장되어 있으며 이 도전체 경로를 관련 부착면에 전기적으로 접속시키기 위한 접속재료를 수용하는 역할을 한다.
칩 모듈의 상기 실시예는, 보드 또는 다른 소자와 칩 모듈을 접합시키기 위한 접속재료를 수용하도록 제공된 캐리어 층 내 오목부와 캐리어 층 내의 개구부가, 공정의 일 단계 및 동일 단계에서 접속재료로 충전될 수 있는 동안 제조될 수 있도록 한다.
"청구항 4"에 따른 칩 모듈의 설계는 칩 부착면이 미리 접속재료에 접근할 수 있게 하여, 접합의 높은 신뢰성이 보증된다.
칩 및 칩 캐리어 사이에 배치된 충전재료로 인하여 칩 및 칩 캐리어 조립체의 기계적 안정성 또는 밀봉이 충분하지 않은 경우에는, 지지 프레임(바람직하기로는 충전재료로 형성한다.)을 칩의 외주를 따라서 제공함으로써 해결될 수 있다. 그러면, 칩 모듈의 유효한 기계적 안정성을 얻기 위해 각 경우에 대해 칩마다 정해져 있는 칩 모듈의 체적을 증가시키지 않고도 칩 모듈의 기계적 안정을 얻을 수 있다.
그러나, 전술한 방법 대신에, 칩의 측면쪽 표면을 칩 표면을 넘어 돌출하는 칩 캐리어의 돌출부와 연결하는 칩의 주조 혼합물에 의해, 칩 모듈의 기계적 안정성 또는 밀봉을 제공하는 것도 가능하다. 상기 형태로 칩 모듈의 기계적 안정성 또는 밀봉 을 얻는 것은, 칩 캐리어가 칩 표면보다 다소 커서 칩 캐리어의 돌출부를 갖는 칩 크기 패키지(CSP)의 형태로 칩 모듈이 제조되는 경우에, 특히 유용하다.
공지된 "SMT" 기술에 의해 칩 모듈을 기판 또는 보드 상에 맞추기 위해, 예를 들어, 칩 캐리어 표면상에 배치되며 땜납재료가 제공되는 외부 접합영역이 캐리어 층 또는 보드 상에 대응하여 배치된 반-접합(counter-bonds)에 접속되는 동안, 칩 캐리어 표면의 외부 접합영역이 칩의 금속접점 및 칩 캐리어의 도전체 경로 사이의 열접속에 필요한 온도보다 낮은 용융점을 갖는 땜납재료와 함께 제공되는 것이 유용함이 증명되었다. 이것은 칩의 금속접점과 칩 캐리어의 도전체 경로 사이의 접속이, 칩 캐리어와 기판 또는 보드 사이의 땜납접속을 제공하기 위해 칩 모듈에 온도가 가해지더라도 파괴되지 않음을 보증한다.
칩 모듈을 제조함에 있어서는, 복수의 밀집 형성된 칩 유닛 또는 다이를 갖는 웨이퍼와 복수의 밀집 형성된 칩 캐리어를 갖는 칩 캐리어 조립체로부터 형성된 모듈 조립체내에서 본 발명에 따라 칩 모듈이 접합되면, 칩 모듈의 제조에 유용하다는 것이 증명되었다.
본 발명에 따라 칩 모듈을 제조하는 본 발명의 "청구항 9"에 따른 공정을 수행함에 있어서는, 플로잉(flowing) 충전재료가 먼저 칩 표면 또는 칩 캐리어의 칩 접합 측면에 인가된다. 이 충전재료는 한편으로는 칩 상의 칩 캐리어 밀봉배치 기능을 하며, 다른 한편으로는 칩 상의 칩 캐리어에 대한 기계적 안정성을 주는 역할을 한다. 또한, 충전재료는 칩과 칩 캐리어 사이의 수평접합을 형성하기 위해 점성을 갖는다. 칩 캐리어와 칩을 함께 가압하면 충전재료가 칩 캐리어의 칩 접합 측면과 칩 표면 사이의 간격에 분산된다. 도전체 경로에 캐리어 층의 간섭으로 후방 에너지를 유입하므로, 도전체 경로와 칩의 관련 금속접점의 접합으로 인하여, 칩 캐리어의 캐리어 층 표면은 접합동안 조차도 밀봉을 유지하여 충전재료는 측면에만 배치될 수 있다. 이것은 충전재료가 전체 칩 표면을 커버함을 보증하며, 칩 캐리어와 칩 사이를 접속한 후에 충전재료를 보충할 어떠한 부가적인 수단도 필요하지 않다. 칩 상에 칩 캐리어를 접속시키는 것과 칩 모듈의 안정화는 칩 캐리어와 칩 사이의 간격에 충전재료를 단일동작으로 분산시킴으로써 수행된다.
"청구항 10"은 본 발명에 따른 대안적인 공정에 관한 것으로서, 충전재료를 쓰는 대신에 접착층이 미리 제공된 칩 캐리어가 사용된다.
또한, 칩 상에 칩 캐리어를 접합시키기 위해 전술한 바와 같이, 도전체 경로에 후방 에너지를 유입하는 것과, 칩의 외주영역에서 조차도 칩 캐리어의 캐리어 층이 밀봉된다는 것 때문에, 칩 캐리어 표면상에 수평분산 부착면 배치를 형성하기 위한 외부 접합영역을 제공하는 것이 가능하다.
본 발명에 따른 각 칩 모듈의 제조에 관련하여 "청구항 11"에는 본 발명에 따른 각 칩 모듈을 제조하는 상기 공정들에 대한 대안이 개시되어 있는데, 이에 의하면 본 발명에 따라 형성된 복수의 칩 모듈이 밀집 형성된 모듈 조립체로부터 분리시킴에 의한다. 이를 위해, 먼저 "청구항 8"에 따라서 칩 캐리어 조립체 및 칩 조립체를 갖는 모듈 조립체가 제공되고, 적어도 하나의 칩 및 이에 접합된 칩 캐리어로 구성된 유닛들을 분리함으로써 복수의 칩 모듈 각각이 제조된다.
따라서, 본 발명에 따른 이러한 공정은 웨이퍼 박판상의 칩 모듈의 제조가 각 칩 모듈의 제조뿐만 아니라 복수의 칩 모듈을 상대적으로 적은 조작 또는 제조단계로 동시에 제조할 수 있게 한다.
"청구항 12"에 따라 추후의 제조단계가 모듈 조립체를 제조함에 있어 지켜지면 특히 더 유용한 것으로 밝혀졌다.
우선, 전문용어로 소위 "범프(bumps)"라 알려진, 상승 금속접점(raised contact metallization)이 제공된 웨이퍼를 준비하고, 공통 캐리어 층 상에 배치된 도전체 경로와 함께 복수의 도전체 경로구조(이 도전체 경로구조는 웨이퍼에 밀집 형성된 각각 지정된 수의 칩에 할당됨)를 구비한 칩 캐리어 조립체를 준비한다. 그런후, 플로잉 충전재료가 웨이퍼의 접합표면 또는 칩 캐리어 조립체의 접합측면에 인가되는데, 이 충전재료는 예를 들어, 에폭시 수지 접착물일 수 있다. 웨이퍼에 충전재료를 인가하는 작업은, 먼저 웨이퍼의 중심에 한정된 양을 평평하게 놓은 후 웨이퍼를 그 중심축 주위를 회전시킴으로써 충전재료를 분산시켜서 수행한다. 예를 들어 라미네이트 공정에 의해 달성될 수 있는, 칩 캐리어 조립체의 웨이퍼로의 수평접속 이전에, 영향을 받아서 웨이퍼의 금속접점과 도전체 경로구조의 관련 도전체 경로 접합영역 사이의 중첩영역을 조절하도록 웨이퍼 및 칩 캐리어 조립체의 상대적 위치가 결정된다. 웨이퍼와 칩 캐리어 조립체 사이의 수평접속이 예를 들면 상기 라미네이트 공정에 의해 제공된 후, 최종접속되기 전에 선택점에서 예비고정이 수행된다. 웨이퍼의 금속접점을 칩 캐리어 조립체의 관련 도전체 경로와 접합하는 것은 수평접속의 제조 후 또는 그와 동시에 발생한다.
"청구항 12"에 따른 상기 공정의 대안적 형태인 "청구항 13"에 따른 공정에 있어서는 충전재료의 인가 대신에, 미리 접착층이 제공된 칩 캐리어 조립체가 이용된다.
본 발명의 각 칩 모듈 제조공정과 관련하여 지금까지 살펴본 바와 같이, 웨이퍼의 금속접점을 칩 캐리어의 캐리어 층에 의해 칩 캐리어의 도전체 경로와 접합하는 것 역시, 또한 전체 모듈 조립체의 제조 중에, 예를 들어 접합점 영역내의 캐리어 층을 방해하지 않고 후방 접합(backward bonding)에 의해 수행될 수 있다.
상대적 위치결정(relative positioning) 작업을 보조하기 위해, 칩 캐리어 조립체의 캐리어 층 내에서 대응하여 형성된 위치 개구부(positioning orifices)에 맞물리는 적어도 두 개의 위치선정 핀이 웨이퍼에 제공될 수 있다. 이러한 위치선정 핀은, 웨이퍼와 칩 캐리어 조립체 사이의 전기적 접속에는 참여하지 않으면서 단순히 상대적인 위치조절 및 기계적 안정성을 위해 캐리어 조립체의 캐리어 층에서 맞물리는 "더미 범프(dummy bumps)"로서 설계될 수도 있다. 웨이퍼와 칩 캐리어 조립체 사이에서 확고한 몸체방향을 규정하기 위해서는, 두 개 이상의 위치선정 핀 및 이에 대응하는 수의 개구부를 제공하여, 예를 들어, 캐리어층 내에 열확장에 대한 확장제한(expansion limit)이 발생되도록 하는 것이 유리할 수 있다.
모듈 조립체를 제조하는 또 하나의 유용한 공정이 다음의 공정단계로 정의된다.
먼저, 웨이퍼 및 공통 캐리어 층상에 배치된 도전체 경로를 갖는 복수의 도전체 구조를 갖는 칩 캐리어 조립체가 다시 준비되고, 칩 캐리어 조립체는 도전체 경로의 접합영역의 후방을 노출시키는 개구부를 갖고, 선택적으로 이러한 변화에 사용되는 주위영역을 접합하는 캐리어 층을 구비한다. 전술한 변형에 있어서와 마찬가지로, 에폭시 수지 접착물로서 설계될 수 있는 플로잉 충전재료가 웨이퍼의 접합표면 또는 칩 캐리어 조립체의 칩 접합측면에 인가되어, 웨이퍼의 부착면 또는 그곳에 인가된 금속접점 및 칩 캐리어의 개구부가 노출된다. 그리고, 웨이퍼 및 칩 캐리어 조립체의 상대적 위치는 중첩위치가 웨이퍼 및 그 위에 구성된 금속접점의 부착면과 칩 캐리어 조립체의 캐리어층 내의 개구부 사이에서 조절되도록 위치한다. 그리고, 웨이퍼와 칩 캐리어 조립체 사이에 수평접속이 형성되고, 웨이퍼의 부착면 및 관련 도전체 경로의 칩 접합영역과 함께 웨이퍼 위에 놓인 금속접점의 부착면의 접합은 칩 캐리어 조립체의 캐리어 층 내의 개구부로 접속재료를 인가함으로써 수행된다.
이러한 변형은, 칩 캐리어 오목부 내에 제공되며 칩 모듈을 다른 소자와 접합시키기 위한 접속재료와, 도전체 경로구조의 도전체 경로와 칩 부착면 사이의 접합을 허용하도록 칩 캐리어 내 개구부에 있는 접속재료가 한 번의 동작으로 공급되어, 초기에 설명된 본 발명에 따른 칩 모듈을 제조할 수 있게 한다.
또 다른 변형이 "청구항 17"에 따른 공정에 의해 제공된다.
접합은 무-전류(current-free)인 캐리어 층 내 개구부 내에 접속재료를 적층(deposit)하여 이루어 질 수 있는데, 즉 실험에 특히 유용한 것으로 증명된 재료의 대응 용액속으로 모듈 조립체를 투입하는, 접속재료의 자가촉매 적층(autocatalytic deposition)으로 수행된다. 예를 들어, 이 재료의 용액은 니켈, 구리 또는 팔라듐이다.
또한, 접합은 땜납재료 또는 도전체 부착물을 캐리어 층 안의 개구부 내로 투입하여 이루어 질 수도 있고, 예를 들어, 형판땜납(template soldering) 또는 땜납재료 덩어리의 투입 등, 임의의 공지된 땜납재료 투입방법이 사용될 수도 있다.
캐리어 층 안의 접합 개구부 내로 접속재료를 투입하는 것과 동시에, 캐리어 층 내 오목부 내로 접속재료가 투입될 수 있다.
모듈 조립체 제조의 방법과 독립하여, 웨이퍼의 후방에 표면보호 및 기계적 지지효과를 얻기 위해 사용될 수 있는 표면층을 제공하는 것이 유용함이 증명되었다. 따라서, 칩 캐리어 조립체의 접합층과 함께, 칩 모듈 조립체로부터 칩 모듈을 격리시킨 후에는 캡슐화된 칩 모듈이 제조된다.
에폭시 수지재료를 웨이퍼의 후방에 적용하는 것은 이러한 표면층을 제조하는 데 유용하다고 증명되었다. 표면층을 형성하는 또 다른 방법은 박판을 웨이퍼의 후방에 적용하는 것이다. 이 박판에는 예를 들어, 웨이퍼의 각 칩을 식별하기 위한 인스크립션(inscription)이 제공될 수도 있다.
모듈 조립체 제조의 방법과 독립하여, 칩 모듈은 제조 후에 상호 인접한 칩 모듈을 정의된 부분선을 따라서 분리하여 모듈 조립체로부터 격리된다. 여기서 웨이퍼 조립체로부터 칩을 격리시키는 절단공정(sawing process)이 수행되면 특히 유용하다.
아직 웨이퍼 조립체 내에 배치되어 있는 칩들을 칩 캐리어 조립체의 도전체 구조를 통하여 전기적으로 테스트하는 것은 모듈 조립체로부터 칩을 격리시키기 전에 수행될 수 있고, 이러한 전기적 테스트는 특히 노력 및 관련비용 면에서 볼 때 바람직하다.
만일 칩 캐리어 또는 칩 캐리어 조립체와, 칩 표면 또는 웨이퍼 표면을 함께 가압하는 것이 진공상태에서 수행되는 경우에는, 칩 캐리어 또는 칩 캐리어 조립체와 칩 또는 웨이퍼 사이를 접속시키기 위해 쌍방을 함께 가압하는, 일정한 방법이 수행된다. 박판이 설계에서 충분히 견고하거나, 굴곡에 대하여 안정된 박판의 종방향으로 당겨지는 경우라면, 단지 칩 캐리어 또는 칩 캐리어 조립체에 에너지를 주기 위해 사용되는 접속소자로 칩 캐리어를 가압하는 것으로 충분하다. 이 경우에, 도전체 경로를 칩 부착면에 접속시키는 데 필요한 접촉압력은 칩 캐리어 또는 칩 캐리어 조립체를 칩 표면 또는 웨이퍼 표면에 대해 가압하는 데도 동시에 사용된다.
칩 모듈을 기판이나 보드 등에 접속시키는, 칩 캐리어 또는 칩 캐리어 조립체 상의 땜납범프(solder bump)를 제조하기 위해, 칩 캐리어 또는 칩 캐리어 조립체의 외부 접합영역에 형판적용 공정(template application process)에 의해 땜납재료가 제공될 수 있고, 캐리어 층 자체는 후속되는 리플로잉 공정에서 땜납저지 마스크로서 기능한다. 따라서, 땜납범프는 매우 단순한 방법으로 제조될 수 있다.
또 다른 방법은 외부 접합영역에 성형된 땜납재료 조각을 인라인 방식(in-line process)으로 제공하는 것을 포함하며, 이 경우에는 캐리어 층 내의 오목부에 의해 형성된 외부 접합영역이 땜납재료의 위치 수용기로서 기능한다.
칩 또는 웨이퍼의 금속접점과 칩 캐리어 또는 칩 캐리어 조립체의 도전체 경로 사이를 접속하는 데에는, 캐리어 층의 개재(interposition)하에 도전체 경로의 후방 에너지 적재동안 캐리어 층은 실질적으로 손상없는 또한 밀봉된 상태로 남는다는 공통점을 갖는, 다양한 공정이 수행될 수 있다. 땜납공정 및 레이저 방사로 도전체 경로의 후방 에너지 적재에 의해 수행되는 열압착 공정은 이러한 접속에 특히 적합하다고 증명되었으며, 레이저 방사는 후방에 캐리어 층 상의 압력하에서 광섬유를 통하여 투입된다. 또 다른 가능성은 초음파 공정을 사용하는 것으로, 초음파 플런저가 캐리어 층의 후방에 인가되어, 접속점 영역내에 압축된 캐리어 층을 통하여 각 도전체 경로와 칩 부착면 사이의 접속점으로 초음파 진동을 투입한다.
본 발명에 따른 칩 모듈의 실시예 및 이러한 칩 모듈을 제조할 수 있는 공정이 도면을 참조하여 이하에 설명된다.
도 1은 칩(22) 상에 접합된 칩 캐리어(21)를 갖는 칩 모듈(20)을 나타낸다. 칩 모듈(20)의 근본적인 용적이 칩(22)에 의해 정의되기 때문에, 도 1에 도시된 칩 모듈(20)은 또한 CSP(chip size package)로 설명된다. 칩 표면과 칩 캐리어 표면 사이의 0.8 에서 1.2 의 비율은 일반적으로 전문분야에서 CSP의 크기를 정의하는 데 사용된다.
도 1에 도시된 칩 모듈(20)에서, 3층의 박판으로 구성된 칩 캐리어(21)는 폴리이미드로 구성된 캐리어 층(23)과, 구리로 구성된 도전체 경로구조(24)로서 설계되고, 접착층(25)을 통해 캐리어 층(23)과 접속되는 접합층이 사용된다. 캐리어 층(23)에는, 캐리어 층(23)의 표면으로부터 도전체 경로구조(24)를 형성하는 각 도전체 경로(28)의 후방측면(27)으로 연장하는 오목부(26)가 제공된다. 이 오목부(26)는 땜납재료(29)의 적층으로, 도 1의 점선으로 표시된 기판(31)의 부착면(30)과 접합되는 외부 접합영역을 형성한다.
예를 들어, 도 1은 칩 표면상의 외주에 배치되고 금속접점(33)이 제공된 복수의 칩 부착면(32) 중 2개를 나타낸다. 금속접점은 각각 할당된 도전체 경로(28)와 접합되어, 각 부착면 사이의 공간에 대하여 넓어진 수평 분산 부착면 배치(34)로 칩 표면상의 외주에 배치된 칩 부착면(32)의 "재배선(rewiring)"이 칩 캐리어(21)의 표면상에 발생한다. 전문용어로 "언더필러(underfiller)"로 언급되는 접착성 충전재료(37)가, 칩(22)과 칩 캐리어(21)의 밀봉접속 및 신축성 박판으로 설계된 칩 캐리어(21)의 기계적 안정성 용도로 칩 접합측면(35)과 칩 표면 사이에 형성된 간격(36)에 제공된다.
도 2 내지 도 6은 도 1의 칩 캐리어 배치(20)를 제조하는 데 사용되는 칩 캐리어(21)의 제조를 시간 순차로 도시한다. 도 2에 나타나듯이, 칩 캐리어(21)의 제조시 기초는 캐리어 층(23)을 도전체 경로구조(24)에 접속시키는 접착층(25)을 갖는 3층 박판(38)이다. 그러나, 단순한 설계로, 도전체 경로구조가 캐리어 층상에 직접 배치된, 즉 접착층이 삽입되지 않는 박판에 기초하여 칩 캐리어(21)와 유사한 칩 캐리어의 설계를 제공하는 것이 가능하다.
연속되는 박판으로 설계될 수 있는 박판(38)은 캐리어 층(23)내에 제공되며 도전체 경로(28)의 후방측면(27)으로 연장하는 오목부(26)를 각 경우에 구비하며, 예를 들어, 상기 오목부는 적절한 식각공정 또는 레이저 용융에 의해 제조될 수 있다.
땜납재료(42)가 땜납재료 적층(도 1 및 도 6)을 생성하도록 형판적용 공정에 의해 오목부(26)에 투입되면, 형판(39)은 도 3에 나타나난 바와 같이, 캐리어 층(23) 상에 위치되어, 특히 형판(39)내에 제공된 형판 개구부(40)가 캐리어 층(23)내의 오목부(26)와 합체된다.
중첩된 오목부(26) 및 형판 개구부(40)에 의해 형성된 땜납재료 수용기(41)내에 땜납재료를 형판(39)의 표면상에 수평으로 도포한 후, 땜납재료 수용기(41)는 상세히 도시되진 않았지만, 닥터 블레이드(doctor blade) 등을 이용한 도 4에 도시된 방법으로 땜납재료(42)가 채워진다.
도 5에 나타나듯이, 예를 들어, 점착성 땜납재료로 형성된 다량의 땜납재료(68)는 캐리어 층(23)으로부터 형판(39)을 제거한 후 오목부(26)내에 남는다. 그리고, 도 6에 도시된 볼록면 방식으로 형성된 땜납재료(29) 적층이 순차 리플로잉 공정에 의해 제조되고, 캐리어 층(23)은 리플로잉 동안 땜납저항 마스크로서 기능한다.
도 7은 도 1에 도시된 칩 모듈(20)이 어떻게 도 2 내지 도 6에 따라 제조된 칩 캐리어(21)에 기초하여 형성되는 지를 나타낸다. 이러한 목적으로, 소정량의 충전재료(43)를 칩 표면에 인가하고, 칩의 금속접점(33)을 칩 캐리어(21)의 도전체 경로(28)에 접속시키는 선택공정에 대응하여 본래 상태가 알루미늄으로 구성된 칩 부착면(32)을 준비한다. 이 경우에, 칩 부착면(32)은 금/주석 합금으로 구성된 땜납코팅(44)과 함께 니켈 범프로 설계된 금속접점(33)이 제공되어, 칩 캐리어(21)의 도전체 경로(28)를 칩(22)의 금속접점(33)에 접합하는 것이 이하 도 8을 참조하여 상세히 설명될 땜납공정에 의해 수행 가능하게 한다.
금/주석 땜납코팅(44)은 단순히 금속접점(33)을 설계상 대응 액체인 합금에 침지(immersion)하여 인가될 수 있다.
칩 캐리어(21)와 칩(22) 사이의 견고한 기계적 접합인 칩 모듈(20)(도 1)을 제조하기 위해, 칩 캐리어(21)는 칩(22) 표면에 대하여 가압되어, 간격(36)이 칩 캐리어(21)의 칩 접합측면(35)과 칩 표면 사이에 형성될 때 칩 표면에 인가된 일정량의 충전재료(43)가 칩(22)의 외주에서 밖으로 이동하고, 칩 표면에 걸쳐 칩(22)의 외곽 모서리(45)에 균일하게 분산된다.
도 8은, 연속박판 조립체에 여전히 위치하는 칩 캐리어(21)를 가압하는 것이, 칩(22)이 칩 수용기(47)에 고정되고 칩 캐리어(21)가 칩 수용기(47)를 둘러싸는 환형덕트(48)를 경유하여 진공(화살표 50)효과에 의해 칩 표면 쪽으로 흡인되는 진공장치(46)에 의해 수행될 수 있는 것을 나타낸다. 칩 캐리어(21)와 칩(22) 사이의 간격(36)내 모세관 효과로 인하여 충전재료(37)가 칩(22)의 외곽 모서리(45) 넘어로 분산되어, 부가적 지지효과가 칩(22) 표면 넘어 칩 캐리어(21)의 예상 돌출영역(49)내에 생성된다는 것을 도 8에서 명백히 알 수 있다.
또한 도 8에 나타나듯이, 진공은 또한 화살표(50)로 표시된 바와 같이 칩 수용기(47)내 칩(22)을 고정하기 위해 인가될 수 있다. 충전재료(37)가 간격(36)으로부터 돌출영역(49)으로 배출되어서 칩 수용기(47)의 내벽에 접착되는 것을 방지하기 위해, 칩 수용기(47)의 내벽은 비접착성 코팅(51)으로 제조된다.
또한 도 8에 나타나듯이, 칩 캐리어(21)의 캐리어 층(23)은 칩 캐리어(21)의 도전체 경로(28)를 칩(22)의 금속접점(33)에 접속하는 접촉압력의 인가와 동시에 광섬유(52)를 경유하여 레이저 방사(53)로 적재된다. 레이저 방사(53)는 캐리어 층(23)인 광학적으로 투명한 폴리이미드 또는 레이저 방사에 대해 광학적으로 투명하며 캐리어 층으로 사용되는 다른 플라스틱 재료를 침투하여 도전체 경로(28) 영역에서 흡수되므로, 열접속에 필요한 온도가 도전체 경로(28)와 관련 금속접점(33) 사이의 접속점 영역에 유도된다. 도전체 경로(28)와 금속접점(33) 사이에 배치된 충전재료(37) 또는 금속접점(33)에 인가된 땜납코팅(24)은 광섬유(52)에 의해 캐리어 층(23)에 인가된 접촉압력에 의해 변위되어, 접속이 충전재료(37)에 의해 약화되지 않을 수 있다.
칩(22)에 인가될 칩 캐리어(21)의 평면을 이룰 필요가 있으면, 도 8에 도시되지 않은 중앙 플런저 기구가 칩 캐리어(21)의 평면유지를 생성하는 데 사용될 수도 있다.
땜납공정에 의해 칩 캐리어(21)의 도전체 경로(28)와 칩(22)의 금속접점(33)사이를 상기한 바와 같이 접속시키는 것과 함께, 열압착 접속을 생성하고, 니켈 범프로서 설계된 금속접점(33)이 땜납코팅(44)이 아닌 박막 금코팅을 구비하게 준비하는 도 8에 도시된 접속수단을, 즉 레이저 에너지가 가해진 광섬유를, 사용하는 것도 가능하다.
칩 캐리어(21)의 도전체 경로(28)와 금속접점 또는 직접 칩(22)의 준비되지 않은 알루미늄 부착면 사이의 접속을 생성하는 또 다른 방법에 따르면, 도 8에 도시된 광섬유(52)는 초음파가 가해지고 캐리어 층(23)의 압축된 영역을 경유하여 도전체 경로(28)와 각 할당된 칩 부착면(32) 사이의 접속영역으로 초음파 진동을 전달하는 초음파 플런저로 대체된다.
도 9 및 도 10은 칩 캐리어(21)와 칩(22) 사이의 간격(36)에 충전재료(37)의 배치를(언더필링) 부가하여 칩 모듈의 기계적 안정성이 가능함을 보여준다. 도 9에 나타나듯이, 부가적 충전재료(37)는 이러한 목적으로 칩(22) 외주 가장자리를 따르는 외주영역에 인가되어 칩 캐리어(21)로 이전하여 외주 안정화 프레임을 이룬다.
도 10은 칩이 플라스틱 합성물(55)로 캡슐화되는 "몰딩(moulding)" 공정을 나타낸다.
도 9에 따라서 부가적으로 인가된 충전재료(37) 뿐만 아니라 플라스틱 합성물(55)은 칩(22) 표면 넘어로 칩 캐리어(21)의 돌출영역(49)을 안정되게 지지한다. 칩 캐리어 박판(38)이 진공장치(56)에 의해 평면상에 고정되는 칩 캐리어 배치의 부가적 안정성을 위한 도 9 및 도 10에 도시된 공정에 있어, 도 1에 도시된 땜납재료(29)의 돌출적층이 바람직하지 못하므로, 땜납재료(29)의 적층은 이러한 경우에는 이후 단계에서만 생성될 뿐이다. 이러한 목적으로, 도 11에 나타나듯이, 칩(22)에 접속된 칩 캐리어(21)를 칩 캐리어 박판(38)으로부터 분리하기 전후에 땜납재료(57)의 성형조각이 오목부(26)에 위치될 수 있고 땜납재료적층(29)을 형성하도록 다시 용융될 수 있다. 도 11에 도시된 실시예에서, 땜납재료(57)의 성형조각은 구형이고, 땜납구슬 위치장치(58)에 의해 오목부(26)에 위치된다.
도 12, 도 13 및 도 14에 실시예로서 상이하게 설계된 칩 모듈(59, 60, 61)이 도시된다. 이 선택도는 캐리어 층(23) 및 도전체 경로(28)를 포함하는 각 접합층(69, 70, 71) 사이의 단면과 대략 일치한다. 도 12는 수평 재분산이 접합층(69)에 걸쳐 칩(22)의 금속접점(33)의 외주 1행 배치에 기초하여 발생하는 소위 "2행 팬-아웃(two-row fan-out)" 구조를 갖는 칩 모듈을 나타내고, 칩 캐리어(62)에서 외부 접합영역(26)의 2행(63, 64)이 칩 외주바깥에 배치된다.
도 13은 칩 캐리어(65)가 사용된 대응 구조를 나타내고, 이 구조의 접합층(70)에서 도전체 경로(28)가 구리로 구성되고 전체 접합층(70)도 구리로 구성되며, 도전체 경로(28)는 식각에 의해 잔류 구리 재료로로부터 분리된다. 따라서, 도 13의 실시예로서 도시된 칩 캐리어(65)는 매우 견고하게 구별된다.
마지막으로, 도 14는 외부 접합영역(26)의 1행(67)만이 칩 외주바깥에 배치되고 다른 외부 접합영역 모두는 칩의 외주내에 분산된, 소위 1행 팬-아웃을 갖는 칩 캐리어(66)를 나타낸다.
도 15는 공통 캐리어 층(23) 상에 밀집되어 배치된 복수의 칩 캐리어(76)와 함께, 웨이퍼(73) 및 웨이퍼(73) 상에 배치된 칩 캐리어 조립체(74)를 갖는 모듈 조립체(72)를 나타낸다. 도 15에서 추측할 수 있듯이, 웨이퍼는 칩 캐리어 조립체(74)로부터 각 칩 캐리어(76)에 할당된 복수의 밀집형성 칩(75)을 구비한다. 도 15에 도시된 칩 모듈 조립체(72)의 제조 후, 이 경우에 칩(75) 및 칩 캐리어(76)로 각각 형성된 칩 모듈(77)의 아이솔레이션(isolation)하기 위해, 분리 그루브(groove)(78)가 웨이퍼(73)상에 제공되어, 이 경로를 따라서 절단 또는 다른 적절한 분리공정에 의해, 모듈 조립체(72)가 칩 모듈(77)로 격리된다.
일 실시예에서, 모듈 조립체(72)로부터 격리된 칩 모듈(77)은 도 1에 도시된 칩 모듈(20)과 설계에 관하여 실질적으로 일치할 수 있고, 도 1에 도시된 칩 캐리어(21)와는 대조적으로 칩 캐리어(76)가 칩의 측면 가장자리와 실질적으로 수평인 그 외부 가장자리로 연장하여, 측면으로 그것을 넘어 돌출하지 않는다는 차이점이 있다.
이 형태의 칩 캐리어(76)는 도 16의 평면도에 도시되고, 칩 접합영역(81)에 기초하여 소위 부착면 배치(80)의 부착면(79)의 소위 팬-인(fan-in) 분산을 칩 캐리어(76)의 캐리어 층(23)에 허용한다. 칩 캐리어(76)의 부착면 배치(80)는 프레임형 평행선에 의해 도 15에 단순화된 형태로 도시된다.
칩 표면과 실질적으로 수평인 칩 캐리어(76)의 설계가 칩 모듈(77)을 제조하기 위해 필요하다는 점에서 도 1에 도시된 칩 모듈(20)의 구조와의 상기 차이점은 별개로 하고, 도 2 내지 도 7에 도시된 모든 공정단계는 도 15에 도시된 모듈 조립체를 제조하기 위해 수행될 수 있는데, 웨이퍼(73)에 밀집 형성된 복수의 칩(75)이 각 칩(22) 대신에 사용될 수 있다는 점과 칩 캐리어 조립체(74)에 밀집 형성된 복수의 칩 캐리어(76)가 각 칩 캐리어(21) 대신에 사용될 수 있다는 점이 다르다. 따라서, 예를 들어 도 2 내지 도 7에 도시된 공정에 의해 이미 제조된 모듈 조립체(72)로부터 칩 모듈(77)을 격리하여, 칩 모듈(77)이 제조될 수 있다.
(예를 들어, 각 칩 모듈(20)의 제조에 관하여 제 7도에 도시된 바와 같이) 칩 캐리어 조립체(74)가 큰 영역에 걸쳐 웨이퍼(73)에 인가되면, 칩 캐리어 조립체와 웨이퍼(73)의 표면 사이에 공기가 포함되어 형성되는 것을 방지하기 위해, 칩 캐리어가 도 15에 상세히 도시되지 않은 분리선을 구비할 수 있고, 웨이퍼(73)의 분리선(78)과 일치하는 관통선으로서 설계될 수 있고, 각 칩 캐리어(76)로 서로 분리될 수 있으며, 동시에 관통선을 통하여 공기의 배출을 허용하여 상기한 공기의 포함을 방지할 수 있다.
각 칩 캐리어(76)에 할당된 도전체 경로구조(83)의 도전체 경로(82)의 종단부에서 접합영역(81) 사이의 접합되게 하는 각 칩 캐리어(76)와 칩(75) 사이의 도 15에 도시된 대응 중첩층을 갖는 웨이퍼(73)에 관한 칩 캐리어 조립체(74)의 정확한 상대적 위치선정을 위하여, 그 표면에, 대응하여 설계된 위치선정 개구부(도시되지 않음)에 맞물리는 위치선정 핀(84, 85)을 칩 캐리어 조립체(74)의 캐리어 층(23)에 갖는 웨이퍼(73)가 제공될 수 있다. 위치선정 핀(84, 85)은 완전히 형성되지 않은 칩의 웨이퍼(73)의 가장자리 영역에 상승된 범프에 의해 형성될 수 있다. 상세히 도시되지 않은 기능 칩(75)의 다른 범프와 같이, 웨이퍼의 범프는 기본적으로, 예를 들어 재료의 자가촉매 적층 또는 침지땜납(immersion soldering) 등에 의해 제조될 수 있다.
도 17 내지 도 20은, 도 2내지 도 7과는 달리, 칩 부착면(86)과 칩 캐리어(76)의 도전체 경로(82) 사이의 접속의 예로 칩과 칩 캐리어 또는 웨이퍼와 칩 캐리어 조립체 간의 접합을 제조하는 것을 나타낸다. 이하 설명되듯이, 도 17 내지 도 20에 도시된 접속구조는 특히 웨이퍼 평면상의 칩 모듈(77)(도 15)의 저렴하게 제조할 수 있다.
도 18의 대응 단면도와 비교하여 도 17의 칩 캐리어(76)의 절취영역의 평면도에 도시된 바와 같이, 본 경우의 칩 캐리어(76)는 그 하측면 상에 배치된 도전체 경로구조(83)를 갖는, 여기서는 하나의 도전체 경로(82)만이 도시된, 캐리어 층(23)으로 구성된다. 도전체 경로(82)는 본 경우에 봉 도전체(87) 및 원판 도전체(88)로 구성된다. 도전체 경로(82)는 캐리어 층(23)의 하측면 상에 배치되어, 봉 도전체(87)의 칩 접합영역(89) 및 도전체 경로(82)의 원판 도전체(88)는 개구부(90) 또는 캐리어 층(23) 내의 오목부(91) 아래에 위치된다. 오목부(91)는 도전체 경로(82)의 원판 도전체(88) 후방에 의해 바닥이 제한된다. 캐리어 층(23) 내의 개구부(90)는 도전체 경로(82)의 봉 도전체(87)의 후방까지 연장하고, 또한 봉 도전체(87)의 칩 접합영역(89)을 둘러싸는 포위영역(92)을 노출하고, 도 17에 나타나듯이, 칩 부착면(86)을 넘어서 연장한다.
도 18에 나타나듯이, 칩 캐리어 조립체(74)와 웨이퍼(73) 사이의 조립체를 제조하는 데 제공되는 접착층(98)은, 개구부(90)의 면과 실질적으로 일치하는 접속면(93)이 내부영역에서 칩 부착면(86)이 배치되는 웨이퍼(73) 또는 칩(75)의 표면상에 형성된다. 도 18은 접합간격(94)이 칩 부착면(86) 표면과 도전체 경로(82)의봉 도전체(87) 측면 사이에 형성되는 것도 나타낸다.
도 19는 칩 캐리어 조립체(74)의 칩 캐리어(76) 내의 오목부(91) 및 접속재료(95)의 투입 후 포위영역(92) 내에서 웨이퍼(73)의 표면으로 연장하는 칩 캐리어(76) 내의 개구부(90)를 나타낸다. 칩 부착면(86) 및 도전체 경로(82)의 칩 접합영역(89)의 영역내의 개구부(90)와 접합간격(94)은 접속재료(95)로 채워지고, 도 20의 단면도에 나타나듯이, 도전체 경로(82)는 칩 접합영역 내에서 칩 부착면(86)으로 안정되게 접속하여 완전히 밀봉된다. 이 완전한 밀봉은 적층공정 동안 접속재료(95)의 지속성장의 결과이다. 접합간격(94)의 증가도 생성된다.
도 17 내지 도 20에 도시된 접속구조의 장점은 칩 캐리어(76) 내의 오목부(91)와 개구부(90) 모두 동일한 일 공정단계에 접속재료로 채워질 수 있어서, 한편으로는 외부 접합범프(96)가 칩 캐리어(76)의 외부 부착면 배치(80)를 위해 생성되고, 다른 한편으로는 밀집 형성된 웨이퍼(73) 또는 칩(75)과 칩 캐리어(76) 사이에 내부접속(97)이 생성된다.
칩 캐리어 조립체(74) 내의 개구부(90)는 충분히 크기 때문에, 웨이퍼(73)의 칩 부착면(86)은 예를 들어, 니켈 등의 자가촉매 적층에 의해 이루어지는 접속재료(95)의 투입에 앞서, 세정될 수 있고, 예를 들어 아연산염 또는 중간 니켈 층의 코팅을 구비할 수 있다.
접속재료는 웨이퍼(73)의 침지 또는 웨이퍼(73)를 재료의 중탕에 인가하는 것에 의해 특히 유용하게 투입될 수 있다.
도 17 내지 도 20에 도시된 개구부(90) 영역내의 도전체 경로(82)의 봉-형상 기하학적 형태와는 대조적으로, 칩 부착면(86)과 도전체 경로(82) 사이의 접속을 형성하는 적층공정 동안에 특정 방법으로 접속재료의 상술한 성장을 촉진하거나 이용하는 다른 도전체 경로 기하학적 형태가 가능하다. 따라서, 도전체 경로(82)는 환형으로 설계된 칩 접합영역을 갖고, 이 접합영역의 내부 직경은 칩 부착면(86) 상의 접속재료 구조가 링을 통하여, 즉 적층공정으로 성장하여, 접속의 형성에 기여한다. 환형으로 설계된 칩 접합영역은 개구부(90)의 모서리에 의해 덮여지거나 노출된다. 특히, 캐리어 층(23) 내 개구부(90)의 모서리에 의해 덮혀진 환형 칩 접합영역의 경우, 칩 캐리어(76) 또는 칩 캐리어 조립체(74)의 표면과 실질적으로 수평으로 형성된 내부접속의 표면은 이러한 목적에 필요한 특별한 조치없이 달성될 수 있다. 개구부(90)는 기본적으로 칩 부착면 보다는 크거나 작을수도 있지만, 동일한 크기일 수도 있다.
도전체 경로(82)의 기하학적 형태를 통하여 칩 접합영역(89) 내의 도전체 경로(82)의 설계에 의한 내부접속 표면의 형성에 영향을 주는 다른 방법은 프레임 형태의 사각형, 이 영역내의 슬릿형 또는 교차형 도전체 경로(82)를 생성하는 것을 포함한다.

Claims (36)

  1. 칩 캐리어가, 플라스틱 재료의 캐리어 층을 구비한 박판 및 도전체 경로를 구비한 도전체 경로구조로서 설계되고, 상기 칩 캐리어는 충전재료가 삽입되어 상기 칩에 접속되며, 상기 도전체 경로는 그 전방에서 상기 칩의 부착면에 접속되고, 그 후방측면에, 칩 모듈을 전기소자 또는 기판에 접속시키는 수평분산 부착면 배치를 형성하는 외부 접합영역을 구비하며, 상기 칩 캐리어 및 적어도 하나의 칩을 구비한 칩 모듈에 있어서,
    상기 도전체 경로(28, 82)는 상기 칩(22, 75)에 접하는 캐리어 층(23)의 칩 접합측면(35) 상의 평면에 연장되고,
    상기 외부 접합영역(26)은 상기 도전체 경로(28, 82)의 후방측면(27) 쪽으로 연장하는 캐리어 층(23) 내의 오목부에 의해 형성되며,
    상기 캐리어 층(23)은 상기 칩의 부착면(30)의 영역에 걸쳐 연장되는 것을 특징으로 하는 칩 모듈.
  2. 제 1항에 있어서,
    상기 캐리어 층(23)은 상기 부착면(30)의 영역에서 밀봉되는 것을 특징으로 하는 칩 모듈.
  3. 제 1항에 있어서,
    상기 캐리어 층(23)은, 상기 칩(75)의 부착면(30)과의 중첩영역에서, 상기 도전체 경로(82)의 후방측면(27) 쪽으로 연장하며, 상기 도전체 경로를 관련된 부착면에 전기적으로 접속시키는 접속재료(95)를 수용하는 기능을 하는 개구부(90)를 구비하는 것을 특징으로 하는 칩 모듈.
  4. 제 3항에 있어서,
    상기 도전체 경로(82)는 상기 개구부의 영역에서 칩 접합영역(89)을 구비한 상기 칩(75)의 부착면(30)과 부분적으로만 중첩되는 방식으로 또는 상기 부착면(30)에 인접하게 배치되는 것을 특징으로 하는 칩 모듈.
  5. 제 1항 내지 제 4항에 있어서,
    상기 칩(22)의 외주면을 따라서 연장되는 지지 프레임이 제공되는 것을 특징으로 하는 칩 모듈.
  6. 제 1항 내지 제 4항에 있어서,
    상기 칩(22)의 측면을 상기 칩 표면을 넘어 돌출하는 칩 캐리어(21)의 돌출부(49)에 접속시키는 주조 혼합물을 특징으로 하는 칩 모듈.
  7. 제 1항 내지 제 6항 중 어느 하나 이상의 항에 있어서,
    상기 외부 접합영역(26)은, 상기 칩(22)의 접합측면 금속박판(33)과 상기 칩 캐리어(21)의 도전체 경로(28) 사이의 열 접속에 필요한 온도보다 낮은 용융점을 갖는 땜납재료(42)가 제공되는 것을 특징으로 하는 칩 모듈.
  8. 제 1항 내지 제 6항 중 어느 하나 이상의 항에 따른 복수의 밀집 형성된 칩 모듈을 갖는 웨이퍼에 있어서,
    칩 캐리어 조립체 및 칩 조립체를 구비하는 모듈 조립체.
  9. 제 1항 내지 제 7항 중 어느 하나 이상의 항에 따른 칩 모듈의 제조공정에 있어서,
    플로잉 충전재료(37)를 상기 칩 표면 또는 칩 캐리어(21)의 칩 접합측면(35)에 투입하는 단계; 및
    상기 칩 캐리어(21)의 칩 접합측면(35)과 칩 표면을 함께 가압하고, 상기 캐리어 층(23)의 삽입과 상기 충전재료(37)의 동시 변위로 상기 도전체 경로(28)를 적재하는 후방 에너지에 의해, 상기 칩 캐리어(21)의 도전체 경로(28)를 상기 칩(22)의 관련 금속접점(33)에 접합하는 단계를 포함하는 것을 특징으로 하는 칩 모듈의 제조공정.
  10. 제 1항 내지 제 7항 중 어느 하나 이상의 항에 따른 칩 모듈의 제조공정에 있어서,
    상기 칩(22)에 접하는 상기 칩 접합측면(35) 상에 접착층이 제공되는 칩 캐리어를 준비하는 단계; 및
    상기 칩 캐리어(21)의 칩 접합측면(35)과 칩 표면을 함께 가압하고, 상기 캐리어 층(23)의 삽입과 상기 접착재료(37)의 동시 변위로 상기 도전체 경로(28)를 적재하는 후방 에너지에 의해, 상기 칩 캐리어(21)의 도전체 경로(28)를 상기 칩(22)의 관련 금속접점(33)에 접합하는 단계를 포함하는 것을 특징으로 하는 칩 모듈의 제조공정.
  11. 제 1항 내지 제 7항 중 어느 하나 이상의 항에 따른 칩 모듈의 제조공정에 있어서,
    제 8항에 따른 칩 캐리어 조립체(74) 및 칩 조립체(73)를 구비한 모듈 조립체(72)를 제조하는 단계; 및
    상기 모듈 조립체(72)와 접합된 적어도 하나의 칩(75) 및 칩 캐리어(76)로 구성된 유닛을 상기 모듈 조립체(72)로부터 격리시켜서 복수의 각 칩 모듈(77)을 제조하는 단계를 포함하는 것을 특징으로 하는 칩 모듈 제조공정.
  12. 제 11항에 있어서,
    상기 부착면(86) 상에 상승 금속접점을 구비한 웨이퍼(73) 및 공통 캐리어 층(23) 상에 배치된 상기 도전체 경로(82)를 갖는 복수의 도전체 경로구조(83)를 갖는 칩 캐리어 조립체(74)를 준비하는 단계;
    플로잉 충전재료(37)를 상기 웨이퍼의 접합표면 또는 상기 칩 캐리어 조립체의 칩 접합측면에 투입하는 단계;
    상기 웨이퍼의 금속접점과 상기 도전체 경로구조의 관련 도전체 경로(82)의 접합영역(89) 사이의 중첩영역을 조정하기 위해, 상기 웨이퍼 및 칩 캐리어 조립체를 상대적으로 위치시키는 단계; 및
    상기 웨이퍼와 상기 칩 캐리어 조립체 사이의 수평접속을 생성하고, 상기 웨이퍼의 금속접점을 상기 칩 캐리어 조립체의 관련 도전체 경로와 접합시키는 단계로 상기 모듈 조립체(72)를 제조하는 것을 특징으로 하는 칩 모듈 제조공정.
  13. 제 11항에 있어서,
    상기 부착면(86) 상에 상승 금속접점을 구비한 웨이퍼(73) 및 공통 캐리어 층(23) 상에 배치된 상기 도전체 경로(82)를 갖는 복수의 도전체 경로구조(83)를 갖는 칩 캐리어 조립체(74) 및 캐리어 층(23)의 칩 접합측면에 접착층(37)을 준비하는 단계;
    상기 웨이퍼의 금속접점과 상기 도전체 경로구조의 관련 도전체 경로(82)의 접합영역(89) 사이의 중첩영역을 조정하기 위해, 상기 웨이퍼(73) 및 칩 캐리어 조립체(74)를 상대적으로 위치시키는 단계; 및
    상기 웨이퍼(73)와 상기 칩 캐리어 조립체(74) 사이의 수평접속을 생성하고, 상기 웨이퍼의 금속접점을 상기 칩 캐리어 조립체의 관련 도전체 경로와 접합시키는 단계로 상기 모듈 조립체(72)를 제조하는 것을 특징으로 하는 칩 모듈 제조공정.
  14. 제 12항 또는 제 13항에 있어서,
    상기 금속접점을 상기 도전체 경로(82)에 접합하는 것이 상기 칩 캐리어 조립체(74)의 캐리어 층(23)에 의해 달성되는 것을 특징으로 하는 칩 모듈 제조공정.
  15. 제 12항 내지 제 14항 중 어느 하나 이상의 항에 있어서,
    상기 웨이퍼(73)를 상기 칩 캐리어 조립체(74)와 상대적으로 위치시키기 위해, 상기 웨이퍼(73)는, 상기 칩 캐리어 조립체(74)의 캐리어 층 내의 대응하여 형성된 위치선정 개구부에 맞물리는 적어도 두 개의 위치선정 핀(84, 85)이 제공되는 것을 특징으로 하는 칩 모듈 제조공정.
  16. 제 11항에 있어서,
    웨이퍼(73)와 공통 캐리어 층(23) 상에 배치된 도전체 경로(82)를 갖는 복수의 도전체 경로구조(83)를 구비한 칩 캐리어 조립체(74)를 준비하고, 상기 캐리어 층(23)은 상기 도전체 경로(82)의 칩 접합영역(89)의 후방측면을 노출시키는 개구부를 구비하는 단계;
    플로잉 충전재료(37)를 상기 웨이퍼(73)의 접합표면 또는 상기 칩 캐리어 조립체(74)의 칩 접합측면에 투입하여, 상기 웨이퍼의 부착면(86) 또는 상기 캐리어 층(23)의 개구부(90)가 노출되는 단계;
    상기 웨이퍼의 부착면과 상기 칩 캐리어 조립체의 캐리어 층 내의 개구부 사이의 중첩영역을 조정하기 위해, 상기 웨이퍼(73)와 상기 칩 캐리어 조립체(74)를 상대적으로 위치시키는 단계; 및
    상기 웨이퍼(73)와 상기 칩 캐리어 조립체(74) 사이의 수평접속을 제조하고, 상기 접속재료(95)를 상기 칩 캐리어 조립체의 캐리어 층(23) 내의 개구부(90)로 투입하여 상기 웨이퍼의 부착면을 상기 관련 도전체 경로의 칩 접합영역에 접합시키는 단계로 상기 모듈 조립체(72)를 제조하는 공정단계를 특징으로 하는 칩 모듈 제조공정.
  17. 제 11항에 있어서,
    웨이퍼(73)와 공통 캐리어 층(23) 상에 배치된 도전체 경로(82)를 갖는 복수의 도전체 경로구조(83)를 구비한 칩 캐리어 조립체(74)를 준비하고, 상기 캐리어 층(23)은 상기 칩 접합측면 상에 접착층(37)이 제공되고, 상기 도전체 경로(82)의 칩 접합영역(89)의 후방측면을 노출시키는 개구부를 구비하는 단계;
    상기 웨이퍼의 부착면과 상기 칩 캐리어 조립체(74)의 캐리어 층(23) 내의 개구부(90) 사이의 중첩영역을 조정하기 위해, 상기 웨이퍼(73)와 상기 칩 캐리어 조립체(74)를 상대적으로 위치시키는 단계; 및
    상기 웨이퍼(73)와 상기 칩 캐리어 조립체(74) 사이의 수평접속을 생성하고, 상기 접속재료(95)를 상기 칩 캐리어 조립체의 캐리어 층(23) 내의 개구부(90)로 투입하여 상기 웨이퍼의 부착면을 상기 관련 도전체 경로의 칩 접합영역에 접합시키는 단계로 상기 모듈 조립체(72)를 제조하는 공정단계를 특징으로 하는 칩 모듈 제조공정.
  18. 제 16항 또는 제 17항에 있어서,
    상기 캐리어 층(23) 내의 개구부(90) 내의 접속재료(95)를 적층하여 상기 접합이 이루어지는 것을 특징으로 하는 칩 모듈 제조공정.
  19. 제 18항에 있어서,
    상기 접속재료를 재료중탕 내에서 무전류 적층하여 상기 접합이 이루어지는 것을 특징으로 하는 칩 모듈 제조공정.
  20. 제 19항에 있어서,
    상기 재료중탕으로서 니켈 중탕이 사용되는 것을 특징으로 하는 칩 모듈 제조공정.
  21. 제 16항 또는 제 17항에 있어서,
    상기 땜납재료를 상기 캐리어 층(23) 내의 개구부(90)로 투입하여 상기 접합이 이루어지는 것을 특징으로 하는 칩 모듈 제조공정.
  22. 제 16항 또는 제 17항에 있어서,
    상기 도전성 접착물을 상기 캐리어 층(23) 내의 개구부(90)로 투입하여 상기 접합이 이루어지는 것을 특징으로 하는 칩 모듈 제조공정.
  23. 제 16항 내지 제 22항 중 어느 하나 이상의 항에 있어서,
    상기 접속재료(95)를 상기 캐리어 층(23) 내의 상기 개구부(90)로 투입하는 것과 동시에, 상기 접속재료가 상기 캐리어 층(23) 내의 오목부(91)로 투입되는 것을 특징으로 하는 칩 모듈 제조공정.
  24. 제 1항 내지 제 23항 중 어느 하나 이상의 항에 있어서,
    상기 웨이퍼(73)는 그 후방측면 상에 표면층이 제공되는 것을 특징으로 하는 칩 모듈 제조공정.
  25. 제 24항에 있어서,
    상기 표면층을 제조하기 위해 에폭시 수지재료가 상기 웨이퍼(73) 후방측면에 인가되는 것을 특징으로 하는 칩 모듈 제조공정.
  26. 제 24항에 있어서,
    상기 표면층을 제조하기 위해 박판이 상기 웨이퍼(73)의 후방측면에 인가되는 것을 특징으로 하는 칩 모듈 제조공정.
  27. 제 11항 내지 제 26항 중 어느 하나 이상의 항에 있어서,
    상기 모듈 조립체(72)로부터 상기 칩 모듈(77)을 격리시키는 것은, 정의된 분리선(78)을 따라 상호 인접한 상기 칩 모듈을 분리하는 것에 의해 이루어지는 것을 특징으로 하는 칩 모듈 제조공정.
  28. 제 27항에 있어서,
    상기 격리는 절단에 의해 이루어지는 것을 특징으로 하는 칩 모듈 제조공정.
  29. 제 11항 내지 제 26항 중 어느 하나 이상의 항에 있어서,
    격리 이전에 상기 칩 캐리어 조립체(74)의 도전체 경로구조(83)를 통하여, 상기 웨이퍼(73)의 전기적 테스트가 유효하게 되는 것을 특징으로 하는 칩 모듈 제조공정.
  30. 제 16항 또는 제 17항에 있어서,
    상기 모듈 조립체(72)로부터 상기 칩 모듈(77)을 격리하기 이전에, 상기 땜납재료(95)가 상기 칩 캐리어 조립체(72)의 캐리어 층(23) 내의 오목부(91)로 투입되는 것을 특징으로 하는 칩 모듈 제조공정.
  31. 제 1항 내지 제 30항 중 어느 하나 이상의 항에 있어서,
    상기 칩 캐리어(21) 또는 칩 캐리어 조립체(74)를 상기 칩 표면 또는 웨이퍼 표면에 접속시키는 데 필요한 접속압력은 진공에 의해 제조되는 것을 특징으로 하는 칩 모듈 제조공정.
  32. 제 1항 내지 제 31항 중 어느 하나 이상의 항에 있어서,
    상기 외부 접합영역(26, 91) 및/또는 개구부(90)는 형판적용 공정에 의해 상기 땜납재료(42, 95)가 제공되며, 상기 캐리어 층은 상기 땜납재료(29)의 적층을 제조하는 순차 리플로잉 공정에서 땜납저지 마스크로서 기능하는 것을 특징으로 하는 칩 모듈 제조공정.
  33. 제 1항 내지 제 32항 중 어느 하나 이상의 항에 있어서,
    상기 외부 접합영역(26, 91)은 인라인 공정에 의해 상기 땜납재료(57)의 형상조각이 제공되는 것을 특징으로 하는 칩 모듈 제조공정.
  34. 제 1항 내지 제 33항 중 어느 하나 이상의 항에 있어서,
    상기 칩(22) 또는 웨이퍼(73)의 금속접점(33)과 상기 칩 캐리어(21) 또는 칩 캐리어 조립체(74)의 도전체 경로(28, 82) 사이의 접속은 땜납공정에 의해 제조되는 것을 특징으로 하는 칩 모듈 제조공정.
  35. 제 1항 내지 제 34항 중 어느 하나 이상의 항에 있어서,
    상기 칩(22) 또는 웨이퍼(73)의 금속접점(33)과 상기 칩 캐리어(21) 또는 칩 캐리어 조립체(74)의 도전체 경로(28, 82) 사이의 접속은 열압착 공정에 의해 제조되는 것을 특징으로 하는 칩 모듈 제조공정.
  36. 제 1항 내지 제 34항 중 어느 하나 이상의 항에 있어서,
    상기 칩(22) 또는 웨이퍼(73)의 금속접점(33)과 상기 칩 캐리어(21) 또는 칩 캐리어 조립체(74)의 도전체 경로(28, 82) 사이의 접속은 초음파 공정에 의해 제조되는 것을 특징으로 하는 칩 모듈 제조공정.
KR10-1999-7003251A 1996-10-14 1997-10-09 칩 모듈 및 칩 모듈의 제조공정 KR100483252B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE19642358 1996-10-14
DE19642358.9 1997-01-22
DE19702014A DE19702014A1 (de) 1996-10-14 1997-01-22 Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
DE19702014.3 1997-01-22

Publications (2)

Publication Number Publication Date
KR20000049158A true KR20000049158A (ko) 2000-07-25
KR100483252B1 KR100483252B1 (ko) 2005-04-15

Family

ID=26030338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7003251A KR100483252B1 (ko) 1996-10-14 1997-10-09 칩 모듈 및 칩 모듈의 제조공정

Country Status (5)

Country Link
US (1) US6093971A (ko)
EP (1) EP0948813B1 (ko)
JP (1) JPH10200006A (ko)
KR (1) KR100483252B1 (ko)
WO (1) WO1998016953A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418332B1 (ko) * 2001-03-14 2004-02-14 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
KR100691000B1 (ko) * 2001-06-29 2007-03-08 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331735B1 (en) * 1998-09-25 2001-12-18 Advanced Micro Devices, Inc. Method to improve chip scale package electrostatic discharge performance and suppress marking artifacts
EP1942523A1 (en) * 1998-09-30 2008-07-09 Ibiden Co., Ltd. Semiconductor chip and semiconductor chip manufacturing method
KR100302594B1 (ko) * 1998-10-14 2001-09-22 김영환 반도체패키지용부재,반도체패키지및그제조방법
DE19852967B4 (de) * 1998-11-17 2004-05-27 Micronas Gmbh Messeinrichtung mit einer Halbleiteranordnung
JP3403689B2 (ja) * 1999-06-25 2003-05-06 沖電気工業株式会社 半導体装置
US6365977B1 (en) * 1999-08-31 2002-04-02 International Business Machines Corporation Insulating interposer between two electronic components and process thereof
JP2001237348A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
US6838316B2 (en) * 2002-03-06 2005-01-04 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method using ultrasonic flip chip bonding technique
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US6982190B2 (en) * 2003-03-25 2006-01-03 Id Solutions, Inc. Chip attachment in an RFID tag
US7338836B2 (en) * 2003-11-05 2008-03-04 California Institute Of Technology Method for integrating pre-fabricated chip structures into functional electronic systems
DE102004029584A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Anordnung zur Erhöhung der Zuverlässigkeit von substratbasierten BGA-Packages
KR100748558B1 (ko) * 2006-06-19 2007-08-10 삼성전자주식회사 칩 사이즈 패키지 및 그 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
DE4010644A1 (de) * 1990-02-03 1991-08-08 Wilde Membran Impuls Tech In einem gehaeuse eingekapselter ic-baustein
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
KR970011620B1 (ko) * 1991-05-23 1997-07-12 모토로라 인코포레이티드 집적회로 칩 캐리어
US5448450A (en) * 1991-08-15 1995-09-05 Staktek Corporation Lead-on-chip integrated circuit apparatus
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
JPH05175280A (ja) * 1991-12-20 1993-07-13 Rohm Co Ltd 半導体装置の実装構造および実装方法
JP2813507B2 (ja) * 1992-04-23 1998-10-22 三菱電機株式会社 ボンディング方法およびボンディング装置
EP0582052A1 (en) * 1992-08-06 1994-02-09 Motorola, Inc. Low profile overmolded semiconductor device and method for making the same
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5712192A (en) * 1994-04-26 1998-01-27 International Business Machines Corporation Process for connecting an electrical device to a circuit substrate
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JP2586344B2 (ja) * 1994-09-30 1997-02-26 日本電気株式会社 キャリアフィルム
DE19500655B4 (de) * 1995-01-12 2004-02-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträger-Anordnung zur Herstellung einer Chip-Gehäusung
DE19507547C2 (de) * 1995-03-03 1997-12-11 Siemens Ag Verfahren zur Montage von Chips
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418332B1 (ko) * 2001-03-14 2004-02-14 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
KR100691000B1 (ko) * 2001-06-29 2007-03-08 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법

Also Published As

Publication number Publication date
EP0948813A1 (de) 1999-10-13
WO1998016953A1 (de) 1998-04-23
KR100483252B1 (ko) 2005-04-15
US6093971A (en) 2000-07-25
EP0948813B1 (de) 2002-07-10
JPH10200006A (ja) 1998-07-31

Similar Documents

Publication Publication Date Title
KR100483252B1 (ko) 칩 모듈 및 칩 모듈의 제조공정
US6559528B2 (en) Semiconductor device and method for the fabrication thereof
US7691672B2 (en) Substrate treating method and method of manufacturing semiconductor apparatus
US8053275B2 (en) Semiconductor device having double side electrode structure and method of producing the same
US6791195B2 (en) Semiconductor device and manufacturing method of the same
JP3057130B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
JP4343296B2 (ja) 半導体デバイスの製造方法
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
JP2577766B2 (ja) 半導体デバイスの実装方法およびその実装化装置
US20090294916A1 (en) Bonding method for through-silicon-via based 3d wafer stacking
US20020072152A1 (en) Semiconductor package and semiconductor package fabrication method
US6236112B1 (en) Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate
CN101101900A (zh) 管芯配置及制造方法
JPH08213519A (ja) 電子素子パッケージ
US6717252B2 (en) Semiconductor device
JPH08213427A (ja) 半導体チップおよびマルチチップ半導体モジュール
CN100592513C (zh) 芯片组件和制造芯片组件的方法
KR101540927B1 (ko) 반도체 패키지 및 이의 제조 방법
JP3578011B2 (ja) 半導体装置の実装構造
CN116072554A (zh) 扇出封装方法
EP0999588A2 (en) Semiconductor device and method for assembling the same
KR100192226B1 (ko) 반도체 패키지 제조방법
CN114446799A (zh) 半导体封装方法及半导体封装结构
JPH1154557A (ja) 半導体装置の製造方法および装置
JP2002093828A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140327

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee