JPH113969A5 - - Google Patents
Info
- Publication number
- JPH113969A5 JPH113969A5 JP1997156497A JP15649797A JPH113969A5 JP H113969 A5 JPH113969 A5 JP H113969A5 JP 1997156497 A JP1997156497 A JP 1997156497A JP 15649797 A JP15649797 A JP 15649797A JP H113969 A5 JPH113969 A5 JP H113969A5
- Authority
- JP
- Japan
- Prior art keywords
- chip
- component
- substrate
- stacked
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156497A JPH113969A (ja) | 1997-06-13 | 1997-06-13 | チップ部品が積層された基板部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156497A JPH113969A (ja) | 1997-06-13 | 1997-06-13 | チップ部品が積層された基板部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH113969A JPH113969A (ja) | 1999-01-06 |
| JPH113969A5 true JPH113969A5 (enExample) | 2005-03-03 |
Family
ID=15629056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9156497A Pending JPH113969A (ja) | 1997-06-13 | 1997-06-13 | チップ部品が積層された基板部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH113969A (enExample) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247469A (ja) * | 1984-05-21 | 1985-12-07 | Nippon Denso Co Ltd | アルミニウム合金のろう付け方法 |
| JP2001035994A (ja) * | 1999-07-15 | 2001-02-09 | Toshiba Corp | 半導体集積回路装置およびシステム基板 |
| JP3581086B2 (ja) * | 2000-09-07 | 2004-10-27 | 松下電器産業株式会社 | 半導体装置 |
| KR100442699B1 (ko) | 2002-07-19 | 2004-08-02 | 삼성전자주식회사 | 인접 수동소자 칩이 전기적으로 연결된 웨이퍼, 수동소자및 이를 이용한 반도체 패키지 |
| WO2004049439A1 (ja) * | 2002-11-26 | 2004-06-10 | Renesas Technology Corp. | 半導体装置 |
| JP2006093419A (ja) * | 2004-09-24 | 2006-04-06 | Oki Electric Ind Co Ltd | 半導体装置及びその実装方法 |
| JP4836110B2 (ja) * | 2004-12-01 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | マルチチップモジュール |
| WO2006095602A1 (ja) | 2005-03-07 | 2006-09-14 | Matsushita Electric Industrial Co., Ltd. | 実装体及びその製造方法 |
| JP4808979B2 (ja) * | 2005-03-18 | 2011-11-02 | 株式会社リコー | マルチチップ型半導体装置及びその製造方法 |
| US8067267B2 (en) * | 2005-12-23 | 2011-11-29 | Tessera, Inc. | Microelectronic assemblies having very fine pitch stacking |
| JP4714049B2 (ja) | 2006-03-15 | 2011-06-29 | Okiセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4969934B2 (ja) * | 2006-07-19 | 2012-07-04 | 株式会社東芝 | 半導体装置 |
| WO2008136352A1 (ja) | 2007-04-27 | 2008-11-13 | Sumitomo Bakelite Company Limited | 半導体ウエハーの接合方法および半導体装置の製造方法 |
| JP2009092545A (ja) * | 2007-10-10 | 2009-04-30 | Panasonic Corp | 角速度および加速度検出用複合センサ |
| US10251273B2 (en) * | 2008-09-08 | 2019-04-02 | Intel Corporation | Mainboard assembly including a package overlying a die directly attached to the mainboard |
| JP5218319B2 (ja) * | 2009-07-27 | 2013-06-26 | 富士通セミコンダクター株式会社 | 半導体基板 |
| EP3473518A1 (en) | 2017-10-17 | 2019-04-24 | Next Generation Rail Technologies S.L. | System for detecting events or situations having associated patterns of acoustic vibrations in a train rail and vibration detector unit for this system |
-
1997
- 1997-06-13 JP JP9156497A patent/JPH113969A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970008356B1 (ko) | 반도체장치 | |
| US7049692B2 (en) | Stacked semiconductor device | |
| US6072233A (en) | Stackable ball grid array package | |
| CN103208487B (zh) | 用于较薄堆叠封装件结构的方法和装置 | |
| JPH113969A5 (enExample) | ||
| KR100851072B1 (ko) | 전자 패키지 및 그 제조방법 | |
| KR101696705B1 (ko) | 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지 | |
| JP2001217388A (ja) | 電子装置およびその製造方法 | |
| JP3277997B2 (ja) | ボールグリッドアレイパッケージとその製造方法 | |
| CN112768437B (zh) | 多层堆叠封装结构和多层堆叠封装结构的制备方法 | |
| JP2012129464A (ja) | 半導体装置およびその製造方法 | |
| KR20020097036A (ko) | 전자 부품의 실장 기판 및 실장 구조를 갖는 전자 장치 | |
| JPH113969A (ja) | チップ部品が積層された基板部品 | |
| KR101123799B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US7154171B1 (en) | Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor | |
| JPH08279588A (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP4339032B2 (ja) | 半導体装置 | |
| KR100443516B1 (ko) | 적층 패키지 및 그 제조 방법 | |
| JP2002009227A (ja) | 半導体装置とその製造方法 | |
| KR100762871B1 (ko) | 칩크기 패키지 제조방법 | |
| JP3218724B2 (ja) | 半導体素子実装体及びその製造方法 | |
| KR100592785B1 (ko) | 칩 스케일 패키지를 적층한 적층 패키지 | |
| KR100776130B1 (ko) | 적층형 반도체 패키지 | |
| JPH0517709B2 (enExample) |