JPH1139223A - 電子ディスク装置 - Google Patents
電子ディスク装置Info
- Publication number
- JPH1139223A JPH1139223A JP9209690A JP20969097A JPH1139223A JP H1139223 A JPH1139223 A JP H1139223A JP 9209690 A JP9209690 A JP 9209690A JP 20969097 A JP20969097 A JP 20969097A JP H1139223 A JPH1139223 A JP H1139223A
- Authority
- JP
- Japan
- Prior art keywords
- storage element
- disk device
- replacement
- error
- electronic disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】モリ素子の故障に対する信頼性を高める電子デ
ィスク装置の提供。 【解決手段】リードエラー検出／訂正回路、交替用記憶
素子、前記リードエラー検出／訂正回路によって制御可
能なドライバ、セレクタを備え、リードエラー検出／訂
正回路が、記憶素子のエラーを検出した際、前記記憶素
子に対応する前記ドライバをディセーブルとし前記セレ
クタを切り替え制御して前記交替用記憶素子を選択し、
エラーした記憶素子へのアクセスを交替用記憶素子へ切
り替えを行う。
ィスク装置の提供。 【解決手段】リードエラー検出／訂正回路、交替用記憶
素子、前記リードエラー検出／訂正回路によって制御可
能なドライバ、セレクタを備え、リードエラー検出／訂
正回路が、記憶素子のエラーを検出した際、前記記憶素
子に対応する前記ドライバをディセーブルとし前記セレ
クタを切り替え制御して前記交替用記憶素子を選択し、
エラーした記憶素子へのアクセスを交替用記憶素子へ切
り替えを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、電子ディスク装置
に関し、特に、記憶素子の故障時の制御技術に関する。
に関し、特に、記憶素子の故障時の制御技術に関する。
【０００２】
【従来の技術】従来、この種の電子ディスク装置として
は、例えば特開平５−２７４２２７号公報には、メイン
のメモリパッケージと別に、代替メモリパッケージを備
え、エラー発生時に、代替メモリパッケージに切り替
え、オンライン保守をするようにした電子ディスク装置
が提案されている。
は、例えば特開平５−２７４２２７号公報には、メイン
のメモリパッケージと別に、代替メモリパッケージを備
え、エラー発生時に、代替メモリパッケージに切り替
え、オンライン保守をするようにした電子ディスク装置
が提案されている。
【０００３】また、例えば特開平５−１１３９３４号公
報には、メインとなる記憶領域以外に、代替となる記憶
領域を備え、エラー発生時に、この代替領域へアドレス
を切り替えることにより、信頼性を高める電子ディスク
装置が提案されている。
報には、メインとなる記憶領域以外に、代替となる記憶
領域を備え、エラー発生時に、この代替領域へアドレス
を切り替えることにより、信頼性を高める電子ディスク
装置が提案されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来技術は下記記載の問題点を有している。
た従来技術は下記記載の問題点を有している。
【０００５】第１の問題点は、代替パッケージを用いる
電子ディスク装置では、代替単位の規模が大きくなる、
ということである。
電子ディスク装置では、代替単位の規模が大きくなる、
ということである。
【０００６】その理由は、パッケージ単位で切り替えて
いるため、１つの記憶素子の故障でも代替がＰＫＧ単位
になってしまうからである。
いるため、１つの記憶素子の故障でも代替がＰＫＧ単位
になってしまうからである。
【０００７】第２の問題点は、メモリの使用効率がよく
ない、ということである。
ない、ということである。
【０００８】その理由は、複数ビットの誤り訂正可能と
するため付加するＥＣＣ（エラー訂正コード；Ｅrror
Ｃorrection Ｃode）が大きくなるためである。
するため付加するＥＣＣ（エラー訂正コード；Ｅrror
Ｃorrection Ｃode）が大きくなるためである。
【０００９】したがって、本発明の目的は、メモリ素子
の故障に対する信頼性を高める電子ディスク装置を提供
することにある。
の故障に対する信頼性を高める電子ディスク装置を提供
することにある。
【００１０】また、本発明の目的は、信頼性を高めるこ
とによりＥＣＣのビット数を簡略化でき、メモリの実質
使用効率を高める電子ディスク装置を提供することにあ
る。
とによりＥＣＣのビット数を簡略化でき、メモリの実質
使用効率を高める電子ディスク装置を提供することにあ
る。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、記憶素子のリードエラーを検出した際
に、交代用の素子に切り替える手段を備えたことを特徴
とする。
め、本発明は、記憶素子のリードエラーを検出した際
に、交代用の素子に切り替える手段を備えたことを特徴
とする。
【００１２】また、本発明は、記憶素子のエラーを検出
した時、チップセレクト回路からの前記エラーが検出さ
れた記憶素子に対するチップセレクト信号を伝達せず、
前記記憶素子に代わり、前記チップセレクト信号を用い
て交替用記憶素子を選択して、前記記憶素子に代わりデ
ータの入出力を行うように切替制御する手段を備えたこ
とを特徴とする。
した時、チップセレクト回路からの前記エラーが検出さ
れた記憶素子に対するチップセレクト信号を伝達せず、
前記記憶素子に代わり、前記チップセレクト信号を用い
て交替用記憶素子を選択して、前記記憶素子に代わりデ
ータの入出力を行うように切替制御する手段を備えたこ
とを特徴とする。
【００１３】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の電子ディスク装置は、その好まし
い実施の形態において、リードエラー検出／訂正回路
（図１の４）、交替用記憶素子（図１の３）、及びリー
ドエラー検出／訂正回路によって制御可能なドライバ
（図１の６、７）、セレクタ（図１の５）を備え、記憶
素子のエラーを検出した時、チップセレクト回路（図１
の１）からの前記エラーが検出された記憶素子に対する
チップセレクト信号を伝達せず、前記記憶素子に代わ
り、このチップセレクト信号を用いて交替用記憶素子
（図１の３）をセレクタで選択し、エラーの記憶素子に
代わって交替用記憶素子に対してデータの入出力を行う
ようにしたものである。
に説明する。本発明の電子ディスク装置は、その好まし
い実施の形態において、リードエラー検出／訂正回路
（図１の４）、交替用記憶素子（図１の３）、及びリー
ドエラー検出／訂正回路によって制御可能なドライバ
（図１の６、７）、セレクタ（図１の５）を備え、記憶
素子のエラーを検出した時、チップセレクト回路（図１
の１）からの前記エラーが検出された記憶素子に対する
チップセレクト信号を伝達せず、前記記憶素子に代わ
り、このチップセレクト信号を用いて交替用記憶素子
（図１の３）をセレクタで選択し、エラーの記憶素子に
代わって交替用記憶素子に対してデータの入出力を行う
ようにしたものである。
【００１４】リードエラー検出／訂正回路が、エラーを
検出し、ドライバのディセーブル・イネーブル制御及び
セレクタの切り替えを行うことによりエラーした素子の
代替素子への切り替えを可能とする。
検出し、ドライバのディセーブル・イネーブル制御及び
セレクタの切り替えを行うことによりエラーした素子の
代替素子への切り替えを可能とする。
【００１５】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。図１は、本発明の一実施例の構成を示す図
である。
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。図１は、本発明の一実施例の構成を示す図
である。
【００１６】図１を参照すると、本発明の一実施例にお
いて、チップセレクト生成回路１、ＤＲＡＭ２、リード
エラー検出／訂正回路４、交替用ＤＲＡＭ３、リードエ
ラー検出／訂正回路４によって制御可能なドライバ６、
７、セレクタ５からなる。８はデータベースである。
いて、チップセレクト生成回路１、ＤＲＡＭ２、リード
エラー検出／訂正回路４、交替用ＤＲＡＭ３、リードエ
ラー検出／訂正回路４によって制御可能なドライバ６、
７、セレクタ５からなる。８はデータベースである。
【００１７】リードエラー検出／訂正回路４は、エラー
の有無を監視し、エラーがあると、そのメモリ素子のド
ライバをディセーブルにする（チップセレクト信号を伝
達しない）とともに、セレクタ５を切り替え、交替用Ｄ
ＲＡＭ３のドライバをイネーブルにする。
の有無を監視し、エラーがあると、そのメモリ素子のド
ライバをディセーブルにする（チップセレクト信号を伝
達しない）とともに、セレクタ５を切り替え、交替用Ｄ
ＲＡＭ３のドライバをイネーブルにする。
【００１８】次に本発明の動作について図１を参照して
説明する。
説明する。
【００１９】リードエラー検出／訂正回路４は、エラー
を監視し、エラーがあると訂正したデータを作成する。
を監視し、エラーがあると訂正したデータを作成する。
【００２０】次に、例えばＤＲＡＭ２ｂにリードエラー
検出した際、リードエラー検出／訂正回路４は、ドライ
バ６ｂをディセーブルにし、同時に、セレクタ５を切り
替え、ＤＲＡＭ２ｂに対するチップセレクトで交替用Ｄ
ＲＡＭ３が選択されるようにする。また同時に、ドライ
バ７をイネーブルにすることにより、ＤＲＡＭ２ｂのか
わりに、交替用ＤＲＡＭ３にデータの入出力が可能とな
る。
検出した際、リードエラー検出／訂正回路４は、ドライ
バ６ｂをディセーブルにし、同時に、セレクタ５を切り
替え、ＤＲＡＭ２ｂに対するチップセレクトで交替用Ｄ
ＲＡＭ３が選択されるようにする。また同時に、ドライ
バ７をイネーブルにすることにより、ＤＲＡＭ２ｂのか
わりに、交替用ＤＲＡＭ３にデータの入出力が可能とな
る。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
下記記載の効果を奏する。
【００２２】本発明の第１の効果は、メモリ素子の故障
に対する装置の信頼性を向上する、ということである。
に対する装置の信頼性を向上する、ということである。
【００２３】その理由は、本発明においては、エラー発
生時に故障した素子を切り離し、代替素子へ切り替える
ことが可能であるからである。
生時に故障した素子を切り離し、代替素子へ切り替える
ことが可能であるからである。
【００２４】本発明の第２の効果は、冗長なＥＣＣの付
加を削減することにより、実質的なメモリの使用効率を
高めることができる、ということである。
加を削減することにより、実質的なメモリの使用効率を
高めることができる、ということである。
【００２５】その理由は、本発明においては、メモリ素
子の故障を、代替素子への切り替えにより救うため、多
ビットエラーの訂正をするＥＣＣの付加を１ビットエラ
ーの訂正程度に抑えることが可能であるためである。
子の故障を、代替素子への切り替えにより救うため、多
ビットエラーの訂正をするＥＣＣの付加を１ビットエラ
ーの訂正程度に抑えることが可能であるためである。
【図１】本発明の一実施例の構成を示す図である。
１ チップセレクト生成回路 ２ ＤＲＡＭ ３ 交替用ＤＲＡＭ ４ リードエラー検出／訂正回路 ５ セレクタ ６ ドライバ ７ ドライバ ８ データバス
Claims (3)
- 【請求項１】記憶素子のリードエラーを検出した際に、
交代用の素子に切り替える手段を備えたことを特徴とす
る電子ディスク装置。 - 【請求項２】記憶素子のエラーを検出した時、チップセ
レクト回路からの前記エラーが検出された記憶素子に対
するチップセレクト信号を伝達せず、前記記憶素子に代
わり、前記チップセレクト信号を用いて交替用記憶素子
を選択して、前記記憶素子に代わりデータの入出力を行
うように切替制御する手段を備えたことを特徴とする電
子ディスク装置。 - 【請求項３】リードエラー検出／訂正回路、交替用記憶
素子、前記リードエラー検出／訂正回路によって制御可
能なドライバ、及びセレクタを備え、 前記リードエラー検出／訂正回路が、記憶素子のエラー
を検出した際、前記記憶素子に対応する前記ドライバを
ディセーブルとし前記セレクタを切り替え制御して、前
記交替用記憶素子を選択し、エラーした記憶素子へのア
クセスを前記交替用記憶素子へ切り替えるように制御す
ることを特徴とする電子ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9209690A JPH1139223A (ja) | 1997-07-18 | 1997-07-18 | 電子ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9209690A JPH1139223A (ja) | 1997-07-18 | 1997-07-18 | 電子ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1139223A true JPH1139223A (ja) | 1999-02-12 |
Family
ID=16577024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9209690A Pending JPH1139223A (ja) | 1997-07-18 | 1997-07-18 | 電子ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1139223A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009009200A (ja) * | 2007-06-26 | 2009-01-15 | Hitachi Ltd | ストレージシステム及びストレージシステムの制御方法 |
-
1997
- 1997-07-18 JP JP9209690A patent/JPH1139223A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009009200A (ja) * | 2007-06-26 | 2009-01-15 | Hitachi Ltd | ストレージシステム及びストレージシステムの制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5406565A (en) | Memory array of integrated circuits capable of replacing faulty cells with a spare | |
| US20040168101A1 (en) | Redundant memory system and memory controller used therefor | |
| US8090976B2 (en) | Error correction for digital systems | |
| US7984357B2 (en) | Implementing minimized latency and maximized reliability when data traverses multiple buses | |
| US7206962B2 (en) | High reliability memory subsystem using data error correcting code symbol sliced command repowering | |
| JPH09146849A (ja) | 情報処理システム及びそのメモリ再構成方法 | |
| JP2002007225A (ja) | アドレスパリティエラー処理方法並びに情報処理装置および記憶装置 | |
| US7246257B2 (en) | Computer system and memory control method thereof | |
| US20020010891A1 (en) | Redundant memory access system | |
| JPH1139223A (ja) | 電子ディスク装置 | |
| JPH10312340A (ja) | 半導体記憶装置におけるエラー検出，訂正方式 | |
| US6934203B2 (en) | Semiconductor memory device for improving redundancy efficiency | |
| JP2509343B2 (ja) | 半導体メモリ装置 | |
| JP2000222294A (ja) | 計算機システム及びバス障害回復方法 | |
| JP2002007223A (ja) | メモリチップ縮退制御装置 | |
| JPH06324950A (ja) | メモリ制御回路 | |
| JPH0562456A (ja) | メモリカード交換システム | |
| JPH1064299A (ja) | ランダムアクセスメモリの試験の方法 | |
| JP2002269995A (ja) | 半導体記憶装置 | |
| JPH10207786A (ja) | メモリシステム | |
| JPH1165942A (ja) | 制御記憶装置障害回復方式 | |
| JPH01204165A (ja) | メモリ縮退制御方式 | |
| JPH01106247A (ja) | メモリカード | |
| JPS615360A (ja) | メモリ制御回路 | |
| JPS63282546A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991005 |