JPH0562456A - メモリカード交換システム - Google Patents

Abstract

(57)【要約】 【構成】 訂正不能エラー検出時、訂正不能エラーを有
するデータを格納するメモリカード８に代替する予備の
メモリカード９と、メモリカード８に上位装置からアク
セスがあった時予備のメモリカードにアクセスを切換え
るためのカード選択回路４と、メモリカード８のカード
アドレスを電源制御部１０に報告するカードアドレスシ
フトレジスタ５と、この報告を受信するとカードアドレ
スで、指定されたメモリカード電源１１のみオフ命令を
出力する電源制御部１０とを有すしている。 【効果】 誤り訂正機能を有する記憶装置において、訂
正不能エラーが検出されても、記憶容量の減少やシステ
ムダウン等が避けられ、故障が検出されたカード交換
も、システム運用中に可能になる。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は情報処理システム等に用いられる
メモリカード交換システムに関するものである。

【０００２】

【従来技術】従来の記憶装置について図３を参照して詳
細に説明する。

【０００３】図３を参照すると、従来の記憶装置は、記
憶素子を搭載する複数のメモリカード８、このメモリカ
ード８の記憶素子に格納されたデータに対し付加するた
めのエラー検出訂正コード（以下ＥＣＣ）を生成するエ
ラー検出訂正コード発生回路１、メモリカード８から読
出されたデータにエラーがないか否かを検出し、訂正可
能なエラーの訂正を行なうＥＣＣ回路７、このＥＣＣ回
路７でのエラー検出に応答してエラーカードアドレスを
上位装置に送出するとともにエラー検出がされないとき
には上位装置からのカードアドレスを出力するカード選
択回路４、このカード選択回路４からのカードアドレス
に対してのみエラー検出訂正コード発生回路１からの書
込データを出力するライトデータ分配回路２、カード選
択回路４からのカードアドレスに対してのみ上位装置か
らのカード内アドレスを出力するアドレス分配回路３、
およびカード選択回路４からのカードアドレスで指定さ
れたメモリカードから読出されたリードデータを出力す
るリードデータセレクタ６とを含む。

【０００４】訂正機能を有し、複数のメモリカードとメ
モリカード制御部を有する記憶装置において、任意のメ
モリカードで訂正不能エラーが発生した場合、他の正常
なメモリカードもコンピュータシステムから切離さなけ
ればならなくなる。すなわち、記憶装置の記憶容量の大
幅減少またはシステムダウンにつながる。

【０００５】また記憶装置がシステムから切離されるま
で従来の記憶装置の電源は切断できないため故障してい
るメモリカードも交換できないという欠点があった。

【０００６】

【発明の目的】本発明の目的は、システム運用中に故障
カードを交換可能としたメモリカード交換システムを提
供することにある。

【０００７】

【発明の構成】本発明によるメモリカード交換システム
は、予備のメモリカードと、複数枚のメモリカードと、
これらメモリカードのうち任意の１枚から与えられたデ
ータを選択するデータ選択手段と、このデータ選択手段
で選択されたデータの誤り訂正不能なエラーを検出する
エラー検出手段と、このエラー検出手段でのエラー検出
に応答して保持していたカードアドレスをエラーカード
アドレスとして出力するカードアドレスシフト手段と、
前記エラー検出手段で訂正不能なエラーが検出されてい
ないとき外部からのカードアドレスを出力しエラー検出
手段で訂正不能なエラーが検出されたとき前記外部から
のカードアドレスおよびカードアドレスシフト手段から
のエラーカードアドレスを比較し、一致したとき予備の
メモリカードからのデータを選択する指示信号を前記デ
ータ選択手段に与えるカード選択手段とを含むことを特
徴とする。

【０００８】

【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。

【０００９】図１を参照すると、本発明の第１の実施例
は複数枚のメモリカード１−ｎ８、制御カード２０およ
び予備のメモリカード９を含む。

【００１０】制御カード２０は、メモリカードｎ８から
読出されたデータを選択するリードデータセレクタ６、
およびこのリードデータセレクタ６で選択されたリード
データが訂正可能なデータであればデータの誤りを訂正
し、上位装置（図示せず）に送出するとともに、訂正不
能なデータであればその旨を報告するエラー検出訂正
（ＥＣＣ）回路７を有している。

【００１１】本発明の第１の実施例の特徴の１つは、こ
のＥＣＣ回路７からのエラー報告に応答して格納されて
いるカードアドレスをエラーカードアドレスとして出力
するカードアドレスシフトレジスタ５、およびＥＣＣ回
路７で訂正不能エラーが検出されないときには上位装置
（図示せず）からのカードアドレスを出力し、ＥＣＣ回
路７で訂正不能なエラーが検出されたときには上位装置
（図示せず）からのカードアドレスとカードアドレスシ
フトレジスタ５からのエラーカードアドレスとを比較
し、一致がとられ、すなわち、訂正不能エラーが検出さ
れたメモリカードにアクセスがあったとき、予備のメモ
リカード９からのデータを選択するように選択指示信号
をリードデータセレクタ６に与えるカード選択回路４を
備えたことにある。

【００１２】この他、制御カード２０は、メモリカード
８および９への書込みデータに付加するためのエラー検
出訂正コード（ＥＣＣ）を生成するエラー検出訂正コー
ド発生（ＥＣＧ）回路１、カード選択回路４からのカー
ドアドレスに対してのみ前記ＥＣＧ回路１からの書込み
データを出力するライトデータ分配回路２、およびカー
ド選択回路４からのカードアドレスに対してのみ上位装
置（図示せず）からのカード内アドレスを出力するアド
レス分配回路３を含む。

【００１３】次に本発明の第１の実施例の動作を図面を
参照して詳細に説明する。

【００１４】図１を参照すると、従来の誤り訂正機能を
有し複数のメモリカード８で構成される記憶装置におい
て、任意のメモリカードからの読出しデータに訂正不能
エラーがあることをＥＣＣ回路７が検出すると、カード
アドレスシフトレジスタ５にエラーを報告する。

【００１５】カードアドレスレジスタ５は、訂正不能エ
ラーが検出されたメモリカードアドレスをカード選択回
路４に供給する。この供給に応答して、カード選択回路
４では、上位装置から訂正不能エラーデータ格納のメモ
リカード８にアクセスがあった場合、予備のメモリカー
ド９にアクセスを切り換える。すなわち、訂正不能エラ
ーの検出されたメモリカードが記憶装置から切り離さ
れ、予備のメモリカードが代用される。この結果、記憶
装置の記憶容量の減少又はシステムダウン等が避けられ
る。

【００１６】次に本発明の第２の実施例について図面を
参照して詳細に説明する。

【００１７】図２を参照すると、本発明の第２の実施例
は、記憶装置を構成する複数枚のメモリカード１−ｎ
８、制御カード２１、電源制御部１０およびこの電源制
御部１０からの電源オン／オフ信号によりオン／オフさ
れるメモリカード用電源１１を含む。

【００１８】制御カード２１はメモリカードｎ８から読
出されたデータを選択するリードデータセレクタ６、お
よびこのリードデータセレクタ６で選択されたリードデ
ータが訂正可能なデータであればデータの誤りを訂正し
上位装置（図示せず）に送出するとともに、訂正不能な
データであればその旨を報告するエラー検出訂正（ＥＣ
Ｃ）回路７を有する。

【００１９】本発明の第２の実施例の特徴の１つは、こ
のＥＣＣ回路７からのエラー報告に応答して格納されて
いるカードアドレスをエラーカードアドレスとして内部
の回路と外部に供給するカードアドレスシフトレジスタ
５、およびＥＣＣ回路７で訂正不能エラーが検出されな
いときには上位装置（図示せず）からのカードアドレス
を出力し、ＥＣＣ回路７で訂正不能なエラーが検出され
たときには、上位装置（図示せず）からのカードアドレ
スとカードアドレスレジスタ５からのエラーカードアド
レスとを比較し一致がとられ、すなわち、訂正不能エラ
ーが検出されたメモリカードにアクセスがあったとき、
予備のメモリカード９からのデータを選択するように選
択指示信号をリードデータセレクタ６に与えるカード選
択回路４を備えたことにある。

【００２０】この他、制御カード２１はメモリカード８
および９への書込みデータに付加するためのエラー検出
訂正コード（ＥＣＣ）を生成するＥＣＧ回路１、カード
選択回路４からのカードアドレスに対してのみ前記ＥＣ
Ｇ回路１からの書込みデータを出力するライトデータ分
配回路２、およびカード選択回路４からのカードアドレ
スに対してのみ上位装置（図示せず）からのカード内ア
ドレスを出力するアドレス分配回路３を含む。

【００２１】本発明の第２の実施例の他の特徴の１つ
は、制御カード２１のカードアドレスシフトレジスタ５
からのエラーカードアドレスを受けそれぞれメモリカー
ド用電源オン／オフ信号を送出する電源制御部１０、お
よびこの電源制御部１０からのメモリカード用電源オン
／オフ信号の指示に応答して対応するメモリカード８お
よび９に電気を供給するメモリカード用電源１１を含
む。

【００２２】次に本発明の第２の実施例の動作について
図面を参照して詳細に説明する。

【００２３】図２を参照すると、本発明の第２の実施例
では、記憶装置である複数のメモリカード８のうち任意
のメモリカードからの読出しデータに訂正不能なエラー
があることをＥＣＣ回路７が検出すると、上述の第一の
実施例と同様の動作で検出されたエラーを含むデータの
供給元であるメモリカードが記憶装置から切離されるこ
とになる。

【００２４】一方、ＥＣＣ回路７からのエラー報告を受
けたカードアドレスシフトレジスタ５は、電源制御部１
０にエラーカードアドレスを供給する。このエラーカー
ドアドレスに応答して、電源制御部１０は、エラーカー
ドアドレスで指定されたメモリカード用電源１１をオフ
にする。従って、訂正不能エラーが検出されたデータの
供給元であるメモリカード８の電源はオフにされ、記憶
装置がシステム運用中にメモリカードの交換が行なわれ
る。

【００２５】

【発明の効果】本発明の特徴の１つは、従来の誤り訂正
機能を有する記憶装置において、訂正不能エラーが検出
された時に、訂正不能エラーを含むデータの供給元であ
るメモリカードに代替する予備のメモリカードと、該供
給元であるメモリカードに上位装置からアクセスがあっ
た時、そのアクセス先を予備のメモリカードに切替える
ためのカード選択回路と、メモリカードに電源を供給す
るメモリカード用電源と、このメモリカード用電源を制
御する電源制御部とを含む。

【００２６】本発明は、任意のメモリカードからのデー
タに訂正不能エラーが発生した場合、記憶容量の減少を
避けられ、また訂正不能エラーを起したメモリカードの
交換は、記憶装置の電源をオフにせず、交換必要なメモ
リカードの電源のみをオフにすることにより、記憶装置
のシステム接続状態で、メモリカードの交換ができると
いう効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す図である。

【図２】本発明の第２の実施例を示す図である。

【図３】従来の記憶装置を示す図である。

【符号の説明】

１ エラー検出訂正コード発生（ＥＣＧ）回路 ２ ライトデータ分配回路 ３ アドレス分配回路 ４ カード選択回路 ５ カードアドレスシフトレジスタ ６ リードデータセレクタ ７ エラー検出訂正（ＥＣＣ）回路 ８ メモリカード ９ 予備のメモリカード １０ 電源制御部 １１ メモリカード用電源

Claims (1)

【特許請求の範囲】
1. 【請求項１】 予備のメモリカードと、複数枚のメモリ
   カードと、これらメモリカードのうち任意の１枚から与
   えられたデータを選択するデータ選択手段と、このデー
   タ選択手段で選択されたデータの誤り訂正不能なエラー
   を検出するエラー検出手段と、このエラー検出手段での
   エラー検出に応答して保持していたカードアドレスをエ
   ラーカードアドレスとして出力するカードアドレスシフ
   ト手段と、前記エラー検出手段で訂正不能なエラーが検
   出されていないとき外部からのカードアドレスを出力し
   エラー検出手段で訂正不能なエラーが検出されたとき前
   記外部からのカードアドレスおよびカードアドレスシフ
   ト手段からのエラーカードアドレスを比較し、一致した
   とき予備のメモリカードからのデータを選択する指示信
   号を前記データ選択手段に与えるカード選択手段とを含
   むことを特徴とするメモリカード交換システム。