JPH05274227A - 電子ディスク装置 - Google Patents
電子ディスク装置Info
- Publication number
- JPH05274227A JPH05274227A JP4065598A JP6559892A JPH05274227A JP H05274227 A JPH05274227 A JP H05274227A JP 4065598 A JP4065598 A JP 4065598A JP 6559892 A JP6559892 A JP 6559892A JP H05274227 A JPH05274227 A JP H05274227A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- memory
- pkg
- ecc
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【構成】 データ／ＥＣＣの格納を行うメモリ回路２
と，メモリ回路に格納するＥＣＣの生成とＥＣＣエラー
の検出及び修正を行うＥＣＣ生成修正回路３と，上位装
置とのインタフェースを制御するインタフェース制御回
路４と，メモリ回路とのＲＥＡＤ／ＷＲＩＴＥを行うプ
ロセッサ回路５と，インタフェース制御回路又はプロセ
ッサ回路からの指示によりメモリ回路とのデータ転送を
制御する転送制御回路６と，転送性御回路からの指示に
よりメモリ回路内のどのメモリＰＫＧにアクセスを行う
かを選択するＰＫＧ選択回路７とを有している。メモリ
回路２は通常時のデータを格納するメインメモリＰＫＧ
２１と代替用のサブメモリＰＫＧ２２を有している。 【効果】 固定的なコレクタブルエラーの発生したメモ
リＰＫＧのデータを代替メモリＰＫＧにコピーすること
により、上位装置からのアクセスを中断する事なく固定
的なコレクタブルエラーのメモリＰＫＧを保守できる。
と，メモリ回路に格納するＥＣＣの生成とＥＣＣエラー
の検出及び修正を行うＥＣＣ生成修正回路３と，上位装
置とのインタフェースを制御するインタフェース制御回
路４と，メモリ回路とのＲＥＡＤ／ＷＲＩＴＥを行うプ
ロセッサ回路５と，インタフェース制御回路又はプロセ
ッサ回路からの指示によりメモリ回路とのデータ転送を
制御する転送制御回路６と，転送性御回路からの指示に
よりメモリ回路内のどのメモリＰＫＧにアクセスを行う
かを選択するＰＫＧ選択回路７とを有している。メモリ
回路２は通常時のデータを格納するメインメモリＰＫＧ
２１と代替用のサブメモリＰＫＧ２２を有している。 【効果】 固定的なコレクタブルエラーの発生したメモ
リＰＫＧのデータを代替メモリＰＫＧにコピーすること
により、上位装置からのアクセスを中断する事なく固定
的なコレクタブルエラーのメモリＰＫＧを保守できる。
Description
【０００１】
【産業上の利用分野】本発明は電子ディスク装置に関
し、特にオンライン保守を実現する電子ディスク装置に
関する。
し、特にオンライン保守を実現する電子ディスク装置に
関する。
【０００２】
【従来の技術】従来、この種の電子ディスク装置におい
ては、メモリ回路はすべてマスタメモリＰＫＧとして構
成されており、代替用のメモリＰＫＧを有していなかっ
た。
ては、メモリ回路はすべてマスタメモリＰＫＧとして構
成されており、代替用のメモリＰＫＧを有していなかっ
た。
【０００３】
【発明が解決しようとする課題】上述した従来の電子デ
ィスク装置は代替用のメモリＰＫＧを有していないの
で、固定的なコレクタブルエラーのＰＫＧの保守時には
運用を止め、全メモリデータを退避してから保守を行わ
なければならないという欠点があった。
ィスク装置は代替用のメモリＰＫＧを有していないの
で、固定的なコレクタブルエラーのＰＫＧの保守時には
運用を止め、全メモリデータを退避してから保守を行わ
なければならないという欠点があった。
【０００４】
【課題を解決するための手段】本発明の電子ディスク装
置は、データを格納するメインメモリＰＫＧとその代替
をするサブメモリＰＫＧを含むメモリ回路と、前記メモ
リ回路に格納するＥＣＣの生成とＥＣＣエラーの検出及
び修正を行うＥＣＣ生成修正回路と、上位装置とのイン
タフェースを制御するインタフェース制御回路と、前記
メモリ回路とのＲＥＡＤ／ＷＲＩＴＥを行うプロセッサ
回路と、前記インタフェース制御回路又はプロセッサ回
路からの指示により前記メモリ回路とのデータ転送を制
御する転送制御回路と、前記転送制御回路からの指示に
より前記メモリ回路内のどのメモリＰＫＧにアクセスを
行うかを選択するＰＫＧ選択回路とを有する。
置は、データを格納するメインメモリＰＫＧとその代替
をするサブメモリＰＫＧを含むメモリ回路と、前記メモ
リ回路に格納するＥＣＣの生成とＥＣＣエラーの検出及
び修正を行うＥＣＣ生成修正回路と、上位装置とのイン
タフェースを制御するインタフェース制御回路と、前記
メモリ回路とのＲＥＡＤ／ＷＲＩＴＥを行うプロセッサ
回路と、前記インタフェース制御回路又はプロセッサ回
路からの指示により前記メモリ回路とのデータ転送を制
御する転送制御回路と、前記転送制御回路からの指示に
より前記メモリ回路内のどのメモリＰＫＧにアクセスを
行うかを選択するＰＫＧ選択回路とを有する。
【０００５】
【実施例】次に、本発明について図を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示す説明図であ
る。同図において電子ディスク装置は、データ／ＥＣＣ
の格納を行うメモリ回路２と，メモリ回路に格納するＥ
ＣＣの生成とＥＣＣエラーの検出及び修正を行うＥＣＣ
生成修正回路３と，上位装置とのインタフェースを制御
するインタフェース制御回路４と，メモリ回路とのＲＥ
ＡＤ／ＷＲＩＴＥを行うプロセッサ回路５と，インタフ
ェース制御回路又はプロセッサ回路からの指示によりメ
モリ回路とのデータ転送を制御する転送制御回路６と，
転送制御回路からの指示によりメモリ回路内のどのメモ
リＰＫＧにアクセスを行うかを選択するＰＫＧ選択回路
７とを有している。メモリ回路２は通常時のデータを格
納するメインメモリＰＫＧ２１と代替用のサブメモリＰ
ＫＧ２２を有している。
る。同図において電子ディスク装置は、データ／ＥＣＣ
の格納を行うメモリ回路２と，メモリ回路に格納するＥ
ＣＣの生成とＥＣＣエラーの検出及び修正を行うＥＣＣ
生成修正回路３と，上位装置とのインタフェースを制御
するインタフェース制御回路４と，メモリ回路とのＲＥ
ＡＤ／ＷＲＩＴＥを行うプロセッサ回路５と，インタフ
ェース制御回路又はプロセッサ回路からの指示によりメ
モリ回路とのデータ転送を制御する転送制御回路６と，
転送制御回路からの指示によりメモリ回路内のどのメモ
リＰＫＧにアクセスを行うかを選択するＰＫＧ選択回路
７とを有している。メモリ回路２は通常時のデータを格
納するメインメモリＰＫＧ２１と代替用のサブメモリＰ
ＫＧ２２を有している。
【０００７】転送制御回路６は、ＲＥＡＤ時にＥＣＣ生
成修正回路３によりコレクタブルエラーを検出した場
合、ＥＣＣ生成修正回路３により修正されたデータをメ
モリ回路２にＲＥＷＲＩＴＥし、再度ＲＥＡＤすること
によりコレクタブルエラーを訂正する。また再度ＲＥＡ
Ｄした時再びコレクタブルエラーを検出した場合、固定
的なコレクタブルエラーとして報告する。
成修正回路３によりコレクタブルエラーを検出した場
合、ＥＣＣ生成修正回路３により修正されたデータをメ
モリ回路２にＲＥＷＲＩＴＥし、再度ＲＥＡＤすること
によりコレクタブルエラーを訂正する。また再度ＲＥＡ
Ｄした時再びコレクタブルエラーを検出した場合、固定
的なコレクタブルエラーとして報告する。
【０００８】マイクロプロセッサ回路５は、上位装置か
らのアクセスの合間にメモリ回路２内のメインメモリＰ
ＫＧ２１の全アドレスに対してＲＥＡＤ行い、固定的な
コレクタブルエラーを検出すると固定的なコレクタブル
エラーのメインメモリＰＫＧ２１の全データをサブメモ
リＰＫＧ２２にコピーし、ＰＫＧ選択回路７によりコレ
クタブルエラーのメインメモリＰＫＧ２１へのアクセス
がサブメモリＰＫＧ２２と行われるようにする。
らのアクセスの合間にメモリ回路２内のメインメモリＰ
ＫＧ２１の全アドレスに対してＲＥＡＤ行い、固定的な
コレクタブルエラーを検出すると固定的なコレクタブル
エラーのメインメモリＰＫＧ２１の全データをサブメモ
リＰＫＧ２２にコピーし、ＰＫＧ選択回路７によりコレ
クタブルエラーのメインメモリＰＫＧ２１へのアクセス
がサブメモリＰＫＧ２２と行われるようにする。
【０００９】また、固定的なコレクタブルエラーのメイ
ンメモリＰＫＧ２１を保守後はサブメモリＰＫＧ２２か
ら保守後のメインメモリＰＫＧ２１にデータをコピー
し、ＰＫＧ選択回路をサブメモリＰＫＧ２２から保守後
のメインメモリＰＫＧ２１に戻す。このようにして上位
装置とのアクセスを中断する事なく固定的なコレクタブ
ルエラーの発生をするメインメモリＰＫＧ２１の交換を
行う。
ンメモリＰＫＧ２１を保守後はサブメモリＰＫＧ２２か
ら保守後のメインメモリＰＫＧ２１にデータをコピー
し、ＰＫＧ選択回路をサブメモリＰＫＧ２２から保守後
のメインメモリＰＫＧ２１に戻す。このようにして上位
装置とのアクセスを中断する事なく固定的なコレクタブ
ルエラーの発生をするメインメモリＰＫＧ２１の交換を
行う。
【００１０】
【発明の効果】以上説明したように本発明は、固定的な
コレクタブルエラーの発生したメモリＰＫＧのデータを
代替メモリＰＫＧにコピーすることにより、上位装置か
らのアクセスを中断する事なく固定的なコレクタブルエ
ラーのメモリＰＫＧを保守できるという効果がある。
コレクタブルエラーの発生したメモリＰＫＧのデータを
代替メモリＰＫＧにコピーすることにより、上位装置か
らのアクセスを中断する事なく固定的なコレクタブルエ
ラーのメモリＰＫＧを保守できるという効果がある。
【図１】本発明の一実施例の電子ディスク装置を示す説
明図である。
明図である。
１ 電子ディスク装置 ２ メモリ回路 ３ ＥＣＣ生成修正回路 ４ インタフェース制御回路 ５ プロセッサ回路 ６ 転送制御回路 ７ ＰＫＧ選択回路 ２１ メインメモリＰＫＧ ２２ サブメモリＰＫＧ
Claims (1)
- 【請求項１】 データを格納するメインメモリＰＫＧと
その代替をするサブメモリＰＫＧを含むメモリ回路と、
前記メモリ回路に格納するＥＣＣの生成とＥＣＣエラー
の検出及び修正を行うＥＣＣ生成修正回路と、上位装置
とのインタフェースを制御するインタフェース制御回路
と、前記メモリ回路とのＲＥＡＤ／ＷＲＩＴＥを行うプ
ロセッサ回路と、前記インタフェース制御回路又はプロ
セッサ回路からの指示により前記メモリ回路とのデータ
転送を制御する転送制御回路と、前記転送制御回路から
の指示により前記メモリ回路内のどのメモリＰＫＧにア
クセスを行うかを選択するＰＫＧ選択回路とを有するこ
とを特徴とする電子ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4065598A JPH05274227A (ja) | 1992-03-24 | 1992-03-24 | 電子ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4065598A JPH05274227A (ja) | 1992-03-24 | 1992-03-24 | 電子ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05274227A true JPH05274227A (ja) | 1993-10-22 |
Family
ID=13291620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4065598A Withdrawn JPH05274227A (ja) | 1992-03-24 | 1992-03-24 | 電子ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05274227A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014038461A (ja) * | 2012-08-15 | 2014-02-27 | Fujitsu Ltd | メモリ制御装置、情報処理装置およびメモリ制御装置の制御方法 |
| JP2014194795A (ja) * | 2005-09-02 | 2014-10-09 | Metallum Inc | Ｄｒａｍをスタックする方法及び装置 |
| US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
| US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
-
1992
- 1992-03-24 JP JP4065598A patent/JPH05274227A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
| US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
| JP2014194795A (ja) * | 2005-09-02 | 2014-10-09 | Metallum Inc | Ｄｒａｍをスタックする方法及び装置 |
| JP2014038461A (ja) * | 2012-08-15 | 2014-02-27 | Fujitsu Ltd | メモリ制御装置、情報処理装置およびメモリ制御装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5010271B2 (ja) | エラー訂正コード生成方法、およびメモリ制御装置 | |
| JPS598852B2 (ja) | エラ−処理方式 | |
| JP3922844B2 (ja) | キャッシュｔａｇ制御方法及びこの制御方法を用いた情報処理装置 | |
| US7890838B2 (en) | Storage apparatus having nonvolatile storage module | |
| JPH05274227A (ja) | 電子ディスク装置 | |
| US20080294961A1 (en) | Method and apparatus for reading data | |
| US20120210067A1 (en) | Mirroring device and mirroring recovery method | |
| JPH0535413A (ja) | アレイ型デイスク駆動機構システムのデータ修正／復元方法 | |
| JPH02166544A (ja) | メモリアドレス変換方式 | |
| JPH0314054A (ja) | 電子ディスク装置 | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JPH04256121A (ja) | ディスク装置 | |
| JPH0612274A (ja) | データ記憶読み出し方式 | |
| JPH0562456A (ja) | メモリカード交換システム | |
| JPH06250936A (ja) | コンピュータシステム | |
| JPS6121695Y2 (ja) | ||
| JPH0756816A (ja) | メモリの制御装置 | |
| JPH04332046A (ja) | 情報処理装置 | |
| JPH04273348A (ja) | キャッシュ・メモリ | |
| JPH0434632A (ja) | メモリシステム | |
| JPH0744379A (ja) | マイクロプログラム制御装置 | |
| JPH04237351A (ja) | メモリ再書込み方式 | |
| JPH05134938A (ja) | メモリ制御装置 | |
| JPH0312756A (ja) | 電子ディスク装置 | |
| JPH0327432A (ja) | 電子ディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |