JPH1139111A - プリンタのインタフェース制御方法 - Google Patents
プリンタのインタフェース制御方法Info
- Publication number
- JPH1139111A JPH1139111A JP19413397A JP19413397A JPH1139111A JP H1139111 A JPH1139111 A JP H1139111A JP 19413397 A JP19413397 A JP 19413397A JP 19413397 A JP19413397 A JP 19413397A JP H1139111 A JPH1139111 A JP H1139111A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- reception data
- interface
- data
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】
【課題】メインメモリ上の送受信データエリアとインタ
フェース部間の送受信データ転送処理に伴うCPU処理
をなくすことが可能なプリンタのインタフェース制御方
法を提供する。 【解決手段】CPU(1)に属するメインメモリ(2)に設け
られ、CPUがインタフェースの送受信データを司るた
めの送受信データエリア(3)と、インタフェース制御を
司るインタフェース部(4)に設けられ、インタフェース
との送受信データを一時的に保存する送受信データバッ
ファ(5)とを有するとともに、送受信データエリアおよ
び送受信データバッファ間の送受信データ転送処理を全
てインタフェース部で実行する。
フェース部間の送受信データ転送処理に伴うCPU処理
をなくすことが可能なプリンタのインタフェース制御方
法を提供する。 【解決手段】CPU(1)に属するメインメモリ(2)に設け
られ、CPUがインタフェースの送受信データを司るた
めの送受信データエリア(3)と、インタフェース制御を
司るインタフェース部(4)に設けられ、インタフェース
との送受信データを一時的に保存する送受信データバッ
ファ(5)とを有するとともに、送受信データエリアおよ
び送受信データバッファ間の送受信データ転送処理を全
てインタフェース部で実行する。
Description
【0001】
【発明の属する技術分野】本発明はプリンタのインタフ
ェース制御方法に関する。
ェース制御方法に関する。
【0002】
【従来の技術】プリンタの印刷データ処理において、C
PUがインタフェースからの受信データを解析する為ま
たはインタフェースへ送信すべき送信データを準備する
為にはCPUが司るメインメモリ上に、あるエリア(以
下、当該エリアを「送受信データエリア」と称する)が
必要である。そして、インタフェース制御においてはデ
ータの受信に伴うインタフェース部から送受信データエ
リアへの受信データの転送処理およびデータの送信に伴
う送受信データエリアからインタフェース部への送信デ
ータの転送処理が必要である。
PUがインタフェースからの受信データを解析する為ま
たはインタフェースへ送信すべき送信データを準備する
為にはCPUが司るメインメモリ上に、あるエリア(以
下、当該エリアを「送受信データエリア」と称する)が
必要である。そして、インタフェース制御においてはデ
ータの受信に伴うインタフェース部から送受信データエ
リアへの受信データの転送処理およびデータの送信に伴
う送受信データエリアからインタフェース部への送信デ
ータの転送処理が必要である。
【0003】これらの送受信データ転送処理に関し、従
来はCPU自身がそれを実行する方法であったり、もし
くはCPU側に設けられたDMA(Direct Memory Acce
ss)コントローラを用いて実行する方法が採られてい
た。
来はCPU自身がそれを実行する方法であったり、もし
くはCPU側に設けられたDMA(Direct Memory Acce
ss)コントローラを用いて実行する方法が採られてい
た。
【0004】
【発明が解決しようとする課題】上記構成において、C
PUが送受信データ転送処理を実行する方法の場合は、
CPUが本来の印刷データ生成等の処理を行う割合が減
る。即ち、CPUに負担がかかっていることになる。高
速・高機能なプリンタにおいては印刷データ生成等にあ
たり複雑な処理が求められるのにもかかわらず、大量の
データの送受信処理にCPUが関与しなければならない
ため、データ転送の処理はCPUにとってかなりの負担
であった。
PUが送受信データ転送処理を実行する方法の場合は、
CPUが本来の印刷データ生成等の処理を行う割合が減
る。即ち、CPUに負担がかかっていることになる。高
速・高機能なプリンタにおいては印刷データ生成等にあ
たり複雑な処理が求められるのにもかかわらず、大量の
データの送受信処理にCPUが関与しなければならない
ため、データ転送の処理はCPUにとってかなりの負担
であった。
【0005】また、DMAコントローラを用いた方法
は、CPUの負担を軽減する目的で実施されている方法
であり、データ転送処理をCPUに代わりDMAコント
ローラが実行するのでCPUの負担はかなり軽減する。
しかし、この方法においてもDMAコントローラの起動
/終了時に伴うDMAコントローラに対する指示および
DMAコントローラからのステータス読み出し等におい
てはCPUが関与しなければならない。これらDMAコ
ントローラに対する指示/ステータス読み出し等の処理
はスピードの遅いI/Oアクセスを数度にわたって実行
することにより行なわれるのが通常であり、高速・高機
能なプリンタにおいては大量のデータ送受信に伴いDM
Aコントローラに対するCPUのI/Oアクセスが頻繁
となり、これが少なからずCPUの負担になっているこ
とは事実であった。
は、CPUの負担を軽減する目的で実施されている方法
であり、データ転送処理をCPUに代わりDMAコント
ローラが実行するのでCPUの負担はかなり軽減する。
しかし、この方法においてもDMAコントローラの起動
/終了時に伴うDMAコントローラに対する指示および
DMAコントローラからのステータス読み出し等におい
てはCPUが関与しなければならない。これらDMAコ
ントローラに対する指示/ステータス読み出し等の処理
はスピードの遅いI/Oアクセスを数度にわたって実行
することにより行なわれるのが通常であり、高速・高機
能なプリンタにおいては大量のデータ送受信に伴いDM
Aコントローラに対するCPUのI/Oアクセスが頻繁
となり、これが少なからずCPUの負担になっているこ
とは事実であった。
【0006】従って、本発明の目的は、メインメモリ上
の送受信データエリアとインタフェース部間の送受信デ
ータ転送処理に伴うCPU処理をなくすことが可能なプ
リンタのインタフェース制御方法を提供することにあ
る。
の送受信データエリアとインタフェース部間の送受信デ
ータ転送処理に伴うCPU処理をなくすことが可能なプ
リンタのインタフェース制御方法を提供することにあ
る。
【0007】
【課題を解決するための手段】上記目的は、CPUに属
するメインメモリに設けられ、前記CPUがインタフェ
ースの送受信データを司るための送受信データエリア
と、インタフェース制御を司るインタフェース部に設け
られ、インタフェースとの送受信データを一時的に保存
する送受信データバッファとを有するとともに、前記送
受信データエリアおよび前記送受信データバッファ間の
送受信データ転送処理を全て前記インタフェース部で実
行することにより達成される。
するメインメモリに設けられ、前記CPUがインタフェ
ースの送受信データを司るための送受信データエリア
と、インタフェース制御を司るインタフェース部に設け
られ、インタフェースとの送受信データを一時的に保存
する送受信データバッファとを有するとともに、前記送
受信データエリアおよび前記送受信データバッファ間の
送受信データ転送処理を全て前記インタフェース部で実
行することにより達成される。
【0008】
【発明の実施の形態】以下、図面を用いて本発明の一実
施例を説明する。図1において、1はCPU、2はメイ
ンメモリ、3はメインメモリ2上の送受信データエリ
ア、4はインタフェース部、5はインタフェース部4上
の送受信データバッファである。
施例を説明する。図1において、1はCPU、2はメイ
ンメモリ、3はメインメモリ2上の送受信データエリ
ア、4はインタフェース部、5はインタフェース部4上
の送受信データバッファである。
【0009】メインメモリ2上の送受信データエリア3
は図2に示す様に送信データエリア6と受信データエリ
ア7とに分かれており、それぞれのエリアの先頭アドレ
ス値はインタフェース部初期化処理の際、予めインタフ
ェース部に渡されている。さらに、送信データエリア6
はステータス領域8とデータ領域9に、同様に受信デー
タ領域7もそれぞれステータス領域10とデータ領域1
1に分かれている。
は図2に示す様に送信データエリア6と受信データエリ
ア7とに分かれており、それぞれのエリアの先頭アドレ
ス値はインタフェース部初期化処理の際、予めインタフ
ェース部に渡されている。さらに、送信データエリア6
はステータス領域8とデータ領域9に、同様に受信デー
タ領域7もそれぞれステータス領域10とデータ領域1
1に分かれている。
【0010】また、インタフェース部4上の送受信デー
タバッファ5は図3に示す様に送信データバッファ12
と受信データバッファ13とに分かれ、さらに送信デー
タバッファ12はステータス領域14とデータ領域15
に、受信データバッファ13もステータス領域16とデ
ータ領域17とにそれぞれ分かれている。
タバッファ5は図3に示す様に送信データバッファ12
と受信データバッファ13とに分かれ、さらに送信デー
タバッファ12はステータス領域14とデータ領域15
に、受信データバッファ13もステータス領域16とデ
ータ領域17とにそれぞれ分かれている。
【0011】インタフェースへのデータ送信の場合は、
まずCPU1は送受信データエリア3の送信データエリ
ア6内のデータ領域9に送信データを準備し、送信デー
タエリア6内のステータス領域には送信データ数をセッ
トする。その後インタフェース部4に対しインタフェー
スへのデータの送信開始指示を行う。送信開始指示を受
けたインタフェース部4は、先ず予め渡されている送信
データエリア先頭アドレス値に基づき送信データエリア
6のステータス領域8の内容を送信データバッファ12
のステータス領域14に転送する。
まずCPU1は送受信データエリア3の送信データエリ
ア6内のデータ領域9に送信データを準備し、送信デー
タエリア6内のステータス領域には送信データ数をセッ
トする。その後インタフェース部4に対しインタフェー
スへのデータの送信開始指示を行う。送信開始指示を受
けたインタフェース部4は、先ず予め渡されている送信
データエリア先頭アドレス値に基づき送信データエリア
6のステータス領域8の内容を送信データバッファ12
のステータス領域14に転送する。
【0012】次に、インタフェース部4はステータス領
域14の内容を参照しデータ領域9から転送すべきデー
タ数を確認した上で送信データエリア6のデータ領域9
内の送信データを送信データバッファ12のデータ領域
15に転送する。その後、インタフェース部4はインタ
フェースに対し送信処理を開始し、送信データバッファ
12のデータ領域15内の送信データをインタフェース
に送信する。送信処理が完了するとインタフェース部4
はCPU1に対し送信処理終了を報告する。
域14の内容を参照しデータ領域9から転送すべきデー
タ数を確認した上で送信データエリア6のデータ領域9
内の送信データを送信データバッファ12のデータ領域
15に転送する。その後、インタフェース部4はインタ
フェースに対し送信処理を開始し、送信データバッファ
12のデータ領域15内の送信データをインタフェース
に送信する。送信処理が完了するとインタフェース部4
はCPU1に対し送信処理終了を報告する。
【0013】インタフェースからのデータ受信の場合
は、インタフェース部4は受信したデータを受信データ
バッファ13内のデータ領域17に一時的に蓄える。イ
ンタフェース上のデータ受信が完了すると、インタフェ
ース部4は受信データバッファ13内のステータス領域
16に受信したデータ数をセットする。その後、インタ
フェース部4は受信データバッファ13内のステータス
領域16の内容を受信データエリア7のステータス領域
10に、受信データバッファ13内のデータ領域17内
の受信データを受信データエリア7のデータ領域11に
それぞれ転送する。転送が完了したならば、インタフェ
ース部4は受信処理終了をCPU1に通知する。CPU
は該受信処理終了報告を受けると受信データエリア7の
ステータス領域10を参照しインタフェース部4が転送
したデータ数を確認した上で、受信データエリア11内
の受信データを処理する。
は、インタフェース部4は受信したデータを受信データ
バッファ13内のデータ領域17に一時的に蓄える。イ
ンタフェース上のデータ受信が完了すると、インタフェ
ース部4は受信データバッファ13内のステータス領域
16に受信したデータ数をセットする。その後、インタ
フェース部4は受信データバッファ13内のステータス
領域16の内容を受信データエリア7のステータス領域
10に、受信データバッファ13内のデータ領域17内
の受信データを受信データエリア7のデータ領域11に
それぞれ転送する。転送が完了したならば、インタフェ
ース部4は受信処理終了をCPU1に通知する。CPU
は該受信処理終了報告を受けると受信データエリア7の
ステータス領域10を参照しインタフェース部4が転送
したデータ数を確認した上で、受信データエリア11内
の受信データを処理する。
【0014】なお、送信データの転送時もしくはインタ
フェースへのデータ送信処理時に発生したエラーは送信
処理終了報告時に、インタフェースからのデータ受信処
理時もしくは受信データの転送時に発生したエラーは受
信処理終了報告時にそれぞれCPU1に報告される。
フェースへのデータ送信処理時に発生したエラーは送信
処理終了報告時に、インタフェースからのデータ受信処
理時もしくは受信データの転送時に発生したエラーは受
信処理終了報告時にそれぞれCPU1に報告される。
【0015】
【発明の効果】以上のように本発明のプリンタのインタ
フェース制御方法によれば、メインメモリ上の送受信デ
ータエリアとインタフェース部上の送受信データバッフ
ァ間との送受信データ転送をインタフェース部自身が行
うため、データ転送処理に伴うCPU処理がなくなり、
CPUの負担を大幅に軽減することができる。また、こ
れによりCPUは本来の印刷データ生成処理等に専念で
きるため制御装置全体の処理能力を向上させることがで
きる。
フェース制御方法によれば、メインメモリ上の送受信デ
ータエリアとインタフェース部上の送受信データバッフ
ァ間との送受信データ転送をインタフェース部自身が行
うため、データ転送処理に伴うCPU処理がなくなり、
CPUの負担を大幅に軽減することができる。また、こ
れによりCPUは本来の印刷データ生成処理等に専念で
きるため制御装置全体の処理能力を向上させることがで
きる。
【図1】本発明の一実施例を示す概念図。
【図2】送受信データエリアの構成図。
【図3】送受信データバッファの構成図。
1…CPU、2…メインメモリ、3…送受信データエリ
ア、4…インタフェース部、5…送受信データバッフ
ァ。
ア、4…インタフェース部、5…送受信データバッフ
ァ。
Claims (1)
- 【請求項1】CPUに属するメインメモリに設けられ、
前記CPUがインタフェースの送受信データを司るため
の送受信データエリアと、 インタフェース制御を司るインタフェース部に設けら
れ、インタフェースとの送受信データを一時的に保存す
る送受信データバッファとを有するとともに、 前記送受信データエリアおよび前記送受信データバッフ
ァ間の送受信データ転送処理を全て前記インタフェース
部で実行することを特徴とするプリンタのインタフェー
ス制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19413397A JPH1139111A (ja) | 1997-07-18 | 1997-07-18 | プリンタのインタフェース制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19413397A JPH1139111A (ja) | 1997-07-18 | 1997-07-18 | プリンタのインタフェース制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1139111A true JPH1139111A (ja) | 1999-02-12 |
Family
ID=16319466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19413397A Withdrawn JPH1139111A (ja) | 1997-07-18 | 1997-07-18 | プリンタのインタフェース制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1139111A (ja) |
-
1997
- 1997-07-18 JP JP19413397A patent/JPH1139111A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01277928A (ja) | 印刷装置 | |
JPH04346151A (ja) | データ処理装置及びファクシミリ装置 | |
JPH1139111A (ja) | プリンタのインタフェース制御方法 | |
JPS6313551A (ja) | プリンタの受信制御装置 | |
JPS58195278A (ja) | プリンタ制御装置 | |
JP2000181644A (ja) | 画像処理装置、その制御方法、印刷装置および記録媒体 | |
JPH01103466A (ja) | ページ式プリンタ装置の制御方式 | |
JP3091679U (ja) | プリンタ | |
JPH0312768A (ja) | I/oコントローラ | |
JP3119623B2 (ja) | サーマルプリンタ印加制御回路 | |
KR100253399B1 (ko) | 수신오류 패킷 처리장치 | |
JP3064720U (ja) | 印字装置 | |
JP2003341155A (ja) | 印刷装置及び印刷方法 | |
JPH077531A (ja) | 通信手順制御装置 | |
JPH01243110A (ja) | 印字データ処理装置 | |
JPH11110334A (ja) | データ処理回路およびそれを備えた画像形成装置 | |
JPS63318626A (ja) | デュアルプロセッサによるプリンタ制御方式 | |
JPH05327823A (ja) | チャネル転送完了情報制御方式 | |
JP2001156955A (ja) | 画像形成装置およびファックス装置 | |
JPH01122447A (ja) | プリンタ制御方式 | |
JP2002096537A (ja) | プリンタ、プリントシステム及びプリンタの制御方法 | |
JPS61196344A (ja) | 装置インターフエイス制御装置 | |
JPS63266565A (ja) | チヤネルアダプタ制御方式 | |
JPH0736365A (ja) | プログラマブルコントローラのリンク処理方式 | |
JPS6374244A (ja) | 高速デ−タ受信方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040809 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |
|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20041110 |