JPH11355365A - 非接触カードの通信方法及び該通信に用いる集積回路 - Google Patents

非接触カードの通信方法及び該通信に用いる集積回路

Info

Publication number
JPH11355365A
JPH11355365A JP15714498A JP15714498A JPH11355365A JP H11355365 A JPH11355365 A JP H11355365A JP 15714498 A JP15714498 A JP 15714498A JP 15714498 A JP15714498 A JP 15714498A JP H11355365 A JPH11355365 A JP H11355365A
Authority
JP
Japan
Prior art keywords
waveform
circuit
terminal
state
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15714498A
Other languages
English (en)
Other versions
JP3531477B2 (ja
Inventor
Satoshi Tanaka
聡 田中
Tomoaki Ishido
智昭 石藤
Kenji Nagai
謙治 永井
Katsuhiro Furukawa
且洋 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15714498A priority Critical patent/JP3531477B2/ja
Priority to EP99110563A priority patent/EP0967562B1/en
Priority to DE69922587T priority patent/DE69922587T2/de
Priority to US09/325,801 priority patent/US6765959B1/en
Publication of JPH11355365A publication Critical patent/JPH11355365A/ja
Application granted granted Critical
Publication of JP3531477B2 publication Critical patent/JP3531477B2/ja
Priority to US10/860,324 priority patent/US7116709B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Near-Field Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Small-Scale Networks (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】複雑な位相同期ループを用いることなく符号を
再生し、カード上の集積回路の基準クロックを生成し、
且つ５０％のデューティを満足する符号方式とそれを復
調する復調回路を提供することを課題とする。 【解決手段】立ち上がり又は立ち下がりがただ１つ存在
するデューティ５０％の複数の波形Ａ、Ｂを組み合わせ
により１、０を割り当てることで実現される。本発明に
より複雑なＰＬＬ回路を使用することなくクロックとデ
ータを同時に伝送し、容易に復調することが出来る。本
発明を試作したところ２Ｖ動作時において１桁以上の入
力周波数変動を許容する復調器が実現され、本特許の有
効性が確認された。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は非接触集積回路カー
ドの通信方法及びそれを実現する回路に関するもので、
容易にデータとクロックを分離できる符号を用いる通信
方法とそれを実現する回路ならびに該通信方法に用いる
送信機、受信機、および通信システムを提供するもので
ある。
【０００２】
【従来の技術】近年、情報セキュリティ、信頼性、高付
加サービス、自動化の強化の観点より、キャッシュカー
ド、定期券、等の磁気カード、及び物流システムに適用
されているバーコードシステムを集積回路を内蔵したＩ
Ｃカードに置き換える需要が高まっている。これらのカ
ードのなかにはデータの読み取り装置と直接接触するこ
と無く、すなわち無線で、電磁波によってデータのやり
取りと電力の供給を行うものがあり、非接触形カードと
総称されている。
【０００３】非接触カードにはセンサーに密着させて使
用する密着形、２０ｃｍくらい離して使用する近接形、
約５０ｃｍ以上離して使用する遠隔形に分類される。密
着形は主にクレジットカード等に適用され、近接形は定
期券、ＩＤカード等に適用され、遠隔形は物流システム
のＴＡＧ等に応用される。密着形、近接形は主に磁界に
よって情報、電力の供給を受け、遠隔形は電波によって
それらの供給を受ける。これら３種の非接触カードのう
ち、特に遠隔形は受信電力も微弱であり特に低消費電力
動作と高効率電力供給が開発の課題となっている。
【０００４】図２に遠隔形非接触カードシステムの例を
示す。 ＩＣカードはアンテナ、検波用、電源用ダイオ
ード、入力増幅器、クロック生成回路、復調回路、制御
用論理回路、メモリ、返信用ドライバ等より構成され
る。読み取り書き込み装置より、クロックとデータの情
報を含む振幅変調信号がカードに送信される。信号が受
信されると電力蓄積用コンデンサに電荷がためられ、コ
ンデンサの両端電圧を起電力としてカードは動作する。
検波回路にて検波された信号はクロック生成回路、復調
回路によりデータとクロックに分離され、制御論理回路
にて処理が行われる。カードが読み出し書き込み装置に
返信する場合は返信用ドライバにてアンテナのインピー
ダンスを変調することで行う。
【０００５】従来の遠隔形非接触カードシステムにおい
ては例えばアイ、イー、イー、イー、１９８７年度国際
固体回路会議、論文番号、エス、エー、１７．５（D. F
riedman, et.al, A Low-Power CMOS Integrated Circui
t for Field-Powered RadioFrequency Identification
Tags, IEEE, ISSCC97 SA.17.5, 1997）に述べられてい
るようにカードとデータ書き込み、読み取り装置の間で
のデータの交信にはマンチェスター符号が適用されてい
る。第３図にマンチェスター符号による変調波形を示
す。マンチェスター符号ではＨ（高電圧状態）からＬ
（低電圧状態）への遷移を１に割り当て、 Ｌ（低電圧
状態）からＨ（高電圧状態）への遷移を０に割り当て
る。Ｈ，Ｌの時間が等しくない場合、つまりデューティ
が５０％でない場合はデータによりＤＣオフセットが発
生し、受信信号レベルが変動した場合読み取り誤りの大
きな原因となる。マンチェスター符号ではＨとＬの時間
を等しく設定し、５０％デューティの信号を実現し、Ｄ
Ｃオフセットの発生しない、通信に好適な符号を実現し
ている。
【０００６】
【発明が解決しようとする課題】しかし、上記従来例で
あるマンチェスター符号を復調するには、Ｈ、Ｌの状態
の出現順序によって０、１が決定されるためＨ、Ｌ各状
態を検出する必要がある。つまり１つの符号の周期の半
分以下の周期を持つクロック信号が必要となる。また図
３にも示すようにデータにより立ち下がり、立ち上がり
の状態遷移時刻の間隔が変化するためクロック信号の生
成には位相同期ループと発振器が必要となり、クロック
の収束に時間がかかる。位相同期ループの引き込み条件
は発振器の自走発振周波数がリファレンス信号の周波数
の±５０％内であることである。この条件を満足するに
は温度、電源電圧、デバイスのプロセス変動等をキャン
セルする必要があり、複雑なリファレンス回路が必要と
なり消費電流が増加する。また電波状況などの影響で一
時的に通信が途絶えた場合にはクロックの収束に時間が
かかり長い引き込み時間を要するといった問題がある。
【０００７】本発明の課題は複雑な位相同期ループとリ
ファレンス回路を用いることなく符号を再生し、カード
上の集積回路の基準クロックを生成し、且つ５０％のデ
ューティを満足する符号を用いた通信方法とそれを実現
する回路ならびに該通信方法に用いる送信機、受信機、
および通信システムを提供するものである。
【０００８】方式を提供することにある。
【０００９】
【課題を解決するための手段】上記課題は立ち上がり又
は立ち下がりどちらか一方がほぼ中央に出現する、５０
％のデューティを持つ複数の基本波形を、波形の接続部
に波形の中央と同じ状態遷移（立ち上がり、又は立ち下
がり）が発生しないように保つ波形の組み合わせにより
１、０を割り当てることで実現される。以下実施形態に
おいてその詳細を述べる。
【００１０】
【発明の実施の形態】（１）本発明の第１の実施形態を
図１に示す。本実施例では送受信される波形において立
ち上がりの間隔を等間隔にしている。送受信される波形
は、波形Ａと波形Ｂを合成して得られる。波形Ａは、各
立ち上がりタイミング時間より、それぞれ正の時間方向
にＨ状態をＴ／２（Ｔは１周期時間）、負の時間方向に
Ｌ状態をＴ／２だけ伸ばした波形である。波形Ｂは、立
ち上がり時間から正の時間方向に時間ｔ１だけＨ状態を
保持し、残りの中点までの時間ｔ２をＬ状態に保持し、
負の時間方向にｔ１だけＬ状態を保持し、残りの中点ま
での時間ｔ２をＨ状態に保持した波形である。 ここで
ｔ１＋ｔ２＝Ｔ／２とする。波形Ａ，Ｂとも必ず中心に
立ち上がりの状態遷移が存在する。なお、波形Ａ,Ｂ単
独に０、１を割り振ると図４に示すように波形Ｂが連続
した場合、波形の接続部に立ち上がり状態遷移が発生
し、立ち上がりタイミングを一つのデータに対応させる
ことが困難になる。波形Ｂが連続した場合波形の接続部
に立ち上がり状態遷移が発生するのは波形ＢがＨレベル
で始まり、Ｌレベルで終わるためである。
【００１１】本実施例では、波形Ａが連続して２回続い
た場合を０に割り当て、波形Ｂの後にＡが続いた場合１
を割り当てることを考える。この場合０にあたる波形Ａ
の２連続波形はＬレベルで始まりＨレベルで終わり、１
に対応する波形Ｂ，Ａの連続波形はＨレベルで始まりＨ
レベルで終了する。００、０１、１０、１１の４つの取
り得るすべての接続部の組み合わせを図５に示す。０
０、１０の場合は立ち下がり遷移が発生し、０１、１１
の場合はＨレベルが保たれる。このように任意の０、１
列に対応する波形をならべても波形の接続部に立ち上が
り遷移が発生することはない。従って立ち上がり遷移は
常にＡ，Ｂ各波形の中点でのみ発生する。立ち上がり遷
移を検出する回路を用いることで容易にデータと同期し
たクロック信号を発生することができる。
【００１２】波形Ａ、Ｂの組み合わせは図６にまとめる
ようにＡ、Ｂを入れ替えたもの、１を波形Ａの後にＢが
続いた場合に割り当てるなど多くのバリエーションを持
たせることが出来る。立ち上がりの間隔を一定にする組
み合わせは、Ｌレベルで始まりＨレベルで終わる波形パ
タンとＬまたはＨレベルで始まり始めと同じレベルで終
わる波形の合成により実現される。立ち下がりの間隔を
一定にするには、Ｈレベルで始まりＬレベルで終わる波
形パタンとＬまたはＨレベルで始まり始めと同じレベル
で終わる波形を組み合わせればよい。本実施例によりデ
ューティ５０％の２種類の波形を組み合わせることで立
ち上がりまたは立ち下がり時間の間隔を等しくしながら
同時に１、０情報を送ることが可能になる。等間隔に発
生する状態遷移をトリガとして利用するならば位相同期
ループを使用せずとも容易にデータと同期したクロック
を得ることが出来る。
【００１３】（２）本発明の第２の実施形態を図７に示
す。第１の実施例では立ち上がりあるいは立ち下がりの
間隔を一定値に固定したが、カード上の論理回路の動作
については必ずしも立上りタイミングが等間隔である必
要はない。図７に立上りタイミングの間隔は一定ではな
くともＡ、Ｂ両波形のデューティを５０％に保てる波形
例を示す。図７に示すＢ波形ではt2a+t1b=t2b+t1aなる
関係を満足させており、立上りの時間が周期の中点から
ずれているものの、デューティは５０％を保っている。
本実施例により立上りあるいは立ち下がりのタイミング
を一定にしなくてもデューティ５０％を保ち、振幅変動
に対して御判定を最小にとどめることが可能であること
が示された。
【００１４】（３）本発明第３の実施形態を図８、９、
１０を用いて説明する。図８にカードシステムの検波回
路の概要を示す。ここでは非線形素子であるダイオード
を整流素子として使用する。変調方式はＨｉｇｈ状態時
にキャリア信号を送信し、Ｌｏｗ状態時にキャリアを停
止させるＡＳＫ（Amplitude Shift Keying）方式であ
る。 場合によってはＬｏｗ状態時に完全にキャリアを
停止させるのではなく、低い振幅レベルで送信する場合
もあるが以下の議論にはその差は本質的ではない。図に
示すように変調された２．４５ＧＨｚのＲＦ信号は２つ
のダイオード対Ｄ１、Ｄ２より構成される半波整流回路
によって検波され、容量Ｃに電荷を蓄積する。検波され
た波形は前置増幅器によりＣＭＯＳ論理信号レベルまで
増幅される。検波出力の立ち上がり時間はＲＦ周波数と
１回の整流プロセスで流せる電流量により決定される。
これに対して立ち下がり時間は容量Ｃに蓄積された電荷
が波形整形用抵抗Ｒを介して放電する時間であり、立ち
上がり、立ち下がりそれぞれの時間を決定するのは異な
る要因に起因する。低消費電力動作のためＲはなるべく
大きな方が望ましく、この場合立ち下がり時間の方が立
ち上がり時間よりも長くなる。立ち下がり時間が長くな
った場合の問題点を図９に示す。特に問題となるのは波
形Ｂを検波している場合である。波形Ｂの最初の立ち下
がり遷移と中央部の立ち上がり遷移の間は他の間隔に比
べ短く設定しており、立ち下がり時間が長引くとＬレベ
ルを検出することが困難になる。これを改善するには先
に述べたＲの値を小さくする必要があるがこれは低消費
電力化の観点から望ましくない。そこで図１０に示すよ
うに実質的に波形Ｂを正しく検出するためｔ１aをｔ１
ｂに比べ長くすることで対応する。この波形は送信時に
は５０％のデューティを満足するものではないが、検波
後の波形は５０％のデューティに近づく。本実施形態の
波形によりダイオード検波回路の非対称な応答に対応し
つつ伝送信号のデューティを一定に保つことが出来る。
【００１５】（４）本発明の符号を復号する具体的な回
路を本発明の第４の実施形態として図１１に示す。また
回路の動作タイミングを図１２に示す。回路はバッファ
として使用するインバータ回路と抵抗Ｒと容量Ｃより構
成される低域通過フィルタ、１ビットＡＤ変換器として
動作するラッチ回路、立上りパルス発生回路、クロッ
ク、データ波形成形回路等より構成される。波形Ａ、Ｂ
の識別は入力信号を低域通過形フィルタに通し、原波形
の立ち上がりエッジでラッチ回路を駆動し、信号を検出
することで実現する。波形Ａでは立ち上がりタイミング
の前に長いＬ状態があるためラッチ出力はＬとなる。波
形Ｂでは立ち上がりタイミングの前に長いＨ状態が続い
た後、期間の短いＬ状態が存在し、その後信号が立ち上
がる。このためフィルタの時定数に対してＬ状態の期間
を十分短くすれば検出結果はＨとなる。ラッチ出力は波
形Ｂを受けた場合にＨ状態になり、次の波形Ａを受ける
タイミングでＬになる。このラッチ出力信号は、入力波
形の立ち下がりのタイミングで後段のラッチに取り込ま
れＮＢ信号として出力される。ＮＢ信号をＮＥ信号の立
上りのタイミングでデータ信号として出力し、ＮＥ信号
自身の反転信号をクロック信号とする。ＮＥ信号はＮ
Ｃ、ＮＤ信号の論理和で与えられる。ＮＣ信号はＢ波形
を受けた次のＡ波形の立上りタイミングでＨになり、以
降Ｈ、Ｌを交互に出力する。このためＮＣ信号の立上り
のタイミングでは必ず波形Ａを受ける。ＮＤ信号はリセ
ット状態から初めてＢ波形を受けた次の波形Ａの立上り
タイミングでＨになり、以降Ｈ状態が保存される。本実
施例により位相同期ループを使用しない単純な回路でク
ロックと信号を弁別することが出来る。
【００１６】（５）図１１、１２に示す実施例には更に
複次的な効果がある。この効果を第５の実施例としてそ
の詳細を図１３を用いて説明する。図１３はカードシス
テムとその動作タイミングを表す。本願発明の波形パタ
ンは図６に示すように多様な選択肢をもつが、特に本実
施例では立ち上がり遷移が等間隔で現れるパタンを採用
する。第３の実施形態でも述べたようにここで採用して
いる変調方式はＨｉｇｈ状態時にキャリア信号を送信
し、Ｌｏｗ状態時にキャリアを停止させるＡＳＫ（Ampl
itude Shift Keying）方式である。 このためカードは
Ｈｉｇｈ信号を受けている場合にのみ読み取り書き込み
装置より電力供給をうける。本実施形態では受信信号の
立上りのタイミングで状態遷移の起こるクロック信号を
使用する。多くの論理回路、メモリ回路は供給されるク
ロック信号の立上り又は立ち下がりのタイミングをトリ
ガにして動作する。このため本実施形態に示すタイミン
グで動作すると、大半の回路が動作する時にカードは読
み取り書き込み装置より電力を供給される。このため回
路の動作と電力供給のタイミングが一致しない場合に比
べ電源電圧変動を抑圧することが出来る。また特にクロ
ックの立上り信号に同期させた場合は、電力供給が減少
するＢ波形の立上りタイミングの後で回路が動作しない
ため、更に大きな効果が得られる。以上のように本実施
例は電源電圧変動を低減することで最低動作電圧に対す
るマージンを確保し、使用可能距離を増すものである。
【００１７】（６）本発明の第６の実施形態を図１４を
用いて説明する。本実施例は電源電圧が変動した場合
に、復調器が受ける影響を低減したものである。先にも
述べたようにカードシステムは電池を持たずに、信号を
検波し、平滑することで電源電圧を得ている。このため
回路の動作状況によって電源電圧が容易に変動する。こ
の変動が図１０に示す復調回路に伝わると、変動によ
り、ＬＰＦを駆動するインバータ回路と信号をサンプル
するＤラッチ回路の論理しきい値が変動する。ＬＰＦに
よる遅延のため、ＬＰＦの出力部、つまりＤラッチ回路
の入力部には変動の伝搬に遅れが生じ、Ｄラッチ回路に
おけるデータの誤判定の要因となる。この遅延をさける
ため図１４に示すようにＬＰＦの容量を２分割し、接地
端子と電源端子の両端子に接続する。これにより電源電
圧の変動がインバータ、ＬＰＦ出力端子、Ｄラッチのす
べての回路に同時に伝わるため誤判定が低減される。
【００１８】
【発明の効果】本発明により複雑なＰＬＬ回路を使用す
ることなくクロックとデータを同時に伝送し、容易に復
調することが出来る。 各実施例の効果を要約すると以
下のようになる。
【００１９】（１）振幅変動による御判定を最小にする
５０％デューティの条件を満足しながら、立上り、ある
いは立ち下がりのタイミングを等間隔にし、複雑な同期
ループを用いずにデータとそれに同期するクロックを抽
出可能なコードを実現した。
【００２０】（２）タイミング間隔を等しくしなくても
５０％デューティを満足するコードを実現できることを
示した。
【００２１】（３）ダイオード検波回路の立上り立ち下
がり特性を加味し、意図的に５０％のデューティ比から
ずらし、検波後デューティ比が５０％になる方法を示し
た。
【００２２】（４）提案しているコードの復号、クロッ
ク抽出を実現する回路を低域通過フィルタと論理回路の
みで実現した。
【００２３】（５）電源電圧変動を最小化し、最低動作
電圧に対するマージンを確保し、使用可能距離の増加を
実現した。
【００２４】（６）電源電圧変動に対して誤動作の少な
い復号回路を実現した。
【００２５】本願発明を検証するために０．８μｍＣＭ
ＯＳ標準プロセスにてテストチップの試作を行った。試
作チップにはメモリと検波用のダイオードを除いたすべ
ての回路が含まれる。復調回路内のＲＣフィルタも集積
化した。
【００２６】集積したＲＣフィルタの素子ばらつきに対
するマージンを評価するために図１の波形Ｂのｔ１／ｔ
２比を４に保ちながら伝送速度を変化させた所、２Ｖ、
３０℃の条件で６０ｋｂｐｓから１．１６Ｍｂｐｓまで
の範囲でデコーダの良好な動作を確認した。このことに
より素子値ばらつきに対しては十分なマージンが存在す
ることが確認された。
【００２７】伝送帯域幅を低減するためにｔ１／ｔ２比
を４に保ちながら伝送速度を変化させた所、２Ｖ、３０
℃の条件で１５０ｋｂｐｓから２．９Ｍｂｐｓまでの範
囲でデコーダの良好な動作を確認した。帯域を低減した
場合にも安定した動作をすることが確認された。
【００２８】テストチップ全体の評価結果を表１にまと
める。
【００２９】
【表１】
【００３０】プロセス変動による±０．１ＶのＶｔｈ変
動、−１０℃〜９０℃の温度範囲、１．８Ｖから４Ｖ以
上の電源電圧範囲において０．１Ｖｐｐ入力に対して誤
り率１ｅ−６以下の動作を確認した。入力信号振幅を電
源電圧レベルまで増加するとー３０℃、１．６Ｖ電源で
も動作することが確認された。消費電流は動作状態に依
存するが２Ｖ、３０℃の条件でおよそ１５μＡから７０
μＡ消費しており、平均は４０μＡであることを確認し
た。
【００３１】システム動作はダイオードとＲＯＭを搭載
したテストボードで行った。１．５ｍの通信距離に相当
する２．４５Ｇｈｚ、１ｍＷの電力をダイオード検波回
路に印加した。この場合、ダイオード検波回路は約１０
０μＡの電流供給能力がある。この条件でいかなる外部
電源も用いること無くテストボードが動作したことを確
認した。以上の実験により本願発明の効果が実証され
た。
【図面の簡単な説明】
【図１】第１の実施形態である符号。
【図２】一般的な非接触カードシステムブロック図。
【図３】従来例であるマンチェスター符号波形。
【図４】波形Ｂが連続した場合の問題点。
【図５】第１の実施形態である符号の接続部。
【図６】第１の実施形態に相当する符号リスト。
【図７】第２の実施形態である符号。
【図８】カードシステム検波回路動作説明図。
【図９】検波回路の非線形性による波形Ｂの消失。
【図１０】第３の実施形態である符号。
【図１１】第４の実施形態である復調回路。
【図１２】第４の実施形態である復調回路のタイミング
波形。
【図１３】本発明の第５の実施形態。
【図１４】本発明の第６の実施形態。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古川 且洋 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】第1の波形と第2の波形を用いる通信方法に
    おいて、前記第1の波形と第2の波形は、立ち上がり又は
    立ち下がりのうちいずれか一方の状態遷移を中央部に持
    つ複数の基本波形で形成され、前記第1の波形と第2の波
    形を用いて通信をする場合に、前記一方の状態遷移が前
    記基本波形の中央部以外では発生しないように通信する
    ことを特徴とする通信方法。
  2. 【請求項２】第1の波形又は第2の波形を組み合わせた波
    形によって情報を伝達する通信方法において、前記組み
    合わせた波形は立ち上がり又は立ち下がりのうちいずれ
    か一方の状態遷移をほぼ等間隔に持ち、前記状態遷移の
    タイミングで低域透過フィルタを通した前記組み合わせ
    た波形を観測した場合に、前記第1の波形と前記第2の波
    形では異なる論理レベルが観測できることを特徴とする
    通信方法。
  3. 【請求項３】立上りあるいは立下りどちらか一方の共通
    した状態遷移を等間隔に持つ複数種類の波形によって論
    理状態を表現する符号を用いる通信方法において第１の
    波形と第２の波形に対し、それぞれの波形を低域通過フィ
    ルタに通し、共通に存在する状態遷移のタイミングでフィ
    ルタ出力を観測した場合、２つの波形で異なる論理レベ
    ルが選られる通信符号を用いることを特徴とする通信方
    法。
  4. 【請求項４】請求項３に記載の通信方法において立上り
    あるいは立下りどちらか一方の共通した状態遷移を持つ
    複数種類の第１の波形と第２の波形に対し、第２の波形
    は第１の波形よりも状態遷移の階数が多く、第１の波形
    の初期状態が第１の状態であり、第１の波形の最終状態
    が第２の状態であり、複数の第２の波形の初期状態が第
    ２の状態であり第２の波形の最終状態が第１の状態であ
    り、２回以上連続した第１の波形を第１の論理値に割り
    当て、第２の波形が連続して出現しない第２の波形と第
    １の波形の組み合わせを第２の論理値に割り当てた通信
    符号を用いることを特徴とする通信方法。
  5. 【請求項５】請求項４に記載の通信方法において第１或
    は第２の波形に、各立ち上がりタイミング時間より、そ
    れぞれ正の時間方向に高レベル状態をＴ／２（Ｔは１周
    期時間）、負の時間方向に低レベル状態をＴ／２だけ伸
    ばした波形を対応させ、第２或は第１の波形に、立ち上
    がり時間から正の時間方向に時間ｔ１だけ高レベル状態
    を保持し、残りの中点までの時間ｔ２を低レベル状態に
    保持し、負の時間方向にｔ１だけ低レベル状態を保持
    し、残りの中点までの時間ｔ２を高レベル状態に保持し
    た波形を割り当て、ｔ１＋ｔ２＝Ｔ／２なる条件をあて
    はめる通信符号を用いる通信方法。
  6. 【請求項６】請求項５に記載の通信方法に置いて、立上
    りと立ち下がりを置換し、高レベル状態と低レベル状態
    を置換した通信符号を用いる通信方法。
  7. 【請求項７】請求項５に記載の通信方法において、第２
    或は第１の波形に、立ち上がり時間から正の時間方向に
    時間ｔ１１だけ高レベル状態を保持し、残りの中点まで
    の時間ｔ１２を低レベル状態に保持し、負の時間方向に
    ｔ２１だけ低レベル状態を保持し、残りの中点までの時
    間ｔ２２を高レベル状態に保持した波形を割り当て、ｔ
    １１＋ｔ２２＝Ｔ／２なる条件と、ｔ１２＋ｔ２１＝Ｔ
    ／２なる条件をあてはめた通信符号を用いる通信方法。
  8. 【請求項８】請求項７に記載の通信方法に置いて、立上
    りと立ち下がりを置換し、高レベル状態と低レベル状態
    を置換した通信符号を用いる通信方法。
  9. 【請求項９】第１のバッファ回路と第１の低域通過フィ
    ルタと第１のラッチ回路と第１の立上りあるいは立ち下
    がりパルス発生回路よりなる電子回路において、バッフ
    ァ回路の第１の出力端子が低域通過フィルタ回路の入力
    に接続され、低域通過フィルタの出力端子がラッチ回路
    の入力端子に接続され、バッファ回路の第１の出力端
    子、あるいは第１の出力端子と同じ信号を出力する第２
    の端子をパルス発生回路の入力端子に接続し、パルス発
    生回路の出力をラッチのクロック入力端子に入力したこ
    とを特徴とする集積回路。
  10. 【請求項１０】請求項９に記載の集積回路において、低
    域通過フィルタ回路を第１の抵抗と第１の容量で構成
    し、第１の抵抗の第１端子を入力端子とし、該抵抗の第
    ２端子を第１の容量の第１端子に接続し、該容量の第２
    端子を接地電位に接続し、該容量の第１端子をフィルタ
    の出力端子としたことを特徴とする集積回路。
  11. 【請求項１１】請求項９に記載の集積回路において、低
    域通過フィルタ回路を第１の抵抗と第１、第２の容量で
    構成し、第１の抵抗の第１端子を入力端子とし、該抵抗
    の第２端子を第１の容量の第１端子に接続し、該容量の
    第２端子を接地電位に接続し、第２の容量の第１端子を
    第１の抵抗の第２端子に接続し、第２の容量の第２端子
    を電源電位に接続し、第２の容量の第１端子をフィルタ
    の出力端子としたことを特徴とする集積回路。
  12. 【請求項１２】請求項９、１０、又は１１に記載の集積
    回路に加え、第１、２、３のマスタースレーブフリップ
    フロップ、第２のラッチ回路、第１、２の論理和回路第
    １の論理積回路、第１、２のインバータ回路を設け、特
    許請求の範囲第６項記載の第１のラッチ回路の出力端子
    を第１の論理和回路の第１の入力端子に接続し、第１の
    論理和回路の出力を第１のマスタースレーブフリップフ
    ロップの入力に接続し、第１のマスタースレーブフリッ
    プフロップの出力を第１のインバータ回路の入力に接続
    し、第１のインバータ回路の出力を第１の論理和回路の
    第２の入力端子に接続し、第１のラッチ回路の出力端子
    を第２の論理和回路の第１の入力端子に接続し、第２の
    論理和回路の出力を第２のマスタースレーブフリップフ
    ロップの入力に接続し、第２のマスタースレーブフリッ
    プフロップの出力を第２の論理和回路の第２の入力端子
    に接続し、第１のラッチ回路の出力を第２のラッチ回路
    の入力端子に接続し、第２のラッチ回路の出力を第３の
    マスタースレーブフリップフロップ回路の入力端子に接
    続し、第３のマスタースレーブフリップフロップ回路の
    出力端子をデータ出力端子とし、第１のマスタースレー
    ブフリップフロップ回路の出力端子を第１の論理積回路
    の第１の入力に接続し、第２のマスタースレーブフリッ
    プフロップ回路の出力端子を第１の論理積回路の第２の
    入力に接続し、第１の論理積回路の第１の出力端子を第
    ３のマスタースレーブフリップフロップ回路のクロック
    入力端子に接続し、第１の論理積回路の第１の出力端子
    を第２のインバータ回路に接続し、第２のインバータ回
    路の出力をシステムクロック出力端子とし、第１のバッ
    ファ回路の第１の出力端子の出力信号と逆相の信号を第
    １、２のマスタースレーブフリップフロップのマスター
    部及び第２のラッチ回路のクロック入力端子に入力し、
    第１のバッファ回路の第１の出力端子の出力信号と同相
    の信号を第１、２のマスタースレーブフリップフロップ
    のスレーブ部に入力したことを特徴とする集積回路。
  13. 【請求項１３】特許請求の範囲第９、１０、又は１１項
    記載の集積回路に加え、第１のラッチ回路の出力状態が
    高レベル状態になった場合にセットされる１ビットカウ
    ンタと、高レベル状態になった場合にセットされるレジ
    スタと、第１のラッチ回路と逆相で駆動され、かつ第１
    のラッチ回路の出力信号を入力とする第２のラッチ回路
    と、第２のラッチ回路の出力信号を入力とするマスター
    スレーブフリップフロップを具備し、カウンタとレジス
    タの出力の論理積をマスタースレーブフリップフロップ
    のクロック信号とすることを特徴とした集積回路。
  14. 【請求項１４】請求項９、１０、１１、１２、又は１３
    に記載の集積回路において、立上り、立ち下がり、論理
    の高レベル、低レベルの関係が反転したことを特徴とす
    る集積回路。
  15. 【請求項１５】振幅変調を伴う集積化カードシステムに
    おいて、変調信号の立上りのタイミングに同期して内部
    クロックの遷移が起き、内部の論理回路がその遷移に同
    期して動作することを特徴とする集積化カードシステ
    ム。
  16. 【請求項１６】第1の波形と第2の波形を形成し、前記第
    1の波形と第2の波形を送信する送信機において、前記第
    1の波形と第2の波形は立ち上がり又は立ち下がりのうち
    いずれか一方の状態遷移を中央部に持つ複数の基本波形
    で形成し、前記第1の波形と第2の波形を送信する場合
    に、前記一方の状態遷移が前記基本波形の中央部以外で
    は発生しないように組み合わせた波形を送信することを
    特徴とする送信機。
  17. 【請求項１７】第1の波形と第2の波形を受信する受信機
    において、前記第1の波形と第2の波形は立ち上がり又は
    立ち下がりのうちいずれか一方の状態遷移を中央部に持
    つ複数の基本波形で形成され、前記一方の状態遷移が前
    記基本波形の中央部以外では発生しないように前記第1
    の波形と第2の波形との組み合わせた波形を受信するこ
    とを特徴とする受信機。
JP15714498A 1998-06-05 1998-06-05 非接触カードの通信方法及び該通信に用いる集積回路 Expired - Fee Related JP3531477B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP15714498A JP3531477B2 (ja) 1998-06-05 1998-06-05 非接触カードの通信方法及び該通信に用いる集積回路
EP99110563A EP0967562B1 (en) 1998-06-05 1999-06-01 Communication method
DE69922587T DE69922587T2 (de) 1998-06-05 1999-06-01 Übertragungsverfahren
US09/325,801 US6765959B1 (en) 1998-06-05 1999-06-04 Communication method of contactless ID card and integrated circuit used in communication method
US10/860,324 US7116709B2 (en) 1998-06-05 2004-06-04 Communication method of contactless ID card and integrated circuit used in communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15714498A JP3531477B2 (ja) 1998-06-05 1998-06-05 非接触カードの通信方法及び該通信に用いる集積回路

Publications (2)

Publication Number Publication Date
JPH11355365A true JPH11355365A (ja) 1999-12-24
JP3531477B2 JP3531477B2 (ja) 2004-05-31

Family

ID=15643152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15714498A Expired - Fee Related JP3531477B2 (ja) 1998-06-05 1998-06-05 非接触カードの通信方法及び該通信に用いる集積回路

Country Status (4)

Country Link
US (2) US6765959B1 (ja)
EP (1) EP0967562B1 (ja)
JP (1) JP3531477B2 (ja)
DE (1) DE69922587T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004064346A1 (ja) * 2003-01-15 2004-07-29 Nippon Telegraph And Telephone Corporation 非接触ｒｆｉｄシステムの通信方法、非接触ｒｆｉｄシステム、送信機及び受信機
JP2008269688A (ja) * 2007-04-18 2008-11-06 Toshiba Samsung Storage Technology Corp 光ディスク及び光ディスク装置
JP2010074785A (ja) * 2008-09-22 2010-04-02 Yokosuka Telecom Research Park:Kk 波形生成回路およびタグ通信装置
WO2013129277A1 (ja) * 2012-02-28 2013-09-06 株式会社国際電気通信基礎技術研究所 送信機、それにおける送信方法、送信機から無線信号を受信する受信機およびそれらを備える無線通信システム
JP2020537850A (ja) * 2017-10-19 2020-12-24 テレフオンアクチーボラゲット エルエム エリクソン（パブル） バイナリ情報を送信するための送信機、ネットワークノード、方法およびコンピュータプログラム

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7522878B2 (en) * 1999-06-21 2009-04-21 Access Business Group International Llc Adaptive inductive power supply with communication
US7212414B2 (en) 1999-06-21 2007-05-01 Access Business Group International, Llc Adaptive inductive power supply
FR2830700A1 (fr) * 2001-10-09 2003-04-11 Koninkl Philips Electronics Nv Dispositif de generation d'un signal d'horloge
JP4145583B2 (ja) * 2002-07-02 2008-09-03 シャープ株式会社 信号伝送方法、信号伝送システム、論理回路、及び液晶駆動装置
DE10244450A1 (de) * 2002-09-24 2004-04-01 Infineon Technologies Ag Verfahren und Schaltungsanordnung zur Demodulation eines digitalen amplitudenmodulierten Funksignals
TWI230927B (en) * 2003-10-08 2005-04-11 Mediatek Inc Sawtooth wobble bit value detector
DE102004016335B4 (de) * 2004-04-02 2019-06-13 Infineon Technologies Ag Verfahren zur kontaktlosen Datenübertragung
US7058138B2 (en) * 2004-09-01 2006-06-06 Xg Technology, Llc Coordinated numerical control of sideband energy and modulation compression method for the radio frequency transmission of high speed data
FR2877520A1 (fr) * 2004-11-04 2006-05-05 St Microelectronics Sa Procede et dispositif de generation d'horloge de decodage a partir d'un signal asynchrone de donnees base sur la norme epc global
JP4836489B2 (ja) * 2005-05-12 2011-12-14 オンセミコンダクター・トレーディング・リミテッド 駆動波発生回路
US7821378B2 (en) * 2005-09-29 2010-10-26 Electronics And Telecommunications Research Institute Apparatus and method for receiving tag signal in mobile RFID reader
US20080266068A1 (en) * 2007-04-27 2008-10-30 Continental Automotive Systems Us, Inc. Remote Signal Communication System Having Improved Reception Performance
US8000652B2 (en) * 2008-02-11 2011-08-16 Sony Ericsson Mobile Communications Ab Sending and receiving information
JP4596038B2 (ja) * 2008-05-12 2010-12-08 ソニー株式会社 送信装置および方法、受信装置および方法、並びにプログラム
US9423843B2 (en) * 2012-09-21 2016-08-23 Atmel Corporation Processor maintaining reset-state after reset signal is suspended
US10958412B1 (en) 2020-01-22 2021-03-23 Infineon Technologies Ag Communication using edge timing in a signal

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5623065A (en) * 1980-05-15 1981-03-04 Sanyo Electric Co Ltd Demodulation circuit for self clocking information signal
NL8102593A (nl) * 1981-05-27 1982-12-16 Philips Nv Fm-omroepstelsel met zenderkarakterisering door middel van een binair fasegemoduleerd, differentieel gecodeerd codesignaal.
US4471345A (en) * 1982-03-05 1984-09-11 Sensormatic Electronics Corporation Randomized tag to portal communication system
JPS60171475A (ja) * 1984-02-15 1985-09-04 アイデンティフィケ−ション・デバイセス・インコ−ポレ−テッド 識別システム
DE3850753T2 (de) * 1987-12-09 1995-03-16 Omron Tateisi Electronics Co Induktives Datenübertragungssystem.
US5127023A (en) * 1990-07-18 1992-06-30 The United States Of America As Represented By The Secretary Of The Navy Retiming decoder/encoder
US5131014A (en) * 1991-04-19 1992-07-14 General Instrument Corporation Apparatus and method for recovery of multiphase modulated data
US5754250A (en) * 1992-02-18 1998-05-19 Cooper; J. Carl Synchronizing signal separating apparatus and method
NZ314270A (en) * 1992-11-18 1998-06-26 British Tech Group Transponder identification system: interrogator transmits inhibiting signal to disable transponders
US5287330A (en) * 1993-01-04 1994-02-15 Westinghouse Electric Corp. Sonar apparatus
DE4303356A1 (de) * 1993-02-05 1994-08-11 Philips Patentverwaltung Digitale Phasenregelschleife
US5568516A (en) * 1993-07-02 1996-10-22 Phonic Ear Incorporated Very low power cordless headset system
US6308554B1 (en) * 1994-03-12 2001-10-30 Robert Bosch Gmbh Electronic device having an acceleration-sensitive sensor
JPH0877318A (ja) * 1994-09-08 1996-03-22 Toshiba Corp 非接触式情報記録媒体
US5636248A (en) * 1994-10-04 1997-06-03 The United States Of America As Represented By The Secretary Of The Navy Method and system for regenerating amplitude and timing characteristics of an analog signal
US5661373A (en) * 1995-03-13 1997-08-26 Nishizawa; Atsushi Binary digital signal transmission system using binary digital signal of electrically discharged pulse and method for transmitting binary digital signal
JPH08250686A (ja) 1995-03-14 1996-09-27 Kawasaki Steel Corp 発振回路
US5502711A (en) * 1995-03-20 1996-03-26 International Business Machines Corporation Dual digital phase locked loop clock channel for optical recording
US5990939A (en) * 1995-09-28 1999-11-23 Raytheon Company Video demultiplexing interface for a missile tracking system
KR970055245A (ko) * 1995-12-30 1997-07-31 김광호 에프.엠 복조 회로
US5780828A (en) * 1996-02-15 1998-07-14 Dh Technology, Inc. Interactive video systems
JP4001955B2 (ja) 1996-06-18 2007-10-31 ソニー株式会社 ディジタル信号の伝送方法
JPH10163756A (ja) * 1996-11-28 1998-06-19 Fujitsu Ltd 自動周波数制御装置
US6038265A (en) * 1997-04-21 2000-03-14 Motorola, Inc. Apparatus for amplifying a signal using digital pulse width modulators
US6148048A (en) * 1997-09-26 2000-11-14 Cirrus Logic, Inc. Receive path implementation for an intermediate frequency transceiver
US5901054A (en) * 1997-12-18 1999-05-04 Chun-Shan Institute Of Science And Technology Pulse-width-modulation control circuit
US6166606A (en) * 1999-02-10 2000-12-26 Zilog, Inc. Phase and frequency locked clock generator

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004064346A1 (ja) * 2003-01-15 2004-07-29 Nippon Telegraph And Telephone Corporation 非接触ｒｆｉｄシステムの通信方法、非接触ｒｆｉｄシステム、送信機及び受信機
US7738838B2 (en) 2003-01-15 2010-06-15 Nippon Telegraph And Telephone Corporation Non-contact RF ID system communication method, non-contact RF ID system, transmitter, and receiver
JP2008269688A (ja) * 2007-04-18 2008-11-06 Toshiba Samsung Storage Technology Corp 光ディスク及び光ディスク装置
JP2010074785A (ja) * 2008-09-22 2010-04-02 Yokosuka Telecom Research Park:Kk 波形生成回路およびタグ通信装置
WO2013129277A1 (ja) * 2012-02-28 2013-09-06 株式会社国際電気通信基礎技術研究所 送信機、それにおける送信方法、送信機から無線信号を受信する受信機およびそれらを備える無線通信システム
US9025697B2 (en) 2012-02-28 2015-05-05 Advanced Telecommunications Research Institute International Transmitter, transmission method used by the same, receiver for receiving a radio signal from transmitter and wireless communication system including the same
JP2020537850A (ja) * 2017-10-19 2020-12-24 テレフオンアクチーボラゲット エルエム エリクソン（パブル） バイナリ情報を送信するための送信機、ネットワークノード、方法およびコンピュータプログラム

Also Published As

Publication number Publication date
JP3531477B2 (ja) 2004-05-31
EP0967562A2 (en) 1999-12-29
US20040228400A1 (en) 2004-11-18
DE69922587T2 (de) 2005-12-08
EP0967562A3 (en) 2003-05-07
DE69922587D1 (de) 2005-01-20
US6765959B1 (en) 2004-07-20
EP0967562B1 (en) 2004-12-15
US7116709B2 (en) 2006-10-03

Similar Documents

Publication Publication Date Title
JP3531477B2 (ja) 非接触カードの通信方法及び該通信に用いる集積回路
US8218703B2 (en) Methods of processing a wireless communication signal, wireless communication synchronization methods, and a radio frequency identification device communication method
US7405659B1 (en) RFID tag switched capacitor slicer threshold
JPH08167012A (ja) データ記憶媒体
US5362954A (en) Data transfer method for use in semiconductor data recording medium
JP2000341884A (ja) 非常に密な結合で動作する電磁トランスポンダ
US10740575B1 (en) Reception circuit and near field communication (NFC) card including same
US20060022803A1 (en) Semiconductor device and IC tag for transmitting/receiving data in radio communication
JP4738771B2 (ja) 通信システム、及び通信方法
JPH05236031A (ja) データ伝送方式
US20100245051A1 (en) Communication Method for Noncontact RF ID System, Noncontact RF ID System, and Transmitter and Receiver
TWI446270B (zh) 具雙時脈抽取單元之應答器電路
US20120008720A1 (en) Amplitude-shift-keying (ask) radio-frequency (rf) signal decoding device and method thereof
JP3205260B2 (ja) 非接触データ送受信方法およびその装置
US7760073B2 (en) RFID tag modification for full depth backscatter modulation
US20240330613A1 (en) Reception circuit and smart card including the same
JP3961215B2 (ja) 半導体記憶装置
JPH05135226A (ja) 非接触型情報媒体
JP2000307465A (ja) Ｂｐｓｋ復調回路と該回路を有する非接触式ｉｃカードシステム
KR20240146483A (ko) 수신 회로 및 이를 포함하는 스마트 카드
JPH05143792A (ja) 非接触形情報媒体に対するデータ伝送システム
JP3179342B2 (ja) 非接触データ送受信方法およびその方法を実施するための装置
JP4675976B2 (ja) コンビネーション型ｉｃカード、及びコンビネーション型ｉｃカードの通信方法
JPH05135220A (ja) 半導体記憶媒体におけるデータの非接触転送方法
JPH10215288A (ja) 非接触ｉｃカード

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040115

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040223

LAPS Cancellation because of no payment of annual fees