JPH11344691A - 液晶表示装置及びその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 液晶表示装置を動作させるための駆動信号が
少なく、かつ歩留向上を実現し得る液晶表示装置を提供
することにある。 【解決手段】 垂直駆動回路１０は、スタートパルスＳ
Ｔａを入力することにより、パルス信号をクロック信号
ＣＬＫの半周期分ずつ順次シフトして出力する２５６段
の走査回路１１−１〜１１−２５７と、４個毎に共通接
続される第１の制御端子毎に走査回路１１−１〜１１−
２５７からの出力信号がそれぞれ入力されかつ４種類の
第２の制御信号Ｇ１・Ｇ２・Ｇ３・Ｇ４のいずれかが入
力される１０２４個の第１の論理ゲート回路としてのＡ
ＮＤゲート回路１２−１〜１２−１０２４と、ＡＮＤゲ
ート回路１２−１〜１２−１０２４の出力と第３の制御
信号ＰＰ１・ＰＰ２とを入力とする第２の論理ゲート回
路としてのＮＡＮＤゲート回路１３−１〜１３−１０２
４とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の走査線と複
数の信号線との各交点にスイッチング素子が配置された
アクティブマトリクスアレイと、上記走査線を駆動する
垂直駆動回路と、上記信号線を駆動する水平駆動回路と
からなるアクティブマトリクス型の液晶表示装置及びそ
の駆動方法に関するものである。

【０００２】

【従来の技術】近年、映像周波数、画素数及び走査方式
の異なるパーソナルコンピュータ、ワークステーション
又はテレビジョン等に対応可能な液晶表示装置が要求さ
れるようになってきている。

【０００３】上記のパーソナルコンピュータやワークス
テーションに対応させるためには、奇数ライン又は偶数
ラインに関係なく順番に走査する順次走査方式を行う必
要がある。

【０００４】一方、現行のテレビジョンやハイビジョン
に対応するためには、奇数フィールドで奇数ラインの画
素を順次走査する一方、偶数フィールドで偶数ラインの
画素を順次走査するというインターレース駆動を行う必
要がある。

【０００５】また、奇数フィールドにおいては奇数ライ
ンの走査と同時に次の偶数ラインも走査して、同じ信号
を書き込む一方、偶数フィールドにおいては偶数ライン
の走査と同時に次の奇数ラインも同時に走査して、同じ
信号を書き込むという２本同時走査が取られることもあ
り、これに対応できる液晶表示装置が求められている。

【０００６】さらに、走査方式だけではなく、拡大表
示、黒表示書込み及び双方向走査等が全て可能な液晶表
示装置が求められている。

【０００７】このような液晶表示装置として、例えば、
特開平８−１２２７４７号公報に示される液晶表示装置
が開示されている。以下、この従来の液晶表示装置につ
いての説明を行う。

【０００８】上記の液晶表示装置は、図２０に示すよう
に、走査線と信号線との交点に薄膜トランジスタを配置
して構成されたアクティブマトリクスアレイ１０１と、
走査線を駆動する垂直駆動回路１０２と、信号線を駆動
する水平駆動回路１０３とから構成されている。上記の
液晶表示装置では、走査線の数を１０２４本としてい
る。

【０００９】上記の液晶表示装置の垂直駆動回路１０２
は、同図に示すように、入力端子ａ又は入力端子ｂか
ら、入力されたパルス信号をクロック信号に同期して順
次シフトする２５６段のハーフビット構成の走査回路
（以下、「ハーフビット構成の走査回路」という）１０
４−１〜１０４−２５７と、それらハーフビット構成走
査回路１０４−１〜１０４−２５７の各出力信号Ｐ１・
Ｐ２・…・Ｐ２５６と、制御信号Ｇ１・Ｇ２・…・Ｇ８
を入力信号とするＮＡＮＤゲート回路１０５−１〜１０
５−１０２４と、それらＮＡＮＤゲート回路１０５−１
〜１０５−１０２４の各出力信号を入力信号とする出力
バッファ回路１０６…とから構成されている。

【００１０】上記の液晶表示装置では、ハーフビット構
成走査回路１０４−１〜１０４−２５７の各出力に対
し、４個のＮＡＮＤゲート回路１０５…が接続されてお
り、隣接する８個のＮＡＮＤゲート回路１０５…の制御
信号は全て異なっていることが特徴となっている。

【００１１】また、上記のハーフビット構成走査回路１
０４−１〜１０４−２５７は、それぞれ双方向走査が可
能な構成となっている。従って、一方向に走査する時に
は入力端子ａからパルス信号が入力される一方、逆方向
に走査する時には入力端子ｂからパルス信号が入力され
る。

【００１２】上記のハーフビット構成走査回路１０４−
１〜１０４−２５７は、２相のクロック信号で駆動され
る回路を用いている。このため、ハーフビット構成走査
回路１０４−１〜１０４−２５７を駆動するのに必要な
駆動信号の数は、逆方向に走査する時に入力するパルス
信号も含めてクロック信号２個及び入力信号２個の合計
４個となる。また、ＮＡＮＤゲート回路１０５−１〜１
０５−１０２４の各制御信号Ｇ１〜Ｇ８を加えて、垂直
駆動回路１０２に入力する駆動信号の数は、合計１２個
となっている。これら駆動信号の数は、信号線の数が１
０２４本を越えた場合でも変わらない。

【００１３】上記液晶表示装置における駆動方法につい
て説明する。

【００１４】図２１に示すように、先ず、前記ハーフビ
ット構成走査回路１０４−１〜１０４−２５７に、クロ
ック周期が（８Ｔ）の（Ｔは走査線選択期間）クロック
信号ＣＬＫ、及び前記入力端子ａからのパルス幅が（８
Ｔ）の入力パルス信号ＶＳＴａを同図に示すタイミング
で入力すると共に、その入力パルス信号ＶＳＴａをクロ
ック信号ＣＬＫに同期させて順次シフトする。

【００１５】これにより、ハーフビット構成走査回路１
０４−１〜１０４−２５７の各出力信号Ｐ１〜Ｐ２５６
は、同図に示すように、パルス幅が（８Ｔ）で、位相が
（４Ｔ）ずつ順次シフトしたパルス信号が出力される。

【００１６】一方、前記ＮＡＮＤゲート回路１０５−１
〜１０５−１０２４へは、制御信号Ｇ１〜Ｇ８として、
パルス幅が（Ｔ）、パルス周期が（８Ｔ）及び位相が
（Ｔ）ずつ順次シフトしたパルス信号が、同図に示すタ
イミングで入力される。その結果、前記出力バッファ回
路１０６の出力信号ＧＰ１〜ＧＰ１０２４として、パル
ス幅が（Ｔ）、位相が（Ｔ）ずつ順次シフトしたパルス
信号が得られる。

【００１７】このように、上記駆動方法にて、順次走査
する時の信号を取り出している。

【００１８】

【発明が解決しようとする課題】しかしながら、上記従
来の液晶表示装置及びその駆動方法では、垂直駆動回路
１０２に入力する駆動信号数は制御信号だけで８個もあ
り、外部回路においてこの制御信号を作成する必要があ
る。また、これら制御信号を入力パッドから垂直駆動回
路１０２の内部に引き回す配線が８本必要であるため、
これら配線の必要とする面積が大きくなり、これら制御
信号を入力するための入力パッドを基板上に形成するた
めパッドが必要とする面積が大きくなる。従って、１枚
の液晶表示装置が要するガラス基板が大きくなり、１枚
の基板から複数枚の液晶パネルを取出す場合に、その枚
数が少なくなるという問題点を有している。

【００１９】また、入力パッド数が増加することは、パ
ッドと外部のフレキシブル基板との接続時において歩留
低下の一因ともなるという問題点を有している。

【００２０】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、液晶表示装置を動作させ
るための駆動信号が少なく、かつ歩留向上を実現し得る
液晶表示装置及びその駆動方法を提供することにある。

【００２１】

【課題を解決するための手段】請求項１に係る発明の液
晶表示装置は、上記課題を解決するために、複数の走査
線と複数の信号線との各交点にスイッチング素子が配置
されたアクティブマトリクスアレイと、上記走査線を駆
動する垂直駆動回路と、上記信号線を駆動する水平駆動
回路とからなる液晶表示装置において、上記垂直駆動回
路は、スタートパルスを入力することにより、パルス信
号をクロック信号の半周期分ずつ順次シフトして出力す
るＮ段（Ｎは正の整数）の走査回路と、Ｍ個（Ｍは２以
上の整数）毎に各第１の制御端子が共通接続されて、こ
れら共通接続された第１の制御端子毎に上記Ｎ段の走査
回路からの出力信号がそれぞれ入力されると共に、（Ｍ
−１）個おきにＭ種類の第２制御信号を入力するための
各第２の制御端子が共通接続された（Ｎ×Ｍ）個の第１
の論理ゲート回路と、上記第１の諭理ゲート回路の出力
と、第３の制御端子から２種類の第３の制御信号のうち
のいずれかとが入力される第２の論理ゲート回路とを備
えていることを特徴としている。

【００２２】上記の発明によれば、垂直駆動回路に入力
される制御信号は、Ｎ段（Ｎは正の整数）の走査回路に
おける最初の走査回路に入力されるスタートパルス及び
クロック信号と、（Ｎ×Ｍ）個の第１の論理ゲート回路
に入力されるＭ種類の第２の制御信号と、第２の論理ゲ
ート回路に入力される２種類の第３の制御信号となる。

【００２３】即ち、従来であれば、第１の論理ゲート回
路には、（２×Ｍ−１）個おきに種類の異なる信号が入
力されていたので、第１の論理ゲート回路に入力される
制御線が少なくとも（２×Ｍ）個必要となっていた。こ
のため、垂直駆動回路に入力される制御線が多くなり入
力パッドの面積が大きくなると共に、さらには、この制
御線の本数分の配線の引き回しが必要であり、回路のレ
イアウトに必要な面積が大きくなるという問題点があっ
た。

【００２４】しかし、本発明では、第１の論理ゲート回
路における各第２の制御端子は、（Ｍ−１）個おきに共
通接続されたものとなっている。このため、第２の制御
端子の種類は、Ｍ個となり、従来の半分となる。

【００２５】また、配線が、第１の論理ゲート回路と第
２の論理ゲート回路とに分散されるので、制御線が集中
するのを防止することができる。

【００２６】即ち、制御端子数を低減させることによ
り、駆動回路及び入力パッドの面積を小さくすることが
できるので、１枚のガラス基板から複数の液晶表示装置
を取り出す多数枚取りの場合に、基板に対する乗り数が
増え、良品パネル数を増加させることができる。

【００２７】また、駆動回路及び入力パッドの面積が小
さくなることで、液晶表示装置の表示部周辺の額縁領域
が小さくなり、パーソナルコンピュータ等への組み込み
が行い易くなる。

【００２８】さらに、走査回路における１段分の出力を
複数の論理ゲート回路へ入力するというように、走査回
路における１段分からの論理ゲート回路への入力数を増
加させることにより、走査回路の段数を低減できるの
で、特に、高精細の液晶表示装置においては、その小さ
い画素のピッチで走査回路１段分をレイアウトするのが
困難であるが、本発明においては、レイアウトが容易に
なる。

【００２９】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置を提供することができる。

【００３０】請求項２に係る発明の液晶表示装置は、上
記課題を解決するために、複数の走査線と複数の信号線
との各交点にスイッチング素子が配置されたアクティブ
マトリクスアレイと、上記走査線を駆動する垂直駆動回
路と、上記信号線を駆動する水平駆動回路とからなる液
晶表示装置において、上記垂直駆動回路は、スタートパ
ルスを入力することにより、パルス信号をクロック信号
の半周期分ずつ順次シフトして出力するＮ段（Ｎは正の
整数）の走査回路と、上記各走査回路の出力パルスのパ
ルス幅を小さくして出力するパルス幅短縮手段と、Ｍ個
（Ｍは２以上の整数）毎に各第１の制御端子が共通接続
されて、これら共通接続された第１の制御端子毎に上記
各パルス幅短縮手段からの出力信号がそれぞれ入力され
ると共に、（Ｍ−１）個おきにＭ種類の信号を入力する
ための各第２の制御端子が共通接続された（Ｎ×Ｍ）個
の第３の論理ゲート回路とを備えていることを特徴とし
ている。

【００３１】上記の発明によれば、垂直駆動回路に入力
される制御信号は、Ｎ段（Ｎは正の整数）の走査回路に
おける最初の走査回路に入力されるスタートパルス及び
クロック信号と、（Ｎ×Ｍ）個の第３の論理ゲート回路
に入力されるＭ種類の第２の制御信号となる。

【００３２】即ち、従来であれば、第３の論理ゲート回
路には、（２×Ｍ−１）個おきに種類の異なる信号が入
力されていたので、第３の論理ゲート回路に入力される
制御線が少なくとも（２×Ｍ）個必要となっていた。こ
のため、垂直駆動回路に入力される制御線が多くなり入
力パッドの面積が大きくなると共に、さらには、この制
御線の本数分の配線の引き回しが必要であり、回路のレ
イアウトに必要な面積が大きくなるという問題点があっ
た。

【００３３】しかし、本発明では、第３の論理ゲート回
路における各第２の制御端子は、（Ｍ−１）個おきに共
通接続されたものとなっている。このため、第２の制御
端子の種類は、Ｍ個となり、従来の半分となる。

【００３４】また、配線が、各パルス幅短縮手段と第３
の論理ゲート回路とに分散されるので、制御線が集中す
るのを防止することができる。

【００３５】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置を提供することができる。

【００３６】請求項３に係る発明の液晶表示装置は、上
記課題を解決するために、請求項２記載の液晶表示装置
において、上記パルス幅短縮手段は、上記Ｎ段の走査回
路における隣り合う出力パルスが入力される第４の論理
ゲート回路からなることを特徴としている。

【００３７】上記の発明によれば、具体的なパルス幅短
縮手段として、Ｎ段の走査回路における隣り合う出力パ
ルスが入力される第４の論理ゲート回路にて構成するこ
とによって、配線が、第４の論理ゲート回路と第３の論
理ゲート回路とに分散される。

【００３８】この結果、制御線が集中するのを防止し
て、確実に、液晶表示装置を動作させるための駆動信号
が少なく、かつ歩留向上を実現し得る液晶表示装置を提
供することができる。

【００３９】請求項４に係る発明の液晶表示装置は、上
記課題を解決するために、請求項３記載の液晶表示装置
において、上記パルス幅短縮手段には、上記Ｎ段の走査
回路における前段又は後段に予備の走査回路が設けられ
ていることを特徴としている。

【００４０】上記の発明によれば、パルス幅短縮手段に
は、上記Ｎ段の走査回路における前段又は後段に予備の
走査回路が設けられているので、Ｎ段の走査回路におけ
る隣り合う出力パルスを確実に取り出すことができる。

【００４１】請求項５に係る発明の液晶表示装置は、上
記課題を解決するために、請求項２記載の液晶表示装置
において、上記パルス幅短縮手段は、上記Ｎ段の走査回
路における出力パルスと、正・逆パルスからなる２種類
の各第４の制御信号のうちのいずれかとが入力される第
５の論理ゲート回路からなることを特徴としている。

【００４２】上記の発明によれば、具体的なパルス幅短
縮手段として、Ｎ段の走査回路における出力パルスと、
正・逆パルスからなる２種類の各第４の制御信号のうち
のいずれかとが入力される第５の論理ゲート回路にて構
成することによって、請求項６に示すように、クロック
信号及び反転クロック信号を正・逆パルスからなる２種
類の各第４の制御信号として利用できるので、確実に、
液晶表示装置を動作させるための駆動信号が少なく、か
つ歩留向上を実現し得る液晶表示装置を提供することが
できる。

【００４３】請求項６に係る発明の液晶表示装置は、上
記課題を解決するために、請求項１又は５記載の液晶表
示装置において、上記第３の制御信号又は第４の制御信
号は、クロック信号及び反転クロック信号からなること
を特徴としている。

【００４４】即ち、第３の制御信号又は第４の制御信号
は、周期（２×Ｍ×Ｔ）かつパルス幅（Ｍ×Ｔ）の正・
逆パルスからなる２種類の信号であることが要求され
る。

【００４５】ここで、これら２種類の信号は、既設のク
ロック信号及び反転クロック信号と同じである。

【００４６】そこで、本発明では、第３の制御信号又は
第４の制御信号は、クロック信号及び反転クロック信号
からなるとすることによって、第３の制御信号及び第４
の制御信号として、新たな制御線を垂直駆動回路に入力
しなくても良くなる。

【００４７】この結果、従来であれば、垂直駆動回路に
入力される制御線が多くなり入力パッドの面積が大きく
なると共に、さらには、この制御線の本数分の配線の引
き回しが必要であり、回路のレイアウトに必要な面積が
大きくなるという問題点があったが、既設の制御線を利
用することによって、これを防止することができる。

【００４８】従って、液晶表示装置を動作させるための
駆動信号が少なく、かつ歩留向上を実現し得る液晶表示
装置を提供することができる。

【００４９】請求項７に係る発明の液晶表示装置は、上
記課題を解決するために、請求項１〜６のいずれか１項
に記載の液晶表示装置において、Ｍ＝４であることを特
徴ととしている。

【００５０】即ち、高精細の液晶表示装置においては、
その小さい画素のピッチで走査回路１段分をレイアウト
するのが困難である。

【００５１】そこで、走査回路における１段分の出力を
複数の論理ゲート回路へ入力するというように、走査回
路における１段分からの論理ゲート回路への入力数を増
加させることにより、走査回路の段数を低減できる。

【００５２】本発明においては、特に、Ｍ＝４として、
論理ゲート回路への入力数を４となるようにしているの
で、４画素分のピッチで走査回路の１段分のレイアウト
を行うことができ、レイアウトを容易に行うことができ
る。

【００５３】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置を提供することができる。

【００５４】請求項８に係る発明の液晶表示装置は、上
記課題を解決するために、複数の走査線と複数の信号線
との各交点にスイッチング素子が配置されたアクティブ
マトリクスアレイと、上記走査線を駆動する垂直駆動回
路と、上記信号線を駆動する水平駆動回路とからなる液
晶表示装置において、上記垂直駆動回路は、スタートパ
ルスを入力することにより、パルス信号をクロック信号
の半周期分ずつ順次シフトして出力する２×Ｎ段（Ｎは
正の整数）の走査回路と、Ｍ個（Ｍは２以上の整数）毎
に各第１の制御端子が共通接続されて、これら共通接続
された第１の制御端子毎に上記２×Ｎ段の走査回路から
の１段おきの出力信号がそれぞれ入力されると共に、
（Ｍ−１）個おきにＭ種類の第２の制御信号を入力する
ための各第２の制御端子が共通接続された（Ｎ×Ｍ）個
の第６の論理ゲート回路とを備えていることを特徴とし
ている。

【００５５】上記の発明によれば、垂直駆動回路に入力
される制御信号は、２×Ｎ段（Ｎは正の整数）の走査回
路における最初の走査回路に入力されるスタートパルス
及びクロック信号と、（Ｎ×Ｍ）個の第６の論理ゲート
回路に入力されるＭ種類の第２の制御信号となる。

【００５６】即ち、従来であれば、第６の論理ゲート回
路には、（２×Ｍ−１）個おきに種類の異なる信号が入
力されていたので、第６の論理ゲート回路に入力される
制御線が少なくとも（２×Ｍ）個必要となっていた。こ
のため、垂直駆動回路に入力される制御線が多くなり入
力パッドの面積が大きくなると共に、さらには、この制
御線の本数分の配線の引き回しが必要であり、回路のレ
イアウトに必要な面積が大きくなるという問題点があっ
た。

【００５７】しかし、本発明では、第６の論理ゲート回
路における各第２の制御端子は、（Ｍ−１）個おきに共
通接続されたものとなっている。このため、第２の制御
端子の種類は、Ｍ個となり、従来の半分となる。

【００５８】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置を提供することができる。

【００５９】請求項９に係る発明の液晶表示装置の駆動
方法は、上記課題を解決するために、請求項１記載の液
晶表示装置の駆動方法であって、前記垂直駆動回路にお
ける走査回路に、走査線選択期間をＴとして、パルス幅
が（２×Ｍ×Ｔ）であるスタートパルスを入力すること
により、周期が（２×Ｍ×Ｔ）であるクロック信号を使
用して半周期分順次シフトした信号をそれぞれ発生さ
せ、次に、上記半周期分順次シフトした各信号と、周期
が（Ｍ×Ｔ）であってパルス幅（Ｔ）のパルスを出力す
るＭ種類の第２の制御信号とを各第１の論理ゲート回路
における第１の制御端子及び第２の制御端子にそれぞれ
入力して、これら各第１の論理ゲート回路から、各パル
ス幅が（Ｔ）であって位相が互いに（（Ｍ−１）×Ｔ）
離れた２個のパルスを発生させ、次に、上記２個のパル
スと、周期（２×Ｍ×Ｔ）かつパルス幅（Ｍ×Ｔ）の正
・逆パルスからなる２種類の各第３の制御信号のうちの
いずれかとを第２の論理ゲート回路にそれぞれ入力して
これら各第２の論理ゲート回路からパルス幅（Ｔ）の信
号を出力させ、上記パルス幅（Ｔ）の信号を順次走査線
に入力することを特徴としている。

【００６０】上記の発明によれば、垂直駆動回路におけ
るＮ段の走査回路に、スタートパルスが入力されると、
各走査回路から、周期が（２×Ｍ×Ｔ）であるクロック
信号の半周期分ずつ順次シフトされたパルス信号がそれ
ぞれ出力される。

【００６１】これらパルス信号は、（Ｎ×Ｍ）個の第１
の論理ゲート回路の各第１の制御端子に入力される。

【００６２】ここで、（Ｎ×Ｍ）の第１の論理ゲート回
路は、Ｍ個毎に各第１の制御端子が共通接続されている
ので、上記各走査回路からのパルス信号は、それぞれＭ
個の第１の論理ゲート回路に入力される。

【００６３】また、各第１の論理ゲート回路には、他の
入力として、第２の制御端子から、（Ｍ−１）個おきに
Ｍ種類の第２の制御信号がそれぞれ入力される。各第２
の制御信号は、周期が（Ｍ×Ｔ）であってパルス幅
（Ｔ）のパルスからなっている。

【００６４】これによって、上記各第１の論理ゲート回
路は、パルス幅が（Ｔ）であって位相が互いに（（Ｍ−
１）×Ｔ）離れた２個のパルスを発生する。

【００６５】次に、上記２個のパルスと周期（２×Ｍ×
Ｔ）かつパルス幅（Ｍ×Ｔ）の正・逆パルスからなる２
種類の各第３の制御信号のうちのいずれかとを第２の論
理ゲート回路にそれぞれ入力すると、各第２の論理ゲー
ト回路からパルス幅（Ｔ）の信号が出力される。

【００６６】従って、これらパルス幅（Ｔ）の信号を順
次走査線に入力することにより、前記水平駆動回路の信
号線からの信号とを組み合わせて、アクティブマトリク
スアレイのスイッチング素子をＯＮ／ＯＦＦして液晶表
示装置の画面を表示することができる。

【００６７】即ち、従来であれば、第１の論理ゲート回
路には、（２×Ｍ−１）個おきに種類の異なる信号が入
力されていたので、第１の論理ゲート回路に入力される
制御線が少なくとも（２×Ｍ）個必要となっていた。こ
のため、垂直駆動回路に入力される制御線が多くなり入
力パッドの面積が大きくなると共に、さらには、この制
御線の本数分の配線の引き回しが必要であり、回路のレ
イアウトに必要な面積が大きくなるという問題点があっ
た。

【００６８】しかし、本発明では、第１の論理ゲート回
路における各第２の制御端子は、（Ｍ−１）個おきに共
通接続されたものとなっている。このため、第２の制御
端子の種類は、Ｍ個となり、従来の半分となる。

【００６９】また、配線が、第１の論理ゲート回路と第
２の論理ゲート回路とに分散されるので、制御線が集中
するのを防止することができる。

【００７０】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置の駆動方法を提供することができる。

【００７１】請求項１０に係る発明の液晶表示装置の駆
動方法は、上記課題を解決するために、請求項２記載の
液晶表示装置の駆動方法であって、前記垂直駆動回路に
おける走査回路に、走査線選択期間をＴとして、パルス
幅が（２×Ｍ×Ｔ）であるスタートパルスを入力するこ
とにより、周期が（２×Ｍ×Ｔ）であるクロック信号を
使用して半周期分順次シフトした信号をそれぞれ発生さ
せ、次に、上記半周期分順次シフトした信号をパルス幅
短縮手段に入力してパルス幅（Ｍ×Ｔ）のパルスをそれ
ぞれ発生させ、上記パルス幅短縮手段からの出力と、周
期が（Ｍ×Ｔ）であってパルス幅（Ｔ）のパルスを出力
するＭ種類の第２の制御信号とを各第６の論理ゲート回
路における第１の制御端子及び第２の制御端子にそれぞ
れ入力し、これら各第３の論理ゲート回路から各パルス
幅が（Ｔ）の信号を発生させ、上記パルス幅（Ｔ）の信
号を順次走査線に入力することを特徴としている。

【００７２】上記の発明によれば、垂直駆動回路におけ
るＮ段の走査回路に、スタートパルスが入力されると、
各走査回路から、周期が（２×Ｍ×Ｔ）であるクロック
信号の半周期分ずつ順次シフトされたパルス信号がそれ
ぞれ出力される。

【００７３】これらパルス信号は、パルス幅短縮手段に
入力され、このパルス幅短縮手段にて、出力パルスのパ
ルス幅を小さくしてパルス幅（Ｍ×Ｔ）のパルスをそれ
ぞれ発生させる。

【００７４】これらパルス幅短縮手段の出力は、（Ｎ×
Ｍ）個の第３の論理ゲート回路の各第１の制御端子に入
力される。

【００７５】ここで、（Ｎ×Ｍ）の第３の論理ゲート回
路は、Ｍ個毎に各第１の制御端子が共通接続されている
ので、上記各パルス幅短縮手段からのパルス信号は、そ
れぞれＭ個の第３の論理ゲート回路に入力される。

【００７６】また、各第３の論理ゲート回路には、他の
入力として、第２の制御端子から、（Ｍ−１）個おきに
Ｍ種類の第２の制御信号がそれぞれ入力される。各第２
の制御信号は、周期が（Ｍ×Ｔ）であってパルス幅
（Ｔ）のパルスからなっている。

【００７７】これによって、上記各第３の論理ゲート回
路から、パルス幅（Ｔ）の信号が出力される。

【００７８】従って、これらパルス幅（Ｔ）の信号を順
次走査線に入力することにより、前記水平駆動回路の信
号線からの信号とを組み合わせて、アクティブマトリク
スアレイのスイッチング素子をＯＮ／ＯＦＦして液晶表
示装置の画面を表示することができる。

【００７９】即ち、従来であれば、第３の論理ゲート回
路には、（２×Ｍ−１）個おきに種類の異なる信号が入
力されていたので、第３の論理ゲート回路に入力される
制御線が少なくとも（２×Ｍ）個必要となっていた。こ
のため、垂直駆動回路に入力される制御線が多くなり入
力パッドの面積が大きくなると共に、さらには、この制
御線の本数分の配線の引き回しが必要であり、回路のレ
イアウトに必要な面積が大きくなるという問題点があっ
た。

【００８０】しかし、本発明では、各走査回路の出力パ
ルスのパルス幅を小さくして出力するパルス幅短縮手段
を設けたことにより、第３の論理ゲート回路における各
第２の制御端子を（Ｍ−１）個おきに共通接続すること
が可能となる。従って、第２の制御端子の種類は、Ｍ個
となり、従来の半分となる。

【００８１】また、配線が、各パルス幅短縮手段と第３
の論理ゲート回路とに分散されるので、制御線が集中す
るのを防止することができる。

【００８２】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置の駆動方法を提供することができる。

【００８３】請求項１１に係る発明の液晶表示装置の駆
動方法は、上記課題を解決するために、請求項８記載の
液晶表示装置の駆動方法であって、前記垂直駆動回路に
おける走査回路に、走査線選択期間をＴとして、パルス
幅が（Ｍ×Ｔ）であるスタートパルスを入力することに
より、周期が（Ｍ×Ｔ）であるクロック信号を使用して
半周期分順次シフトした信号をそれぞれ発生させ、 次
に、上記２×Ｎ段の走査回路からの１段おきに取り出し
た１周期分順次シフトした各出力信号と、周期が（Ｍ×
Ｔ）であってパルス幅（Ｔ）のパルスを出力するＭ種類
の第２の制御信号とを各第６の論理ゲート回路における
第１の制御端子及び第２の制御端子にそれぞれ入力し、
これら各第６の論理ゲート回路から各パルス幅が（Ｔ）
の信号を発生させ、上記パルス幅（Ｔ）の信号を順次走
査線に入力することを特徴としている。

【００８４】上記発明によれば、垂直駆動回路における
２×Ｎ段の走査回路に、パルス幅が（Ｍ×Ｔ）のスター
トパルスが入力されると、各走査回路から、周期が（Ｍ
×Ｔ）であるクロック信号の半周期分ずつ順次シフトさ
れたパルス信号がそれぞれ出力される。従って、上記２
×Ｎ段の走査回路からの１段おきに取り出した出力信号
は、それぞれ１周期分順次シフトしたものとなる。

【００８５】これらパルス信号は、（Ｎ×Ｍ）個の第６
の論理ゲート回路の各第１の制御端子に入力される。

【００８６】ここで、（Ｎ×Ｍ）の第６の論理ゲート回
路は、Ｍ個毎に各第１の制御端子が共通接続されている
ので、上記１段おきの走査回路からのパルス信号は、そ
れぞれＭ個の第６の論理ゲート回路に入力される。

【００８７】また、各第６の論理ゲート回路には、他の
入力として、第２の制御端子から、（Ｍ−１）個おきに
Ｍ種類の第２の制御信号がそれぞれ入力される。各第２
の制御信号は、周期が（Ｍ×Ｔ）であってパルス幅
（Ｔ）のパルスからなっている。

【００８８】これによって、上記各第６の論理ゲート回
路から、パルス幅（Ｔ）の信号が出力される。

【００８９】従って、これらパルス幅（Ｔ）の信号を順
次走査線に入力することにより、前記水平駆動回路の信
号線からの信号とを組み合わせて、アクティブマトリク
スアレイのスイッチング素子をＯＮ／ＯＦＦして液晶表
示装置の画面を表示することができる。

【００９０】即ち、従来であれば、第６の論理ゲート回
路には、（２×Ｍ−１）個おきに種類の異なる信号が入
力されていたので、第６の論理ゲート回路に入力される
制御線が少なくとも（２×Ｍ）個必要となっていた。こ
のため、垂直駆動回路に入力される制御線が多くなり入
力パッドの面積が大きくなると共に、さらには、この制
御線の本数分の配線の引き回しが必要であり、回路のレ
イアウトに必要な面積が大きくなるという問題点があっ
た。

【００９１】しかし、本発明では、スタートパルスを入
力することによりパルス信号をクロック信号の半周期分
ずつ順次シフトして出力する走査回路を２×Ｎ段（Ｎは
正の整数）に設け、かつ、その出力信号の取り出しを２
×Ｎ段の走査回路における１段おきに行うことによっ
て、各出力信号をそれぞれ１周期分順次シフトさせてい
る。この結果、第６の論理ゲート回路における各第２の
制御端子を（Ｍ−１）個おきに共通接続することが可能
となる。従って、第２の制御端子の種類は、Ｍ個とな
り、従来の半分となる。

【００９２】従って、液晶表示装置を動作させるための
駆動信号が少なく、かつ歩留向上を実現し得る液晶表示
装置の駆動方法を提供することができる。

【００９３】請求項１２に係る発明の液晶表示装置の駆
動方法は、上記課題を解決するために、請求項１記載の
液晶表示装置の駆動方法であって、前記垂直駆動回路に
おける走査回路に、走査線選択期間をＴとして、パルス
幅が（Ｍ×Ｔ）であるスタートパルスを入力し、周期が
（Ｍ×Ｔ）であるクロック信号を使用して半周期分順次
シフトした信号をそれぞれ発生させ、次に、上記半周期
分順次シフトした信号と、Ｍ種類の制御端子のうち（Ｍ
／２）個の制御端子に周期が（（Ｍ／２）×Ｔ）の制御
信号とを第１の論理ゲート回路に入力し、パルス幅が
（Ｔ）で（（（Ｍ／２）−１）×Ｔ）離れた２個のパル
スを第１の論理ゲート回路から発生させ、上記２個のパ
ルスと周期が（Ｍ×Ｔ）である第３の制御信号とを第２
の論理ゲート回路に入力し、パルス幅（Ｔ）の信号を該
第２の論理ゲート回路から出力させ、上記パルス幅
（Ｔ）の信号を走査線１本おきに順次入力することを特
徴としている。

【００９４】上記発明によれば、第２の制御端子の種類
は、Ｍ個となり、従来の半分となる。従って、液晶表示
装置を動作させるための駆動信号が少なく、かつ歩留向
上を実現し得る液晶表示装置の駆動方法を提供すること
ができる。

【００９５】また、パルス幅（Ｔ）の信号を走査線１本
おきに順次入力する。このため、請求項１記載の液晶表
示装置を用いて、走査線１本おきに順次入力するインタ
ーレース走査を行うことができる。

【００９６】請求項１３に係る発明の液晶表示装置の駆
動方法は、上記課題を解決するために、請求項１記載の
液晶表示装置の駆動方法であって、前記垂直駆動回路に
おける走査回路に、走査線選択期間をＴとして、パルス
幅が（Ｍ×Ｔ）であるスタートパルスを入力し、周期が
（Ｍ×Ｔ）であるクロック信号を使用して半周期分順次
シフトした信号をそれぞれ発生させ、次に、上記半周期
分順次シフトした信号と、Ｍ種類の制御端子に周期が
（（Ｍ／２）×Ｔ）であるＭ／２種類の制御信号とを第
１の論理ゲート回路に入力し、パルス幅が（Ｔ）で
（（（Ｍ／２）−１）×Ｔ）離れた２個のパルスを第１
の論理ゲート回路から発生させ、上記２個のパルスと周
期（Ｍ×Ｔ）である第３の制御信号とを第２の論理ゲー
ト回路に入力し、パルス幅（Ｔ）の信号を該第２の論理
ゲート回路から出力させ、上記パルス幅（Ｔ）の信号を
走査線２本ずつ順次入力することを特徴としている。

【００９７】上記発明によれば、第２の制御端子の種類
は、Ｍ個となり、従来の半分となる。従って、液晶表示
装置を動作させるための駆動信号が少なく、かつ歩留向
上を実現し得る液晶表示装置の駆動方法を提供すること
ができる。

【００９８】また、パルス幅（Ｔ）の信号を走査線２本
ずつ順次入力する。このため、請求項１記載の液晶表示
装置を用いて、走査線２本ずつ順次入力する２本同時走
査を行うことができる。

【００９９】請求項１４に係る発明の液晶表示装置の駆
動方法は、上記課題を解決するために、請求項２記載の
液晶表示装置の駆動方法であって、前記垂直駆動回路に
おける走査回路に、走査線選択期間をＴとして、パルス
幅が（Ｍ×Ｔ）であるスタートパルスを入力し、周期が
（Ｍ×Ｔ）であるクロック信号を使用して半周期分順次
シフトした信号をそれぞれ発生させ、次に、上記半周期
分順次シフトした信号をパルス幅短縮手段に入力し、パ
ルス幅（Ｍ×Ｔ／２）のパルスをそれぞれ発生させ、上
記パルス幅短縮手段からの出力と、Ｍ本の制御端子のう
ち（Ｍ／２）本の制御端子には周期が（Ｍ×Ｔ／２）で
ある制御信号とを各第３の論理ゲート回路における第１
の制御端子及び第２の制御端子にそれぞれ入力し、パル
ス幅（Ｔ）の信号を該第３の論理ゲート回路から出力さ
せ、上記パルス幅（Ｔ）の信号を走査線１本おきに順次
入力することを特徴としている。

【０１００】上記の発明によれば、第２の制御端子の種
類は、Ｍ個となり、従来の半分となる。従って、液晶表
示装置を動作させるための駆動信号が少なく、かつ歩留
向上を実現し得る液晶表示装置の駆動方法を提供するこ
とができる。

【０１０１】また、パルス幅（Ｔ）の信号を走査線１本
おきに順次入力する。このため、請求項２記載の液晶表
示装置を用いて、走査線１本おきに順次入力するインタ
ーレース走査を行うことができる。

【０１０２】請求項１５に係る発明の液晶表示装置の駆
動方法は、上記課題を解決するために、請求項２記載の
液晶表示装置の駆動方法であって、前記垂直駆動回路に
おける走査回路に、走査線選択期間をＴとして、パルス
幅が（Ｍ×Ｔ）であるスタートパルスを入力し、周期が
（Ｍ×Ｔ）であるクロック信号を使用して半周期分順次
シフトした信号をそれぞれ発生させ、次に、上記半周期
分順次シフトした信号をパルス幅短縮手段に入力し、パ
ルス幅（Ｍ×Ｔ／２）のパルスをそれぞれ発生させ、上
記パルス幅短縮手段からの出力と、Ｍ本の制御端子には
周期が（Ｍ×Ｔ／２）であるＭ／２種類の制御信号とを
各第３の論理ゲート回路における第１の制御端子及び第
２の制御端子にそれぞれ入力し、パルス幅（Ｔ）の信号
を該第３の論理ゲート回路から出力させ、上記パルス幅
（Ｔ）の信号を走査線２本ずつ順次入力することを特徴
としている。

【０１０３】上記の発明によれば、第２の制御端子の種
類は、Ｍ個となり、従来の半分となる。従って、液晶表
示装置を動作させるための駆動信号が少なく、かつ歩留
向上を実現し得る液晶表示装置の駆動方法を提供するこ
とができる。

【０１０４】また、パルス幅（Ｔ）の信号を走査線２本
ずつ順次入力する。このため、請求項２記載の液晶表示
装置を用いて、走査線２本ずつ順次入力する２本同時走
査を行うことができる。

【０１０５】請求項１６に係る発明の液晶表示装置の駆
動方法は、上記課題を解決するために、請求項８記載の
液晶表示装置の駆動方法であって、前記垂直駆動回路に
おける走査回路に、走査線選択期間をＴとして、パルス
幅が（Ｍ×Ｔ）であるスタートパルスを入力し、周期が
（Ｍ×Ｔ）であるクロック信号を使用して半周期分順次
シフトした信号をそれぞれ発生させ、次に、上記２×Ｎ
段の走査回路からの１段おきに取り出した１周期分順次
シフトした各出力信号と、Ｍ本の制御端子のうち（Ｍ／
２）本の制御端子には周期が（Ｍ×Ｔ／２）である制御
信号とを各第６の論理ゲート回路における第１の制御端
子及び第２の制御端子にそれぞれ入力し、パルス幅
（Ｔ）の信号を該第６の論理ゲート回路から出力させ、
上記パルス幅（Ｔ）の信号を走査線１本おきに順次入力
することを特徴としている。

【０１０６】上記の発明によれば、第２の制御端子の種
類は、Ｍ個となり、従来の半分となる。従って、液晶表
示装置を動作させるための駆動信号が少なく、かつ歩留
向上を実現し得る液晶表示装置の駆動方法を提供するこ
とができる。

【０１０７】また、パルス幅（Ｔ）の信号を走査線１本
おきに順次入力する。このため、請求項８記載の液晶表
示装置を用いて、走査線１本おきに順次入力するインタ
ーレース走査を行うことができる。

【０１０８】請求項１７に係る発明の液晶表示装置の駆
動方法は、上記課題を解決するために、請求項８記載の
液晶表示装置の駆動方法であって、前記垂直駆動回路に
おける走査回路に、走査線選択期間をＴとして、パルス
幅が（Ｍ×Ｔ）であるスタートパルスを入力し、周期が
（Ｍ×Ｔ）であるクロック信号を使用して半周期分順次
シフトした信号をそれぞれ発生させ、次に、上記２×Ｎ
段の走査回路からの１段おきに取り出した１周期分順次
シフトした各出力信号と、Ｍ本の制御端子には周期が
（Ｍ×Ｔ／２）であるＭ／２種類の制御信号とを各第６
の論理ゲート回路における第１の制御端子及び第２の制
御端子にそれぞれ入力し、パルス幅（Ｔ）の信号を該第
６の論理ゲート回路から出力させ、上記パルス幅（Ｔ）
の信号を走査線２本ずつ順次入力することを特徴として
いる。

【０１０９】上記の発明によれば、第２の制御端子の種
類は、Ｍ個となり、従来の半分となる。従って、液晶表
示装置を動作させるための駆動信号が少なく、かつ歩留
向上を実現し得る液晶表示装置の駆動方法を提供するこ
とができる。

【０１１０】また、パルス幅（Ｔ）の信号を走査線２本
ずつ順次入力する。このため、請求項８記載の液晶表示
装置を用いて、走査線２本ずつ順次入力する２本同時走
査を行うことができる。

【０１１１】

【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について図１ないし図３に基づいて説明すれば、
以下の通りである。

【０１１２】本実施の形態の液晶表示装置は、アクティ
ブマトリクス型の液晶表示装置であり、図３に示すよう
に、走査線と信号線との交点にスイッチング素子として
の薄膜トランジスタを配置して構成されたアクティブマ
トリクスアレイ１と、信号線を駆動する水平駆動回路２
と、走査線を駆動する垂直駆動回路１０とから構成され
ている。尚、この液晶表示装置では、走査線の数を例え
ば１０２４本としている。但し、必ずしもこの数には限
らない。

【０１１３】上記の液晶表示装置の垂直駆動回路１０
は、図１に示すように、スタートパルスＳＴａをクロッ
ク信号ＣＬＫに同期して１段につき半パルスずつ順次シ
フトするハーフビット構成の走査回路（以下、「ハーフ
ビット構成走査回路」という）１１−１〜１１−２５７
と、これらハーフビット構成走査回路１１−１〜１１−
２５７の各出力信号Ｐ１・Ｐ２・Ｐ３…Ｐ２５６が入力
される第１の論理ゲート回路としてのＡＮＤゲート回路
１２−１〜１２−１０２４と、これら各ＡＮＤゲート回
路１２−１〜１２−１０２４の出力ＧＰＰ１・ＧＰＰ２
…ＧＰＰ１０２４が入力される第２の論理ゲート回路を
構成するＮＡＮＤゲート回路１３−１〜１３−１０２４
と、上記ＮＡＮＤゲート回路１３−１〜１３−１０２４
の出力信号を入力して出力信号ＧＰ１・ＧＰ２…ＧＰ１
０２４を出力する各出力バッファ回路１４…とから構成
されている。尚、本実施の形態では、上記各ＮＡＮＤゲ
ート回路１３−１〜１３−１０２４と上記各出力バッフ
ァ回路１４…との組み合わせによって、各第２の論理ゲ
ート回路が構成されている。

【０１１４】上記ハーフビット構成走査回路１１−１〜
１１−２５７は、Ｎ段（Ｎは正の整数）としての２５６
段に一段を加えたものからなっている。この最後の一段
のハーフビット構成走査回路１１−２５７は終端装置と
しての機能を有するものとなっており、この出力を取り
出すということは行われない。

【０１１５】上記のハーフビット構成走査回路１１−１
には、スタートパルスＳＴａとクロック信号ＣＬＫとそ
の反転クロック信号／ＣＬＫが入力される。

【０１１６】一方、上記ＡＮＤゲート回路１２−１〜１
２−１０２４のそれぞれには入力用の端子として、第１
の制御端子と第２の制御端子とが設けられている。

【０１１７】各第１の制御端子は、Ｍ個（Ｍは２以上の
整数）としての例えば４個毎に共通接続されていると共
に、それら４個毎に共通接続されたものが、上記ハーフ
ビット構成走査回路１１−１〜１１−２５６の各出力端
子に接続されている。この結果、ＡＮＤゲート回路１２
−１〜１２−１０２４には、４個毎にＡＮＤゲート回路
１２−１〜１２−１０２４からの出力信号Ｐ１・Ｐ２…
Ｐ２５６が第１の制御端子に入力されるものとなってい
る。

【０１１８】また、ＡＮＤゲート回路１２−１〜１２−
１０２４は、（Ｎ×Ｍ）個としての２５６×４＝１０２
４個となっている。これによって、上記の走査線の数１
０２４本に対応するものとなっている。

【０１１９】さらに、上記のＡＮＤゲート回路１２−１
〜１２−１０２４における各第２の制御端子には、外部
から入力される第２の制御信号Ｇ１・Ｇ２・Ｇ３・Ｇ４
が順次入力されるようになっている。

【０１２０】即ち、各ＡＮＤゲート回路１２−１〜１２
−１０２４における各第２の制御端子には、一般的に
は、（Ｍ−１）個おきにＭ種類の信号が入力されるよう
になっており、本実施の形態では、Ｍ個として例えば４
個となっており、（Ｍ−１）個おきとしての３個おきに
上記各第２の制御信号Ｇ１・Ｇ２・Ｇ３・Ｇ４が入力さ
れている。またこれら各第２の制御信号Ｇ１同士、各第
２の制御信号Ｇ２、各第２の制御信号Ｇ３同士、及び各
第２の制御信号Ｇ４同士は、互いに共通接続されてい
る。

【０１２１】一方、上記各ＮＡＮＤゲート回路１３−１
〜１３−１０２４には、上記ＡＮＤゲート回路１２−１
〜１２−１０２４の出力信号ＧＰＰ１・ＧＰＰ２…ＧＰ
Ｐ１０２４が入力されると共に、第３の制御信号ＰＰ１
・ＰＰ２のうちのいずれか一方が入力されるようになっ
ている。

【０１２２】本実施の形態では、上記第３の制御信号Ｐ
Ｐ１・ＰＰ２は、ＮＡＮＤゲート回路１３−１〜１３−
１０２４に対して、４個毎に交互に入力されるようにな
っている。即ち、最初の４個のＮＡＮＤゲート回路１３
−１〜１３−４には、第３の制御信号ＰＰ１が入力さ
れ、次の４個のＮＡＮＤゲート回路１３−５〜１３−８
には、第３の制御信号ＰＰ２が入力される。また、次の
４個のＮＡＮＤゲート回路１３−９〜１３−１２には、
第３の制御信号ＰＰ１が入力され、さらに次の４個のＮ
ＡＮＤゲート回路１３−１３〜１３−１６には、第３の
制御信号ＰＰ２が入力される。以下同様に、４個毎に第
３の制御信号ＰＰ１・ＰＰ２が交互に入力されるように
なっている。

【０１２３】上記のＮＡＮＤゲート回路１３−１〜１３
−１０２４の各出力信号は、出力バッファ回路１４にて
反転されて出力信号ＧＰ１・ＧＰ２…ＧＰ１０２４とし
て各走査線に入力される。

【０１２４】即ち、本垂直駆動回路１０の特徴は、従来
例と比較して、前記図２０に示すＮＡＮＤゲート回路１
０５−１〜１０５−１０２４を、ＡＮＤゲート回路１２
−１〜１２−１０２４とＮＡＮＤゲート回路１３−１〜
１３−１０２４とを組み合わせることにより、ＡＮＤゲ
ート回路１２−１〜１２−１０２４ヘの制御信号の本数
を半分にしていることにある。尚、本実施の形態におい
ては、ＡＮＤゲート回路１２−１〜１２−１０２４とＮ
ＡＮＤゲート回路１３−１〜１３−１０２４とを組み合
わせて使用しているが、必ずしもこれに限らず、これら
の回路と同様の機能を有する回路を組み合わせて使用す
ることも可能である。例えば、ハーフビット構成走査回
路１１−１〜１１−２５６から出力させた反転したパル
スと、反転させた制御信号とをＮＯＲゲート回路に入力
しても良い。このような方法は、後述する他の実施の形
態についても同様である。

【０１２５】上記の構成の液晶表示装置における駆動方
法を、図２に示す順次走査を行った場合のタイミングチ
ャートにて説明する。尚、上記の順次走査とは、奇数ラ
イン又は偶数ラインに関係なく順番に走査する方式をい
う。

【０１２６】先ず、前記ハーフビット構成走査回路１１
−１〜１１−２５７に、Ｔを走査線選択期間としてパル
ス幅が（８Ｔ）であるスタートパルスＳＴａ、周期が
（８Ｔ）であるクロック信号ＣＬＫ及びその反転クロッ
ク信号／ＣＬＫを入力する。これにより、ハーフビット
構成走査回路１１−１〜１１−２５７から出力Ｐ１〜Ｐ
２５６が発生する。

【０１２７】このとき、本実施の形態では、ＡＮＤゲー
ト回路１２−１〜１２−１０２４に入力される制御信号
として、同図に示すように、第２の制御信号Ｇ１〜Ｇ４
の４本の信号を使用する。従って、この制御信号の本数
は従来の１／２の本数となっている。

【０１２８】尚、本実施の形態においては、同図に示す
ように、映像信号書込み期間直後のブランキング期間に
おいても第２の制御信号Ｇ１〜Ｇ４のパルスが発生して
いるが、必ずしもこれに限らず、ブランキング期間にパ
ルスを発生させなくとも良い。

【０１２９】その後、これらＡＮＤゲート回路１２−１
〜１２−１０２４の出力ＧＰＰ１〜ＧＰＰ１０２４に
は、同図に示される２個の出力パルスが現れる。これら
２個の出力パルスがＮＡＮＤゲート回路１３−１〜１３
−１０２４に入力する。その際、奇数段目のハーフビッ
ト構成走査回路１１−１・１１−３・１１−５…の出力
が接続しているＮＡＮＤゲート回路１３−１〜１３−４
・１３−９〜１３−１２…には第３の制御信号ＰＰ１が
入力される一方、偶数段目のハーフビット構成走査回路
１１−２・１１−４・１１−６…の出力が接続している
ＮＡＮＤゲート回路１３−５〜１３−８・１３−１３〜
１３−１６…には第３の制御信号ＰＰ２が入力される。

【０１３０】上記の第３の制御信号ＰＰ１としては、ハ
ーフビット構成走査回路１１−１〜１１−２５７に入力
するクロック信号ＣＬＫを使用すれば良く、また、第３
の制御信号ＰＰ２として反転クロック信号／ＣＬＫを使
用すれば良い。このため、新たな制御信号を作成する必
要が無く、また、外部からの信号入力端子を新たに作成
する必要も無い。

【０１３１】こうして、ＮＡＮＤゲート回路１３−１〜
１３−１０２４からの出力及び出力バッファ回路１４か
らの出力信号としてＧＰ１〜ＧＰ１０２４のパルス幅が
（Ｔ）であり、位相が（Ｔ）ずつ順次シフトしたパルス
が発生し、これにより走査線を順次走査することができ
る。

【０１３２】これら垂直駆動回路１０からの各出力信号
ＧＰ１・ＧＰ２…ＧＰ１０２４と、前記水平駆動回路２
からの各信号線の信号により、アクティブマトリクスア
レイ１における走査線と信号線との交点に配置して設け
られた各薄膜トランジスタにＯＮ／ＯＦＦ信号を供給
し、液晶表示装置の画面が画素毎に表示される。

【０１３３】この結果、制御信号数を削減することがで
きるので、液晶表示装置の小型化及び低コスト化を図る
ことができる。

【０１３４】このように、本実施の形態の液晶表示装置
及びその駆動方法では、垂直駆動回路１０における２５
６段のハーフビット構成走査回路１１−１〜１１−２５
７に、スタートパルスＳＴａが入力されると、各ハーフ
ビット構成走査回路１１−１〜１１−２５７から、周期
が（２×４×Ｔ）であるクロック信号ＣＬＫの半周期分
ずつ順次シフトされたパルス信号である出力信号Ｐ１・
Ｐ２・Ｐ３…Ｐ２５６がそれぞれ出力される。

【０１３５】これらパルス信号は、（２５６×４）個の
ＡＮＤゲート回路１２−１〜１２−１０２４の各第１の
制御端子に入力される。

【０１３６】ここで、（２５６×４）のＡＮＤゲート回
路１２−１〜１２−１０２４は、４個毎に各第１の制御
端子が共通接続されているので、上記各ハーフビット構
成走査回路１１−１〜１１−２５７からのパルス信号
は、それぞれ４個のＡＮＤゲート回路１２−１〜１２−
４・１２−５〜１２−８…１２−１０２１〜１２−１０
２４に入力される。

【０１３７】また、各ＡＮＤゲート回路１２−１〜１２
−１０２４には、他の入力として、第２の制御端子か
ら、３個おきに４種類の第２の制御信号Ｇ１〜Ｇ４がそ
れぞれ入力される。各第２の制御信号Ｇ１〜Ｇ４は、周
期が（４×Ｔ）であってパルス幅（Ｔ）のパルスからな
っている。

【０１３８】これによって、上記各ＡＮＤゲート回路１
２−１〜１２−１０２４は、パルス幅が（Ｔ）であって
位相が互いに（（４−１）×Ｔ）離れた２個のパルスを
発生する。

【０１３９】次に、上記２個のパルスと周期（２×４×
Ｔ）かつパルス幅（４×Ｔ）の正・逆パルスからなる２
種類の各第３の制御信号ＰＰ１・ＰＰ２のうちのいずれ
かとをＮＡＮＤゲート回路１３−１〜１３−１０２４に
それぞれ入力すると、各ＮＡＮＤゲート回路１３−１〜
１３−１０２４及び出力バッファ回路１４…からパルス
幅（Ｔ）の信号が出力される。

【０１４０】従って、これらパルス幅（Ｔ）の信号を順
次走査線に入力することにより、水平駆動回路２の信号
線からの信号とを組み合わせて、アクティブマトリクス
アレイ１の薄膜トランジスタをＯＮ／ＯＦＦして液晶表
示装置の画面を表示することができる。

【０１４１】即ち、従来であれば、ＮＡＮＤゲート回路
１０５−１〜１０５−１０２４（図２０参照）には、
（２×４−１＝７）個おきに種類の異なる信号が入力さ
れていたので、ＮＡＮＤゲート回路１０５−１〜１０５
−１０２４に入力される制御線が少なくとも（２×４）
個必要となっていた。このため、垂直駆動回路１０に入
力される制御線が多くなり入力パッドの面積が大きくな
ると共に、さらには、この制御線の本数分の配線の引き
回しが必要であり、回路のレイアウトに必要な面積が大
きくなるという問題点があった。

【０１４２】しかし、本実施の形態では、垂直駆動回路
１０に入力される制御信号は、最初の走査回路ハーフビ
ット構成走査回路１１−１に入力されるスタートパルス
ＳＴａ、クロック信号ＣＬＫ及び反転クロック信号／Ｃ
ＬＫと、２５６×４＝１０２４個のＡＮＤゲート回路１
２−１〜１２−１０２４に入力される４種類の第２の制
御信号Ｇ１〜Ｇ４と、ＮＡＮＤゲート回路１３−１〜１
３−１０２４に入力される２種類の第３の制御信号ＰＰ
１・ＰＰ２となる。即ち、ＡＮＤゲート回路１２−１〜
１２−１０２４における各第２の制御端子は、（４−１
＝３）個おきに共通接続されたものとなっている。

【０１４３】このため、第２の制御端子の種類は、４個
となり、従来の半分となる。

【０１４４】また、配線が、ＡＮＤゲート回路１２−１
〜１２−１０２４とＮＡＮＤゲート回路１３−１〜１３
−１０２４とに分散されるので、制御線が集中するのを
防止することができる。

【０１４５】即ち、制御端子数を低減させることによ
り、垂直駆動回路１０及び入力パッドの面積を小さくす
ることができるので、１枚のガラス基板から複数の液晶
表示装置を取り出すいわゆる多数枚取りの場合に、基板
に対する乗り数が増え、良品パネル数を増加させること
ができる。

【０１４６】また、垂直駆動回路１０及び入力パッドの
面積が小さくなることで、液晶表示装置の表示部周辺の
額縁領域が小さくなり、パーソナルコンピュータ等への
組み込みが行い易くなる。

【０１４７】さらに、ハーフビット構成走査回路１１−
１〜１１−２５６における１段分の出力をそれぞれ４個
のＡＮＤゲート回路１２−１〜１２−４・１２−５〜１
２−８…１２−１０２１〜１２−１０２４に入力すると
いうように、ハーフビット構成走査回路１１−１〜１１
−２５６における１段分からのＡＮＤゲート回路１２−
１〜１２−１０２４への入力数を増加させることによ
り、ハーフビット構成走査回路１１−１〜１１−２５６
の段数を、必要な走査線の数１０２４本よりも低減でき
るので、特に、高精細の液晶表示装置においては、その
小さい画素のピッチで走査回路１０２４段をレイアウト
するのが困難であるが、本実施の形態においては、レイ
アウトが容易になる。

【０１４８】特に、本実施の形態では、Ｍ＝４として、
ＡＮＤゲート回路１２−１〜１２−１０２４への入力数
を４となるようにしているので、４画素分のピッチでハ
ーフビット構成走査回路１１−１〜１１−２５６のレイ
アウトを行うことができ、レイアウトを容易に行うこと
ができる。

【０１４９】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置を提供することができる。

【０１５０】また、本実施の形態では、第３の制御信号
ＰＰ１・ＰＰ２は、クロック信号ＣＬＫ及び反転クロッ
ク信号／ＣＬＫを使用している。このため、第３の制御
信号ＰＰ１・ＰＰ２として新たな制御線を垂直駆動回路
１０に入力しなくても良くなる。

【０１５１】この結果、従来であれば、垂直駆動回路１
０に入力される制御線が多くなり入力パッドの面積が大
きくなると共に、さらには、この制御線の本数分の配線
の引き回しが必要であり、回路のレイアウトに必要な面
積が大きくなるという問題点があったが、既設の制御線
を利用することによって、これを防止することができ
る。

【０１５２】従って、液晶表示装置を動作させるための
駆動信号が少なく、かつ歩留向上を実現し得る液晶表示
装置及びその駆動方法を提供することができる。

【０１５３】〔実施の形態２〕本発明の他の実施の形態
について図４及び図５に基づいて説明すれば、以下の通
りである。尚、説明の便宜上、前記の実施の形態１の図
面に示した部材と同一の機能を有する部材については、
同一の符号を付し、その説明を省略する。

【０１５４】本実施の形態の液晶表示装置の垂直駆動回
路２０は、図４に示すように、スタートパルスＳＴａを
クロック信号ＣＬＫに同期して１段につき半パルスずつ
順次シフトするハーフビット構成走査回路１１−Ｐ・１
１−１〜１１−２５７と、そのハーフビット構成走査回
路１１−Ｐ、１１−１〜１１−２５６の各出力信号Ｑ１
・Ｐ１・Ｐ２・Ｐ３…Ｐ２５６と、隣り合うこれらの出
力信号Ｑ１とＰ１、Ｐ１とＰ２、…、Ｐ２５５とＰ２５
６を入力信号とする第４の論理ゲート回路としてのＡＮ
Ｄゲート回路２１−１・２１−２〜２１−２５６と、こ
れらＡＮＤゲート回路２１−１・２１−２〜２１−２５
６からの出力信号ＧＰＰ１・ＧＰＰ２…ＧＰＰ２５６と
第２の制御信号Ｇ１・Ｇ２・Ｇ３・Ｇ４とを入力信号と
する第３の論理ゲート回路を構成するＮＡＮＤゲート回
路１５−１〜１５−１０２４と、これらＮＡＮＤゲート
回路１５−１〜１５−１０２４の出力信号を入力信号と
する出力バッファ回路１４とから構成されている。

【０１５５】尚、本実施の形態では、ＮＡＮＤゲート回
路１５−１〜１５−１０２４と出力バッファ回路１４…
との組み合わせによって、第３の論理ゲート回路が構成
されている。

【０１５６】また、各ハーフビット構成走査回路１１−
１〜１１−２５７の出力パルスのパルス幅を小さくして
出力するパルス幅短縮手段としての機能を、２５６段の
ハーフビット構成走査回路１１−１〜１１−２５７にお
ける隣り合う出力パルスが入力されるＡＮＤゲート回路
２１−１・２１−２〜２１−２５６にて構成することに
より果たしている。

【０１５７】本回路の特徴は、従来例と比較して、ハー
フビット構成走査回路１１−Ｐ・１１−１〜１１−２５
７とＮＡＮＤゲート回路１５−１〜１５−１０２４との
間に、ＡＮＤゲート回路２１−１・２１−２〜２１−２
５６を設けることにより、ＮＡＮＤゲート回路１５−１
〜１５−１０２４ヘの第２の制御信号Ｇ１〜Ｇ４の本数
を半分にしていることにある。

【０１５８】また、隣り合うハーフビット構成走査回路
１１−Ｐ・１１−１〜１１−２５７からの出力信号をＡ
ＮＤゲート回路２１−１・２１−２〜２１−２５６に入
力している。これらＡＮＤゲート回路２１−１・２１−
２〜２１−２５６からの出力信号は２５６本必要である
ので、ハーフビット構成走査回路１１−１の前段にもう
１段の予備の走査回路１１−Ｐを設けている。尚、この
予備の走査回路１１−Ｐは、１１−２５７の後段に設け
ても構わない。

【０１５９】上記の構成の液晶表示装置における駆動方
法を、図５に示す順次走査を行った場合のタイミングチ
ャートにて説明する。

【０１６０】先ず、前記ハーフビット構成走査回路１１
−Ｐ・１１−１〜１１−２５７にＴを走査線選択期間と
してパルス幅が（８Ｔ）であるスタートパルスＳＴａ、
周期が（８Ｔ）であるクロック信号ＣＬＫ、及びその反
転信号である反転クロック信号／ＣＬＫを入力する。

【０１６１】これにより、ハーフビット構成走査回路１
１−Ｐ・１１−１〜１１−２５７からの出力Ｑ１・Ｐ１
〜Ｐ２５６が発生する。その後、隣り合うハーフビット
構成走査回路１１−Ｐ・１１−１〜１１−２５７からの
出力Ｑ１とＰ１、Ｐ１とＰ２、…、Ｐ２５５とＰ２５６
とがＡＮＤゲート回路２１−１・２１−２〜２１−２５
６に入力し、これらＡＮＤゲート回路２１−１・２１−
２〜２１−２５６から、ハーフビット構成走査回路１１
−Ｐ・１１−１〜１１−２５７からの出力パルスの半分
の出力パルス幅（４Ｔ）であるＧＰＰ１・ＧＰＰ２〜Ｇ
ＰＰ２５６が出力される。

【０１６２】次に、これら出力ＧＰＰ１〜ＧＰＰ２５６
がＮＡＮＤゲート回路１５−１〜１５−１０２４に入力
するが、これらＮＡＮＤゲート回路１５−１〜１５−１
０２４の制御信号として、同図に示す第２の制御信号Ｇ
１〜Ｇ４の４本の信号を使用し、制御信号の本数を従来
の１／２の本数とする。

【０１６３】こうして、ＮＡＮＤゲート回路１５−１〜
１５−１０２４からの出力及び出力バッファ回路１４か
らの出力信号としてＧＰ１〜ＧＰ１０２４のパルス幅が
（Ｔ）であり、位相が（Ｔ）ずつ順次シフトしたパルス
が発生し、これにより走査線を順次走査する。

【０１６４】この結果、制御信号数を削減することがで
きるので、液晶表示装置の小型化及び低コスト化を図る
ことができる。

【０１６５】このように、本実施の形態の液晶表示装置
及びその駆動方法では、垂直駆動回路２０における２５
６段のハーフビット構成走査回路１１−１〜１１−２５
７に、スタートパルスＳＴａが入力されると、各ハーフ
ビット構成走査回路１１−１〜１１−２５７から、周期
が（２×４×Ｔ）であるクロック信号ＣＬＫの半周期分
ずつ順次シフトされたパルス信号である出力信号Ｑ１・
Ｐ１・Ｐ２・Ｐ３…Ｐ２５６がそれぞれ出力される。

【０１６６】これらパルス信号は、パルス幅短縮手段と
してのＡＮＤゲート回路２１−１・２１−２〜２１−２
５６に入力され、このＡＮＤゲート回路２１−１・２１
−２〜２１−２５６にて、出力パルスのパルス幅を小さ
くしてパルス幅（４×Ｔ）のパルスをそれぞれ発生す
る。

【０１６７】これらＡＮＤゲート回路２１−１・２１−
２〜２１−２５６の出力は、（２５６×４＝１０２４）
個のＮＡＮＤゲート回路１５−１〜１５−１０２４の各
第１の制御端子に入力される。

【０１６８】ここで、（２５６×４＝１０２４）のＮＡ
ＮＤゲート回路１５−１〜１５−１０２４は、４個毎に
各第１の制御端子が共通接続されているので、上記各Ａ
ＮＤゲート回路２１−１・２１−２〜２１−２５６から
のパルス信号は、それぞれ４個のＮＡＮＤゲート回路１
５−１〜１５−４・１５−５〜１５−８…１５−１０２
１〜１５−１０２４に入力される。

【０１６９】また、各ＮＡＮＤゲート回路１５−１〜１
５−１０２４には、他の入力として、第２の制御端子か
ら、（４−１＝３）個おきに４種類の第２の制御信号Ｇ
１〜Ｇ４がそれぞれ入力される。各第２の制御信号Ｇ１
〜Ｇ４は、周期が（４×Ｔ）であってパルス幅（Ｔ）の
パルスからなっている。

【０１７０】これによって、上記各ＮＡＮＤゲート回路
１５−１〜１５−１０２４及び出力バッファ回路１４…
から、パルス幅（Ｔ）の信号が出力される。

【０１７１】従って、これらパルス幅（Ｔ）の信号を順
次走査線に入力することにより、水平駆動回路２の信号
線からの信号とを組み合わせて、アクティブマトリクス
アレイ１の薄膜トランジスタをＯＮ／ＯＦＦして液晶表
示装置の画面を表示することができる。

【０１７２】即ち、従来であれば、ＮＡＮＤゲート回路
１０５−１〜１０５−１０２４（図２０参照）には、
（２×４−１＝７）個おきに種類の異なる信号が入力さ
れていたので、ＮＡＮＤゲート回路１０５−１〜１０５
−１０２４に入力される制御線が少なくとも（２×４＝
８）個必要となっていた。このため、垂直駆動回路２０
に入力される制御線が多くなり入力パッドの面積が大き
くなると共に、さらには、この制御線の本数分の配線の
引き回しが必要であり、回路のレイアウトに必要な面積
が大きくなるという問題点があった。

【０１７３】しかし、本実施の形態では、各ハーフビッ
ト構成走査回路１１−１〜１１−２５７の出力パルスの
パルス幅を小さくして出力するパルス幅短縮手段として
のＡＮＤゲート回路２１−１・２１−２〜２１−２５６
を設けたことにより、ＮＡＮＤゲート回路１５−１〜１
５−１０２４における各第２の制御端子を（４−１＝
３）個おきに共通接続することが可能となる。従って、
第２の制御端子の種類は、４個となり、従来の半分とな
る。

【０１７４】また、配線が、各ＡＮＤゲート回路２１−
１・２１−２〜２１−２５６とＮＡＮＤゲート回路１５
−１〜１５−１０２４とに分散されるので、制御線が集
中するのを防止することができる。

【０１７５】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置及びその駆動方法を提供することができる。

【０１７６】また、本実施の形態における液晶表示装置
では、特に、各ハーフビット構成走査回路１１−１〜１
１−２５７の出力パルスのパルス幅を小さくして出力す
るパルス幅短縮手段として、２５６段のハーフビット構
成走査回路１１−１〜１１−２５７における隣り合う出
力パルスが入力されるＡＮＤゲート回路２１−１・２１
−２〜２１−２５６にて構成している。

【０１７７】この結果、確実に、液晶表示装置を動作さ
せるための駆動信号が少なく、かつ歩留向上を実現し得
る液晶表示装置及びその駆動方法を提供することができ
る。

【０１７８】〔実施の形態３〕本発明の他の実施の形態
について図６及び図７に基づいて説明すれば、以下の通
りである。尚、説明の便宜上、前記の実施の形態１及び
実施の形態２の図面に示した部材と同一の機能を有する
部材については、同一の符号を付し、その説明を省略す
る。

【０１７９】本実施の形態の液晶表示装置の垂直駆動回
路３０は、図６に示すように、スタートパルスＳＴａを
クロック信号ＣＬＫに同期して１段につき半パルスずつ
順次シフトするハーフビット構成走査回路１１−１〜１
１−２５７と、そのハーフビット構成走査回路１１−１
〜１１−２５７の各出力信号Ｐ１・Ｐ２・Ｐ３…Ｐ２５
６と第４の制御信号Ｈ１・Ｈ２を入力信号とするパルス
幅短縮手段及び第５の論理ゲート回路としてのＡＮＤゲ
ート回路３１−１・３１−２〜３１−２５６と、これら
ＡＮＤゲート回路３１−１・３１−２〜３１−２５６か
らの出力信号ＰＰ１・ＰＰ２…ＰＰ２５６と第２の制御
信号Ｇ１・Ｇ２・Ｇ３・Ｇ４とを入力信号とするＮＡＮ
Ｄゲート回路１５−１〜１５−１０２４と、それらＮＡ
ＮＤゲート回路１５−１〜１５−１０２４の出力信号を
入力信号とする出力バッファ回路１４とから構成されて
いる。

【０１８０】本回路の特徴は、従来例と比較してＡＮＤ
ゲート回路３１−１・３１−２〜３１−２５６を設ける
ことにより、ＮＡＮＤゲート回路１５−１〜１５−１０
２４ヘの制御信号の本数を半分にしていることにある。

【０１８１】上記の構成の液晶表示装置における駆動方
法を、図７に示す順次走査を行った場合のタイミングチ
ャートにて説明する。

【０１８２】先ず、前記ハーフビット構成走査回路１１
−１〜１１−２５７にＴを走査線選択期間としてパルス
幅が（８Ｔ）であるスタートパルスＳＴａ、周期が（８
Ｔ）であるクロック信号ＣＬＫ、及びその反転信号であ
る反転クロック信号／ＣＬＫを入力する。

【０１８３】これにより、ハーフビット構成走査回路１
１−１〜１１−２５７からの出力Ｐ１〜Ｐ２５６が発生
する。その後、ハーフビット構成走査回路１１−１〜１
１−２５７からの出力Ｐ１〜Ｐ２５６と第４の制御信号
Ｈ１・Ｈ２がＡＮＤゲート回路３１−１・３１−２〜３
１−２５６に入力され、これらＡＮＤゲート回路３１−
１・３１−２〜３１−２５６から、ハーフビット構成走
査回路１１−１〜１１−２５７からの出力パルスの半分
の出力パルス幅であるＰＰ１・ＰＰ２…ＰＰ２５６が出
力される。

【０１８４】次に、これらＰＰ１…ＰＰ２５６がＮＡＮ
Ｄゲート回路１５−１〜１５−１０２４に入力される
が、これらＮＡＮＤゲート回路１５−１〜１５−１０２
４の制御信号として、同図に示す第２の制御信号Ｇ１〜
Ｇ４の４本の信号を使用し、制御信号の本数を従来の１
／２の本数とする。

【０１８５】こうして、ＮＡＮＤゲート回路１５−１〜
１５−１０２４からの出力及び出力バッファ回路１４か
らの出力信号としてＧＰ１〜ＧＰ１０２４のパルス幅が
（Ｔ）であり、位相が（Ｔ）ずつ順次シフトしたパルス
が発生し、これにより走査線を順次走査する。

【０１８６】この結果、制御信号数を削減することがで
きるので、液晶表示装置の小型化及び低コスト化を図る
ことができる。

【０１８７】このように、本実施の形態の液晶表示装置
及びその駆動方法では、垂直駆動回路３０における２５
６段のハーフビット構成走査回路１１−１〜１１−２５
７に、スタートパルスＳＴａが入力されると、各ハーフ
ビット構成走査回路１１−１〜１１−２５７から、周期
が（２×４×Ｔ）であるクロック信号ＣＬＫの半周期分
ずつ順次シフトされたパルス信号である出力信号Ｐ１・
Ｐ２・Ｐ３…Ｐ２５６がそれぞれ出力される。

【０１８８】これらパルス信号は、パルス幅短縮手段と
してのＡＮＤゲート回路３１−１・３１−２〜３１−２
５６に入力され、このパルス幅短縮手段にて、出力パル
スのパルス幅を小さくしてパルス幅（Ｍ×Ｔ）のパルス
をそれぞれ発生させる。これらＡＮＤゲート回路３１−
１・３１−２〜３１−２５６の出力は、（２５６×４＝
１０２４）個のＮＡＮＤゲート回路１５−１〜１５−１
０２４の各第１の制御端子に入力される。

【０１８９】ここで、（２５６×４＝１０２４）のＮＡ
ＮＤゲート回路１５−１〜１５−１０２４は、４個毎に
各第１の制御端子が共通接続されているので、上記各Ａ
ＮＤゲート回路３１−１・３１−２〜３１−２５６から
のパルス信号は、それぞれ４個のＮＡＮＤゲート回路１
５−１〜１５−４・１５−５〜１５−８…１５−１０２
１〜１５−１０２４に入力される。

【０１９０】また、各ＮＡＮＤゲート回路１５−１〜１
５−１０２４には、他の入力として、第２の制御端子か
ら、（４−１＝３）個おきに４種類の第２の制御信号Ｇ
１〜Ｇ４がそれぞれ入力される。各第２の制御信号Ｇ１
〜Ｇ４は、周期が（４×Ｔ）であってパルス幅（Ｔ）の
パルスからなっている。

【０１９１】これによって、上記各ＮＡＮＤゲート回路
１５−１〜１５−１０２４及び出力バッファ回路１４…
から、パルス幅（Ｔ）の信号が出力される。

【０１９２】従って、これらパルス幅（Ｔ）の信号を順
次走査線に入力することにより、前記水平駆動回路２の
信号線からの信号とを組み合わせて、アクティブマトリ
クスアレイ１の薄膜トランジスタをＯＮ／ＯＦＦして液
晶表示装置の画面を表示することができる。

【０１９３】即ち、従来であれば、ＮＡＮＤゲート回路
１０５−１〜１０５−１０２４（図２０参照）には、
（２×４−１＝７）個おきに種類の異なる信号が入力さ
れていたので、ＮＡＮＤゲート回路１０５−１〜１０５
−１０２４に入力される制御線が少なくとも（２×４＝
８）個必要となっていた。このため、垂直駆動回路３０
に入力される制御線が多くなり入力パッドの面積が大き
くなると共に、さらには、この制御線の本数分の配線の
引き回しが必要であり、回路のレイアウトに必要な面積
が大きくなるという問題点があった。

【０１９４】しかし、本実施の形態では、各ハーフビッ
ト構成走査回路１１−１〜１１−２５７の出力パルスの
パルス幅を小さくして出力するパルス幅短縮手段として
のＡＮＤゲート回路３１−１・３１−２〜３１−２５６
を設けたことにより、ＮＡＮＤゲート回路１５−１〜１
５−１０２４における各第２の制御端子を（４−１＝
３）個おきに共通接続することが可能となる。従って、
第２の制御端子の種類は、４個となり、従来の半分とな
る。

【０１９５】また、配線が、各ＡＮＤゲート回路３１−
１・３１−２〜３１−２５６とＮＡＮＤゲート回路１５
−１〜１５−１０２４とに分散されるので、制御線が集
中するのを防止することができる。

【０１９６】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置及びその駆動方法を提供することができる。

【０１９７】また、本実施の形態の液晶表示装置及びそ
の駆動方法では、特に、パルス幅短縮手段は、２５６段
のハーフビット構成走査回路１１−１〜１１−２５７に
おける出力パルスと、周期（２×４×Ｔ）かつパルス幅
（４×Ｔ）の正・逆パルスからなる２種類の各第４の制
御信号Ｈ１・Ｈ２のうちのいずれかとが入力されるＡＮ
Ｄゲート回路３１−１・３１−２〜３１−２５６から構
成している。

【０１９８】このため、確実に、液晶表示装置を動作さ
せるための駆動信号が少なく、かつ歩留向上を実現し得
る液晶表示装置及びその駆動方法を提供することができ
る。

【０１９９】また、本実施の形態の液晶表示装置及びそ
の駆動方法では、第４の制御信号Ｈ１・Ｈ２は、クロッ
ク信号ＣＬＫ及び反転クロック信号／ＣＬＫを使用して
いる。このため、第４の制御信号Ｈ１・Ｈ２として、新
たな制御線を垂直駆動回路３０に入力しなくても良くな
る。また、外部回路における新たな信号作成も不要であ
る。

【０２００】この結果、従来であれば、垂直駆動回路３
０に入力される制御線が多くなり入力パッドの面積が大
きくなると共に、さらには、この制御線の本数分の配線
の引き回しが必要であり、回路のレイアウトに必要な面
積が大きくなるという問題点があったが、既設の制御線
を利用することによって、これを防止することができ
る。

【０２０１】従って、液晶表示装置を動作させるための
駆動信号が少なく、かつ歩留向上を実現し得る液晶表示
装置及びその駆動方法を提供することができる。

【０２０２】〔実施の形態４〕本発明の他の実施の形態
について図８及び図９に基づいて説明すれば、以下の通
りである。尚、説明の便宜上、前記の実施の形態１ない
し実施の形態３の図面に示した部材と同一の機能を有す
る部材については、同一の符号を付し、その説明を省略
する。

【０２０３】本実施の形態の液晶表示装置の垂直駆動回
路４０は、図８に示すように、スタートパルスＳＴａを
クロック信号ＣＬＫに同期して１段につき半パルスずつ
順次シフトするハーフビット構成走査回路１１−１〜１
１−５１２と、それらハーフビット構成走査回路１１−
１〜１１−５１２を１段おきに出力した各出力信号ＰＰ
１・ＰＰ２・ＰＰ３…ＰＰ２５６とこれら出力信号ＰＰ
１・ＰＰ２…ＰＰ２５６と第２の制御信号Ｇ１・Ｇ２・
Ｇ３・Ｇ４とを入力信号とする第６の論理ゲート回路を
構成するＮＡＮＤゲート回路１５−１〜１５−１０２４
と、これらＮＡＮＤゲート回路１５−１〜１５−１０２
４の出力信号を入力信号とする出力バッファ回路１４と
から構成されている。

【０２０４】本回路の特徴は、上記実施の形態１ないし
実施の形態３と比較して２倍の段数のハーフビット構成
走査回路１１−１〜１１−５１２を設け、１段おきにそ
の出力を取出すことにより隣り合う出力パルスにおける
重なりをなくし、ＮＡＮＤゲート回路１５−１〜１５−
１０２４ヘの制御信号の本数を半分にしていることにあ
る。

【０２０５】上記の構成の液晶表示装置における駆動方
法を、図９に示す順次走査を行った場合のタイミングチ
ャートにて説明する。

【０２０６】先ず、前記ハーフビット構成走査回路１１
−１〜１１−５１２に、Ｔを走査線選択期間として、パ
ルス幅が（４Ｔ）であるスタートパルスＳＴａ、周期が
（４Ｔ）であるクロック信号ＣＬＫ、及びその反転信号
である反転クロック信号／ＣＬＫを入力する。次いで、
これらハーフビット構成走査回路１１−１〜１１−５１
２からの出力を１段おきに取り出すことにより、隣り合
う出力パルスにおいて重なりの無い出力ＰＰ１…ＰＰ２
５６が発生する。

【０２０７】次に、これらＰＰ１…ＰＰ２５６がＮＡＮ
Ｄゲート回路１５−１〜１５−１０２４に入力される。
これらＮＡＮＤゲート回路１５−１〜１５−１０２４へ
の制御信号として、同図に示す第２の制御信号Ｇ１〜Ｇ
４本の信号を使用し、制御信号の本数を従来の１／２の
本数とする。

【０２０８】こうして、ＮＡＮＤゲート回路１５−１〜
１５−１０２４からの出力及び出力バッファ回路１４か
らの出力信号として、ＧＰ１〜ＧＰ１０２４のパルス幅
が（Ｔ）であり、位相が（Ｔ）ずつ順次シフトしたパル
スが発生し、これにより走査線を順次走査する。

【０２０９】この結果、制御信号数を削減することがで
きるので、液晶表示装置の小型化及び低コスト化を図る
ことができる。

【０２１０】このように、本実施の形態の液晶表示装置
及びその駆動方法では、垂直駆動回路４０における２×
２５６段に、パルス幅が（４×Ｔ）のスタートパルスＳ
Ｔａが入力されると、各ハーフビット構成走査回路１１
−１〜１１−５１１から、周期が（４×Ｔ）であるクロ
ック信号ＣＬＫの半周期分ずつ順次シフトされたパルス
信号がそれぞれ出力される。従って、上記２×２５６段
のハーフビット構成走査回路１１−１〜１１−５１２か
らの１段おきに取り出した出力信号は、それぞれ１周期
分順次シフトしたものとなる。

【０２１１】これらパルス信号は、（２５６×４＝１０
２４）個のＮＡＮＤゲート回路１５−１〜１５−１０２
４の各第１の制御端子に入力される。

【０２１２】ここで、（２５６×４＝１０２４）のＮＡ
ＮＤゲート回路１５−１〜１５−１０２４は、４個毎に
各第１の制御端子が共通接続されているので、上記１段
おきのハーフビット構成走査回路１１−１〜１１−５１
１からのパルス信号は、それぞれ４個のＮＡＮＤゲート
回路１５−１〜１５−４・１５−５〜１５−８…１５−
１０２１〜１５−１０２４に入力される。

【０２１３】また、各ＮＡＮＤゲート回路１５−１〜１
５−１０２４には、他の入力として、第２の制御端子か
ら、（４−１＝３）個おきに４種類の第２の制御信号Ｇ
１〜Ｇ４がそれぞれ入力される。各第２の制御信号Ｇ１
〜Ｇ４は、周期が（４×Ｔ）であってパルス幅（Ｔ）の
パルスからなっている。

【０２１４】これによって、上記各ＮＡＮＤゲート回路
１５−１〜１５−１０２４及び出力出力バッファ回路１
４…から、パルス幅（Ｔ）の信号が出力される。

【０２１５】従って、これらパルス幅（Ｔ）の信号を順
次走査線に入力することにより、前記水平駆動回路２の
信号線からの信号とを組み合わせて、アクティブマトリ
クスアレイ１の薄膜トランジスタをＯＮ／ＯＦＦして液
晶表示装置の画面を表示することができる。

【０２１６】即ち、従来であれば、ＮＡＮＤゲート回路
１０５−１〜１０５−１０２４（図２０参照）には、
（２×４−１＝７）個おきに種類の異なる信号が入力さ
れていたので、ＮＡＮＤゲート回路１０５−１〜１０５
−１０２４に入力される制御線が少なくとも（２×４＝
８）個必要となっていた。このため、垂直駆動回路４０
に入力される制御線が多くなり入力パッドの面積が大き
くなると共に、さらには、この制御線の本数分の配線の
引き回しが必要であり、回路のレイアウトに必要な面積
が大きくなるという問題点があった。

【０２１７】しかし、本実施の形態では、スタートパル
スＳＴａを入力することによりパルス信号をクロック信
号ＣＬＫの半周期分ずつ順次シフトして出力するハーフ
ビット構成走査回路１１−１〜１１−５１２を２×２５
６段（Ｎは正の整数）に設け、かつ、その出力信号の取
り出しを２×２５６段のハーフビット構成走査回路１１
−１〜１１−５１２における１段おきに行うことによっ
て、各出力信号をそれぞれ１周期分順次シフトさせてい
る。

【０２１８】この結果、ＮＡＮＤゲート回路１５−１〜
１５−１０２４における各第２の制御端子を（４−１＝
３）個おきに共通接続することが可能となる。従って、
第２の制御端子の種類は、４個となり、従来の半分とな
る。

【０２１９】従って、液晶表示装置を動作させるための
駆動信号が少なく、かつ歩留向上を実現し得る液晶表示
装置及びその駆動方法を提供することができる。

【０２２０】〔実施の形態５〕本発明の他の実施の形態
について図１０及び図１１に基づいて説明すれば、以下
の通りである。尚、説明の便宜上、前記の実施の形態１
ないし実施の形態４の図面に示した部材と同一の機能を
有する部材については、同一の符号を付し、その説明を
省略する。

【０２２１】また、前記実施の形態１〜実施の形態４に
おいては、１段分の出力信号より４本の走査線を駆動す
る例について示したが、本実施の形態においては１段分
の出力信号より２本の走査線を駆動する例について説明
を行う。

【０２２２】本実施の形態の液晶表示装置の垂直駆動回
路５０は、図１０に示すように、スタートパルスＳＴａ
をクロック信号ＣＬＫに同期して１段につき半パルスず
つ順次シフトするハーフビット構成走査回路１１−Ｐ・
１１−１〜１１−５１３と、それらハーフビット構成走
査回路１１−Ｐ・１１−１〜１１−５１２の各出力信号
Ｑ１・Ｐ１・Ｐ２・Ｐ３…Ｐ２５６と隣り合うこれらの
出力信号Ｑ１とＰ１、Ｐ１とＰ２、…、Ｐ５１１とＰ５
１２とを入力信号とする第７の論理ゲート回路としての
ＡＮＤゲート回路５１−１・５１−２〜５１−５１２
と、これらＡＮＤゲート回路５１−１・５１−２〜５１
−５１２からの出力信号ＧＰＰ１・ＧＰＰ２…ＧＰＰ５
１２と制御信号Ｇ１・Ｇ２とを入力信号とするＮＡＮＤ
ゲート回路１５−１〜１５−１０２４と、これらＮＡＮ
Ｄゲート回路１５−１〜１５−１０２４の出力信号を入
力信号とする出力バッファ回路１４とから構成されてい
る。

【０２２３】即ち、本実施の形態の垂直駆動回路５０
は、前記実施の形態２に示す垂直駆動回路２０と類似す
るものであり、前記図４に示す垂直駆動回路２０と比べ
ると、１個のＡＮＤゲート回路２１−１・２１−２〜２
１−２５６からの出力を２本としているものである。

【０２２４】本回路の特徴は、従来例と比較して、ＡＮ
Ｄゲート回路５１−１・５１−２〜５１−５１２を設け
ることにより、ＮＡＮＤゲート回路１５−１〜１５−１
０２４ヘの制御信号の本数を半分にしていることにあ
る。また、隣り合うハーフビット構成走査回路１１−Ｐ
・１１−１〜１１−５１３からの出力信号をＡＮＤゲー
ト回路５１−１・５１−２〜５１−５１２に入力する一
方、これらＡＮＤゲート回路５１−１・５１−２〜５１
−５１２からの出力信号は２５６本必要であるので、ハ
ーフビット構成走査回路１１−１の前段にもう１段の予
備のハーフビット構成走査回路１１−Ｐを設けているも
のである。尚、この予備のハーフビット構成走査回路１
１−Ｐは、ハーフビット構成走査回路１１−５１３の後
段に設けても構わない。上記の構成の液晶表示装置にお
ける駆動方法を、図１１に示す順次走査を行った場合の
タイミングチャートにて説明する。

【０２２５】先ず、前記ハーフビット構成走査回路１１
−Ｐ・１１−１〜１１−５１３にＴを走査線選択期間と
してパルス幅が（４Ｔ）であるスタートパルスＳＴａ、
周期が（４Ｔ）であるクロック信号ＣＬＫ、及びその反
転信号である反転クロック信号／ＣＬＫを入力する。

【０２２６】これにより、ハーフビット構成走査回路１
１−Ｐ・１１−１〜１１−５１２からの出力Ｑ１・Ｐ１
…Ｐ５１２が発生する。その後、隣り合うハーフビット
構成走査回路１１−Ｐ・１１−１〜１１−５１３からの
出力Ｑ１とＰ１、Ｐ１とＰ２、…、Ｐ５１１とＰ５１２
がＡＮＤゲート回路５１−１・５１−２〜５１−５１２
に入力され、これらＡＮＤゲート回路５１−１・５１−
２〜５１−５１２から、ハーフビット構成走査回路１１
−Ｐ・１１−１〜１１−５１３からの出力パルスの半分
の出力パルス幅であるＧＰＰ１・ＧＰＰ２…ＧＰＰ５１
２が出力される。

【０２２７】次に、これらＧＰＰ１〜ＧＰＰ５１２がＮ
ＡＮＤゲート回路１５−１〜１５−１０２４に入力され
るが、これらＮＡＮＤゲート回路１５−１〜１５−１０
２４の制御信号として、同図に示すＧ１・Ｇ２の２本の
信号を使用する。

【０２２８】これら制御信号Ｇ１・Ｇ２は、周期が（２
Ｔ）の信号であり、制御信号Ｇ２には制御信号Ｇ１の反
転信号が利用できる。このため、信号入力端子を１本と
して制御信号Ｇ２には制御信号Ｇ１の信号に基板上に形
成されたインバータを介して入力することにより信号入
力端子数を削減することが可能である。

【０２２９】こうして、ＮＡＮＤゲート回路１５−１〜
１５−１０２４からの出力及び出力バッファ回路１４か
らの出力信号として、ＧＰ１…ＧＰ１０２４のパルス幅
が（Ｔ）であり、位相が（Ｔ）ずつ順次シフトしたパル
スが発生し、これにより走査線を順次走査する。

【０２３０】この結果、制御信号数を削減することがで
きるので、液晶表示装置の小型化及び低コスト化を図る
ことができる。

【０２３１】このように、本実施の形態の液晶表示装置
及びその駆動方法では、前記実施の形態２に示す垂直駆
動回路２０（図４参照）におけるハーフビット構成走査
回路１１−１〜１１−２５７における隣り合う出力パル
スがＡＮＤゲート回路２１−１・２１−２〜２１−２５
６に入力される構成と、ハーフビット構成走査回路１１
−１〜１１−２５７を２倍にする構成とを組み合わせて
いる。

【０２３２】この結果、このような組み合わせによって
も、液晶表示装置を動作させるための駆動信号が少な
く、かつ歩留向上を実現し得る液晶表示装置及びその駆
動方法を提供することができる。

【０２３３】尚、以上の実施の形態１〜５においては、
順次走査方式のみについて、説明を行ったが、実施の形
態１〜４に示す液晶表示装置では、インターレース走査
方式や２本同時走査方式の場合においても、適用可能で
ある。但し、実施の形態５においては、少ない制御信号
数で順次走査を行うことができるが、インターレース走
査方式や２本同時走査方式を適用することはできない。
即ち、制御信号が４本以上の場合にこれらの走査が可能
となる。

【０２３４】〔実施の形態６〕本発明の他の実施の形態
について図１２に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、前記の実施の形態１ないし実施
の形態５の図面に示した部材と同一の機能を有する部材
については、同一の符号を付し、その説明を省略する。

【０２３５】前記実施の形態１ないし実施の形態５で
は、順次走査について説明したが、本実施の形態以降で
は、インターレース走査又は２本同時走査を行う場合に
ついて説明する。

【０２３６】最初に、実施の形態１における図１で示し
た垂直駆動回路１０を用いたインターレース走査につい
て説明する。

【０２３７】垂直駆動回路１０におけるインターレース
走査では、図１２に示すように、ハーフビット構成走査
回路１１−１〜１１−２５７に、Ｔを走査線選択期間と
してパルス幅が（４Ｔ）であるスタートパルスＳＴａ並
びにパルス周期が（４Ｔ）であるクロック信号ＣＬＫ及
びその反転信号である反転クロック信号／ＣＬＫを入力
した。

【０２３８】これにより、ハーフビット構成走査回路１
１−１〜１１−２５７から出力信号Ｐ１・Ｐ２…Ｐ２５
６が発生する。第１の論理ゲート回路となるＡＮＤゲー
ト回路１２−１〜１２−１０２４の制御信号として第２
の制御信号Ｇ１・Ｇ２・Ｇ３・Ｇ４の４本の信号を使用
し、これによって、制御信号を従来の１／２としてい
る。

【０２３９】本実施の形態では、奇数フィールドにおい
ては、第２の制御信号Ｇ１にパルス周期（２Ｔ）の制御
信号を入力し、第２の制御信号Ｇ３には第２の制御信号
Ｇ１と位相が（Ｔ）だけずれた制御信号を入力してい
る。また、第２の制御信号Ｇ２・Ｇ４については、制御
信号の入力は行っていない。

【０２４０】なお、本実施の形態では、映像信号書き込
み期間直後のブランキング期間においても第２の制御信
号Ｇ１・Ｇ３のパルスが発生しているが、必ずしもこれ
に限らず、ブランキング期間にこれら第２の制御信号Ｇ
１・Ｇ３のパルスを発生させなくてもよい。

【０２４１】その後、第１の論理ゲート回路であるＡＮ
Ｄゲート回路１２−１〜１２−１０２４の出力ＧＰＰ１
・ＧＰＰ２…ＧＰＰ１０２４には、２個の出力パルスが
現れる。これら出力パルスが第２の論理ゲート回路を構
成するＮＡＮＤゲート回路１３−１〜１３−１０２４に
入力される。

【０２４２】このとき、奇数段目のハーフビット構成走
査回路１１−１・１１−３…１１−２５７の出力が接続
しているＮＡＮＤゲート回路１３−１〜１３−４・１３
−９〜１３−１２…には第３の制御信号ＰＰ１を入力す
る一方、偶数段目のハーフビット構成走査回路１１−２
・１１−４…１１−２５６の出力が接続しているＮＡＮ
Ｄゲート回路１３−５〜１３−８・１３−１３〜１３−
１６…には第３の制御信号ＰＰ２を入力する。

【０２４３】この第３の制御信号ＰＰ１としては、ハー
フビット構成走査回路１１−１〜１１−２５７に入力さ
れるクロック信号ＣＬＫを使用すれば良い一方、第３の
制御信号ＰＰ２としては、ハーフビット構成走査回路１
１−１〜１１−２５７に入力される反転クロック信号／
ＣＬＫを使用すれば良い。したがって、新たな制御信号
を作成する必要がない。また、外部からの信号入力端子
を新たに作成する必要もない。

【０２４４】こうして、奇数フィールドにおいては、各
出力バッファ回路１４…からの出力として出力信号ＧＰ
１・ＧＰ３・ＧＰ５…ＧＰ１０２３のパルス幅が（Ｔ）
であり、位相が（Ｔ）ずつ順次シフトしたパルスが発生
し、これにより走査線をインターレース走査している。

【０２４５】また、図示はしていないが、偶数フィール
ドには、第２の制御信号Ｇ２・Ｇ４にそれぞれ第２の制
御信号Ｇ１・Ｇ３に示される信号が入力されて各出力バ
ッファ回路１４…からの出力信号として出力信号ＧＰ２
・ＧＰ４・ＧＰ６…ＧＰ１０２４の偶数本目の走査線
に、パルス幅が（Ｔ）であり、位相が（Ｔ）ずつ順次シ
フトしたパルスが発生する。

【０２４６】このように、本実施の形態では、液晶表示
装置の垂直駆動回路１０を使用して、インターレース走
査を行うことができる。

【０２４７】〔実施の形態７〕本発明の他の実施の形態
について図１３に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、前記の実施の形態１ないし実施
の形態６の図面に示した部材と同一の機能を有する部材
については、同一の符号を付し、その説明を省略する。

【０２４８】本実施の形態では、実施の形態１で示した
垂直駆動回路１０を用いた２本同時走査について説明す
る。

【０２４９】本実施の形態の垂直駆動回路１０における
２本同時走査では、図１３に示すように、ハーフビット
構成走査回路１１−１〜１１−２５７に、Ｔを走査線選
択期間としてパルス幅が（４Ｔ）であるスタートパルス
ＳＴａ並びにパルス周期が（４Ｔ）であるクロック信号
ＣＬＫ及びその反転信号である反転クロック信号／ＣＬ
Ｋを入力した。

【０２５０】これにより、ハーフビット構成走査回路１
１−１〜１１−２５７から出力信号Ｐ１・Ｐ２…Ｐ２５
６が発生する。第１の論理ゲート回路となるＡＮＤゲー
ト回路１２−１〜１２−１０２４の制御信号として第２
の制御信号Ｇ１・Ｇ２・Ｇ３・Ｇ４の４本の信号を使用
し、これによって、制御信号を従来の１／２としてい
る。

【０２５１】本実施の形態では、奇数フィールドにおい
ては、第２の制御信号Ｇ１・Ｇ２にパルス周期（２Ｔ）
の制御信号を入力し、第２の制御信号Ｇ３・Ｇ４には第
２の制御信号Ｇ１・Ｇ２と位相が（Ｔ）だけずれた制御
信号を入力している。

【０２５２】なお、本実施の形態では、映像信号書き込
み期間直後のブランキング期間においても第２の制御信
号Ｇ１・Ｇ２・Ｇ３・Ｇ４のパルスが発生しているが、
必ずしもこれに限らず、ブランキング期間にこれら第２
の制御信号Ｇ１・Ｇ２・Ｇ３・Ｇ４のパルスを発生させ
なくてもよい。

【０２５３】その後、第１の論理ゲート回路であるＡＮ
Ｄゲート回路１２−１〜１２−１０２４の出力ＧＰＰ１
・ＧＰＰ２…ＧＰＰ１０２４には、２個の出力パルスが
現れる。これら出力パルスが第２の論理ゲート回路を構
成するＮＡＮＤゲート回路１３−１〜１３−１０２４に
入力される。

【０２５４】このとき、奇数段目のハーフビット構成走
査回路１１−１・１１−３…１１−２５７の出力が接続
しているＮＡＮＤゲート回路１３−１〜１３−４・１３
−９〜１３−１２…には第３の制御信号ＰＰ１を入力す
る一方、偶数段目のハーフビット構成走査回路１１−２
・１１−４…１１−２５６の出力が接続しているＮＡＮ
Ｄゲート回路１３−５〜１３−８・１３−１３〜１３−
１６…には第３の制御信号ＰＰ２を入力する。

【０２５５】この第３の制御信号ＰＰ１としては、ハー
フビット構成走査回路１１−１〜１１−２５７に入力さ
れるクロック信号ＣＬＫを使用すれば良い一方、第３の
制御信号ＰＰ２としては、ハーフビット構成走査回路１
１−１〜１１−２５７に入力される反転クロック信号／
ＣＬＫを使用すれば良い。したがって、新たな制御信号
を作成する必要がない。また、外部からの信号入力端子
を新たに作成する必要もない。

【０２５６】こうして、奇数フィールドにおいては、各
出力バッファ回路１４…からの出力として出力信号ＧＰ
１・ＧＰ３・ＧＰ５…ＧＰ１０２３のパルス幅が（Ｔ）
であり、位相が（Ｔ）ずつ順次シフトしたパルスが発生
し、これにより走査線を２本同時走査している。

【０２５７】また、図示はしていないが、偶数フィール
ドには、第２の制御信号Ｇ２・Ｇ４にそれぞれ第２の制
御信号Ｇ１・Ｇ３に示される信号が入力されて各出力バ
ッファ回路１４…からの出力信号として出力信号ＧＰ２
・ＧＰ４・ＧＰ６…ＧＰ１０２４の偶数本目の走査線
に、パルス幅が（Ｔ）であり、位相が（Ｔ）ずつ順次シ
フトしたパルスが発生する。

【０２５８】このように、本実施の形態では、液晶表示
装置の垂直駆動回路１０を使用して、２本同時走査を行
うことができる。

【０２５９】〔実施の形態８〕本発明の他の実施の形態
について図１４に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、前記の実施の形態１ないし実施
の形態７の図面に示した部材と同一の機能を有する部材
については、同一の符号を付し、その説明を省略する。

【０２６０】本実施の形態では、実施の形態２において
図４に示した垂直駆動回路２０を用いたインターレース
走査について説明する。

【０２６１】本実施の形態の垂直駆動回路２０における
インターレース走査では、図１４に示すように、ハーフ
ビット構成走査回路１１−Ｐ・１１−１〜１１−２５７
に、Ｔを走査線選択期間としてパルス幅が（４Ｔ）であ
るスタートパルスＳＴａ並びにパルス周期が（４Ｔ）で
あるクロック信号ＣＬＫ及びその反転信号である反転ク
ロック信号／ＣＬＫを入力した。

【０２６２】これにより、ハーフビット構成走査回路１
１−Ｐ・１１−１〜１１−２５７から出力信号Ｑ１・Ｐ
１・Ｐ２・Ｐ３…Ｐ２５６が発生する。その後、隣合う
ハーフビット構成走査回路１１−Ｐ・１１−１〜１１−
２５７からの出力信号Ｑ１とＰ１、Ｐ１とＰ２、…、Ｐ
２５５とＰ２５６が第４の論理ゲート回路としてのＡＮ
Ｄゲート回路２１−１〜２１−２５６に入力され、これ
らＡＮＤゲート回路１２−１〜１２−１０２４から、各
出力信号Ｑ１・Ｐ１・Ｐ２・Ｐ３…Ｐ２５６の半分の出
力パルス幅である出力信号ＧＰＰ１・ＧＰＰ２…ＧＰＰ
２５６が出力される。

【０２６３】次に、これら出力信号ＧＰＰ１・ＧＰＰ２
…ＧＰＰ２５６が第３の論理ゲート回路を構成するＮＡ
ＮＤゲート回路１５−１〜１５−１０２４に入力される
が、これらＮＡＮＤゲート回路１５−１〜１５−１０２
４の制御信号として第２の制御信号Ｇ１・Ｇ２・Ｇ３・
Ｇ４の４本の信号を使用し、これによって、制御信号を
従来の１／２としている。

【０２６４】本実施の形態では、奇数フィールドにおい
ては、第２の制御信号Ｇ１にパルス周期（２Ｔ）の制御
信号を入力し、第２の制御信号Ｇ３には第２の制御信号
Ｇ１と位相が（Ｔ）だけずれた制御信号を入力してい
る。なお、第２の制御信号Ｇ２・Ｇ４については、制御
信号の入力は行わない。

【０２６５】こうして、奇数フィールドにおいては、各
出力バッファ回路１４…からの出力として出力信号ＧＰ
１・ＧＰ３・ＧＰ５…ＧＰ１０２３のパルス幅が（Ｔ）
であり、位相が（Ｔ）ずつ順次シフトしたパルスが発生
し、これにより走査線をインターレース走査している。

【０２６６】また、図示はしていないが、偶数フィール
ドには、第２の制御信号Ｇ２・Ｇ４にそれぞれ第２の制
御信号Ｇ１・Ｇ３に示される信号が入力されて各出力バ
ッファ回路１４…からの出力信号として出力信号ＧＰ２
・ＧＰ４・ＧＰ６…ＧＰ１０２４の偶数本目の走査線
に、パルス幅が（Ｔ）であり、位相が（Ｔ）ずつ順次シ
フトしたパルスが発生する。

【０２６７】このように、本実施の形態では、液晶表示
装置の垂直駆動回路２０を使用して、インターレース走
査を行うことができる。

【０２６８】〔実施の形態９〕本発明の他の実施の形態
について図１５に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、前記の実施の形態１ないし実施
の形態８の図面に示した部材と同一の機能を有する部材
については、同一の符号を付し、その説明を省略する。

【０２６９】本実施の形態では、実施の形態２において
図４に示した垂直駆動回路２０を用いた２本同時走査に
ついて説明する。

【０２７０】本実施の形態の垂直駆動回路２０における
２本同時走査では、図１５に示すように、ハーフビット
構成走査回路１１−Ｐ・１１−１〜１１−２５７に、Ｔ
を走査線選択期間としてパルス幅が（４Ｔ）であるスタ
ートパルスＳＴａ並びにパルス周期が（４Ｔ）であるク
ロック信号ＣＬＫ及びその反転信号である反転クロック
信号／ＣＬＫを入力した。

【０２７１】これにより、ハーフビット構成走査回路１
１−Ｐ・１１−１〜１１−２５７から出力信号Ｑ１・Ｐ
１・Ｐ２・Ｐ３…Ｐ２５６が発生する。その後、隣合う
ハーフビット構成走査回路１１−Ｐ・１１−１〜１１−
２５７からの出力信号Ｑ１とＰ１、Ｐ１とＰ２、…、Ｐ
２５５とＰ２５６が第４の論理ゲート回路としてのＡＮ
Ｄゲート回路２１−１〜２１−２５６に入力され、これ
らＡＮＤゲート回路１２−１〜１２−１０２４から、各
出力信号Ｑ１・Ｐ１・Ｐ２・Ｐ３…Ｐ２５６の半分の出
力パルス幅である出力信号ＧＰＰ１・ＧＰＰ２…ＧＰＰ
２５６が出力される。

【０２７２】次に、これら出力信号ＧＰＰ１・ＧＰＰ２
…ＧＰＰ２５６が第３の論理ゲート回路を構成するＮＡ
ＮＤゲート回路１５−１〜１５−１０２４に入力される
が、これらＮＡＮＤゲート回路１５−１〜１５−１０２
４の制御信号として第２の制御信号Ｇ１・Ｇ２・Ｇ３・
Ｇ４の４本の信号を使用し、これによって、制御信号を
従来の１／２としている。

【０２７３】本実施の形態では、奇数フィールドにおい
ては、第２の制御信号Ｇ１・Ｇ２にパルス周期（２Ｔ）
の制御信号を入力し、第２の制御信号Ｇ３・Ｇ４には第
２の制御信号Ｇ１・Ｇ２と位相が（Ｔ）だけずれた制御
信号を入力している。

【０２７４】こうして、奇数フィールドにおいては、各
出力バッファ回路１４…からの出力として出力信号ＧＰ
１とＧＰ２・ＧＰ３とＧＰ４…ＧＰ１０２３とＧＰ１０
２４の２本の走査線毎にパルス幅が（Ｔ）であり、位相
が（Ｔ）ずつ順次シフトしたパルスが発生し、これによ
り走査線を２本同時走査している。

【０２７５】また、図示はしていないが、偶数フィール
ドには、第２の制御信号Ｇ２・Ｇ４にそれぞれ第２の制
御信号Ｇ１・Ｇ３に示される信号が入力され、第２の制
御信号Ｇ１・Ｇ４には、第２の制御信号Ｇ３・Ｇ４に示
される信号が入力され、奇数フィールドとはペアを組み
換えて出力信号ＧＰ１・ＧＰ２とＧＰ３・ＧＰ４とＧＰ
５…の２本の走査線毎にパルス幅が（Ｔ）であり、位相
が（Ｔ）ずつ順次シフトしたパルスが発生し、これによ
り走査線を２本同時走査している。

【０２７６】このように、本実施の形態では、液晶表示
装置の垂直駆動回路２０を使用して、２本同時走査を行
うことができる。

【０２７７】〔実施の形態１０〕本発明の他の実施の形
態について図１６に基づいて説明すれば、以下の通りで
ある。尚、説明の便宜上、前記の実施の形態１ないし実
施の形態９の図面に示した部材と同一の機能を有する部
材については、同一の符号を付し、その説明を省略す
る。

【０２７８】本実施の形態では、実施の形態３における
図６で示した垂直駆動回路３０を用いたインターレース
走査について説明する。

【０２７９】垂直駆動回路３０におけるインターレース
走査では、図１６に示すように、ハーフビット構成走査
回路１１−１〜１１−２５７に、Ｔを走査線選択期間と
してパルス幅が（４Ｔ）であるスタートパルスＳＴａ並
びにパルス周期が（４Ｔ）であるクロック信号ＣＬＫ及
びその反転信号である反転クロック信号／ＣＬＫを入力
した。

【０２８０】これにより、ハーフビット構成走査回路１
１−１〜１１−２５７から出力信号Ｐ１・Ｐ２…Ｐ２５
６が発生する。その後、出力信号Ｐ１・Ｐ２…Ｐ２５６
が第５の論理ゲート回路を構成するＡＮＤゲート回路３
１−１・３１−２〜３１−２５６に入力され、かつＡＮ
Ｄゲート回路３１−１・３１−２〜３１−２５６に第４
の制御信号Ｈ１又は第４の制御信号Ｈ２が入力されるこ
とによって、これらＡＮＤゲート回路３１−１・３１−
２〜３１−２５６から出力信号Ｐ１・Ｐ２…Ｐ２５６の
半分の出力パルス幅である出力信号ＰＰ１・ＰＰ２…Ｐ
Ｐ２５６が出力される。

【０２８１】次に、これら出力信号ＰＰ１・ＰＰ２…Ｐ
Ｐ２５６がＮＡＮＤゲート回路１５−１〜１５−１０２
４の制御信号として第２の制御信号Ｇ１・Ｇ２・Ｇ３・
Ｇ４の４本の信号を使用し、これによって、制御信号を
従来の１／２としている。

【０２８２】本実施の形態では、奇数フィールドにおい
ては、第２の制御信号Ｇ１にパルス周期（２Ｔ）の制御
信号を入力し、第２の制御信号Ｇ３には第２の制御信号
Ｇ１と位相が（Ｔ）だけずれた制御信号を入力してい
る。また、第２の制御信号Ｇ２・Ｇ４については、制御
信号の入力は行っていない。

【０２８３】こうして、奇数フィールドにおいては、各
出力バッファ回路１４…からの出力として出力信号ＧＰ
１・ＧＰ３・ＧＰ５…ＧＰ１０２３のパルス幅が（Ｔ）
であり、位相が（Ｔ）ずつ順次シフトしたパルスが発生
し、これにより走査線をインターレース走査している。

【０２８４】また、図示はしていないが、偶数フィール
ドには、第２の制御信号Ｇ２・Ｇ４にそれぞれ第２の制
御信号Ｇ１・Ｇ３に示される信号が入力されて各出力バ
ッファ回路１４…からの出力信号として出力信号ＧＰ２
・ＧＰ４・ＧＰ６…ＧＰ１０２４の偶数本目の走査線
に、パルス幅が（Ｔ）であり、位相が（Ｔ）ずつ順次シ
フトしたパルスが発生する。

【０２８５】このように、本実施の形態では、液晶表示
装置の垂直駆動回路３０を使用して、インターレース走
査を行うことができる。

【０２８６】〔実施の形態１１〕本発明の他の実施の形
態について図１７に基づいて説明すれば、以下の通りで
ある。尚、説明の便宜上、前記の実施の形態１ないし実
施の形態１０の図面に示した部材と同一の機能を有する
部材については、同一の符号を付し、その説明を省略す
る。

【０２８７】本実施の形態では、実施の形態３における
図６で示した垂直駆動回路３０を用いた２本同時走査に
ついて説明する。

【０２８８】垂直駆動回路３０における２本同時走査で
は、図１７に示すように、ハーフビット構成走査回路１
１−１〜１１−２５７に、Ｔを走査線選択期間としてパ
ルス幅が（４Ｔ）であるスタートパルスＳＴａ並びにパ
ルス周期が（４Ｔ）であるクロック信号ＣＬＫ及びその
反転信号である反転クロック信号／ＣＬＫを入力した。

【０２８９】これにより、ハーフビット構成走査回路１
１−１〜１１−２５７から出力信号Ｐ１・Ｐ２…Ｐ２５
６が発生する。その後、出力信号Ｐ１・Ｐ２…Ｐ２５６
が第５の論理ゲート回路を構成するＡＮＤゲート回路３
１−１・３１−２〜３１−２５６に入力され、かつＡＮ
Ｄゲート回路３１−１・３１−２〜３１−２５６に第４
の制御信号Ｈ１又は第４の制御信号Ｈ２が入力されるこ
とによって、これらＡＮＤゲート回路３１−１・３１−
２〜３１−２５６から出力信号Ｐ１・Ｐ２…Ｐ２５６の
半分の出力パルス幅である出力信号ＰＰ１・ＰＰ２…Ｐ
Ｐ２５６が出力される。

【０２９０】次に、これら出力信号ＰＰ１・ＰＰ２…Ｐ
Ｐ２５６がＮＡＮＤゲート回路１５−１〜１５−１０２
４の制御信号として第２の制御信号Ｇ１・Ｇ２・Ｇ３・
Ｇ４の４本の信号を使用し、これによって、制御信号を
従来の１／２としている。

【０２９１】本実施の形態では、奇数フィールドにおい
ては、第２の制御信号Ｇ１・Ｇ２にパルス周期（２Ｔ）
の制御信号を入力し、第２の制御信号Ｇ３・Ｇ４には第
２の制御信号Ｇ１・Ｇ２と位相が（Ｔ）だけずれた制御
信号を入力している。

【０２９２】こうして、奇数フィールドにおいては、各
出力バッファ回路１４…からの出力として出力信号ＧＰ
１・ＧＰ３・ＧＰ５…ＧＰ１０２３のパルス幅が（Ｔ）
であり、位相が（Ｔ）ずつ順次シフトしたパルスが発生
し、これにより２本同時走査している。

【０２９３】また、図示はしていないが、偶数フィール
ドには、第２の制御信号Ｇ２・Ｇ３にそれぞれ第２の制
御信号Ｇ１・Ｇ２に示される信号が入力され、第２の制
御信号Ｇ１・Ｇ４には、第２の制御信号Ｇ３・Ｇ４に示
される信号が入力され、奇数フィールドとはペアを組み
換えて出力信号ＧＰ１・ＧＰ２とＧＰ３・ＧＰ４とＧＰ
５…の２本の走査線毎にパルス幅が（Ｔ）であり、位相
が（Ｔ）ずつ順次シフトしたパルスが発生し、これによ
り走査線を２本同時走査している。

【０２９４】このように、本実施の形態では、液晶表示
装置の垂直駆動回路３０を使用して、２本同時走査を行
うことができる。

【０２９５】〔実施の形態１２〕本発明の他の実施の形
態について図１８に基づいて説明すれば、以下の通りで
ある。尚、説明の便宜上、前記の実施の形態１ないし実
施の形態１１の図面に示した部材と同一の機能を有する
部材については、同一の符号を付し、その説明を省略す
る。

【０２９６】本実施の形態では、実施の形態４における
図８で示した垂直駆動回路４０を用いたインターレース
走査について説明する。

【０２９７】垂直駆動回路４０におけるインターレース
走査では、図１８に示すように、ハーフビット構成走査
回路１１−１〜１１−５１２に、Ｔを走査線選択期間と
してパルス幅が（２Ｔ）であるスタートパルスＳＴａ並
びにパルス周期が（２Ｔ）であるクロック信号ＣＬＫ及
びその反転信号である反転クロック信号／ＣＬＫを入力
した。

【０２９８】ここで、ハーフビット構成走査回路１１−
１〜１１−５１２からの出力を１段おきに取り出すこと
により、互いに重なりの無い出力信号ＰＰ１・ＰＰ２…
ＰＰ２５６が発生する。その後、出力信号ＰＰ１・ＰＰ
２…ＰＰ２５６が第６の論理ゲート回路を構成するＮＡ
ＮＤゲート回路１５−１〜１５−１０２４に入力され、
これらＮＡＮＤゲート回路１５−１〜１５−１０２４の
制御信号として第２の制御信号Ｇ１・Ｇ２・Ｇ３・Ｇ４
の４本の信号を使用し、これによって、制御信号を従来
の１／２としている。

【０２９９】本実施の形態では、奇数フィールドにおい
ては、第２の制御信号Ｇ１にパルス周期（２Ｔ）の制御
信号を入力し、第２の制御信号Ｇ３には第２の制御信号
Ｇ１と位相が（Ｔ）だけずれた制御信号を入力してい
る。また、第２の制御信号Ｇ２・Ｇ４については、制御
信号の入力は行っていない。

【０３００】こうして、奇数フィールドにおいては、各
出力バッファ回路１４…からの出力として出力信号ＧＰ
１・ＧＰ３・ＧＰ５…ＧＰ１０２３のパルス幅が（Ｔ）
であり、位相が（Ｔ）ずつ順次シフトしたパルスが発生
し、これにより走査線をインターレース走査している。

【０３０１】また、図示はしていないが、偶数フィール
ドには、第２の制御信号Ｇ２・Ｇ４にそれぞれ第２の制
御信号Ｇ１・Ｇ３に示される信号が入力され、各出力バ
ッファ回路１４…からの出力として出力信号ＧＰ２・Ｇ
Ｐ４・ＧＰ６…ＧＰ１０２４の偶数本目の走査線に、パ
ルス幅が（Ｔ）であり、位相が（Ｔ）ずつ順次シフトし
たパルスが発生する。

【０３０２】このように、本実施の形態では、液晶表示
装置の垂直駆動回路４０を使用してインターレース走査
を行うことができる。

【０３０３】〔実施の形態１３〕本発明の他の実施の形
態について図１９に基づいて説明すれば、以下の通りで
ある。尚、説明の便宜上、前記の実施の形態１ないし実
施の形態１１の図面に示した部材と同一の機能を有する
部材については、同一の符号を付し、その説明を省略す
る。

【０３０４】本実施の形態では、実施の形態４における
図８で示した垂直駆動回路４０を用いた２本同時走査に
ついて説明する。

【０３０５】垂直駆動回路４０における２本同時走査で
は、図１９に示すように、ハーフビット構成走査回路１
１−１〜１１−５１２に、Ｔを走査線選択期間としてパ
ルス幅が（２Ｔ）であるスタートパルスＳＴａ並びにパ
ルス周期が（２Ｔ）であるクロック信号ＣＬＫ及びその
反転信号である反転クロック信号／ＣＬＫを入力した。

【０３０６】ここで、ハーフビット構成走査回路１１−
１〜１１−５１２からの出力を１段おきに取り出すこと
により、互いに重なりの無い出力信号ＰＰ１・ＰＰ２…
ＰＰ２５６が発生する。その後、出力信号ＰＰ１・ＰＰ
２…ＰＰ２５６が第６の論理ゲート回路を構成するＮＡ
ＮＤゲート回路１５−１〜１５−１０２４に入力され、
これらＮＡＮＤゲート回路１５−１〜１５−１０２４の
制御信号として第２の制御信号Ｇ１・Ｇ２・Ｇ３・Ｇ４
の４本の信号を使用し、これによって、制御信号を従来
の１／２としている。

【０３０７】本実施の形態では、奇数フィールドにおい
ては、第２の制御信号Ｇ１・Ｇ２にパルス周期（２Ｔ）
の制御信号を入力し、第２の制御信号Ｇ３・Ｇ４には第
２の制御信号Ｇ１・Ｇ２と位相が（Ｔ）だけずれた制御
信号を入力している。

【０３０８】こうして、奇数フィールドにおいては、各
出力バッファ回路１４…からの出力として出力信号ＧＰ
１とＧＰ２・ＧＰ３とＧＰ４…ＧＰ１０２３とＧＰ１０
２４の２本の走査線毎にパルス幅が（Ｔ）であり、位相
が（Ｔ）ずつ順次シフトしたパルスが発生し、これによ
り走査線を２本同時走査している。

【０３０９】また、図示はしていないが、偶数フィール
ドには、第２の制御信号Ｇ２・Ｇ３にそれぞれ第２の制
御信号Ｇ１・Ｇ２に示される信号が入力され、第２の制
御信号Ｇ１・Ｇ４には、第２の制御信号Ｇ３・Ｇ４に示
される信号が入力され、奇数フィールドとはペアを組み
換えて出力信号ＧＰ１・ＧＰ２とＧＰ３・ＧＰ４とＧＰ
５…の２本の走査線毎にパルス幅が（Ｔ）であり、位相
が（Ｔ）ずつ順次シフトしたパルスが発生する。

【０３１０】このように、本実施の形態では、液晶表示
装置の垂直駆動回路４０を使用して、２本同時走査を行
うことができる。

【０３１１】なお、今まで述べてきた実施の形態１ない
し実施の形態１３においては、走査線選択期間をすべて
Ｔで示しているが、このＴは走査線数や走査方法によっ
てそれぞれ異なることはいうまでもない。

【０３１２】また、実施の形態１ないし実施の形態１３
においては、論理ゲート回路としてＡＮＤゲート回路１
２・２１・３１及びＮＡＮＤゲート回路１５を使用して
いるが、必ずしもこれに限られるものではなく他の論理
ゲート回路か使用できる。例えばＡＮＤゲート回路１２
・２１・３１の代わりにＮＯＲゲート回路を使用しても
よく、この場合にはＮＯＲゲート回路に入力する信号
は、ＡＮＤゲート回路１２・２１・３１に入力していた
信号を反転させた信号を入力すればよい。さらに、他の
論理ゲート回路を用いた場合にも本発明の権利範囲に含
まれる。

【０３１３】

【発明の効果】請求項１に係る発明の液晶表示装置は、
以上のように、垂直駆動回路は、スタートパルスを入力
することにより、パルス信号をクロック信号の半周期分
ずつ順次シフトして出力するＮ段（Ｎは正の整数）の走
査回路と、Ｍ個（Ｍは２以上の整数）毎に各第１の制御
端子が共通接続されて、これら共通接続された第１の制
御端子毎に上記Ｎ段の走査回路からの出力信号がそれぞ
れ入力されると共に、（Ｍ−１）個おきにＭ種類の第２
制御信号を入力するための各第２の制御端子が共通接続
された（Ｎ×Ｍ）個の第１の論理ゲート回路と、上記第
１の諭理ゲート回路の出力と、第３の制御端子から２種
類の第３の制御信号のうちのいずれかとが入力される第
２の論理ゲート回路とを備えているものである。

【０３１４】それゆえ、第１の論理ゲート回路における
各第２の制御端子は、（Ｍ−１）個おきに共通接続され
たものとなっている。このため、第２の制御端子の種類
は、Ｍ個となり、従来の半分となる。

【０３１５】また、配線が、第１の論理ゲート回路と第
２の論理ゲート回路とに分散されるので、制御線が集中
するのを防止することができる。

【０３１６】即ち、制御端子数を低減させることによ
り、駆動回路及び入力パッドの面積を小さくすることが
できるので、１枚のガラス基板から複数の液晶表示装置
を取り出す多数枚取りの場合に、基板に対する乗り数が
増え、良品パネル数を増加させることができる。

【０３１７】また、駆動回路及び入力パッドの面積が小
さくなることで、液晶表示装置の表示部周辺の額縁領域
が小さくなり、パーソナルコンピュータ等への組み込み
が行い易くなる。

【０３１８】さらに、走査回路における１段分の出力を
複数の論理ゲート回路へ入力するというように、走査回
路における１段分からの論理ゲート回路への入力数を増
加させることにより、走査回路の段数を低減できるの
で、特に、高精細の液晶表示装置においては、その小さ
い画素のピッチで走査回路１段分をレイアウトするのが
困難であるが、本発明においては、レイアウトが容易に
なる。

【０３１９】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置を提供することができるという効果を奏する。

【０３２０】請求項２に係る発明の液晶表示装置は、以
上のように、垂直駆動回路は、スタートパルスを入力す
ることにより、パルス信号をクロック信号の半周期分ず
つ順次シフトして出力するＮ段（Ｎは正の整数）の走査
回路と、上記各走査回路の出力パルスのパルス幅を小さ
くして出力するパルス幅短縮手段と、Ｍ個（Ｍは２以上
の整数）毎に各第１の制御端子が共通接続されて、これ
ら共通接続された第１の制御端子毎に上記各パルス幅短
縮手段からの出力信号がそれぞれ入力されると共に、
（Ｍ−１）個おきにＭ種類の信号を入力するための各第
２の制御端子が共通接続された（Ｎ×Ｍ）個の第３の論
理ゲート回路とを備えているものである。

【０３２１】それゆえ、第３の論理ゲート回路における
各第２の制御端子は、（Ｍ−１）個おきに共通接続され
たものとなっている。このため、第２の制御端子の種類
は、Ｍ個となり、従来の半分となる。

【０３２２】また、配線が、各パルス幅短縮手段と第３
の論理ゲート回路とに分散されるので、制御線が集中す
るのを防止することができる。

【０３２３】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置を提供することができるという効果を奏する。

【０３２４】請求項３に係る発明の液晶表示装置は、以
上のように、請求項２記載の液晶表示装置において、上
記パルス幅短縮手段は、上記Ｎ段の走査回路における隣
り合う出力パルスが入力される第４の論理ゲート回路か
らなるものである。

【０３２５】それゆえ、具体的なパルス幅短縮手段とし
て、Ｎ段の走査回路における隣り合う出力パルスが入力
される第４の論理ゲート回路にて構成することによっ
て、配線が、第４の論理ゲート回路と第３の論理ゲート
回路とに分散される。

【０３２６】この結果、制御線が集中するのを防止し
て、確実に、液晶表示装置を動作させるための駆動信号
が少なく、かつ歩留向上を実現し得る液晶表示装置を提
供することができるという効果を奏する。

【０３２７】請求項４に係る発明の液晶表示装置は、以
上のように、請求項３記載の液晶表示装置において、上
記パルス幅短縮手段には、上記Ｎ段の走査回路における
前段又は後段に予備の走査回路が設けられているもので
ある。

【０３２８】それゆえ、Ｎ段の走査回路における隣り合
う出力パルスを確実に取り出すことができるという効果
を奏する。

【０３２９】請求項５に係る発明の液晶表示装置は、以
上のように、請求項２記載の液晶表示装置において、上
記パルス幅短縮手段は、上記Ｎ段の走査回路における出
力パルスと、正・逆パルスからなる２種類の各第４の制
御信号のうちのいずれかとが入力される第５の論理ゲー
ト回路からなるものである。

【０３３０】それゆえ、具体的なパルス幅短縮手段とし
て、Ｎ段の走査回路における出力パルスと、正・逆パル
スからなる２種類の各第４の制御信号のうちのいずれか
とが入力される第５の論理ゲート回路にて構成すること
によって、請求項６に示すように、クロック信号及び反
転クロック信号を正・逆パルスからなる２種類の各第４
の制御信号として利用できるので、確実に、液晶表示装
置を動作させるための駆動信号が少なく、かつ歩留向上
を実現し得る液晶表示装置を提供することができるとい
う効果を奏する。

【０３３１】請求項６に係る発明の液晶表示装置は、以
上のように、請求項１又は５記載の液晶表示装置におい
て、上記第３の制御信号又は第４の制御信号は、クロッ
ク信号及び反転クロック信号からなるものである。

【０３３２】それゆえ、第３の制御信号及び第４の制御
信号として、新たな制御線を垂直駆動回路に入力しなく
ても良くなる。

【０３３３】この結果、従来であれば、垂直駆動回路に
入力される制御線が多くなり入力パッドの面積が大きく
なると共に、さらには、この制御線の本数分の配線の引
き回しが必要であり、回路のレイアウトに必要な面積が
大きくなるという問題点があったが、既設の制御線を利
用することによって、これを防止することができる。

【０３３４】従って、液晶表示装置を動作させるための
駆動信号が少なく、かつ歩留向上を実現し得る液晶表示
装置を提供することができるという効果を奏する。

【０３３５】請求項７に係る発明の液晶表示装置は、以
上のように、請求項１〜６のいずれか１項に記載の液晶
表示装置において、Ｍ＝４であるものである。

【０３３６】即ち、高精細の液晶表示装置においては、
その小さい画素のピッチで走査回路１段分をレイアウト
するのが困難である。

【０３３７】そこで、走査回路における１段分の出力を
複数の論理ゲート回路へ入力するというように、走査回
路における１段分からの論理ゲート回路への入力数を増
加させることにより、走査回路の段数を低減できる。

【０３３８】本発明においては、特に、Ｍ＝４として、
論理ゲート回路への入力数を４となるようにしているの
で、４画素分のピッチで走査回路の１段分のレイアウト
を行うことができ、レイアウトを容易に行うことができ
る。

【０３３９】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置を提供することができるという効果を奏する。

【０３４０】請求項８に係る発明の液晶表示装置は、以
上のように、垂直駆動回路は、スタートパルスを入力す
ることにより、パルス信号をクロック信号の半周期分ず
つ順次シフトして出力する２×Ｎ段（Ｎは正の整数）の
走査回路と、Ｍ個（Ｍは２以上の整数）毎に各第１の制
御端子が共通接続されて、これら共通接続された第１の
制御端子毎に上記２×Ｎ段の走査回路からの１段おきの
出力信号がそれぞれ入力されると共に、（Ｍ−１）個お
きにＭ種類の第２の制御信号を入力するための各第２の
制御端子が共通接続された（Ｎ×Ｍ）個の第６の論理ゲ
ート回路とを備えているものでるある。

【０３４１】それゆえ、第６の論理ゲート回路における
各第２の制御端子は、（Ｍ−１）個おきに共通接続され
たものとなっている。このため、第２の制御端子の種類
は、Ｍ個となり、従来の半分となる。

【０３４２】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置を提供することができるという効果を奏する。

【０３４３】請求項９に係る発明の液晶表示装置の駆動
方法は、以上のように、請求項１記載の液晶表示装置の
駆動方法であって、前記垂直駆動回路における走査回路
に、走査線選択期間をＴとして、パルス幅が（２×Ｍ×
Ｔ）であるスタートパルスを入力することにより、周期
が（２×Ｍ×Ｔ）であるクロック信号を使用して半周期
分順次シフトした信号をそれぞれ発生させ、次に、上記
半周期分順次シフトした各信号と、周期が（Ｍ×Ｔ）で
あってパルス幅（Ｔ）のパルスを出力するＭ種類の第２
の制御信号とを各第１の論理ゲート回路における第１の
制御端子及び第２の制御端子にそれぞれ入力して、これ
ら各第１の論理ゲート回路から、各パルス幅が（Ｔ）で
あって位相が互いに（（Ｍ−１）×Ｔ）離れた２個のパ
ルスを発生させ、次に、上記２個のパルスと、周期（２
×Ｍ×Ｔ）かつパルス幅（Ｍ×Ｔ）の正・逆パルスから
なる２種類の各第３の制御信号のうちのいずれかとを第
２の論理ゲート回路にそれぞれ入力してこれら各第２の
論理ゲート回路からパルス幅（Ｔ）の信号を出力させ、
上記パルス幅（Ｔ）の信号を順次走査線に入力する方法
である。

【０３４４】それゆえ、第１の論理ゲート回路における
各第２の制御端子は、（Ｍ−１）個おきに共通接続され
たものとなっている。このため、第２の制御端子の種類
は、Ｍ個となり、従来の半分となる。

【０３４５】また、配線が、第１の論理ゲート回路と第
２の論理ゲート回路とに分散されるので、制御線が集中
するのを防止することができる。

【０３４６】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置の駆動方法を提供することができるという効果を
奏する。

【０３４７】請求項１０に係る発明の液晶表示装置の駆
動方法は、以上のように、請求項２記載の液晶表示装置
の駆動方法であって、前記垂直駆動回路における走査回
路に、走査線選択期間をＴとして、パルス幅が（２×Ｍ
×Ｔ）であるスタートパルスを入力することにより、周
期が（２×Ｍ×Ｔ）であるクロック信号を使用して半周
期分順次シフトした信号をそれぞれ発生させ、次に、上
記半周期分順次シフトした信号をパルス幅短縮手段に入
力してパルス幅（Ｍ×Ｔ）のパルスをそれぞれ発生さ
せ、上記パルス幅短縮手段からの出力と、周期が（Ｍ×
Ｔ）であってパルス幅（Ｔ）のパルスを出力するＭ種類
の第２の制御信号とを各第６の論理ゲート回路における
第１の制御端子及び第２の制御端子にそれぞれ入力し、
これら各第３の論理ゲート回路から各パルス幅が（Ｔ）
の信号を発生させ、上記パルス幅（Ｔ）の信号を順次走
査線に入力する方法である。

【０３４８】それゆえ、各走査回路の出力パルスのパル
ス幅を小さくして出力するパルス幅短縮手段を設けたこ
とにより、第３の論理ゲート回路における各第２の制御
端子を（Ｍ−１）個おきに共通接続することが可能とな
る。従って、第２の制御端子の種類は、Ｍ個となり、従
来の半分となる。

【０３４９】また、配線が、各パルス幅短縮手段と第３
の論理ゲート回路とに分散されるので、制御線が集中す
るのを防止することができる。

【０３５０】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置の駆動方法を提供することができるという効果を
奏する。

【０３５１】請求項１１に係る発明の液晶表示装置の駆
動方法は、以上のように、請求項８記載の液晶表示装置
の駆動方法であって、前記垂直駆動回路における走査回
路に、走査線選択期間をＴとして、パルス幅が（Ｍ×
Ｔ）であるスタートパルスを入力することにより、周期
が（Ｍ×Ｔ）であるクロック信号を使用して半周期分順
次シフトした信号をそれぞれ発生させ、次に、上記２×
Ｎ段の走査回路からの１段おきに取り出した１周期分順
次シフトした各出力信号と、周期が（Ｍ×Ｔ）であって
パルス幅（Ｔ）のパルスを出力するＭ種類の第２の制御
信号とを各第６の論理ゲート回路における第１の制御端
子及び第２の制御端子にそれぞれ入力し、これら各第６
の論理ゲート回路から各パルス幅が（Ｔ）の信号を発生
させ、上記パルス幅（Ｔ）の信号を順次走査線に入力す
る方法である。

【０３５２】それゆえ、スタートパルスを入力すること
によりパルス信号をクロック信号の半周期分ずつ順次シ
フトして出力する走査回路を２×Ｎ段（Ｎは正の整数）
に設け、かつ、その出力信号の取り出しを２×Ｎ段の走
査回路における１段おきに行うことによって、各出力信
号をそれぞれ１周期分順次シフトさせている。この結
果、第６の論理ゲート回路における各第２の制御端子を
（Ｍ−１）個おきに共通接続することが可能となる。従
って、第２の制御端子の種類は、Ｍ個となり、従来の半
分となる。

【０３５３】従って、液晶表示装置を動作させるための
駆動信号が少なく、かつ歩留向上を実現し得る液晶表示
装置の駆動方法を提供することができるという効果を奏
する。

【０３５４】請求項１２に係る発明の液晶表示装置の駆
動方法は、以上のように、請求項１記載の液晶表示装置
の駆動方法であって、前記垂直駆動回路における走査回
路に、走査線選択期間をＴとして、パルス幅が（Ｍ×
Ｔ）であるスタートパルスを入力し、周期が（Ｍ×Ｔ）
であるクロック信号を使用して半周期分順次シフトした
信号をそれぞれ発生させ、次に、上記半周期分順次シフ
トした信号と、Ｍ種類の制御端子のうち（Ｍ／２）個の
制御端子に周期が（（Ｍ／２）×Ｔ）の制御信号とを第
１の論理ゲート回路に入力し、パルス幅が（Ｔ）で
（（（Ｍ／２）−１）×Ｔ）離れた２個のパルスを第１
の論理ゲート回路から発生させ、上記２個のパルスと周
期が（Ｍ×Ｔ）である第３の制御信号とを第２の論理ゲ
ート回路に入力し、パルス幅（Ｔ）の信号を該第２の論
理ゲート回路から出力させ、上記パルス幅（Ｔ）の信号
を走査線１本おきに順次入力する方法である。

【０３５５】それゆえ、第２の制御端子の種類は、Ｍ個
となり、従来の半分となる。従って、液晶表示装置を動
作させるための駆動信号が少なく、かつ歩留向上を実現
し得る液晶表示装置の駆動方法を提供することができる
という効果を奏する。

【０３５６】また、パルス幅（Ｔ）の信号を走査線１本
おきに順次入力する。このため、請求項１記載の液晶表
示装置を用いて、走査線１本おきに順次入力するインタ
ーレース走査を行うことができるという効果を奏する。

【０３５７】請求項１３に係る発明の液晶表示装置の駆
動方法は、以上のように、請求項１記載の液晶表示装置
の駆動方法であって、前記垂直駆動回路における走査回
路に、走査線選択期間をＴとして、パルス幅が（Ｍ×
Ｔ）であるスタートパルスを入力し、周期が（Ｍ×Ｔ）
であるクロック信号を使用して半周期分順次シフトした
信号をそれぞれ発生させ、次に、上記半周期分順次シフ
トした信号と、Ｍ種類の制御端子に周期が（（Ｍ／２）
×Ｔ）であるＭ／２種類の制御信号とを第１の論理ゲー
ト回路に入力し、パルス幅が（Ｔ）で（（（Ｍ／２）−
１）×Ｔ）離れた２個のパルスを第１の論理ゲート回路
から発生させ、上記２個のパルスと周期（Ｍ×Ｔ）であ
る第３の制御信号とを第２の論理ゲート回路に入力し、
パルス幅（Ｔ）の信号を該第２の論理ゲート回路から出
力させ、上記パルス幅（Ｔ）の信号を走査線２本ずつ順
次入力する方法である。

【０３５８】それゆえ、第２の制御端子の種類は、Ｍ個
となり、従来の半分となる。従って、液晶表示装置を動
作させるための駆動信号が少なく、かつ歩留向上を実現
し得る液晶表示装置の駆動方法を提供することができる
という効果を奏する。

【０３５９】また、パルス幅（Ｔ）の信号を走査線２本
ずつ順次入力する。このため、請求項１記載の液晶表示
装置を用いて、走査線２本ずつ順次入力する２本同時走
査を行うことができるという効果を奏する。

【０３６０】請求項１４に係る発明の液晶表示装置の駆
動方法は、以上のように、請求項２記載の液晶表示装置
の駆動方法であって、前記垂直駆動回路における走査回
路に、走査線選択期間をＴとして、パルス幅が（Ｍ×
Ｔ）であるスタートパルスを入力し、周期が（Ｍ×Ｔ）
であるクロック信号を使用して半周期分順次シフトした
信号をそれぞれ発生させ、次に、上記半周期分順次シフ
トした信号をパルス幅短縮手段に入力し、パルス幅（Ｍ
×Ｔ／２）のパルスをそれぞれ発生させ、上記パルス幅
短縮手段からの出力と、Ｍ本の制御端子のうち（Ｍ／
２）本の制御端子には周期が（Ｍ×Ｔ／２）である制御
信号とを各第３の論理ゲート回路における第１の制御端
子及び第２の制御端子にそれぞれ入力し、パルス幅
（Ｔ）の信号を該第３の論理ゲート回路から出力させ、
上記パルス幅（Ｔ）の信号を走査線１本おきに順次入力
する方法である。

【０３６１】それゆえ第２の制御端子の種類は、Ｍ個と
なり、従来の半分となる。従って、液晶表示装置を動作
させるための駆動信号が少なく、かつ歩留向上を実現し
得る液晶表示装置の駆動方法を提供することができると
いう効果を奏する。

【０３６２】また、パルス幅（Ｔ）の信号を走査線１本
おきに順次入力する。このため、請求項２記載の液晶表
示装置を用いて、走査線１本おきに順次入力するインタ
ーレース走査を行うことができるという効果を奏する。

【０３６３】請求項１５に係る発明の液晶表示装置の駆
動方法は、以上のように、請求項２記載の液晶表示装置
の駆動方法であって、前記垂直駆動回路における走査回
路に、走査線選択期間をＴとして、パルス幅が（Ｍ×
Ｔ）であるスタートパルスを入力し、周期が（Ｍ×Ｔ）
であるクロック信号を使用して半周期分順次シフトした
信号をそれぞれ発生させ、次に、上記半周期分順次シフ
トした信号をパルス幅短縮手段に入力し、パルス幅（Ｍ
×Ｔ／２）のパルスをそれぞれ発生させ、上記パルス幅
短縮手段からの出力と、Ｍ本の制御端子には周期が（Ｍ
×Ｔ／２）であるＭ／２種類の制御信号とを各第３の論
理ゲート回路における第１の制御端子及び第２の制御端
子にそれぞれ入力し、パルス幅（Ｔ）の信号を該第３の
論理ゲート回路から出力させ、上記パルス幅（Ｔ）の信
号を走査線２本ずつ順次入力する方法である。

【０３６４】それゆえ、第２の制御端子の種類は、Ｍ個
となり、従来の半分となる。従って、液晶表示装置を動
作させるための駆動信号が少なく、かつ歩留向上を実現
し得る液晶表示装置の駆動方法を提供することができる
という効果を奏する。

【０３６５】また、パルス幅（Ｔ）の信号を走査線２本
ずつ順次入力する。このため、請求項２記載の液晶表示
装置を用いて、走査線２本ずつ順次入力する２本同時走
査を行うことができるという効果を奏する。

【０３６６】請求項１６に係る発明の液晶表示装置の駆
動方法は、以上のように、請求項８記載の液晶表示装置
の駆動方法であって、前記垂直駆動回路における走査回
路に、走査線選択期間をＴとして、パルス幅が（Ｍ×
Ｔ）であるスタートパルスを入力し、周期が（Ｍ×Ｔ）
であるクロック信号を使用して半周期分順次シフトした
信号をそれぞれ発生させ、次に、上記２×Ｎ段の走査回
路からの１段おきに取り出した１周期分順次シフトした
各出力信号と、Ｍ本の制御端子のうち（Ｍ／２）本の制
御端子には周期が（Ｍ×Ｔ／２）である制御信号とを各
第６の論理ゲート回路における第１の制御端子及び第２
の制御端子にそれぞれ入力し、パルス幅（Ｔ）の信号を
該第６の論理ゲート回路から出力させ、上記パルス幅
（Ｔ）の信号を走査線１本おきに順次入力する方法であ
る。

【０３６７】それゆえ、第２の制御端子の種類は、Ｍ個
となり、従来の半分となる。従って、液晶表示装置を動
作させるための駆動信号が少なく、かつ歩留向上を実現
し得る液晶表示装置の駆動方法を提供することができる
という効果を奏する。

【０３６８】また、パルス幅（Ｔ）の信号を走査線１本
おきに順次入力する。このため、請求項８記載の液晶表
示装置を用いて、走査線１本おきに順次入力するインタ
ーレース走査を行うことができるという効果を奏する。

【０３６９】請求項１７に係る発明の液晶表示装置の駆
動方法は、以上のように、請求項８記載の液晶表示装置
の駆動方法であって、前記垂直駆動回路における走査回
路に、走査線選択期間をＴとして、パルス幅が（Ｍ×
Ｔ）であるスタートパルスを入力し、周期が（Ｍ×Ｔ）
であるクロック信号を使用して半周期分順次シフトした
信号をそれぞれ発生させ、次に、上記２×Ｎ段の走査回
路からの１段おきに取り出した１周期分順次シフトした
各出力信号と、Ｍ本の制御端子には周期が（Ｍ×Ｔ／
２）であるＭ／２種類の制御信号とを各第６の論理ゲー
ト回路における第１の制御端子及び第２の制御端子にそ
れぞれ入力し、パルス幅（Ｔ）の信号を該第６の論理ゲ
ート回路から出力させ、上記パルス幅（Ｔ）の信号を走
査線２本ずつ順次入力することを特徴とする方法であ
る。

【０３７０】それゆえ、第２の制御端子の種類は、Ｍ個
となり、従来の半分となる。従って、液晶表示装置を動
作させるための駆動信号が少なく、かつ歩留向上を実現
し得る液晶表示装置の駆動方法を提供することができる
という効果を奏する。

【０３７１】また、パルス幅（Ｔ）の信号を走査線２本
ずつ順次入力する。このため、請求項８記載の液晶表示
装置を用いて、走査線２本ずつ順次入力する２本同時走
査を行うことができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明における液晶表示装置の実施の一形態を
示すものであり、垂直駆動回路の構成を示すブロック図
である。

【図２】上記垂直駆動回路における駆動方法を示すタイ
ミングチャートである。

【図３】上記液晶表示装置における全体構成図である。

【図４】本発明における液晶表示装置の他の実施の形態
を示すものであり、垂直駆動回路の構成を示すブロック
図である。

【図５】上記垂直駆動回路における駆動方法を示すタイ
ミングチャートである。

【図６】本発明における液晶表示装置のさらに他の実施
の形態を示すものであり、垂直駆動回路の構成を示すブ
ロック図である。

【図７】上記垂直駆動回路における駆動方法を示すタイ
ミングチャートである。

【図８】本発明における液晶表示装置のさらに他の実施
の形態を示すものであり、垂直駆動回路の構成を示すブ
ロック図である。

【図９】上記垂直駆動回路における駆動方法を示すタイ
ミングチャートである。

【図１０】本発明における液晶表示装置のさらに他の実
施の形態を示すものであり、垂直駆動回路の構成を示す
ブロック図である。

【図１１】上記垂直駆動回路における駆動方法を示すタ
イミングチャートである。

【図１２】本発明における液晶表示装置の駆動方法のさ
らに他の実施の形態を示すものであり、図１に示す垂直
駆動回路を用いて走査線１本おきに順次入力するインタ
ーレース走査を示すタイミングチャートである。

【図１３】図１に示す垂直駆動回路を用いて走査線２本
ずつ順次入力する２本同時走査を示すタイミングチャー
トである。

【図１４】本発明における液晶表示装置の駆動方法のさ
らに他の実施の形態を示すものであり、図４に示す垂直
駆動回路を用いて走査線１本おきに順次入力するインタ
ーレース走査を示すタイミングチャートである。

【図１５】図４に示す垂直駆動回路を用いて走査線２本
ずつ順次入力する２本同時走査を示すタイミングチャー
トである。

【図１６】本発明における液晶表示装置の駆動方法のさ
らに他の実施の形態を示すものであり、図６に示す垂直
駆動回路を用いて走査線１本おきに順次入力するインタ
ーレース走査を示すタイミングチャートである。

【図１７】図６に示す垂直駆動回路を用いて走査線２本
ずつ順次入力する２本同時走査を示すタイミングチャー
トである。

【図１８】本発明における液晶表示装置の駆動方法のさ
らに他の実施の形態を示すものであり、図８に示す垂直
駆動回路を用いて走査線１本おきに順次入力するインタ
ーレース走査を示すタイミングチャートである。

【図１９】図８に示す垂直駆動回路を用いて走査線２本
ずつ順次入力する２本同時走査を示すタイミングチャー
トである。

【図２０】従来の液晶表示装置を示す全体構成図であ
る。

【図２１】上記液晶表示装置の垂直駆動回路における駆
動方法を示すタイミングチャートである。

【符号の説明】

１ アクティブマトリクスアレイ ２ 水平駆動回路 １０ 垂直駆動回路 １１ ハーフビット構成走査回路（走査回
路） １２ ＡＮＤゲート回路（第１の論理ゲート
回路） １３ ＮＡＮＤゲート回路（第２の論理ゲー
ト回路） １４ 出力バッファ回路（第２の論理ゲート
回路、第３の論理ゲート回路） １５ ＮＡＮＤゲート回路（第３の論理ゲー
ト回路、第６の論理ゲート回路） ２０ 垂直駆動回路 ２１ ＡＮＤゲート回路（第４の論理ゲート
回路、パルス幅短縮手段） ３０ 垂直駆動回路 ３１ ＡＮＤゲート回路（第５の論理ゲート
回路） ４０ 垂直駆動回路 ５０ 垂直駆動回路 ＣＬＫ クロック信号（正パルス） ／ＣＬＫ 反転クロック信号（逆パルス） Ｇ１〜Ｇ４ 第２の制御信号 ＰＰ１・ＰＰ２ 第３の制御信号 ＳＴａ スタートパルス

Claims (17)

【特許請求の範囲】
1. 【請求項１】複数の走査線と複数の信号線との各交点に
   スイッチング素子が配置されたアクティブマトリクスア
   レイと、上記走査線を駆動する垂直駆動回路と、上記信
   号線を駆動する水平駆動回路とからなる液晶表示装置に
   おいて、 上記垂直駆動回路は、 スタートパルスを入力することにより、パルス信号をク
   ロック信号の半周期分ずつ順次シフトして出力するＮ段
   （Ｎは正の整数）の走査回路と、 Ｍ個（Ｍは２以上の整数）毎に各第１の制御端子が共通
   接続されて、これら共通接続された第１の制御端子毎に
   上記Ｎ段の走査回路からの出力信号がそれぞれ入力され
   ると共に、（Ｍ−１）個おきにＭ種類の第２の制御信号
   を入力するための各第２の制御端子が共通接続された
   （Ｎ×Ｍ）個の第１の論理ゲート回路と、 上記第１の諭理ゲート回路の出力と、第３の制御端子か
   ら２種類の第３の制御信号のうちのいずれかとが入力さ
   れる第２の論理ゲート回路とを備えていることを特徴と
   する液晶表示装置。
2. 【請求項２】複数の走査線と複数の信号線との各交点に
   スイッチング素子が配置されたアクティブマトリクスア
   レイと、上記走査線を駆動する垂直駆動回路と、上記信
   号線を駆動する水平駆動回路とからなる液晶表示装置に
   おいて、 上記垂直駆動回路は、 スタートパルスを入力することにより、パルス信号をク
   ロック信号の半周期分ずつ順次シフトして出力するＮ段
   （Ｎは正の整数）の走査回路と、 上記各走査回路の出力パルスのパルス幅を小さくして出
   力するパルス幅短縮手段と、 Ｍ個（Ｍは２以上の整数）毎に各第１の制御端子が共通
   接続されて、これら共通接続された第１の制御端子毎に
   上記各パルス幅短縮手段からの出力信号がそれぞれ入力
   されると共に、（Ｍ−１）個おきにＭ種類の第２の制御
   信号を入力するための各第２の制御端子が共通接続され
   た（Ｎ×Ｍ）個の第３の論理ゲート回路とを備えている
   ことを特徴とする液晶表示装置。
3. 【請求項３】上記パルス幅短縮手段は、上記Ｎ段の走査
   回路における隣り合う出力パルスが入力される第４の論
   理ゲート回路からなることを特徴とする請求項２記載の
   液晶表示装置。
4. 【請求項４】上記パルス幅短縮手段には、上記Ｎ段の走
   査回路における前段又は後段に予備の走査回路が設けら
   れていることを特徴とする請求項３記載の液晶表示装
   置。
5. 【請求項５】上記パルス幅短縮手段は、上記Ｎ段の走査
   回路における出力パルスと、正・逆パルスからなる２種
   類の各第４の制御信号のうちのいずれかとが入力される
   第５の論理ゲート回路からなることを特徴とする請求項
   ２記載の液晶表示装置。
6. 【請求項６】上記第３の制御信号又は第４の制御信号
   は、クロック信号及び反転クロック信号からなることを
   特徴とする請求項１又は５記載の液晶表示装置。
7. 【請求項７】Ｍ＝４であることを特徴とする請求項１〜
   ６のいずれか１項に記載の液晶表示装置。
8. 【請求項８】複数の走査線と複数の信号線との各交点に
   スイッチング素子が配置されたアクティブマトリクスア
   レイと、上記走査線を駆動する垂直駆動回路と、上記信
   号線を駆動する水平駆動回路とからなる液晶表示装置に
   おいて、 上記垂直駆動回路は、 スタートパルスを入力することにより、パルス信号をク
   ロック信号の半周期分ずつ順次シフトして出力する２×
   Ｎ段（Ｎは正の整数）の走査回路と、 Ｍ個（Ｍは２以上の整数）毎に各第１の制御端子が共通
   接続されて、これら共通接続された第１の制御端子毎に
   上記２×Ｎ段の走査回路からの１段おきの出力信号がそ
   れぞれ入力されると共に、（Ｍ−１）個おきにＭ種類の
   第２の制御信号を入力するための各第２の制御端子が共
   通接続された（Ｎ×Ｍ）個の第６の論理ゲート回路とを
   備えていることを特徴とする液晶表示装置。
9. 【請求項９】請求項１記載の液晶表示装置の駆動方法で
   あって、 前記垂直駆動回路における走査回路に、走査線選択期間
   をＴとして、パルス幅が（２×Ｍ×Ｔ）であるスタート
   パルスを入力することにより、周期が（２×Ｍ×Ｔ）で
   あるクロック信号を使用して半周期分順次シフトした信
   号をそれぞれ発生させ、 次に、上記半周期分順次シフトした各信号と、周期が
   （Ｍ×Ｔ）であってパルス幅（Ｔ）のパルスを出力する
   Ｍ種類の第２の制御信号とを各第１の論理ゲート回路に
   おける第１の制御端子及び第２の制御端子にそれぞれ入
   力して、これら各第１の論理ゲート回路から、各パルス
   幅が（Ｔ）であって位相が互いに（（Ｍ−１）×Ｔ）離
   れた２個のパルスを発生させ、 次に、上記２個のパルスと、周期（２×Ｍ×Ｔ）かつパ
   ルス幅（Ｍ×Ｔ）の正・逆パルスからなる２種類の各第
   ３の制御信号のうちのいずれかとを第２の論理ゲート回
   路にそれぞれ入力してこれら各第２の論理ゲート回路か
   らパルス幅（Ｔ）の信号を出力させ、上記パルス幅
   （Ｔ）の信号を順次走査線に入力することを特徴とする
   液晶表示装置の駆動方法。
10. 【請求項１０】請求項２記載の液晶表示装置の駆動方法
    であって、 前記垂直駆動回路における走査回路に、走査線選択期間
    をＴとして、パルス幅が（２×Ｍ×Ｔ）であるスタート
    パルスを入力することにより、周期が（２×Ｍ×Ｔ）で
    あるクロック信号を使用して半周期分順次シフトした信
    号をそれぞれ発生させ、 次に、上記半周期分順次シフトした信号をパルス幅短縮
    手段に入力してパルス幅（Ｍ×Ｔ）のパルスをそれぞれ
    発生させ、 上記パルス幅短縮手段からの出力と、周期が（Ｍ×Ｔ）
    であってパルス幅（Ｔ）のパルスを出力するＭ種類の第
    ２の制御信号とを各第３の論理ゲート回路における第１
    の制御端子及び第２の制御端子にそれぞれ入力し、これ
    ら各第３の論理ゲート回路から各パルス幅が（Ｔ）の信
    号を発生させ、上記パルス幅（Ｔ）の信号を順次走査線
    に入力することを特徴とする液晶表示装置の駆動方法。
11. 【請求項１１】請求項８記載の液晶表示装置の駆動方法
    であって、 前記垂直駆動回路における走査回路に、走査線選択期間
    をＴとして、パルス幅が（Ｍ×Ｔ）であるスタートパル
    スを入力することにより、周期が（Ｍ×Ｔ）であるクロ
    ック信号を使用して半周期分順次シフトした信号をそれ
    ぞれ発生させ、 次に、上記２×Ｎ段の走査回路からの１段おきに取り出
    した１周期分順次シフトした各出力信号と、周期が（Ｍ
    ×Ｔ）であってパルス幅（Ｔ）のパルスを出力するＭ種
    類の第２の制御信号とを各第６の論理ゲート回路におけ
    る第１の制御端子及び第２の制御端子にそれぞれ入力
    し、これら各第６の論理ゲート回路から各パルス幅が
    （Ｔ）の信号を発生させ、上記パルス幅（Ｔ）の信号を
    順次走査線に入力することを特徴とする液晶表示装置の
    駆動方法。
12. 【請求項１２】請求項１記載の液晶表示装置の駆動方法
    であって、 前記垂直駆動回路における走査回路に、走査線選択期間
    をＴとして、パルス幅が（Ｍ×Ｔ）であるスタートパル
    スを入力し、周期が（Ｍ×Ｔ）であるクロック信号を使
    用して半周期分順次シフトした信号をそれぞれ発生さ
    せ、 次に、上記半周期分順次シフトした信号と、Ｍ種類の制
    御端子のうち（Ｍ／２）個の制御端子に周期が（（Ｍ／
    ２）×Ｔ）の制御信号とを第１の論理ゲート回路に入力
    し、パルス幅が（Ｔ）で（（（Ｍ／２）−１）×Ｔ）離
    れた２個のパルスを第１の論理ゲート回路から発生さ
    せ、 上記２個のパルスと周期が（Ｍ×Ｔ）である第３の制御
    信号とを第２の論理ゲート回路に入力し、パルス幅
    （Ｔ）の信号を該第２の論理ゲート回路から出力させ、
    上記パルス幅（Ｔ）の信号を走査線１本おきに順次入力
    することを特徴とする液晶表示装置の駆動方法。
13. 【請求項１３】請求項１記載の液晶表示装置の駆動方法
    であって、 前記垂直駆動回路における走査回路に、走査線選択期間
    をＴとして、パルス幅が（Ｍ×Ｔ）であるスタートパル
    スを入力し、周期が（Ｍ×Ｔ）であるクロック信号を使
    用して半周期分順次シフトした信号をそれぞれ発生さ
    せ、 次に、上記半周期分順次シフトした信号と、Ｍ種類の制
    御端子に周期が（（Ｍ／２）×Ｔ）であるＭ／２種類の
    制御信号とを第１の論理ゲート回路に入力し、パルス幅
    が（Ｔ）で（（（Ｍ／２）−１）×Ｔ）離れた２個のパ
    ルスを第１の論理ゲート回路から発生させ、 上記２個のパルスと周期（Ｍ×Ｔ）である第３の制御信
    号とを第２の論理ゲート回路に入力し、パルス幅（Ｔ）
    の信号を該第２の論理ゲート回路から出力させ、 上記パルス幅（Ｔ）の信号を走査線２本ずつ順次入力す
    ることを特徴とする液晶表示装置の駆動方法。
14. 【請求項１４】請求項２記載の液晶表示装置の駆動方法
    であって、 前記垂直駆動回路における走査回路に、走査線選択期間
    をＴとして、パルス幅が（Ｍ×Ｔ）であるスタートパル
    スを入力し、周期が（Ｍ×Ｔ）であるクロック信号を使
    用して半周期分順次シフトした信号をそれぞれ発生さ
    せ、 次に、上記半周期分順次シフトした信号をパルス幅短縮
    手段に入力し、パルス幅（Ｍ×Ｔ／２）のパルスをそれ
    ぞれ発生させ、 上記パルス幅短縮手段からの出力と、Ｍ本の制御端子の
    うち（Ｍ／２）本の制御端子には周期が（Ｍ×Ｔ／２）
    である制御信号とを各第３の論理ゲート回路における第
    １の制御端子及び第２の制御端子にそれぞれ入力し、パ
    ルス幅（Ｔ）の信号を該第３の論理ゲート回路から出力
    させ、 上記パルス幅（Ｔ）の信号を走査線１本おきに順次入力
    することを特徴とする液晶表示装置の駆動方法。
15. 【請求項１５】請求項２記載の液晶表示装置の駆動方法
    であって、 前記垂直駆動回路における走査回路に、走査線選択期間
    をＴとして、パルス幅が（Ｍ×Ｔ）であるスタートパル
    スを入力し、周期が（Ｍ×Ｔ）であるクロック信号を使
    用して半周期分順次シフトした信号をそれぞれ発生さ
    せ、次に、上記半周期分順次シフトした信号をパルス幅
    短縮手段に入力し、パルス 幅（Ｍ×Ｔ／２）のパルスをそれぞれ発生させ、 上記パルス幅短縮手段からの出力と、Ｍ本の制御端子に
    は周期が（Ｍ×Ｔ／２）であるＭ／２種類の制御信号と
    を各第３の論理ゲート回路における第１の制御端子及び
    第２の制御端子にそれぞれ入力し、 パルス幅（Ｔ）の信号を該第３の論理ゲート回路から出
    力させ、 上記パルス幅（Ｔ）の信号を走査線２本ずつ順次入力す
    ることを特徴とする液晶表示装置の駆動方法。
16. 【請求項１６】請求項８記載の液晶表示装置の駆動方法
    であって、 前記垂直駆動回路における走査回路に、走査線選択期間
    をＴとして、パルス幅が（Ｍ×Ｔ）であるスタートパル
    スを入力し、周期が（Ｍ×Ｔ）であるクロック信号を使
    用して半周期分順次シフトした信号をそれぞれ発生さ
    せ、 次に、上記２×Ｎ段の走査回路からの１段おきに取り出
    した１周期分順次シフトした各出力信号と、Ｍ本の制御
    端子のうち（Ｍ／２）本の制御端子には周期が（Ｍ×Ｔ
    ／２）である制御信号とを各第６の論理ゲート回路にお
    ける第１の制御端子及び第２の制御端子にそれぞれ入力
    し、パルス幅（Ｔ）の信号を該第６の論理ゲート回路か
    ら出力させ、 上記パルス幅（Ｔ）の信号を走査線１本おきに順次入力
    することを特徴とする表示装置の駆動方法。
17. 【請求項１７】請求項８記載の液晶表示装置の駆動方法
    であって、 前記垂直駆動回路における走査回路に、走査線選択期間
    をＴとして、パルス幅が（Ｍ×Ｔ）であるスタートパル
    スを入力し、周期が（Ｍ×Ｔ）であるクロック信号を使
    用して半周期分順次シフトした信号をそれぞれ発生さ
    せ、 次に、上記２×Ｎ段の走査回路からの１段おきに取り出
    した１周期分順次シフトした各出力信号と、Ｍ本の制御
    端子には周期が（Ｍ×Ｔ／２）であるＭ／２種類の制御
    信号とを各第６の論理ゲート回路における第１の制御端
    子及び第２の制御端子にそれぞれ入力し、パルス幅
    （Ｔ）の信号を該第６の論理ゲート回路から出力させ、 上記パルス幅（Ｔ）の信号を走査線２本ずつ順次入力す
    ることを特徴とする液晶表示装置の駆動方法。