JPH11340479A - 二端子双方向サイリスタ - Google Patents
二端子双方向サイリスタInfo
- Publication number
- JPH11340479A JPH11340479A JP16414298A JP16414298A JPH11340479A JP H11340479 A JPH11340479 A JP H11340479A JP 16414298 A JP16414298 A JP 16414298A JP 16414298 A JP16414298 A JP 16414298A JP H11340479 A JPH11340479 A JP H11340479A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter region
- lifetime
- emitter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】二端子双方向サイリスタの内部電流分布を変化
させてサージ電流耐量を向上させる。 【解決手段】 エミッタ領域のコーナー部近傍直下のラ
イフタイムを他のエミッタの直下のライフタイムよりも
短く設定して、エミッタ領域のコーナー部近傍直下に電
流が流れにくくする。
させてサージ電流耐量を向上させる。 【解決手段】 エミッタ領域のコーナー部近傍直下のラ
イフタイムを他のエミッタの直下のライフタイムよりも
短く設定して、エミッタ領域のコーナー部近傍直下に電
流が流れにくくする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特に
異常電圧または異常電流から電気回路系を保護するサー
ジ防護素子等に用いる二端子双方向サイリスタに関する
ものである。
異常電圧または異常電流から電気回路系を保護するサー
ジ防護素子等に用いる二端子双方向サイリスタに関する
ものである。
【０００２】
【従来の技術】半導体基板の両主面上にそれぞれ設けら
れた主電極間に双方向性対称特性をもつ主電流が流れる
半導体装置の一例である二端子双方向サイリスタは、概
略、図１及び図２に示すような構造をもつ。図１は、二
端子双方向サイリスタの主面上を上から見た平面図で、
図２は図１のＡ−Ａ’に沿った断面図である。この例で
は、半導体基板１がｐ型となっているが、ｎ型のものも
ある。半導体基板１がｎ型の場合は、図２で、ｎ型にな
っている領域をｐ型に、ｐ型になっている領域をｎ型に
すればよい。この二端子双方向サイリスタは、ｐ型半導
体基板１の両表面層に点対称にエミッタ領域を兼ねるｎ
型ベース領域（以下単にベース領域と記す）２が形成さ
れて、さらにその両ベース領域２の表面層に、ｐ型エミ
ッタ領域３がそれぞれ形成されている。そして、両主面
を被覆する絶縁膜５の開口部で電極４がベース領域２お
よびエミッタ領域３に共通に接触している。
れた主電極間に双方向性対称特性をもつ主電流が流れる
半導体装置の一例である二端子双方向サイリスタは、概
略、図１及び図２に示すような構造をもつ。図１は、二
端子双方向サイリスタの主面上を上から見た平面図で、
図２は図１のＡ−Ａ’に沿った断面図である。この例で
は、半導体基板１がｐ型となっているが、ｎ型のものも
ある。半導体基板１がｎ型の場合は、図２で、ｎ型にな
っている領域をｐ型に、ｐ型になっている領域をｎ型に
すればよい。この二端子双方向サイリスタは、ｐ型半導
体基板１の両表面層に点対称にエミッタ領域を兼ねるｎ
型ベース領域（以下単にベース領域と記す）２が形成さ
れて、さらにその両ベース領域２の表面層に、ｐ型エミ
ッタ領域３がそれぞれ形成されている。そして、両主面
を被覆する絶縁膜５の開口部で電極４がベース領域２お
よびエミッタ領域３に共通に接触している。
【０００３】以上のような構造のため電流や電圧の方向
に依存しない電気的特性が実現出来るようになってお
り、サージ電流が流れたときやサージ電圧が印加された
ときの内部の動作状態はその電流や電圧の方向を考慮す
る必要がない。このような二端子双方向サイリスタは、
図３に示すような電流−電圧特性を示し、ある電圧V1で
電圧をクランプするが、誘導雷サージのようなかなり速
い電気的サージに対してもその応答が他のサージ防護素
子、例えば避雷管やバリスタなどと比較して非常に速い
ために、高度な信頼性を要求される通信ネットワーク系
の電子機器のように誘導雷サージを拾いやすいところで
は殆ど利用されている状況にある。また、半導体ででき
ているため、サージ電流によって消耗するところがなく
長期間に渡 （３） って信頼性を維持することが可能であるという保守上の
大きな利点がある。
に依存しない電気的特性が実現出来るようになってお
り、サージ電流が流れたときやサージ電圧が印加された
ときの内部の動作状態はその電流や電圧の方向を考慮す
る必要がない。このような二端子双方向サイリスタは、
図３に示すような電流−電圧特性を示し、ある電圧V1で
電圧をクランプするが、誘導雷サージのようなかなり速
い電気的サージに対してもその応答が他のサージ防護素
子、例えば避雷管やバリスタなどと比較して非常に速い
ために、高度な信頼性を要求される通信ネットワーク系
の電子機器のように誘導雷サージを拾いやすいところで
は殆ど利用されている状況にある。また、半導体ででき
ているため、サージ電流によって消耗するところがなく
長期間に渡 （３） って信頼性を維持することが可能であるという保守上の
大きな利点がある。
【０００４】
【発明が解決しようとする課題】このような利点を有す
る二端子双方向サイリスタにおいては、どのようなサー
ジに対しても電圧をクランプ出来るわけではなく、誘電
雷サージのような非常に時間変化の大きいサージに対し
てはおのずと限界があり、そのサージに十分速く応答出
来ず、素子内で電流の集中が生じて局所的に高温となり
素子が溶解して破壊する場合がある。即ち、サージ電流
耐量の向上が課題となっている。なお、図３の電流−電
圧特性は、ｐ型半導体基板を用いる場合とｎ型半導体基
板を用いる場合では変わってくる。図３においてサージ
が入ったとき、領域６を通過して電圧がV1を越えると、
アバランシェ降伏を起こして領域７に入った後、負性抵
抗領域８を経過して導通状態９となる。領域７は電圧と
電流が共に大きくなるところであるから損失が大きくな
り発熱により二端子双方向サイリスタが破壊しやすくな
る。過大なサージ電流の負荷を与えたとき、電流の流れ
る有効な領域は十分広がらず、その面積が小さいために
電流密度が過大となり、サージ電流耐量が高くならな
い。
る二端子双方向サイリスタにおいては、どのようなサー
ジに対しても電圧をクランプ出来るわけではなく、誘電
雷サージのような非常に時間変化の大きいサージに対し
てはおのずと限界があり、そのサージに十分速く応答出
来ず、素子内で電流の集中が生じて局所的に高温となり
素子が溶解して破壊する場合がある。即ち、サージ電流
耐量の向上が課題となっている。なお、図３の電流−電
圧特性は、ｐ型半導体基板を用いる場合とｎ型半導体基
板を用いる場合では変わってくる。図３においてサージ
が入ったとき、領域６を通過して電圧がV1を越えると、
アバランシェ降伏を起こして領域７に入った後、負性抵
抗領域８を経過して導通状態９となる。領域７は電圧と
電流が共に大きくなるところであるから損失が大きくな
り発熱により二端子双方向サイリスタが破壊しやすくな
る。過大なサージ電流の負荷を与えたとき、電流の流れ
る有効な領域は十分広がらず、その面積が小さいために
電流密度が過大となり、サージ電流耐量が高くならな
い。
【０００５】本発明の目的は、上記のサージ電流耐量の
問題を解決し、サージ耐量の向上した両面型半導体装置
を実現することにある。
問題を解決し、サージ耐量の向上した両面型半導体装置
を実現することにある。
【０００６】
【課題を解決するための手段】本発明は、電流が集中し
易く、電流密度が過大となる領域がエミッタ領域のコー
ナー近傍にある点に着目し、半導体基板１のエミッタ領
域３のコーナー部近傍直下のライフタイムを他のエミッ
タ領域直下のライフタイムより短く設定するようにした
ものである。これによりエミッタ領域のコーナー近傍直
下の電流増幅率を下げ、電流を流れ難くして電流の集中
を緩和する。
易く、電流密度が過大となる領域がエミッタ領域のコー
ナー近傍にある点に着目し、半導体基板１のエミッタ領
域３のコーナー部近傍直下のライフタイムを他のエミッ
タ領域直下のライフタイムより短く設定するようにした
ものである。これによりエミッタ領域のコーナー近傍直
下の電流増幅率を下げ、電流を流れ難くして電流の集中
を緩和する。
【０００７】
（４） 請求項１の発明は、半導体基板の両主面側に、第一導電
型のベース領域並びにその領域の表面層に形成された第
二導電型のエミッタ領域が露出し、両主面側のベース領
域並びにエミッタ領域との形状が基板の中心点に対し点
対称であり、主電極が該両主面でベース領域並びにエミ
ッタ領域にそれぞれ共通に接触する二端子双方向サイリ
スタにおいて、エミッタ領域表面のコーナー部近傍直下
のライフタイムが他のエミッタ直下のライフタイムより
も短く設定することを特徴とするもので、この構造によ
りエミッタ領域コーナー部近傍の電流集中を防ぎサージ
耐量の向上を図るようにしたものである。
型のベース領域並びにその領域の表面層に形成された第
二導電型のエミッタ領域が露出し、両主面側のベース領
域並びにエミッタ領域との形状が基板の中心点に対し点
対称であり、主電極が該両主面でベース領域並びにエミ
ッタ領域にそれぞれ共通に接触する二端子双方向サイリ
スタにおいて、エミッタ領域表面のコーナー部近傍直下
のライフタイムが他のエミッタ直下のライフタイムより
も短く設定することを特徴とするもので、この構造によ
りエミッタ領域コーナー部近傍の電流集中を防ぎサージ
耐量の向上を図るようにしたものである。
【０００８】請求項２の発明は、半導体基板の両主面側
に、第一導電型のベース領域並びにその領域の表面層に
形成された第二導電型のエミッタ領域が露出し、両面側
のベース領域並びにエミッタ領域との形状が基板の中心
点に対し点対称であり、主電極が両主面でベース領域並
びにエミッタ領域にそれぞれ共通に接触する二端子双方
向サイリスタにおいて、エミッタ領域のコーナー部近傍
直下ベース領域及びその近傍のライフタイムが他のベー
ス層領域のライフタイムよりも短く設定されていること
を特徴とするもので、この構造によりエミッタ領域のコ
ーナー部近傍の電流集中を防ぎサージ耐量の向上を図る
ようにしたものである。
に、第一導電型のベース領域並びにその領域の表面層に
形成された第二導電型のエミッタ領域が露出し、両面側
のベース領域並びにエミッタ領域との形状が基板の中心
点に対し点対称であり、主電極が両主面でベース領域並
びにエミッタ領域にそれぞれ共通に接触する二端子双方
向サイリスタにおいて、エミッタ領域のコーナー部近傍
直下ベース領域及びその近傍のライフタイムが他のベー
ス層領域のライフタイムよりも短く設定されていること
を特徴とするもので、この構造によりエミッタ領域のコ
ーナー部近傍の電流集中を防ぎサージ耐量の向上を図る
ようにしたものである。
【０００９】請求項３の発明は、半導体基板の両主面側
に、第一導電型のベース領域並びにその領域の表面層に
形成された第二導電型のエミッタ領域が露出し、両面側
のベース領域並びにエミッタ領域との形状が基板の中心
点に対し点対称であり、主電極が両主面でベース領域並
びにエミッタ領域にそれぞれ共通に接触する二端子双方
向サイリスタにおいて、エミッタ領域のコーナー部近傍
直下のコレクタ層領域及びその近傍のライフタイムが他
のコレクタ層領域のライフタイムよりも短く設定されて
いることを特徴とするもので、この構造によりエミッタ
領域のコーナー部近傍の電流集中を防ぎサージ耐量の向
上を図るようにしたものである。
に、第一導電型のベース領域並びにその領域の表面層に
形成された第二導電型のエミッタ領域が露出し、両面側
のベース領域並びにエミッタ領域との形状が基板の中心
点に対し点対称であり、主電極が両主面でベース領域並
びにエミッタ領域にそれぞれ共通に接触する二端子双方
向サイリスタにおいて、エミッタ領域のコーナー部近傍
直下のコレクタ層領域及びその近傍のライフタイムが他
のコレクタ層領域のライフタイムよりも短く設定されて
いることを特徴とするもので、この構造によりエミッタ
領域のコーナー部近傍の電流集中を防ぎサージ耐量の向
上を図るようにしたものである。
【００１０】請求項４の発明は、上記ライフタイムを短
くする手段として、電子線照射によ （５） り、若しくは重金属拡散により、若しくはプロトン照射
により、又は、他の放射性粒子照射により行なうことを
特徴とするもので、これにより部分的なライフタイムの
設定を容易にできる。
くする手段として、電子線照射によ （５） り、若しくは重金属拡散により、若しくはプロトン照射
により、又は、他の放射性粒子照射により行なうことを
特徴とするもので、これにより部分的なライフタイムの
設定を容易にできる。
【００１１】
【実施例】図４は本発明に適用する電子線等の照射パタ
ーンを示す説明図で図中１０，１１，１２及び１３はエ
ミッタ領域３のコーナー近傍を中心とした照射部分を示
す。なお、部分的に電子線照射を行なうのには実際に
は、電子線を遮蔽するのに十分な厚みをもった金属版を
必要な形状に加工し、それをマスクとして上記のエミッ
タ領域３のコーナー近傍のみ電子線が照射されるように
する。又、半導体基板１の厚さが２４０μｍ〜６００μ
ｍ位の時、電子線の加速電圧は２ＭＶ、又照射量は８０
ＫＧｙ程度である。因みに電子線照射前のライフタイム
を（τb）、照射後のライフタイムを（τa）とすると、
τa＜τbとなる。
ーンを示す説明図で図中１０，１１，１２及び１３はエ
ミッタ領域３のコーナー近傍を中心とした照射部分を示
す。なお、部分的に電子線照射を行なうのには実際に
は、電子線を遮蔽するのに十分な厚みをもった金属版を
必要な形状に加工し、それをマスクとして上記のエミッ
タ領域３のコーナー近傍のみ電子線が照射されるように
する。又、半導体基板１の厚さが２４０μｍ〜６００μ
ｍ位の時、電子線の加速電圧は２ＭＶ、又照射量は８０
ＫＧｙ程度である。因みに電子線照射前のライフタイム
を（τb）、照射後のライフタイムを（τa）とすると、
τa＜τbとなる。
【００１２】図６はサージ電流波形を示し、通信ネット
ワーク系の誘導雷サージのモデルの代表例を示すもので
横軸は時間（μｓｅｃ）、縦軸はサージ電流（Ａ）を示
す。この例は、ピーク値Ｉｐが２４０Ａで規格１０／１
０００μｓｅｃのものを仮定する。これは、入力後（ｔ
1）１０μｓｅｃで電流値が２４０Ａに達し、１０００
μｓｅｃ（時間ｔ2）には電流がピーク値の半分になる
一種の三角形パルスに近いものである。
ワーク系の誘導雷サージのモデルの代表例を示すもので
横軸は時間（μｓｅｃ）、縦軸はサージ電流（Ａ）を示
す。この例は、ピーク値Ｉｐが２４０Ａで規格１０／１
０００μｓｅｃのものを仮定する。これは、入力後（ｔ
1）１０μｓｅｃで電流値が２４０Ａに達し、１０００
μｓｅｃ（時間ｔ2）には電流がピーク値の半分になる
一種の三角形パルスに近いものである。
【００１３】図７は、上記の電流波形により測定した最
高温度のライフタイム依存性を示す特性図で横軸は時間
（μｓｅｃ）、縦軸に最高温度（℃）を示す。この例で
はライフタイムを４通り変化させており、図中＃１はラ
イフタイムτaが１０μｓｅｃでライフタイム制御をし
ない場合、＃２はライフタイムτaを１μｓｅｃに、＃
３はライフタイムτaを０．１μｓｅｃに、＃４はライ
フタイムτaを０．０１μｓｅｃにした場合である。ラ
イフタイムτaが１μｓｅｃ以下であれば、１μｓｅｃ
でも、０．０１μｓｅｃでも、それほど大きな変化はな
いことが分かる。 （６） ライフタイムを制御しない場合、サージ入力後２０μｓ
ｅｃ時点のサイリスタ内部の最高温度は約１２００℃で
あるが、ライフタイムを制御する場合は約１０００℃と
なり耐量が１０％以上向上する。従って、初期のライフ
タイムよりも１０分の１程度でも小さくなっていれば効
果は十分にある。
高温度のライフタイム依存性を示す特性図で横軸は時間
（μｓｅｃ）、縦軸に最高温度（℃）を示す。この例で
はライフタイムを４通り変化させており、図中＃１はラ
イフタイムτaが１０μｓｅｃでライフタイム制御をし
ない場合、＃２はライフタイムτaを１μｓｅｃに、＃
３はライフタイムτaを０．１μｓｅｃに、＃４はライ
フタイムτaを０．０１μｓｅｃにした場合である。ラ
イフタイムτaが１μｓｅｃ以下であれば、１μｓｅｃ
でも、０．０１μｓｅｃでも、それほど大きな変化はな
いことが分かる。 （６） ライフタイムを制御しない場合、サージ入力後２０μｓ
ｅｃ時点のサイリスタ内部の最高温度は約１２００℃で
あるが、ライフタイムを制御する場合は約１０００℃と
なり耐量が１０％以上向上する。従って、初期のライフ
タイムよりも１０分の１程度でも小さくなっていれば効
果は十分にある。
【００１４】重金属拡散、あるいは他の放射線粒子の照
射によってもライフタイムを局所的に制御することで同
じような効果がある。局所的に制御する領域は、エミッ
タ領域３のコーナー近傍を変化させることが出来るもの
であれば何でもよく、他のパターンも当然考えられる。
なお、重金属拡散や他の放射線照射の場合、数１０μｍ
ｍ深さのところまでのライフタイムを小さくしやすいの
で、この手段を使う場合は、エミッタ領域３のコーナー
近傍直下のコレクタ領域のライフタイムを小さくしなく
ても、エミッタ領域３のコーナー近傍直下のエミッタ領
域やベース領域のライフタイムを小さくするだけでもよ
い。即ち、ライフタイムを制御すれば、図５に示すよう
に、エミッタ領域３のコーナー近傍直下のトランジスタ
の電流増幅率が小さくなってその領域で電流が流れにく
くなるため、サージ電流１４がエミッタ領域３のコーナ
ー近傍以外の領域で流れるようになり集中が緩和され
る。
射によってもライフタイムを局所的に制御することで同
じような効果がある。局所的に制御する領域は、エミッ
タ領域３のコーナー近傍を変化させることが出来るもの
であれば何でもよく、他のパターンも当然考えられる。
なお、重金属拡散や他の放射線照射の場合、数１０μｍ
ｍ深さのところまでのライフタイムを小さくしやすいの
で、この手段を使う場合は、エミッタ領域３のコーナー
近傍直下のコレクタ領域のライフタイムを小さくしなく
ても、エミッタ領域３のコーナー近傍直下のエミッタ領
域やベース領域のライフタイムを小さくするだけでもよ
い。即ち、ライフタイムを制御すれば、図５に示すよう
に、エミッタ領域３のコーナー近傍直下のトランジスタ
の電流増幅率が小さくなってその領域で電流が流れにく
くなるため、サージ電流１４がエミッタ領域３のコーナ
ー近傍以外の領域で流れるようになり集中が緩和され
る。
【００１５】
【発明の効果】このように本発明によれば、サージ電流
が流れるときの半導体内部での電流集中を緩和してサー
ジ耐量を向上させることが出来る。ライフタイム制御は
エミッタ領域３のコーナー近傍（又はエミッタ領域３の
コーナー近傍）直下のベース領域（若しくはコレクタ領
域）のライフタイムが小さくなっていればよい。
が流れるときの半導体内部での電流集中を緩和してサー
ジ耐量を向上させることが出来る。ライフタイム制御は
エミッタ領域３のコーナー近傍（又はエミッタ領域３の
コーナー近傍）直下のベース領域（若しくはコレクタ領
域）のライフタイムが小さくなっていればよい。
【図１】本発明に適用する二端子双方向サイリスタの平
面図。
面図。
【図２】図１のＡ−Ａ’断面図。
【図３】 （７） 二端子双方向サイリスタの電流−電圧特性である。
【図４】ライフタイム制御のための電子線照射領域を示
す説明図である。
す説明図である。
【図５】図４のＢ−Ｂ’断面図。
【図６】サージ電流波形図。
【図７】最高温度とライフタイムの関係を示す特性図。
１ 半導体基板 ２ ベース領域 ３ エミッタ領域 ４ 電極 ５ 絶縁膜 １０ 電子線照射領域 １１ 電子線照射領域 １２ 電子線照射領域 １３ 電子線照射領域 １４ サージ電流
Claims (4)
- 【請求項１】 半導体基板の両主面側に、第一導電型の
ベース領域並びにその領域の表面層に形成された第二導
電型のエミッタ領域が露出し、両主面側のベース領域並
びにエミッタ領域との形状が基板の中心点に対し点対称
であり、主電極が該両主面でベース領域並びにエミッタ
領域にそれぞれ共通に接触する二端子双方向サイリスタ
において、エミッタ領域のコーナー部近傍のライフタイ
ムが他のエミッタ領域のライフタイムよりも短く設定さ
れていることを特徴とする二端子双方向サイリスタ。 - 【請求項２】 半導体基板の両主面側に、第一導電型の
ベース領域並びにその領域の表面層に形成された第二導
電型のエミッタ領域が露出し、両主面側のベース領域並
びにエミッタ領域との形状が基板の中心点に対し点対称
であり、主電極が該両主面でベース領域並びにエミッタ
領域にそれぞれ共通に接触する二端子双方向サイリスタ
において、エミッタ領域のコーナー部近傍直下のベース
領域及びその近傍のライフタイムが他のエミッタ直下の
ベース領域のライフタイムよりも短く設定されているこ
とを特徴とする二端子双方向サイリスタ。 - 【請求項３】 半導体基板の両主面側に、第一導電型の
ベース領域並びにその領域の表面層に形成された第二導
電型のエミッタ領域が露出し、両主面側のベース領域並
びにエミッタ領域との形状が基板の中心点に対し点対称
であり、主電極が該両主面でベース領域並びにエミッタ
領域にそれぞれ共通に接触する二端子双方向サイリスタ
において、エミッタ領域のコーナー部近傍直下のコレク
タ領域及びその近傍のライフタイムが他のエミッタ直下
のコレクタ領域のライフタイムよりも短く設定されてい
ることを特徴とする二端子双方向サイリスタ。 - 【請求項４】 ライフタイムを短くする手段として、電
子線照射により、若しくは重金属拡散により、若しくは
プロトン照射により、又は、他の放射性粒子照射により
行なうことを特徴とする請求項１又は請求項２又は請求
項３の二端子双方向サイリスタ。 （２）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16414298A JPH11340479A (ja) | 1998-05-28 | 1998-05-28 | 二端子双方向サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16414298A JPH11340479A (ja) | 1998-05-28 | 1998-05-28 | 二端子双方向サイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340479A true JPH11340479A (ja) | 1999-12-10 |
Family
ID=15787558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16414298A Pending JPH11340479A (ja) | 1998-05-28 | 1998-05-28 | 二端子双方向サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340479A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156637A (ja) * | 2004-11-29 | 2006-06-15 | Shindengen Electric Mfg Co Ltd | ダイオードおよびブリッジダイオード |
| WO2019102759A1 (ja) * | 2017-11-22 | 2019-05-31 | 信越半導体株式会社 | シリコン単結晶基板の選別方法及びシリコン単結晶基板 |
-
1998
- 1998-05-28 JP JP16414298A patent/JPH11340479A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156637A (ja) * | 2004-11-29 | 2006-06-15 | Shindengen Electric Mfg Co Ltd | ダイオードおよびブリッジダイオード |
| WO2019102759A1 (ja) * | 2017-11-22 | 2019-05-31 | 信越半導体株式会社 | シリコン単結晶基板の選別方法及びシリコン単結晶基板 |
| JP2019096736A (ja) * | 2017-11-22 | 2019-06-20 | 信越半導体株式会社 | シリコン単結晶基板の選別方法及びシリコン単結晶基板 |
| CN111386593A (zh) * | 2017-11-22 | 2020-07-07 | 信越半导体株式会社 | 单晶硅基板的分选方法以及单晶硅基板 |
| CN111386593B (zh) * | 2017-11-22 | 2023-09-26 | 信越半导体株式会社 | 单晶硅基板的分选方法以及单晶硅基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6034385A (en) | Current-limiting semiconductor configuration | |
| JP4653273B2 (ja) | 半導体装置、および、その製造方法 | |
| JPWO2015198435A1 (ja) | 半導体装置 | |
| JP2946750B2 (ja) | 半導体装置 | |
| JPS62188282A (ja) | モノリシツク装置及びその製造方法 | |
| JPH11340479A (ja) | 二端子双方向サイリスタ | |
| JP2617497B2 (ja) | 半導体装置 | |
| EP0190162B1 (en) | Controlled turn-on thyristor | |
| JPH0563202A (ja) | 半導体装置 | |
| JP2003501825A (ja) | リカバリタイム保護機能が集積されたサイリスタ及びその製造方法 | |
| US5148254A (en) | Finely controlled semiconductor device | |
| JPS59158561A (ja) | アバランシエにより過電圧から自己保護するサイリスタおよびその製造方法 | |
| JPH01123478A (ja) | プレーナ形ｐｎ接合をもつ半導体デバイス | |
| JPH06117942A (ja) | 半導体装置 | |
| JP2003282865A (ja) | サイリスタ | |
| JPWO2020129186A1 (ja) | 半導体装置 | |
| CN104137244B (zh) | 半导体装置 | |
| JPS5994865A (ja) | 半導体装置 | |
| JP5371164B2 (ja) | 双方向型二端子サイリスタ | |
| JPS5874081A (ja) | 半導体装置 | |
| JPH0832049A (ja) | 半導体装置 | |
| JPH01235272A (ja) | 半導体装置 | |
| JPH0236570A (ja) | 半導体装置 | |
| JP2000058870A (ja) | 半導体装置 | |
| JPH04177734A (ja) | 半導体装置 |