JPH11289231A - Agc回路 - Google Patents

Agc回路

Info

Publication number
JPH11289231A
JPH11289231A JP9214098A JP9214098A JPH11289231A JP H11289231 A JPH11289231 A JP H11289231A JP 9214098 A JP9214098 A JP 9214098A JP 9214098 A JP9214098 A JP 9214098A JP H11289231 A JPH11289231 A JP H11289231A
Authority
JP
Japan
Prior art keywords
value
agc
average
level
reception level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9214098A
Other languages
English (en)
Other versions
JP3329264B2 (ja
Inventor
Masaki Ichihara
正貴 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9214098A priority Critical patent/JP3329264B2/ja
Priority to AU23538/99A priority patent/AU749189B2/en
Priority to IT1999MI000691 priority patent/IT1312166B1/it
Priority to US09/286,074 priority patent/US6782061B2/en
Priority to GB9907853A priority patent/GB2336260B/en
Publication of JPH11289231A publication Critical patent/JPH11289231A/ja
Application granted granted Critical
Publication of JP3329264B2 publication Critical patent/JP3329264B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3052Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3068Circuits generating control signals for both R.F. and I.F. stages

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】 【課題】 突然に過大な信号を受信した場合でも、収束
速度の早いAGC回路を提供することである。 【解決手段】 1スロット単位の受信平均レベルと基準
値とのずれに基づいたフィードバックデータをAGCア
ンプにフィードバックすることによって受信レベル変動
を補正するAGC回路において、前記受信平均レベルと
前記基準値とのずれが所定値以上である場合には通常よ
りも大きな値をフィードバックデータとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、1スロット単位の
受信平均レベルを計算して、基準値とのずれを求め、そ
の結果をAGCアンプにフィードバックすることにより
受信レベル変動を補正するAGC回路に関する。
【0002】
【従来の技術】移動通信では、基地局と端末間の距離、
端末の移動に依るフェーディング、建物などの障害物に
よるシャドウイング等の影響で、受信信号強度が大幅に
変動する(最大80dBの変動が予想される。)。この
信号を安定して受信し、復調・復号処理をするために
は、AGC(Automatic Gain Cont
rol)回路を用いて受信レベルを補正し、受信ベース
バンド信号を平準化する必要がある。
【0003】このAGC回路は、テレビジョン受信機や
ラジオなどで従来からごく一般的に使われている回路で
ある。しかしながら、GSM方式やIS95CDMA方
式といった携帯電話においては、基地局からの信号はス
ロット単位で送信され、端末側もスロット単位で受信
し、復調処理を行うため、1つのスロット内ではAGC
アンプの利得が一定であるように、すなわち、1スロッ
ト内の受信信号の相対的強度が一定になるようにAGC
をかける必要がある。このようなAGC回路は、古来の
アナログ信号処理のみのAGCでは不可能であり、図1
に示すディジタル信号処理を含んだ方法が必要である。
【0004】このような構成で作られた従来のAGC回
路の例を図1に示す。
【0005】図1はAGCの回路構成概略を示すブロッ
ク図である。
【0006】この図1に示すブロック図は、AGC動作
のみを説明するのが目的なので、AGCに直接関わらな
い余分な部分は省略している。
【0007】この回路では、受信信号はQPSK変調波
であり、復調されたベースバンド信号はI(同相成分)
とQ(直交成分)の二通り存在している。
【0008】受信した信号は、受信機1でIF信号に落
とされた後、AGCアンプ2で増幅または減衰された後
に直交復調器3で復調され、I、Qベースバンド信号と
なる。I、Q信号はそれぞれ8ビットA/D変換器4、
5(ここでは仮に8ビットとしておく)でディジタル信
号に変換される。
【0009】今、変調方式を、チップレート4.096
MHzのCDMAであり、A/D変換器はその4倍の変
換レートである、16.384MHzでサンプリングし
ているものとする。また、スロットの長さは625μs
ec(すなわち2560チップ)とする。従って、1ス
ロット間では、I、Qそれぞれ2560×4=1024
0個のサンプルが得られる。
【0010】以上のディジタルI、Q信号から、受信レ
ベル演算部6で、1スロット間の平均受信レベルを算出
し、その結果を8ビットのストレートバイナリーコード
として出力する。
【0011】受信レベル演算部6では以下のように平均
受信レベルが計算される(これは1つの例である)。
【0012】ディジタルI、Q信号は正負のピークto
ピークで8ビットの信号であるから、まず絶対値を求め
る。絶対値の最大値は、正負に完全に飽和して矩形波の
状態の時に生じる。その値は、I、Qそれぞれバイナリ
ー表記で「01111111」(すなわち10進数の1
27)である。
【0013】受信振幅Aの計算は、本来、数1で行うべ
きであるが、この計算をハードウェアで実現するのは困
難なため、数2に示す近似値A’を採用する。
【0014】
【数1】
【0015】
【数2】 AとA’との誤差の状況を図2に示す。
【0016】図2中の円(系列3)は、Aの値を1に正
規化した場合の、ベクトル(I,Q)をプロットした結
果である。これに対応するA’の振幅を各ベクトル上に
プロットしたものが系列1の図形に相当する。
【0017】図2からわかるように、A’は常にAより
やや大きい値であり、平均的に約1.087倍、デシベ
ルで示せば、約0.723dB大きい。この程度の誤差
は、AGC回路としては問題ではなく、特に、1スロッ
ト(4×2560サンプル=10240サンプル)以上
の多サンプルの平均受信レベルを求める場合は、定常的
に0.723dB大きめの数字になるとして処理でき
る。
【0018】次に1スロット間の受信平均レベルの計算
方法について述べる。
【0019】平均受信レベルはA’の値を1スロット積
算した結果を積算数で割って求める。積算数は1スロッ
トの場合、 4×2560=10240 であるが、この数による割り算は困難なため、もっとも
近い2のべき乗である 2^13=8192 を用いる。
【0020】すなわち13ビット右シフトを行う。すな
わち、近似振幅A’を1スロット分(10240サンプ
ル)積算し、13ビット右シフトした結果が、受信レベ
ル演算部6の出力である。
【0021】以上の演算によって得られる最大値Ama
xは、I、Qの最大値が127であることから、数3で
表わされる。この値は8ビットのストレートバイナリで
表現可能である。
【0022】
【数3】 以上の様に、平均受信レベルの計算は、振幅の平均値し
かも近似値を用いている。
【0023】しかし、本来は受信電力の平均を求めてこ
れより受信レベルを決定するのが筋である。ところが、
受信電力の計算は適当な近似方法が無く困難であり、や
むなく振幅平均近似値を用いている。そこで、ここで
は、電力平均と振幅平均による受信レベル値の差を検証
する。
【0024】基地局からの受信信号Sは、数4のように
同相成分と直交成分とに分けて記述できる。
【0025】
【数4】 CDMAの場合、I(t)とQ(t)は、多数の独立な
通話チャンネル、干渉波、ノイズの和であるため、中心
極限定理が成り立ち、それぞれガウス分布すると仮定で
きる。このように、直交する成分が互いに独立なガウス
分布である場合、その合成信号の振幅分布はレイリー分
布になる。振幅Rがレイリー分布する場合、確率密度分
布は数5で与えられる。
【0026】
【数5】 数5において、b0は正の定数である。これより、電力
平均は(中間の計算は省略)、数6となる。
【0027】
【数6】 一方振幅平均は(中間の計算は省略)、数7となる。
【0028】
【数7】 以上より、電力平均による受信レベルと振幅平均に依る
受信レベルのdB差を求めると数8になる。
【0029】
【数8】 すなわち、振幅平均で計算した受信レベルに、1.05
dBを加えたものが電力平均で計算した受信レベルにな
る。
【0030】次にAGCの制御目標となる基準レベルの
決定方法について述べる。
【0031】例えばCDMA受信信号のピークファクタ
はシングルコードの場合で6dB程度である。大勢のユ
ーザーが使用した場合、例えば32人では、ピークファ
クタは30dB増加して36dBとなる。しかしなが
ら、滅多に発生しないピークのためにダイナミックレン
ジを浪費するのは得策ではない。このため、実用上の見
地から、ピークファクタを10〜12dB程度とするの
が妥当と考えられる。これに、AGCのトラッキングエ
ラーを6dB程度見積もり、全体で、ピーク値より18
dB落ちのところを平均受信レベルの基準値とするのが
妥当であろう。以上より基準値Arefを求めると、数
9となる。
【0032】
【数9】 これはほぼ2の5乗である32に近いので、簡単のため
32を基準値として採用する。29.6の代わりに32
を用いた場合のdB誤差は、約0.68dBであるが、
この値は、近似計算によるdB誤差0.723dBをほ
ぼ打ち消す値である。
【0033】受信レベル演算部6で算出された平均受信
レベルを基準レベルと比較することによって、AGC制
御値に対するフィードバック量を決定する。AGCアン
プ2はD/A変換器13の設定値が大きいほど利得が大
きいとする。リニアライザ12は、AGCアンプ2の制
御電圧対利得特性の非線形正を補正する回路であり、本
発明とは直接関係がないので、説明を省略する。
【0034】要するに、AGCアンプ2は、フィードバ
ック値をアキュムレータ(加算器10とレジスタ11と
からなる。)で積算した結果であるAGC制御値をリニ
アライザ12で補正後、D/A変換器13で電圧に変換
したAGC制御電圧で制御される。
【0035】従って、平均受信レベルが基準レベルより
大きい場合は、フィードバック量は+、その逆では−で
ある。しかしながら、AGC制御値はdBに対応してい
るので、平均受信レベルと基準レベルとの単なる差をフ
ィードバック値として用いたのではだめである。
【0036】フィードバック値は、平均受信レベルを基
準レベルで割った値を元にdBに対応した値である必要
がある。この演算をハード的に実現するのは困難である
から、実際の回路では8ビットの平均受信レベルを入力
アドレスとする変換テーブル7を用いて実現している。
【0037】変換テーブル7の出力は平均受信電力と基
準値とのdB差になっており、これに適当な係数9を乗
算器8で掛け合わせた結果をアキュームレータ(加算器
10とレジスタ11とからなる。)で積算し、この結果
を用いて、リニアライザ12、D/A変換器13を通し
てAGCアンプ2を制御している。この制御は、1スロ
ット単位で行われる。
【0038】
【発明が解決しようとする課題】以上説明した従来の回
路では次のような問題点がある。
【0039】すなわち、直交復調器3のダイナミックレ
ンジが有限であり、かつ、A/D変換器4,5のビット
数(例えば8ビット)が限定されているため、基準レベ
ルに比べて過大な入力信号がきた場合には図3に示すよ
うに飽和が生じる。このため、図4に示すように基準レ
ベルよりも例えば10数dB以上の入力では、本来ある
べき値(点線)よりもかなり少な目の値(実線)をフィ
ードバックデータとして採用してしまう。この結果過大
な受信信号の場合は、AGC回路の収束が遅くなるとい
う問題が生じる。
【0040】本発明は上記の点にかんがみてなされたも
ので、突然に過大な信号を受信した場合でも、収束速度
の早いAGC回路を提供することを目的とする。
【0041】
【課題を解決するための手段】本発明は上記の目的を達
成するために、1スロット単位の受信平均レベルと基準
値とのずれに基づいたフィードバックデータをAGCア
ンプにフィードバックすることによって受信レベル変動
を補正するAGC回路において、前記受信平均レベルと
前記基準値とのずれが所定値以上である場合には通常よ
りも大きな値をフィードバックデータとすることを特徴
とする。
【0042】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
【0043】本発明は、1スロット単位の受信平均レベ
ルを計算して、基準値とのずれを求め、その結果をAG
Cアンプにフィードバックすることにより受信レベル変
動を補正するAGC回路に関する。受信平均レベルと基
準値とのdB誤差を計算し、フィードバックデータを求
める回路は従来でも用いられている。しかし、従来の同
等方式では、単純なdB変換テーブルを用いるのに対し
て、本発明では、受信平均レベルが基準値より所定dB
(例えば10dB)以上大きい場合に、通常のdB計算
で求まる値よりも大きなフィードバックデータとなるよ
うな変換テーブルを用いることを特徴としている。
【0044】本実施の形態の構成は、図1に示した従来
例の構成とほとんど同じである。異なっているのは図1
中の変換テーブル7に書き込んであるフィードバックデ
ータの値である。このため、以下の説明でも図1を参照
する。
【0045】図5に、変換テーブル7に書き込んである
フィードバックデータの従来例と本実施の形態との違い
を示す。
【0046】図5の横軸は受信平均レベルであり、8ビ
ットのストレートバイナリーコードで表せる範囲の値で
ある。横軸の値32が基準レベルである。図5におい
て、破線が従来例、実線が本実施の形態である。
【0047】図5から明らかなように、受信平均レベル
の計算値は、基準値から10dB以上においては、A/
D変換器の飽和の影響で、本来のレベルよりも少な目の
値になる。図5の実線はこれを補正するために、基準値
より10dB以上大きい受信平均レベルにおいては、通
常に計算されるdB値よりも徐々に大きいフィードバッ
クデータを与えるようにしてある。
【0048】すなわち、本実施の形態では、受信平均レ
ベルが基準値よりもたとえば10dB以上大きい場合に
は、A/D変換器の飽和があるものと見なして、通常の
計算で得られる値を上回るフィードバックデータを使用
するようにしている。
【0049】以下、本実施の形態の動作について説明す
る。
【0050】図1はAGCの回路構成概略を示すブロッ
ク図である。
【0051】この図1に示すブロック図は、AGC動作
のみを説明するのが目的なので、AGCに直接関わらな
い余分な部分は省略している。
【0052】この回路では、受信信号はQPSK変調波
であり、復調されたベースバンド信号はI(同相成分)
とQ(直交成分)の二通り存在している。
【0053】受信した信号は、受信機1でIF信号に落
とされた後、AGCアンプ2で増幅または減衰された後
に直交復調器3で復調され、I、Qベースバンド信号と
なる。I、Q信号はそれぞれ8ビットA/D変換器4、
5(ここでは仮に8ビットとしておく)でディジタル信
号に変換される。
【0054】今、変調方式を、チップレート4.096
MHzのCDMAであり、A/D変換器はその4倍の変
換レートである、16.384MHzでサンプリングし
ているものとする。また、スロットの長さは625μs
ec(すなわち2560チップ)とする。従って、1ス
ロット間では、I、Qそれぞれ2560×4=1024
0個のサンプルが得られる。
【0055】以上のディジタルI、Q信号から、受信レ
ベル演算部6で、1スロット間の平均受信レベルを算出
し、その結果を8ビットのストレートバイナリーコード
として出力する。
【0056】受信レベル演算部6では、従来例で説明し
たのと同様に、平均受信レベルが計算される。
【0057】そして、受信レベル演算部6で算出された
平均受信レベルを基準レベルと比較することによって、
AGC制御値に対するフィードバック量を決定する。A
GCアンプ2はD/A変換器13の設定値が大きいほど
利得が大きいとする。リニアライザ12は、AGCアン
プ2の制御電圧対利得特性の非線形正を補正する回路で
ある。
【0058】AGCアンプ2は、フィードバック値をア
キュムレータ(加算器10とレジスタ11とからな
る。)で積算した結果であるAGC制御値をリニアライ
ザ12で補正後、D/A変換器13で電圧に変換したA
GC制御電圧で制御される。
【0059】従って、平均受信レベルが基準レベルより
大きい場合は、フィードバック量は+、その逆では−で
ある。しかしながら、AGC制御値はdBに対応してい
るので、平均受信レベルと基準レベルとの単なる差をフ
ィードバック値として用いたのではだめである。
【0060】フィードバック値は、平均受信レベルを基
準レベルで割った値を元にdBに対応した値である必要
がある。この演算をハード的に実現するのは困難である
から、実際の回路では8ビットの平均受信レベルを入力
アドレスとする変換テーブル7を用いて実現している。
【0061】変換テーブル7の出力は平均受信電力と基
準値とのdB差になっているが、さらに、上述のよう
に、受信平均レベルが基準値よりもたとえば10dB以
上大きい場合には、通常のdB値よりも徐々に大きいフ
ィードバックデータを出力するようになっている。
【0062】そして、変換テーブルの出力に適当な係数
9を乗算器8で掛け合わせた結果をアキュームレータ
(加算器10とレジスタ11とからなる。)で積算し、
この結果を用いて、リニアライザ12、D/A変換器1
3を通してAGCアンプ2を制御している。この制御
は、1スロット単位で行われる。
【0063】
【発明の効果】以上説明したように、本発明によれば、
突然に過大な信号を受信した場合でも、従来例に比べて
AGCの収束速度を早めることが出来る。
【図面の簡単な説明】
【図1】AGCの回路構成概略を示すブロック図であ
る。
【図2】受信振幅Aと近似値A’との誤差の状況を示す
図である。
【図3】基準レベルに比べて過大な入力信号がきた場合
の飽和について示す図である。
【図4】基準レベルに比べて過大な入力信号がきた場合
のフィードバックデータについて説明する図である。
【図5】変換テーブルに書き込んであるフィードバック
データの従来例と本実施の形態との違いを示す図であ
る。
【符号の説明】
1 受信機 2 AGCアンプ 3 直交復調器 4、5 A/D変換器 6 受信レベル演算部 7 変換テーブル 8 乗算器 9 係数 10 加算器 11 レジスタ 12 リニアライザ 13 D/A変換器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H04L 27/22 H04L 27/22 Z

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 1スロット単位の受信平均レベルと基準
    値とのずれに基づいたフィードバックデータをAGCア
    ンプにフィードバックすることによって受信レベル変動
    を補正するAGC回路において、 前記受信平均レベルと前記基準値とのずれが所定値以上
    である場合には通常よりも大きな値をフィードバックデ
    ータとすることを特徴とするAGC回路。
  2. 【請求項2】 前記フィードバックデータを変換テーブ
    ルによって得ることを特徴とする請求項1に記載のAG
    C回路。
  3. 【請求項3】 受信レベルをデジタル変換するA/D変
    換器を有し、前記所定値が該A/D変換器の出力ビット
    数に依存することを特徴とする請求項1または2に記載
    のAGC回路。
  4. 【請求項4】 前記所定値が10dBであることを特徴
    とする請求項3に記載のAGC回路。
  5. 【請求項5】 請求項1ないし4のいずれか1項に記載
    のAGC回路を用いたことを特徴とする無線受信機。
  6. 【請求項6】 請求項1ないし4のいずれか1項に記載
    のAGC回路を用いたことを特徴とする携帯電話機。
JP9214098A 1998-04-06 1998-04-06 Agc回路 Expired - Fee Related JP3329264B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9214098A JP3329264B2 (ja) 1998-04-06 1998-04-06 Agc回路
AU23538/99A AU749189B2 (en) 1998-04-06 1999-04-01 AGC circuit
IT1999MI000691 IT1312166B1 (it) 1998-04-06 1999-04-01 Circuito agc per la correzione di una varazione nel livello ricevutoretroazionando dati di retroazione.
US09/286,074 US6782061B2 (en) 1998-04-06 1999-04-05 AGC circuit
GB9907853A GB2336260B (en) 1998-04-06 1999-04-06 AGC circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9214098A JP3329264B2 (ja) 1998-04-06 1998-04-06 Agc回路

Publications (2)

Publication Number Publication Date
JPH11289231A true JPH11289231A (ja) 1999-10-19
JP3329264B2 JP3329264B2 (ja) 2002-09-30

Family

ID=14046142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9214098A Expired - Fee Related JP3329264B2 (ja) 1998-04-06 1998-04-06 Agc回路

Country Status (5)

Country Link
US (1) US6782061B2 (ja)
JP (1) JP3329264B2 (ja)
AU (1) AU749189B2 (ja)
GB (1) GB2336260B (ja)
IT (1) IT1312166B1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001073945A1 (fr) * 2000-03-31 2001-10-04 Matsushita Electric Industrial Co., Ltd. Dispositif de commande de gain
JP2002247121A (ja) * 2001-02-19 2002-08-30 Mitsubishi Electric Corp 自動利得制御装置および復調器
JP2003032057A (ja) * 2001-07-12 2003-01-31 Sanyo Electric Co Ltd 利得制御方法、利得制御回路、およびその利得制御回路を利用可能な移動通信端末
JP2003521192A (ja) * 2000-01-31 2003-07-08 モトローラ・インコーポレイテッド ダイナミック・レンジとdcオフセット修正を改善した無線電話受信機と方法
KR100491727B1 (ko) * 2002-09-16 2005-05-27 엘지전자 주식회사 자동 이득 제어 장치 및 방법
JP2006524939A (ja) * 2003-04-28 2006-11-02 コアオプティックス・インコーポレイテッド 増幅度の調整方法および回路
JP2006319637A (ja) * 2005-05-12 2006-11-24 Murata Mfg Co Ltd 受信装置
JP2007142891A (ja) * 2005-11-18 2007-06-07 Sharp Corp 複素信号の振幅計算装置および振幅計算方法
JP2008546241A (ja) * 2005-05-17 2008-12-18 モトローラ・インコーポレイテッド デジタル自動利得制御方法およびデバイス
US8693594B2 (en) 2011-12-06 2014-04-08 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and receiver

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1137232B1 (en) * 2000-03-23 2006-11-29 Matsushita Electric Industrial Co., Ltd. Digital reception apparatus
ES2249361T3 (es) * 2000-07-12 2006-04-01 Motorola, Inc. Bucle de control automatico de ganancia de respuesta rapida para sistemas de banda estrecha.
US7065164B1 (en) * 2000-07-17 2006-06-20 Mitsubishi Denki Kabushiki Kaisha Automatic gain control and wireless communication device
SE521838C2 (sv) * 2001-02-16 2003-12-09 Nat Semiconductor Corp Metod och anordning för automatisk förstärkningsreglering
US20030026363A1 (en) * 2001-07-31 2003-02-06 Jan Stoter Adaptive automatic gain control
JP4065138B2 (ja) * 2002-03-20 2008-03-19 松下電器産業株式会社 送信電力制御情報の生成を制御する方法および移動体端末装置
US8401129B2 (en) * 2009-11-19 2013-03-19 Techwell Llc Digital automatic gain control

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4263560A (en) * 1974-06-06 1981-04-21 The United States Of America As Represented By The Secretary Of The Navy Log-exponential AGC circuit
JPS58108809A (ja) 1981-12-23 1983-06-29 Fujitsu Ltd デイジタルagc回路
US5013943A (en) 1989-08-11 1991-05-07 Simtek Corporation Single ended sense amplifier with improved data recall for variable bit line current
US5095536A (en) * 1990-03-23 1992-03-10 Rockwell International Corporation Direct conversion receiver with tri-phase architecture
JP3099831B2 (ja) 1991-02-13 2000-10-16 日本電気株式会社 自動等化器
US5142695A (en) * 1991-03-21 1992-08-25 Novatel Communications, Ltd. Cellular radio-telephone receiver employing improved technique for generating an indication of received signal strength
JPH05160653A (ja) 1991-12-09 1993-06-25 Yamaha Corp 自動利得制御装置
JPH0738358A (ja) 1993-06-29 1995-02-07 Nec Corp 自動利得制御回路
US5493712A (en) * 1994-03-23 1996-02-20 At&T Corp. Fast AGC for TDMA radio systems
DE69524331T2 (de) 1994-09-13 2002-08-14 Koninkl Philips Electronics Nv Schaltung zur automatischen Verstärkungsregelung und Vorrichtung mit einer solchen Schaltung
JP2910614B2 (ja) 1995-04-10 1999-06-23 日本電気株式会社 Agc用レベル検出回路
JP3199996B2 (ja) * 1995-11-15 2001-08-20 株式会社東芝 ディスク記録再生システム及びそのヘッド浮上変動検出方法
US5784410A (en) 1996-06-03 1998-07-21 Matsushita Electric Industrial Co., Ltd. Reception automatic gain control system and method

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003521192A (ja) * 2000-01-31 2003-07-08 モトローラ・インコーポレイテッド ダイナミック・レンジとdcオフセット修正を改善した無線電話受信機と方法
WO2001073945A1 (fr) * 2000-03-31 2001-10-04 Matsushita Electric Industrial Co., Ltd. Dispositif de commande de gain
JP2002247121A (ja) * 2001-02-19 2002-08-30 Mitsubishi Electric Corp 自動利得制御装置および復調器
JP4646452B2 (ja) * 2001-07-12 2011-03-09 三洋電機株式会社 利得制御方法、利得制御回路、およびその利得制御回路を利用可能な移動通信端末
JP2003032057A (ja) * 2001-07-12 2003-01-31 Sanyo Electric Co Ltd 利得制御方法、利得制御回路、およびその利得制御回路を利用可能な移動通信端末
KR100491727B1 (ko) * 2002-09-16 2005-05-27 엘지전자 주식회사 자동 이득 제어 장치 및 방법
JP2006524939A (ja) * 2003-04-28 2006-11-02 コアオプティックス・インコーポレイテッド 増幅度の調整方法および回路
JP2006319637A (ja) * 2005-05-12 2006-11-24 Murata Mfg Co Ltd 受信装置
JP4613685B2 (ja) * 2005-05-12 2011-01-19 株式会社村田製作所 受信装置
JP2008546241A (ja) * 2005-05-17 2008-12-18 モトローラ・インコーポレイテッド デジタル自動利得制御方法およびデバイス
JP4820942B2 (ja) * 2005-05-17 2011-11-24 モトローラ モビリティ インコーポレイテッド デジタル自動利得制御方法およびデバイス
JP4566892B2 (ja) * 2005-11-18 2010-10-20 シャープ株式会社 複素信号の振幅計算装置および振幅計算方法
JP2007142891A (ja) * 2005-11-18 2007-06-07 Sharp Corp 複素信号の振幅計算装置および振幅計算方法
US8693594B2 (en) 2011-12-06 2014-04-08 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and receiver

Also Published As

Publication number Publication date
JP3329264B2 (ja) 2002-09-30
US6782061B2 (en) 2004-08-24
IT1312166B1 (it) 2002-04-09
US20030086513A1 (en) 2003-05-08
ITMI990691A1 (it) 2000-10-01
GB2336260A (en) 1999-10-13
AU2353899A (en) 1999-10-14
GB2336260B (en) 2002-09-11
GB9907853D0 (en) 1999-06-02
AU749189B2 (en) 2002-06-20

Similar Documents

Publication Publication Date Title
JP3329264B2 (ja) Agc回路
US6321073B1 (en) Radiotelephone receiver and method with improved dynamic range and DC offset correction
US6904274B2 (en) System and method for inverting automatic gain control (AGC) and soft limiting
JP3183078B2 (ja) 制御信号生成回路、これを用いた自動利得制御回路、これを用いた受信機及びこれを用いた通信システム
US6480528B1 (en) Automatic gain control for improved decoding of multi-carrier signal
JP3528727B2 (ja) 受信電力計算回路及びそれを用いた受信機
EP1318600A2 (en) Distortion compensating circuit for compensating distortion occurring in power amplifier
JPH10506764A (ja) Cdma無線電話のためのデジタルagc
JP3358598B2 (ja) 送信パワー補正回路
US7031409B2 (en) Fully digital AGC circuit with wide dynamic range and method of operation
US20030139160A1 (en) Method and apparatus of a fast digital automatic gain control circuit
US6965658B1 (en) Method and means for telecommunication
US20020160733A1 (en) Gain control device
WO1999063674A1 (fr) Emetteur radio et procede de communication radio
JP3576410B2 (ja) 受信装置と送受信装置及び方法
JPS62139425A (ja) 送信機
US10594282B2 (en) Automatic gain control (AGC) circuit, despreading circuit, and method for reproducing reception data
CN103369659A (zh) 用于对接收信号进行自动增益控制agc的方法和设备
JPH08181554A (ja) 自動利得制御回路を備えたディジタル無線通信装置
JP3522725B2 (ja) 直交復調器および直交復調方法
JP2003110385A (ja) 通信装置
JP4955409B2 (ja) 信号制御装置及び信号制御方法
JP4779523B2 (ja) 受信電界強度検出回路及びその方法並びにそれを用いた受信機
KR100383505B1 (ko) 코드 분할 다중 액세스 무선전화기용 디지탈 자동 이득 제어 방법 및 장치
JP4778875B2 (ja) 利得制御装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070719

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees