ITMI990691A1 - Circuito agc per la correzione di una varazione nel livello ricevuto retroazionando dati di retroazione - Google Patents

Circuito agc per la correzione di una varazione nel livello ricevuto retroazionando dati di retroazione Download PDF

Info

Publication number
ITMI990691A1
ITMI990691A1 IT1999MI000691A ITMI990691A ITMI990691A1 IT MI990691 A1 ITMI990691 A1 IT MI990691A1 IT 1999MI000691 A IT1999MI000691 A IT 1999MI000691A IT MI990691 A ITMI990691 A IT MI990691A IT MI990691 A1 ITMI990691 A1 IT MI990691A1
Authority
IT
Italy
Prior art keywords
value
level
agc
received level
received
Prior art date
Application number
IT1999MI000691A
Other languages
English (en)
Inventor
Masaki Ichihara
Original Assignee
Nec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp filed Critical Nec Corp
Publication of ITMI990691A1 publication Critical patent/ITMI990691A1/it
Application granted granted Critical
Publication of IT1312166B1 publication Critical patent/IT1312166B1/it

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3052Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3068Circuits generating control signals for both R.F. and I.F. stages

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Optical Communication System (AREA)

Description

D E S C R I Z I O N E
La presente invenzione riguarda un circuito AGC per calcolare il livello ricevuto medio per intervallo, ottenendo la differenza tra il livello calcolato ed il valore di riferimento, e retroazionando la differenza ad un amplificatore AGC, correggendo quindi qualsiasi variazione nel livello ricevuto.
In comunicazioni mobili, l'intensità del segnale ricevuto varia fortemente (ci si attende un massimo di 80 dB) a causa delle influenze della distanza tra una stazione di base ed un terminale, della dissolvenza dovuta al movimento di un terminale, dell’oscuramento dovuto a ostacoli quali edifici, e simili. Per ricevere stabilmente e demodulare/decodificare tali segnali, i livelli ricevuti devono essere corretti usando un circuito AGC (controllo automatico di guadagno) in modo da livellare i segnali in banda di base ricevuti.
Questo circuito AGC à stato generalmente usato in ricevitori TV e radio. Secondo un telefono portatile basato sullo schema GSM o IS-95 CDMA, un segnale è trasmesso da una stazione di base in unità di intervalli, ed il segnale è ricevuto e demodulato in unità di intervalli sul lato del terminale. In questo schema, AGC deve essere eseguito per rendere il guadagno dell'amplificatore AGC costante entro un intervallo, cioè, per rendere costante l’intensità del segnale ricevuto relativo entro un intervallo. Un tale circuito AGC non può essere realizzato tramite un circuito AGC convenzionale progettato per eseguire solamente elaborazione di segnale analogica. Per realizzare questo circuito, è richiesto un procedimento includente elaborazione di segnale digitale nella figura 1.
La figura 1 mostra un circuito AGC convenzionale avente una tale di-sposizione.
La figura 1 è uno schema a blocchi mostrante la disposizione schematica del circuito AGC.
Dato che questo schema a blocchi della figura 1 tende a spiegare solamente l’operazione AGC, altre porzioni che non sono direttamente associate con AGC sono omesse.
In questo circuito, un segnale ricevuto è un'onda modulata QPSK ed è demodulato in due segnali in banda di base, cioè, un segnale I (componente in fase) ed un segnale Q (componente in quadratura).
Il segnale ricevuto è convertito in un segnale IF da un ricevitore 1. Il segnale IF è amplificato o attenuato da un amplificatore AGC 2 e demodulato in segnali in banda di base I e Q tramite un demodulatore in quadratura 3. Il segnale I e Q sono rispettivamente convertiti in segnali digitali da convertitori a 8 bit A/D 4 e 5 (non limitati a 8 bit).
Assumiamo che sia usato come schema di modulazione uno schema CDMA con una frequenza di chip di 4,096 MHz e ciascun convertitore A/D campioni a 16,384 MHz, che è una frequenza di conversione quattro volte quella del chip. Assumiamo pure che la lunghezza dell’intervallo sia 625 μ sec (cioè, 2.560 chip). In questo caso, quindi, ciascuno dei numeri di campioni di segnali I e Q ottenuti ammonta a 2560 x 4 = 10240 in un intervallo di 1 spazio temporale.
Un calcolatore 6 di livello ricevuto calcola il livello ricevuto medio nell'intervallo di 1 spazio temporale dai segnali digitali I e Q precedenti, ed emette il risultato di calcolo come un codice binario diretto di 8 bit.
Il calcolatore 6 di livello ricevuto calcola il livello ricevuto medio nel seguente modo (per esempio).
Dato che ciascuno dei segnali I e Q è un segnale di 8 bit da un picco positivo ad un picco negativo, il valore assoluto di ciascun segnale è ottenuto in primo luogo. Il valore massimo assoluto è ottenuto quando ciascun segnale è completamente saturato ai picchi positivo e negativo per avere una forma d'onda rettangolare. Questo valore di ciascuno di segnali I e Q è "01111111" in notazione binaria ("127" in notazione decimale).
Un’ampiezza A ricevuta dovrebbe essere calcolata da:
Tuttavia, dato che è difficile implementare questo calcolo tramite hardware, un valore A' approssimato dato da:
viene utilizzato. La figura 2 mostra come le ampiezze A e A' differiscono l'una dall'altra.
Il cerchio nella figura 2 (sequenza 3) è il risultato ottenuto tracciando un vettore (I, Q) quando l'ampiezza A e normalizzata a 1. Un tracciato dell'ampiezza A' su ciascun vettore produce la configurazione grafica della sequenza 1.
Come si può vedere dalla figura 2, il valore A' è sempre leggermente maggiore del valore A. Il valore A' è maggiore del valore A di una media di circa 1,087 volt, cioè, circa 0,723 dB. Una tale differenza non pone alcun problema nel circuito AGC. Quando il livello ricevuto medio di molti campioni corrispondenti ad un intervallo (4 x 2560 campioni = 10240 campioni) o maggiore deve essere ottenuto, possiamo assumere che l'ampiezza ottenuta sia sempre maggiore dell'ampiezza vera per 0,723 dB.
Un procedimento di calcolo del livello ricevuto medio in un intervallo di uno spazio temporale, sarà descritto successivamente.
Il livello ricevuto medio e ottenuto dividendo la somma dei valori A' corrispondente ad un intervallo per il numero di campioni. Sebbene il numero di campioni corrispondente ad un intervallo o spazio temporale sia 4 x 2560 = 10240, dato che è difficile dividere utilizzando questo numero, è usato 2^ = 8192, che è la potenza più vicina di 2.
Cioè, la somma è spostata di 13 posizioni di bit verso destra. In altre parole, l'uscita dal calcolatore 6 di livello ricevuto è il risultato ottenuto sommando i valori approssimati A’ corrispondenti ad un intervallo (10240 campioni) e spostando la somma di 13 posizioni di bit verso destra.
Dato che il valore massimo di ciascuno dei segnali I e Q è 127, un valore massimo Amax ottenuto dal calcolo precedente è espresso da:
Questo valore può essere espresso da un codice binario diretto di 8 bit.
Come descritto in precedenza, il livello ricevuto medio è calcolato calcolando un valore approssimato della media di ampiezze.
Per essere esatti, il livello ricevuto deve essere determinato ottenendo la media di potenza ricevute. E’, tuttavia, difficile calcolare una potenza ricevuta media, poiché non è disponibile alcun procedimento di approssimazione adatto. In tale circostanze, un valore approssimato medio di ampiezza à usato in modo indesiderabile. La differenza tra i valori di livello ricevuto rispettivamente ottenuti usando medie di potenza e medie di ampiezza sarà esaminata.
Un segnale ricevuto S proveniente da una stazione di base ha componenti in fase e in quadratura scritti come:
In COMA, dato che I(t) e Q(t) rappresentano le somme di molti canali di parlato indipendenti, onde di interferenza, e rumore, vale il teorema di limite centrale. Segue quindi da ciò che I(t) e Q{t) mostrano ciascuno una distribuzione gaussiana. Se i componenti in quadratura rispettivamente hanno distribuzioni gaussiane indipendenti in questo modo, la distribuzione di ampiezza dei due segnali sintetici mostra una distribuzione di Rayleigh. Se ampiezze R hanno una distribuzione di Rayleigh, la distribuzione di densità di probabilità è data da:
Nell'equazione (5), b0 è una costante positiva. Omettendo una descrizione di calcolo intermedio, la media di potenza è espressa da:
Omettendo una descrizione di calcolo intermedio, la media di ampiezza e espressa da:
La differenza in dB tra i livelli ricevuti ottenuti usando le medie di potenza e ampiezza è data da:
Cioè, il livello ricevuto calcolato usando le medie di potenza è equivalente al valore ottenuto sommando 1,05 dB al livello ricevuto calcolato usando medie di ampiezza.
Un procedimento di determinazione di livello di riferimento come un obiettivo di AGC sarà successivamente descritto.
Per esempio, il fattore di picco di un singolo codice di un segnale ricevuto CDMA è circa 6 dB. Quando molti utenti, per esempio, 32 utenti, usando questo dispositivo, il fattore di picco aumenta di 30 dB per divenire 36 dB- E‘, tuttavia, sconsigliabile sprecare l'intervallo dinamico per un picco che appare raramente. In pratica, è appropriato probabilmente impostare il fattore di picco a circa 10-12 dB. Segue da quanto detto in precedenza che il valore di picco del valore di picco di 18 dB complessivamente è appropriato come un valore di riferimento per il livello ricevuto medio, stimando un errore di tracciamento o inseguimento in AGC di circa 6 dB
Conseguentemente, un valore di riferimento Aref è dato da:
Dato che questo valore e prossimo a 32, che è la quinta potenza di 2, 32 è usato come un valore di riferimento nell'interesse della semplicità. L'errore in dB ottenuto quando 32 e usato al posto di 29,6 è circa 0,68 dB. Questo errore può quasi cancellare 0,723 dB, l'errore in dB con un calcolo di approssimazione.
La quantità di retroazione per un valore AGC è determinata confrontando il livello ricevuto medio calcolato dal calcolatore 6 di livello ricevuto con il valore di riferimento. Assumiamo che il guadagno dell'amplificatore AGC 2 aumenti quando il valore impostato in un convertitore D/A 13 aumenta. Un linearizzatore 12 corregge non linearità delle caratteristiche di tensione/guadagno di controllo dell'amplificatore AGC 2. Dato che questo circuito non è direttamente associato con la presente invenzione, una sua descrizione sarà omessa.
Dopo che il valore AGC che è risultato ottenuto sommando il valore di retroazione attraverso un accumulatore (costituito da un seminatore 10 e da un registro 11) è corretto dal linearizzatore 12, l'amplificatore AGC 2 è controllato dalla tensione di controllo AGC ottenuta convertendo il valore corretto attraverso il convertitore D/A 13.
Se, quindi, il livello ricevuto medio è maggiore del livello di riferimento, la quantità di retroazione diventa un valore positivo, e viceversa. Tuttavia, dato che il valore AGC è espresso in dB, la differenza tra il livello ricevuto medio ed il livello di riferimento non può essere direttamente usata come un valore di retroazione.
Il valore di retroazione deve essere un valore espresso in dB sulla base del valore ottenuto dividendo il valore ricevuto medio per il livello di riferimento. Dato che è difficile implementare questo calcolo tramite hardware, una tabella 7 di valore di retroazione, che utilizza un livello ricevuto medio di 8 bit come indirizzo di ingresso, è usata in un circuito attuale.
Ciascuna uscita dalla tabella 7 del valore di retroazione rappresenta la differenza in dB tra la potenza ricevuta media ed il valore di riferimento, L'accumulatore (costituito dal sommatore 10 e dal registro 11) somma il prodotto di tali uscite e coefficienti appropriati 9. Il linearizzatore 12 controlla l'amplificatore AGC 2 tramite il convertitore D/A 13 usando la somma. Questo controllo è eseguito in unità di intervalli.
Il seguente problema è posto nel circuito convenzionale sopra descritto .
L'intervallo dinamico del demodulatore in quadratura 3 è limitato, ed il numero di bit di ciascuno dei convertitori A/D 4 e 5 è limitato (per esempio 8 bit). Se, quindi, un segnale di ingresso avente un livello ricevuto eccessivamente maggiore del livello di riferimento è ricevuto, il risultato di conversione A/D è saturato, come mostrato nella figura 3. Per questo motivo, come mostrato nella figura 4, con riferimento ad un ingresso più elevato del livello di riferimento di 10 e rotti dB o più, un valore (linea intera) considerevolmente più piccolo del valore vero (linea tratteggiata) è usato come dato di retroazione. Come risultato, quando il segnale ricevuto ha un livello eccessivamente alto, la velocità di convergenza del circuito AGC diminuisce.
La presente invenzione è stata effettuata in considerazione della situazione precedente, ed ha come suo scopo fornire un circuito AGC che mostri una velocità di convergenza elevata anche quando un segnale avente un livello eccessivamente elevato è improvvisamente ricevuto.
Al fine di conseguire lo scopo precedente, secondo l'aspetto principale della presente invenzione, e fornito un circuito AGC per correggere una variazione del livello ricevuto retroazionando dei dati di retroazione basati sulla differenza tra un livello ricevuto medio ed un valore di riferimento in uno dei tali intervalli ad un amplificatore AGC, in cui quando la differenza tra il livello ricevuto medio ed il valore di riferimento non è inferiore ad un valore predeterminato, un valore del dato di retroazione e impostato per essere maggiore di un valore normale.
La presente invenzione ha i seguenti aspetti ausiliari associati con l'aspetto precedente principale.
Il dato di retroazione nell'aspetto principale è ottenuto usando una tabella di valore di retroazione.
Questo circuito comprende un convertitore A/D per convertire A/D il livello ricevuto, ed il valore predeterminato nell'aspetto principale dipende dal numero di bit di uscita del convertitore A/D.
Il valore predeterminato associato con la differenza tra il livello ricevuto medio ed il valore di riferimento è 10 dB.
Inoltre, è fornito un radio ricevitore o telefono portatile comprendente il circuito AGC definito nell'aspetto principale o in uno qualunque degli aspetti ausiliari.
Secondo il circuito AGC della presente invenzione, anche quando un segnale avente un livello eccessivamente alto è improvvisamente ricevuto, la velocità di convergenza di AGC può essere aumentata in confronto con la tecnica nota.
Gli scopi, le caratteristiche ed i vantaggi precedenti e molti altri della presente invenzione diverranno evidenti ai tecnici del ramo in seguito a riferimento alla seguente descrizione dettagliata ed ai disegni allegati in cui forme di realizzazione preferite incorporanti il principio della presente invenzione sono mostrate a titolo di esempi illustrativi.
La figura 1 è uno schema a blocchi mostrante schematicamente la disposizione complessiva di un circuito AGC convenzionale;
la figura 2 è un grafico mostrante come un'ampiezza ricevuta A ed il suo valore approssimato A' differiscano l’una dall'altra;
la figura 3 è un grafico mostrante come un convertitore A/D è saturato quando un segnale di ingresso avente un livello eccessivamente più ele-vato di un livello di riferimento è ricevuto;
la figura 4 è un grafico per spiegare dati di retroazione ottenuti quando un segnale di ingresso avente un livello eccessivamente più elevato del livello di riferimento è ricevuto; e
la figura 5 è un grafico mostrante la differenza tra il dato di retroazione descritto nella tabella di valore di retroazione nella tecnica nota e quello di una forma di realizzazione della presente invenzione.
Una forma di realizzazione preferita della presente invenzione sarà descritta in seguito con riferimento ai disegni allegati.
La presente invenzione riguarda un circuito AGC per calcolare i livelli ricevuti medi in unità di intervalli, ottenendo la differenza tra ciascun livello calcolato ed un valore di riferimento, e retroazione di risultato ad un amplificatore AGC, correggendo quindi variazioni nel livello ricevuto. Un circuito per ottenere dati di retroazione calcolando la differenza in dB tra ciascun livello ricevuto medio ed il valore di riferimento è stato utilizzato nella tecnica nota. Uno schema equivalente convenzionale utilizza una tabella di conversione in dB semplice. In contrasto con ciò, la presente invenzione è caratterizzata dal fatto che quando il livello ricevuto medio e maggiore di un livello di riferimento di un valore di dB predeterminato (per esempio, 10 dB), una tabella di valore di retroazione per ottenere dati di retroazione maggiori del valore ottenuto da un calcolo in dB generale è utilizzata.
La disposizione di questa forma di realizzazione è quasi la stessa di quella della tecnica nota nella figura 1 tranne per i dati di retroazione scritti nella tabella 7 del valore di retroazione nella figura 1. La seguente descrizione sarà quindi effettuata con riferimento pure alla figura 1.
La figura 5 mostra la differenza tra i dati di retroazione scritti nella tabella 7 dei valori di retroazione nella tecnica nota e quella in questa forma di realizzazione.
Facendo riferimento alla figura 5, l'ascissa rappresenta il livello ricevuto medio, e cade entro intervalli in cui esso può essere espresso da un codice binario diretto di 8 bit. Il valore "32" sull'ascissa è il livello di riferimento. Facendo riferimento alla figura 5, la linea tratteggiata rappresenta la tecnica nota, e la linea intera rappresenta questa forma di realizzazione.
Facendo riferimento alla figura 5, entro l'intervallo che supera il valore di riferimento di 0 db o più, il valore calcolato del livello ricevuto medio diventa più piccolo del valore del livello vero a causa dell'influenza di saturazione del convertitore A/D. Per correggere ciò, secondo la linea intera nella figura 5, quando il valore calcolato del livello ricevuto medio supera il valore di riferimento di 10 dB o più, dati di retroazione maggiori di un valore in dB normalmente calcolato sono forniti .
In questa forma di realizzazione, quando il valore calcolato del livello ricevuto medio e maggiore del valore di riferimento di, per esempio, 10 db o più, il convertitore A/D è considerato essere saturato, ed i dati di retroazione maggiori del valore ottenuto da un calcolo normale sono utilizzati.
L'operazione in questa forma di realizzazione sarà descritto in seguito con riferimento alla figura 1.
Nel circuito mostrato nella figura 1, il segnale ricevuto è un'onda modulata QPSK ed è demodulata in due segnali in banda di base, cioè, un segnale I (componente in fase) e un segnale Q (componente in quadratura).
Il segnale ricevuto è convertito in un segnale IF tramite un ricevitore 1. Il segnale IF è amplificato o attenuato da un amplificatore AGC 2 e demodulato in segnale in banda di base IQ da un demodulatore in quadratura 3. I segnali I e Q sono rispettivamente convertiti in segnali digitali tramite convertitori A/D a 8 bit 4 e 5 (non limitati a 8 bit).
Assumiamo che CDMA con una frequenza di chip di 4,096 MHz sia utilizzato come schema di modulazione, e ciascuno dei convertitori A/D 4 e 5 campioni a 16,384 MHz, che è una frequenza di conversione quadrupla rispetto alla frequenza di chip. Assumiamo anche che la lunghezza di intervallo è 625 μ sec (cioè, 2.560 chip). In questo caso, quindi, ciascuno dei numeri di campioni di segnali I e Q ottenuti ammonta a 2560 x 4 = 10240 in un intervallo di 1 spazio temporale.
Un calcolatore 6 di livello,ricevuto calcola il livello ricevuto medio nell'intervallo di 1 spazio temporale dai segnali I e Q, ed emette il risultato di calcolo come un codice binario diretto di 8 bit.
Il calcolatore 6 del livello ricevuto calcola il livello ricevuto medio nello stesso modo che nella tecnica nota sopra descritta.
La quantità di retroazione per un valore AGC è determinata confrontando il livello ricevuto medio calcolato dal calcolatore 6 di livello ricevuto con il valore di riferimento. Assumiamo che il guadagno dell'amplificatore AGC 2 aumenti quando aumenta il valore impostato in un convertitore D/A 13. Un linearizzatore 12 corregge la non linearità delle caratteristiche di tensione di controllo/guadagno dell’amplificatore AGC 2.
Dopo che il valore AGC che è il risultato ottenuto aggiungendo valori di retroazione tramite un accumulatore (costituito da un sommatore 10 e dal registro 11) è corretto dal linearizzatore 12, l'amplificatore AGC 2 è controllato dalla tensione di controllo AGC ottenuta convertendo il valore corretto tramite il convertitore D/A 13.
Se, il livello ricevuto medio è più elevato del livello di riferimento, la quantità di retroazione diventa un valore positivo, e viceversa. Tuttavia, dato che il valore AGC è espresso in dB, la differenza tra il livello ricevuto medio ed il livello di riferimento non può essere direttamente usata come un valore di retroazione.
Il valore di retroazione deve essere un valore espresso in dB sulla base del valore ottenuto dividendo il livello ricevuto medio per il livello di riferimento. Dato che è difficile implementare questo calcolo tramite hardware, la tabella 7 dei valori di retroazione, che utilizza un livello ricevuto medio di 8 bit, è usata in un circuito attuale.
Ciascuna uscita proveniente dalla tabella 7 di valore di retroazione rappresenta la differenza in dB tra la potenza ricevuta media ed il valore di riferimento. Come descritto in precedenza, quando il livello ricevuto medio è più elevato del livello di riferimento di, per esempio, 10 dB o più, dati di retroazione maggiori del valore normale in dB sono emessi.
L'accumulatore (costituito dal sommatore 10 e dal registro 11) somma i prodotti di tali uscite e coefficienti appropriati 9. Il linearizzatore 12 controlla l’amplificatore AGC tramite il convertitore A/D 13 utilizzando la somma. Questo controllo è eseguito in unità di intervalli.

Claims (6)

  1. R I V E N D I C A Z I O N I 1. circuito AGC per correggere una variazione nel livello ricevuto retroazionando dati di retroazione basati su una differenza tra un livello ricevuto medio ed un livello di riferimento in unità di intervalli ad un amplificatore AGC, in cui quando la differenza tra il livello medio ricevuto e il valore di riferimento non è inferiore ad un valore predeterminato, un valore dei dati di retroazione è impostato per essere maggiore di un valore normale.
  2. 2. Circuito secondo la rivendicazione 1, in cui i dati di retroazione sono ottenuti utilizzando una tabella di valori di retroazioni.
  3. 3. Circuito secondo la rivendicazione 1, in cui detto circuito comprende un convertitore A/D per conversione A/D del livello ricevuto, ed il valore predeterminato dipende dal numero di bit di uscita di detto convertitore A/D.
  4. 4. Circuito secondo la rivendicazione 1, in cui il valore predeterminato è 10 dB.
  5. 5. Radioricevitore comprendente detto circuito AGC definito nella ri-vendicazione 1.
  6. 6. Telefono portatile comprendente detto circuito AGC definito nella rivendicazione 1.
IT1999MI000691 1998-04-06 1999-04-01 Circuito agc per la correzione di una varazione nel livello ricevutoretroazionando dati di retroazione. IT1312166B1 (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9214098A JP3329264B2 (ja) 1998-04-06 1998-04-06 Agc回路

Publications (2)

Publication Number Publication Date
ITMI990691A1 true ITMI990691A1 (it) 2000-10-01
IT1312166B1 IT1312166B1 (it) 2002-04-09

Family

ID=14046142

Family Applications (1)

Application Number Title Priority Date Filing Date
IT1999MI000691 IT1312166B1 (it) 1998-04-06 1999-04-01 Circuito agc per la correzione di una varazione nel livello ricevutoretroazionando dati di retroazione.

Country Status (5)

Country Link
US (1) US6782061B2 (it)
JP (1) JP3329264B2 (it)
AU (1) AU749189B2 (it)
GB (1) GB2336260B (it)
IT (1) IT1312166B1 (it)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321073B1 (en) * 2000-01-31 2001-11-20 Motorola, Inc. Radiotelephone receiver and method with improved dynamic range and DC offset correction
EP1137232B1 (en) * 2000-03-23 2006-11-29 Matsushita Electric Industrial Co., Ltd. Digital reception apparatus
JP2001284996A (ja) * 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd ゲイン制御装置
ES2249361T3 (es) * 2000-07-12 2006-04-01 Motorola, Inc. Bucle de control automatico de ganancia de respuesta rapida para sistemas de banda estrecha.
US7065164B1 (en) * 2000-07-17 2006-06-20 Mitsubishi Denki Kabushiki Kaisha Automatic gain control and wireless communication device
SE521838C2 (sv) * 2001-02-16 2003-12-09 Nat Semiconductor Corp Metod och anordning för automatisk förstärkningsreglering
JP3824871B2 (ja) * 2001-02-19 2006-09-20 三菱電機株式会社 自動利得制御装置および復調器
JP4646452B2 (ja) * 2001-07-12 2011-03-09 三洋電機株式会社 利得制御方法、利得制御回路、およびその利得制御回路を利用可能な移動通信端末
US20030026363A1 (en) * 2001-07-31 2003-02-06 Jan Stoter Adaptive automatic gain control
JP4065138B2 (ja) * 2002-03-20 2008-03-19 松下電器産業株式会社 送信電力制御情報の生成を制御する方法および移動体端末装置
KR100491727B1 (ko) * 2002-09-16 2005-05-27 엘지전자 주식회사 자동 이득 제어 장치 및 방법
EP1473831A1 (en) * 2003-04-28 2004-11-03 CoreOptics, Inc., c/o The Corporation Trust Center Method and circuit for controlling amplification
JP4613685B2 (ja) * 2005-05-12 2011-01-19 株式会社村田製作所 受信装置
US7030795B1 (en) * 2005-05-17 2006-04-18 Motorola, Inc. Digital automatic gain control method and device
JP4566892B2 (ja) * 2005-11-18 2010-10-20 シャープ株式会社 複素信号の振幅計算装置および振幅計算方法
US8401129B2 (en) * 2009-11-19 2013-03-19 Techwell Llc Digital automatic gain control
JP2013120957A (ja) 2011-12-06 2013-06-17 Toshiba Corp 半導体集積回路、および、受信機

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4263560A (en) * 1974-06-06 1981-04-21 The United States Of America As Represented By The Secretary Of The Navy Log-exponential AGC circuit
JPS58108809A (ja) 1981-12-23 1983-06-29 Fujitsu Ltd デイジタルagc回路
US5013943A (en) 1989-08-11 1991-05-07 Simtek Corporation Single ended sense amplifier with improved data recall for variable bit line current
US5095536A (en) * 1990-03-23 1992-03-10 Rockwell International Corporation Direct conversion receiver with tri-phase architecture
JP3099831B2 (ja) 1991-02-13 2000-10-16 日本電気株式会社 自動等化器
US5142695A (en) * 1991-03-21 1992-08-25 Novatel Communications, Ltd. Cellular radio-telephone receiver employing improved technique for generating an indication of received signal strength
JPH05160653A (ja) 1991-12-09 1993-06-25 Yamaha Corp 自動利得制御装置
JPH0738358A (ja) 1993-06-29 1995-02-07 Nec Corp 自動利得制御回路
US5493712A (en) * 1994-03-23 1996-02-20 At&T Corp. Fast AGC for TDMA radio systems
DE69524331T2 (de) 1994-09-13 2002-08-14 Koninkl Philips Electronics Nv Schaltung zur automatischen Verstärkungsregelung und Vorrichtung mit einer solchen Schaltung
JP2910614B2 (ja) 1995-04-10 1999-06-23 日本電気株式会社 Agc用レベル検出回路
JP3199996B2 (ja) * 1995-11-15 2001-08-20 株式会社東芝 ディスク記録再生システム及びそのヘッド浮上変動検出方法
US5784410A (en) 1996-06-03 1998-07-21 Matsushita Electric Industrial Co., Ltd. Reception automatic gain control system and method

Also Published As

Publication number Publication date
JP3329264B2 (ja) 2002-09-30
US6782061B2 (en) 2004-08-24
IT1312166B1 (it) 2002-04-09
US20030086513A1 (en) 2003-05-08
GB2336260A (en) 1999-10-13
AU2353899A (en) 1999-10-14
JPH11289231A (ja) 1999-10-19
GB2336260B (en) 2002-09-11
GB9907853D0 (en) 1999-06-02
AU749189B2 (en) 2002-06-20

Similar Documents

Publication Publication Date Title
ITMI990691A1 (it) Circuito agc per la correzione di una varazione nel livello ricevuto retroazionando dati di retroazione
US6925106B2 (en) Predistortion type distortion compensation apparatus
US6587513B1 (en) Predistorter
US7145962B2 (en) Predistortion digital linearizer and gain controlling method thereof
US7415250B2 (en) Distortion compensating amplifier
US20020181611A1 (en) Analog quadrature modulator (AQM) error compensating apparatus and method
US7792214B2 (en) Polar modulation transmitter circuit and communications device
JPH1032435A (ja) 増幅器の非線形性を補正する方法及びその方法を使用する無線送信機
JPH1013160A (ja) 増幅器の非線形性を補正する方法及びその方法を使用する無線送信機
KR100314334B1 (ko) 디지털 자동 이득 제어용 리니어라이저 및 이것을 이용한 디지털 자동 이득 제어 회로
US7130357B2 (en) Apparatus and method for compensating error for analog quadrature modulator (AQM)
US20050255814A1 (en) Apparatus and method for compensating for an offset of a power amplifier in a mobile communication system
JP2019057878A (ja) 直交変調器におけるキャリアリーク補正方法
JP3576410B2 (ja) 受信装置と送受信装置及び方法
EP2154852B1 (en) DC Offset correction in a transmitter
JPS62139425A (ja) 送信機
JP2006253749A (ja) 歪み補償装置及びその方法
US7564921B2 (en) DC offset correction apparatus and method
US6940919B2 (en) Bandpass predistortion method and apparatus for radio transmission
JPH0531326B2 (it)
JP3407243B2 (ja) 無線装置及び歪み補償方法
KR100414075B1 (ko) Aqm의 에러보상장치 및 방법
JP2005236715A (ja) 歪補償回路
JPH0974371A (ja) 無線機
US20060029154A1 (en) Distortion compensation device and distortion compensation method