JPH11284168A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH11284168A JPH11284168A JP10087385A JP8738598A JPH11284168A JP H11284168 A JPH11284168 A JP H11284168A JP 10087385 A JP10087385 A JP 10087385A JP 8738598 A JP8738598 A JP 8738598A JP H11284168 A JPH11284168 A JP H11284168A
- Authority
- JP
- Japan
- Prior art keywords
- well
- photoelectric conversion
- signal
- solid
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 101
- 239000004065 semiconductor Substances 0.000 claims abstract description 172
- 239000000758 substrate Substances 0.000 claims abstract description 107
- 238000006243 chemical reaction Methods 0.000 claims description 111
- 239000012535 impurity Substances 0.000 claims description 58
- 238000002955 isolation Methods 0.000 claims description 35
- 238000000926 separation method Methods 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 11
- 238000012546 transfer Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 abstract description 64
- 239000000203 mixture Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 20
- 238000002156 mixing Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 15
- 230000003321 amplification Effects 0.000 description 12
- 238000003199 nucleic acid amplification method Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
Abstract
(57)【要約】 （修正有）
【課題】フォトダイオードの暗時のリーク電流が小さ
く、ダイナミックレンジの大きく、ブルーミング、混色
を抑制した固体撮像装置を提供する。 【解決手段】半導体基板上に形成されたｐ型半導体層５
１と、このｐ型半導体層の表面に形成されたｎ型半導体
層５２、ｎ型半導体層５３と、ｐ型半導体層５１の表面
に酸化膜５４を挟んで堆積されたゲート電極５５とを有
し、ｐ型半導体層５１とｎ型半導体層５２によりダイオ
ードを生成し、半導体層５１〜５３によりトランジスタ
を形成し、当該トランジスタのドレインに相当するｎ型
半導体層５３を深く形成し、かつ、当該ｎ型半導体層５
３が隣接トランジスタのドレインに相当するｎ型半導体
層と基板中で電気的に接続され、当該ドレインに拡散電
流を集める構成とする。
く、ダイナミックレンジの大きく、ブルーミング、混色
を抑制した固体撮像装置を提供する。 【解決手段】半導体基板上に形成されたｐ型半導体層５
１と、このｐ型半導体層の表面に形成されたｎ型半導体
層５２、ｎ型半導体層５３と、ｐ型半導体層５１の表面
に酸化膜５４を挟んで堆積されたゲート電極５５とを有
し、ｐ型半導体層５１とｎ型半導体層５２によりダイオ
ードを生成し、半導体層５１〜５３によりトランジスタ
を形成し、当該トランジスタのドレインに相当するｎ型
半導体層５３を深く形成し、かつ、当該ｎ型半導体層５
３が隣接トランジスタのドレインに相当するｎ型半導体
層と基板中で電気的に接続され、当該ドレインに拡散電
流を集める構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置に係
わり、特に増幅機能を有するＭＯＳ型の固体撮像装置に
関する。
わり、特に増幅機能を有するＭＯＳ型の固体撮像装置に
関する。
【０００２】
【従来の技術】ＭＯＳ型個体撮像素子は、微細化が可能
であり、また、単一電源で駆動できる、撮像部や周辺回
路を含め、全てをＭＯＳプロセスで作製できて、１つの
集積回路としてチップを構成できるなどの利点から、近
年、注目を集めている。
であり、また、単一電源で駆動できる、撮像部や周辺回
路を含め、全てをＭＯＳプロセスで作製できて、１つの
集積回路としてチップを構成できるなどの利点から、近
年、注目を集めている。
【０００３】ＭＯＳ型個体撮像素子の従来技術につい
て、図面を参照して説明する。図３は増幅型ＭＯＳセン
サと呼ばれる固体撮像装置の回路図の一例である。図３
に示すように、この撮像素子は、単位画素を構成すると
共に光電変換を行うフォトダイオード１11、１12、
１13、…、１33、…と、該フォトダイオード１11、
１12、１13、…、１33、…の信号を増幅する増幅トラン
ジスタ２11、２12、２13、…、２33、…と、信号を読出
すラインを選択する垂直選沢トランジスタ３11、３12、
３13、…、３33、…と、信号電荷をリセットするリセッ
トトランジスタ４11、４12、４13、…、４33、…とによ
り構成される単位セルが、行列２次元状に整然と配列さ
れている。図３には、単位セルが３×３個配列された例
が示されているが、実際にはこれより多くの単位セルが
配列される。
て、図面を参照して説明する。図３は増幅型ＭＯＳセン
サと呼ばれる固体撮像装置の回路図の一例である。図３
に示すように、この撮像素子は、単位画素を構成すると
共に光電変換を行うフォトダイオード１11、１12、
１13、…、１33、…と、該フォトダイオード１11、
１12、１13、…、１33、…の信号を増幅する増幅トラン
ジスタ２11、２12、２13、…、２33、…と、信号を読出
すラインを選択する垂直選沢トランジスタ３11、３12、
３13、…、３33、…と、信号電荷をリセットするリセッ
トトランジスタ４11、４12、４13、…、４33、…とによ
り構成される単位セルが、行列２次元状に整然と配列さ
れている。図３には、単位セルが３×３個配列された例
が示されているが、実際にはこれより多くの単位セルが
配列される。
【０００４】垂直シフトレジスタ５からは、水平方向に
水平アドレス線６1 、６2 、６3 、…と、リセット線７
1 、７2 、７3 、…が配線されており、それぞれ上述し
た各単位セルに接続されている。すなわち、水平アドレ
ス線６1 、６2 、６3 …は垂直選沢トランジスタ３11、
３12、３13、…、３33、…のゲートに結線され、信号を
読出すラインが決定される。また、リセット線７1 、７
2 、７3 …は、リセットトランジスタ４11、４12、
４13、…、４33、…のゲートに結線されている。
水平アドレス線６1 、６2 、６3 、…と、リセット線７
1 、７2 、７3 、…が配線されており、それぞれ上述し
た各単位セルに接続されている。すなわち、水平アドレ
ス線６1 、６2 、６3 …は垂直選沢トランジスタ３11、
３12、３13、…、３33、…のゲートに結線され、信号を
読出すラインが決定される。また、リセット線７1 、７
2 、７3 …は、リセットトランジスタ４11、４12、
４13、…、４33、…のゲートに結線されている。
【０００５】上記増幅トランジスタ２11、２12、２13、
…、２33、…のソースは垂直信号線８1 、８2 、８3 、
…に結線されている。これら垂直信号線８1 、８2 、８
3 、…の一端には、共通ゲート配線９及び共通ソース配
線１０に接続された負荷トランジスタ１１1 、１１2 、
１１3 、…が設けられている。そして、上記垂直信号線
８1 、８2 、８3 、…の他端には、水平選択トランジス
タ１２1 、１２2 、１２3 、…が結線されている。上記
水平選択トランジスタ１２1 、１２2 、１２3、…は、
水平シフトレジスタ１３から供給される選択パルスによ
り選択されるもので、水平信号線１４に結線されてい
る。
…、２33、…のソースは垂直信号線８1 、８2 、８3 、
…に結線されている。これら垂直信号線８1 、８2 、８
3 、…の一端には、共通ゲート配線９及び共通ソース配
線１０に接続された負荷トランジスタ１１1 、１１2 、
１１3 、…が設けられている。そして、上記垂直信号線
８1 、８2 、８3 、…の他端には、水平選択トランジス
タ１２1 、１２2 、１２3 、…が結線されている。上記
水平選択トランジスタ１２1 、１２2 、１２3、…は、
水平シフトレジスタ１３から供給される選択パルスによ
り選択されるもので、水平信号線１４に結線されてい
る。
【０００６】そして、各単位画素に入射された光は、光
電変換部を構成する各フォトダイオード１11、１12、１
13、…、１33、…で電気信号に変換され、垂直選沢トラ
ンジスタ３11、３12、３13、…、３33、…、水平選択ト
ランジスタ１２1 、１２2 、１２3 、…で構成される信
号走査回路で順次読出される。
電変換部を構成する各フォトダイオード１11、１12、１
13、…、１33、…で電気信号に変換され、垂直選沢トラ
ンジスタ３11、３12、３13、…、３33、…、水平選択ト
ランジスタ１２1 、１２2 、１２3 、…で構成される信
号走査回路で順次読出される。
【０００７】尚、信号走査回路を駆動制御するのが、素
子駆動回路であり、この素子駆動回路を構成するのが垂
直シフトレジスタ５、水平シフトレジスタ１３である。 ［従来技術Ａ］ ＜長波長光入射に伴う隣接画素への電子リーク＞図４
は、従来のＭＯＳ型個体撮像素子における単位画素のう
ちのフォトダイオード部分およびその近傍の構造を示す
素子断面図である。図４では図３の光電変換部であるフ
ォトダイオード１11、１12、１13、…、１33、…部分
と、該フォトダイオード１11、１12、１13、…、１33、
…の信号を増幅する増幅トランジスタ２11、２12、
２13、…、２33、…部分のみを記述することとし、他の
信号走査回路は省略する。
子駆動回路であり、この素子駆動回路を構成するのが垂
直シフトレジスタ５、水平シフトレジスタ１３である。 ［従来技術Ａ］ ＜長波長光入射に伴う隣接画素への電子リーク＞図４
は、従来のＭＯＳ型個体撮像素子における単位画素のう
ちのフォトダイオード部分およびその近傍の構造を示す
素子断面図である。図４では図３の光電変換部であるフ
ォトダイオード１11、１12、１13、…、１33、…部分
と、該フォトダイオード１11、１12、１13、…、１33、
…の信号を増幅する増幅トランジスタ２11、２12、
２13、…、２33、…部分のみを記述することとし、他の
信号走査回路は省略する。
【０００８】図４において、４１は光電変換部および信
号走査回路を搭載した基板、４２は光電変換部、４３は
増幅トランジスタ、４４は素子分離領域であるフィール
ド酸化膜、４４−１はフィールド酸化膜４４の下の浅い
領域に形成された不純物拡散分離層、４５はフォトダイ
オードで図３の１11（または、１12、１13、…、１33、
…）に該当する。また、４６は信号読み出しゲート、４
７は垂直信号線、４８は遮光膜、４９は集光レンズであ
る。集光レンズ４９はセル毎に配されており、対応する
セルのフォトダイオード４５に光学像を結像させるため
の微小なレンズである。また、遮光膜４８は隣のセルと
光学的に分離するために設けられている。
号走査回路を搭載した基板、４２は光電変換部、４３は
増幅トランジスタ、４４は素子分離領域であるフィール
ド酸化膜、４４−１はフィールド酸化膜４４の下の浅い
領域に形成された不純物拡散分離層、４５はフォトダイ
オードで図３の１11（または、１12、１13、…、１33、
…）に該当する。また、４６は信号読み出しゲート、４
７は垂直信号線、４８は遮光膜、４９は集光レンズであ
る。集光レンズ４９はセル毎に配されており、対応する
セルのフォトダイオード４５に光学像を結像させるため
の微小なレンズである。また、遮光膜４８は隣のセルと
光学的に分離するために設けられている。
【０００９】ところで、この種の装置にあっては、次の
ような問題があった。すなわち、基板４１中に入射した
長波長光、例えば、赤色光などの光はシリコン基板４１
中の深い領域に進入する。そして、当該深い領域で光‐
電変換され、電子光子エネルギ対応の電子になるが、従
来の素子の場合、各セルとの画素を構成する領域は、浅
く形成された素子分離領域のみで分離されているため、
ある位置のセルにおける画素の領域に長波長光が進入す
ることにより、その領域下の基板領域における深い位置
で電子に変わる。この基板領域の深い位置で発生した信
号（電子）は、基板内を移動して多くは自己の画素領域
に戻り、画像信号となるが、一部は隣接画素にリーク拡
散することが避けられない。カラーの場合、画素は、Ｒ
（赤）、Ｇ（緑）、Ｂ（青）の各光成分に分解して取り
込む必要があるから、画素もＲＧＢに分けられており、
これらは隣接配置されることになるから、隣接画素への
リーク拡散は、すなわち、混色やブルーミング発生の原
因となる。
ような問題があった。すなわち、基板４１中に入射した
長波長光、例えば、赤色光などの光はシリコン基板４１
中の深い領域に進入する。そして、当該深い領域で光‐
電変換され、電子光子エネルギ対応の電子になるが、従
来の素子の場合、各セルとの画素を構成する領域は、浅
く形成された素子分離領域のみで分離されているため、
ある位置のセルにおける画素の領域に長波長光が進入す
ることにより、その領域下の基板領域における深い位置
で電子に変わる。この基板領域の深い位置で発生した信
号（電子）は、基板内を移動して多くは自己の画素領域
に戻り、画像信号となるが、一部は隣接画素にリーク拡
散することが避けられない。カラーの場合、画素は、Ｒ
（赤）、Ｇ（緑）、Ｂ（青）の各光成分に分解して取り
込む必要があるから、画素もＲＧＢに分けられており、
これらは隣接配置されることになるから、隣接画素への
リーク拡散は、すなわち、混色やブルーミング発生の原
因となる。
【００１０】［従来技術Ｂ］ ＜画素微細化に伴うフォトダイオードの空乏層拡大処置
＞また、図４に示した固体撮像装置は、画素の内部に増
幅機能を有する増幅型と呼ばれるＭＯＳ型固体撮像装置
であり、この増幅型のＭＯＳ型固体撮像装置は、画素数
の増大に対応できて、イメージサイズの縮小による画素
サイズの微細化に適している。
＞また、図４に示した固体撮像装置は、画素の内部に増
幅機能を有する増幅型と呼ばれるＭＯＳ型固体撮像装置
であり、この増幅型のＭＯＳ型固体撮像装置は、画素数
の増大に対応できて、イメージサイズの縮小による画素
サイズの微細化に適している。
【００１１】そして、この固体撮像装置は、同一基板上
に各画素単位で光電変換素子であるフォトダイオードと
トランジスタが並設された構成がとられている。そし
て、光電変換素子による光電変換により発生した信号電
荷で信号電荷蓄積部の電位を変調して、その電位により
画素内部の増幅トランジスタを変調することで画素内部
に増幅機能を持たせている。
に各画素単位で光電変換素子であるフォトダイオードと
トランジスタが並設された構成がとられている。そし
て、光電変換素子による光電変換により発生した信号電
荷で信号電荷蓄積部の電位を変調して、その電位により
画素内部の増幅トランジスタを変調することで画素内部
に増幅機能を持たせている。
【００１２】しかしながら、上記増幅型固体撮像装置の
ように、多画素化してくると、１画素当たりの光電変換
素子の面積、すなわち、画素に対応する１光電変換素子
当たりの形成面積が小さくなるため、当該光電変換素子
からの出力が小さくなる。
ように、多画素化してくると、１画素当たりの光電変換
素子の面積、すなわち、画素に対応する１光電変換素子
当たりの形成面積が小さくなるため、当該光電変換素子
からの出力が小さくなる。
【００１３】この画素面積の減少に伴う光検出出力（画
像信号出力）の減少を改善する方法としては、画素を構
成する光電変換素子であるフォトダイオードの空乏層を
広げるべく、半導体基板の不純物濃度を減少させること
が考えられる。しかし、かかる半導体基板の不純物濃度
の減少は、半導体基板の拡散電流を増大させてしまうと
いった問題を抱えてしまう。
像信号出力）の減少を改善する方法としては、画素を構
成する光電変換素子であるフォトダイオードの空乏層を
広げるべく、半導体基板の不純物濃度を減少させること
が考えられる。しかし、かかる半導体基板の不純物濃度
の減少は、半導体基板の拡散電流を増大させてしまうと
いった問題を抱えてしまう。
【００１４】すなわち、従来技術に係わるＭＯＳ型固体
撮像装置は、低濃度のｐ型半導体基板にｎ型半導体層が
形成されている。しかし、このような構成では、フォト
ダイオードの空乏層が半導体基板の深さ方向に辿り着く
深さによっては、フォトダイオードの暗時のリーク電流
も増加させてしまい、その結果としてダイナミックレン
ジを下げてしまう。
撮像装置は、低濃度のｐ型半導体基板にｎ型半導体層が
形成されている。しかし、このような構成では、フォト
ダイオードの空乏層が半導体基板の深さ方向に辿り着く
深さによっては、フォトダイオードの暗時のリーク電流
も増加させてしまい、その結果としてダイナミックレン
ジを下げてしまう。
【００１５】また、画素に強い光が照射され、多量のキ
ャリア（電子）が発生したとき、（フォトダイオードの
容量以上のキャリアが発生したとき、）キャリアがフォ
トダイオードから溢れ出し、隣接画素のフォトダイオー
ドに漏れ込み（ブルーミング）、画質を著しく劣化させ
てしまう。
ャリア（電子）が発生したとき、（フォトダイオードの
容量以上のキャリアが発生したとき、）キャリアがフォ
トダイオードから溢れ出し、隣接画素のフォトダイオー
ドに漏れ込み（ブルーミング）、画質を著しく劣化させ
てしまう。
【００１６】［従来技術Ｃ］ ＜トランジスタ微細化に伴うウェルの高濃度化＞また、
ＭＯＳ型個体撮像素子にあっては、各セルに配置された
増幅トランジスタをはじめとするトランジスタは、セル
の微細化と共にそのディメンジョンが小さくなるが、そ
の様にトランジスタの微細化が進むと、トランジスタを
作り込んでいるウェル濃度を高くせざるを得なくなって
いく。ウェル濃度を高くしないと、いわゆる短チャネル
効果や狭チャネル効果等といった微細化に伴い生ずる問
題が、より顕著になってしまうからである。
ＭＯＳ型個体撮像素子にあっては、各セルに配置された
増幅トランジスタをはじめとするトランジスタは、セル
の微細化と共にそのディメンジョンが小さくなるが、そ
の様にトランジスタの微細化が進むと、トランジスタを
作り込んでいるウェル濃度を高くせざるを得なくなって
いく。ウェル濃度を高くしないと、いわゆる短チャネル
効果や狭チャネル効果等といった微細化に伴い生ずる問
題が、より顕著になってしまうからである。
【００１７】一方で、光電変換部であるフォトダイオー
ドでは、このようなセルの微細化により信号走査部と同
様、ウェル濃度を高くしていくと、次のような問題が生
ずることがわかった。
ドでは、このようなセルの微細化により信号走査部と同
様、ウェル濃度を高くしていくと、次のような問題が生
ずることがわかった。
【００１８】図１５はその事情を示した図面である。す
なわち、図に示すウェル濃度‐接合リーク電流特性のよ
うに、フォトダイオードではウェルの濃度を高くしてい
くに伴ってその接合リーク電流が高くなってしまうので
ある。
なわち、図に示すウェル濃度‐接合リーク電流特性のよ
うに、フォトダイオードではウェルの濃度を高くしてい
くに伴ってその接合リーク電流が高くなってしまうので
ある。
【００１９】そして、接合リーク電流が高くなってしま
うと、素子の信号量が少ないいわゆる暗時状態でそれが
雑音となり、著しく再生画面の画質が劣化してしまうこ
とになる。
うと、素子の信号量が少ないいわゆる暗時状態でそれが
雑音となり、著しく再生画面の画質が劣化してしまうこ
とになる。
【００２０】すなわち、従来のＭＯＳセンサにおいて
は、画素微細化に伴って信号走査回路を構成するトラン
ジスタを微細化する必要があり、微細なトランジスタを
二次元効果の影響無く動作させるためには、トランジス
タを作り込んでいるウェルの濃度を高くする必要があっ
た。
は、画素微細化に伴って信号走査回路を構成するトラン
ジスタを微細化する必要があり、微細なトランジスタを
二次元効果の影響無く動作させるためには、トランジス
タを作り込んでいるウェルの濃度を高くする必要があっ
た。
【００２１】ところが、光電変換部であるフォトダイオ
ードでは、ウェルの濃度を高くすると、接合リーク電流
が高くなってしまい、それが再生面面上で雑音となり再
生画面の画質を著しく劣化させてしまう。
ードでは、ウェルの濃度を高くすると、接合リーク電流
が高くなってしまい、それが再生面面上で雑音となり再
生画面の画質を著しく劣化させてしまう。
【００２２】
【発明が解決しようとする課題】［課題Ａ］ ＜長波長光入射に伴う隣接画素への電子リークの問題＞
基板中に入射した赤色光などの長波長光が、シリコン基
板中の深い領域に浸透してここで光‐電変換され電子に
なるが、従来の素子の場合、各画素は浅い領域のみで素
子分離されているため、深い基板領域で発生した信号は
隣接画素にリーク拡散する。
基板中に入射した赤色光などの長波長光が、シリコン基
板中の深い領域に浸透してここで光‐電変換され電子に
なるが、従来の素子の場合、各画素は浅い領域のみで素
子分離されているため、深い基板領域で発生した信号は
隣接画素にリーク拡散する。
【００２３】そして、これが原因で、混色やブルーミン
グが発生し、画像特性が劣化していた。このように、従
来のＭＯＳ型固体撮像装置においては、基板あるいはウ
エル中で光電変換された信号が隣接画素から漏れ込むこ
とにより混色やブルーミングが発生するという問題があ
った。
グが発生し、画像特性が劣化していた。このように、従
来のＭＯＳ型固体撮像装置においては、基板あるいはウ
エル中で光電変換された信号が隣接画素から漏れ込むこ
とにより混色やブルーミングが発生するという問題があ
った。
【００２４】そこで、この発明の第１の目的とするとこ
ろは、隣接する画素において長波長光の浸透による半導
体基板の深い領域で発生した信号の漏れ込みによる混色
およびブルーミングの発生を低減することができるよう
にした固体撮像装置を提供することにある。
ろは、隣接する画素において長波長光の浸透による半導
体基板の深い領域で発生した信号の漏れ込みによる混色
およびブルーミングの発生を低減することができるよう
にした固体撮像装置を提供することにある。
【００２５】［課題Ｂ］ ＜画素微細化に伴うフォトダイオードの空乏層拡大処置
に対する問題＞また、上記増幅型固体撮像装置では、多
画素化してくると、１画素当たりの光電変換素子の面
積、すなわち、画素に対応する１光電変換素子当たりの
形成面積が小さくなるため、当該光電変換素子からの出
力が小さくなる。この画素面積の減少に伴う光検出出力
（画像信号出力）の減少を改善する方法としては、画素
を構成する光電変換素子であるフォトダイオードの空乏
層を広げるべく、半導体基板の不純物濃度を減少させる
ことが考えられる。しかし、かかる半導体基板の不純物
濃度の減少は、半導体基板の拡散電流を増大させてしま
うといった問題を抱えてしまう。
に対する問題＞また、上記増幅型固体撮像装置では、多
画素化してくると、１画素当たりの光電変換素子の面
積、すなわち、画素に対応する１光電変換素子当たりの
形成面積が小さくなるため、当該光電変換素子からの出
力が小さくなる。この画素面積の減少に伴う光検出出力
（画像信号出力）の減少を改善する方法としては、画素
を構成する光電変換素子であるフォトダイオードの空乏
層を広げるべく、半導体基板の不純物濃度を減少させる
ことが考えられる。しかし、かかる半導体基板の不純物
濃度の減少は、半導体基板の拡散電流を増大させてしま
うといった問題を抱えてしまう。
【００２６】すなわち、従来技術に係わる固体撮像装置
では、低濃度のｐ型半導体基板にｎ型半導体層が形成さ
れている。このような構成では、フォトダイオードの空
乏層が基板の深さ方向に辿り着く深さによって、フォト
ダイオードの暗時のリーク電流も増加させ、その結果と
してダイナミックレンジを下げてしまう。
では、低濃度のｐ型半導体基板にｎ型半導体層が形成さ
れている。このような構成では、フォトダイオードの空
乏層が基板の深さ方向に辿り着く深さによって、フォト
ダイオードの暗時のリーク電流も増加させ、その結果と
してダイナミックレンジを下げてしまう。
【００２７】また、画素に強い光が照射され、多量のキ
ャリア（電子）が発生したとき、（フォトダイオードの
容量以上のキャリアが発生したとき、）キャリアがフォ
トダイオードから溢れ出し、隣接画素のフォトダイオー
ドに漏れ込み（ブルーミング）、画質を著しく劣化させ
てしまう。
ャリア（電子）が発生したとき、（フォトダイオードの
容量以上のキャリアが発生したとき、）キャリアがフォ
トダイオードから溢れ出し、隣接画素のフォトダイオー
ドに漏れ込み（ブルーミング）、画質を著しく劣化させ
てしまう。
【００２８】そこで、本発明の第２の目的とするところ
は、画素を微細化した場合に於いて、半導体基板からの
拡散電流の影響を低減させ、フォトダイオードの暗時の
リーク電流が小さくでき、また、ダイナミックレンジを
大きくできると共に、また、ブルーミング、混色を抑制
できるようにした増幅型固体撮像装置及びその製造方法
を提供することにある。
は、画素を微細化した場合に於いて、半導体基板からの
拡散電流の影響を低減させ、フォトダイオードの暗時の
リーク電流が小さくでき、また、ダイナミックレンジを
大きくできると共に、また、ブルーミング、混色を抑制
できるようにした増幅型固体撮像装置及びその製造方法
を提供することにある。
【００２９】［課題Ｃ］ ＜トランジスタ微細化に伴うウェルの高濃度化による接
合リーク問題＞図４の回路構成の固体撮像装置にあって
は、微細化が可能であるが、各セルに配置された増幅ト
ランジスタをはじめとするトランジスタは、セルの微細
化に伴ってそのディメンジョンが小さくなる。そして、
トランジスタの微細化が進むと、トランジスタを作り込
んでいるウェル濃度を高くせざるを得なくなっていく。
ウェル濃度を高くしないと、いわゆる短チャネル効果や
狭チャネル効果等といった微細化に伴い生ずる問題が、
より顕著になってしまうからである。
合リーク問題＞図４の回路構成の固体撮像装置にあって
は、微細化が可能であるが、各セルに配置された増幅ト
ランジスタをはじめとするトランジスタは、セルの微細
化に伴ってそのディメンジョンが小さくなる。そして、
トランジスタの微細化が進むと、トランジスタを作り込
んでいるウェル濃度を高くせざるを得なくなっていく。
ウェル濃度を高くしないと、いわゆる短チャネル効果や
狭チャネル効果等といった微細化に伴い生ずる問題が、
より顕著になってしまうからである。
【００３０】一方で、光電変換部であるフォトダイオー
ドでは、このようなセルの微細化により信号走査部と同
様、ウェル濃度を高くするとそれに伴ってその接合リー
ク電流が高くなってしまう。そして、接合リーク電流が
高くなると、素子の信号量が少ない、いわゆる暗時状態
において、それが雑音となり、再生画面の著しい画質劣
化を招く。
ドでは、このようなセルの微細化により信号走査部と同
様、ウェル濃度を高くするとそれに伴ってその接合リー
ク電流が高くなってしまう。そして、接合リーク電流が
高くなると、素子の信号量が少ない、いわゆる暗時状態
において、それが雑音となり、再生画面の著しい画質劣
化を招く。
【００３１】すなわち、従来のＭＯＳセンサにおいて
は、画素微細化に伴って信号走査回路を構成するトラン
ジスタを微細化する必要があり、微細なトランジスタを
二次元効果の影響無く動作させるためには、トランジス
タを作り込んでいるウェルの濃度を高くする必要があっ
た。
は、画素微細化に伴って信号走査回路を構成するトラン
ジスタを微細化する必要があり、微細なトランジスタを
二次元効果の影響無く動作させるためには、トランジス
タを作り込んでいるウェルの濃度を高くする必要があっ
た。
【００３２】ところが、光電変換部であるフォトダイオ
ードでは、ウェルの濃度を高くすると、接合リーク電流
が高くなってしまい、それが再生面面上で雑音となり再
生画面の画質を著しく劣化させてしまうという問題があ
った。
ードでは、ウェルの濃度を高くすると、接合リーク電流
が高くなってしまい、それが再生面面上で雑音となり再
生画面の画質を著しく劣化させてしまうという問題があ
った。
【００３３】このように、従来のＭＯＳ型固体撮像装置
においては、セル微細化と共にそれを構成するトランジ
スタを微細化する必要があり、微細なトランジスタを二
次元効果の影響無く動作させるためにはトランジスタを
作り込んでいるウェルの濃度を高くする必要があった
が、光電変換部であるフォトダイオードではウェル濃度
を高くすると、接合リーク電流が高くなってしまい、そ
れが再生画面上で雑音となり再生画面の面質を著しく劣
化させてしまうという問題があった。
においては、セル微細化と共にそれを構成するトランジ
スタを微細化する必要があり、微細なトランジスタを二
次元効果の影響無く動作させるためにはトランジスタを
作り込んでいるウェルの濃度を高くする必要があった
が、光電変換部であるフォトダイオードではウェル濃度
を高くすると、接合リーク電流が高くなってしまい、そ
れが再生画面上で雑音となり再生画面の面質を著しく劣
化させてしまうという問題があった。
【００３４】そこでこの発明の第３の目的とするところ
は、光電変換部のフォトダイオードの接合リーク電流を
低く抑圧することができ、接合リーク電流による暗時雑
音を低くしたままセルを微細化することができるように
したＭＯＳ型固体撮像装置を提供することにある。
は、光電変換部のフォトダイオードの接合リーク電流を
低く抑圧することができ、接合リーク電流による暗時雑
音を低くしたままセルを微細化することができるように
したＭＯＳ型固体撮像装置を提供することにある。
【００３５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は次のような構成を採用している。すなわ
ち、 ［Ａ］ 長波長光入射に伴う隣接画素への電子リーク抑
制という第１の目的を達成するため、本発明は、光電変
換部と信号走査回路を含む単位セル複数を行列二次元状
に配置してなる撮像領域と、この撮像領域の各セルから
の信号を読み出す信号線とを半導体基板上に形成した固
体撮像装置において、前記光電変換部を分離する素子分
離領域においてフィールド酸化膜下に半導体基板あるい
はウエルと同一導電型の浅い不純物層と深い不純物層を
形成する。これにより、隣接する画素からの拡散による
信号が漏れ込みにくくなり、混色およびブルーミングの
発生を低減することが可能になる。
に、本発明は次のような構成を採用している。すなわ
ち、 ［Ａ］ 長波長光入射に伴う隣接画素への電子リーク抑
制という第１の目的を達成するため、本発明は、光電変
換部と信号走査回路を含む単位セル複数を行列二次元状
に配置してなる撮像領域と、この撮像領域の各セルから
の信号を読み出す信号線とを半導体基板上に形成した固
体撮像装置において、前記光電変換部を分離する素子分
離領域においてフィールド酸化膜下に半導体基板あるい
はウエルと同一導電型の浅い不純物層と深い不純物層を
形成する。これにより、隣接する画素からの拡散による
信号が漏れ込みにくくなり、混色およびブルーミングの
発生を低減することが可能になる。
【００３６】本発明によれば、素子分離領域においてフ
ィールド酸化膜下に基板あるいはウエルと同一導電型の
不純物拡散層が基板の浅い領域と深い領域に形成される
ように構成されている。そのため、半導体基板の深い領
域でも素子分離が可能になるため、隣接する画素におい
て長波長光の浸透による半導体基板の深い領域で発生し
た信号が漏れ込みにくくなるため、混色およびブルーミ
ングを低減することが可能になる。
ィールド酸化膜下に基板あるいはウエルと同一導電型の
不純物拡散層が基板の浅い領域と深い領域に形成される
ように構成されている。そのため、半導体基板の深い領
域でも素子分離が可能になるため、隣接する画素におい
て長波長光の浸透による半導体基板の深い領域で発生し
た信号が漏れ込みにくくなるため、混色およびブルーミ
ングを低減することが可能になる。
【００３７】［Ｂ］ また、画素微細化に伴うフォトダ
イオードの空乏層拡大処置により発生する半導体基板の
拡散電流増大抑制という第２の目的を達成するため、本
発明は、光を電荷に変換する光電変換素子と、この光電
変換素子から信号を取り出すためのトランジスタとを有
する固体撮像装置において、半導体基板の上に形成され
た第１の半導体層と、上記第１の半導体層の表面に形成
された第２、第３の半導体層と、上記第１の半導体層の
表面に酸化膜を挟んで堆積された転送電極層とを有し、
上記第１及び第２の半導体層にて上記光電変換素子が形
成され、上記第１乃至第３半導体及び上記転送電極層に
て上記トランジスタが形成されると共に、当該トランジ
スタのドレインに相当する第３の半導体層を、上記光電
変換素子の空乏層領域の深さより深く半導体基板中に埋
め込み形成し、また、当該ドレインと隣接トランジスタ
のドレインとの間を電気的に接続する前記第３の半導体
層と同一導電性の補助導電層を、前記空乏層領域の深さ
より深い位置に形成したことを特徴とする。
イオードの空乏層拡大処置により発生する半導体基板の
拡散電流増大抑制という第２の目的を達成するため、本
発明は、光を電荷に変換する光電変換素子と、この光電
変換素子から信号を取り出すためのトランジスタとを有
する固体撮像装置において、半導体基板の上に形成され
た第１の半導体層と、上記第１の半導体層の表面に形成
された第２、第３の半導体層と、上記第１の半導体層の
表面に酸化膜を挟んで堆積された転送電極層とを有し、
上記第１及び第２の半導体層にて上記光電変換素子が形
成され、上記第１乃至第３半導体及び上記転送電極層に
て上記トランジスタが形成されると共に、当該トランジ
スタのドレインに相当する第３の半導体層を、上記光電
変換素子の空乏層領域の深さより深く半導体基板中に埋
め込み形成し、また、当該ドレインと隣接トランジスタ
のドレインとの間を電気的に接続する前記第３の半導体
層と同一導電性の補助導電層を、前記空乏層領域の深さ
より深い位置に形成したことを特徴とする。
【００３８】そして、トランジスタのドレインに相当す
る第３の半導体層を、上記光電変換素子の空乏層領域の
深さより深く半導体基板中に埋め込み形成し、また、当
該ドレインと隣接トランジスタのドレインとの間を電気
的に接続する前記第３の半導体層と同一導電性の補助導
電層を、前記空乏層領域の深さより深い位置に形成した
ことにより、第１の半導体層（基板）に発生した拡散電
流を、各画素においてドレインに集めてしまうようにし
た。
る第３の半導体層を、上記光電変換素子の空乏層領域の
深さより深く半導体基板中に埋め込み形成し、また、当
該ドレインと隣接トランジスタのドレインとの間を電気
的に接続する前記第３の半導体層と同一導電性の補助導
電層を、前記空乏層領域の深さより深い位置に形成した
ことにより、第１の半導体層（基板）に発生した拡散電
流を、各画素においてドレインに集めてしまうようにし
た。
【００３９】従って、画素微細化に伴い、検出信号増大
のための処置としてのフォトダイオードの空乏層拡大に
伴う半導体基板の拡散電流増大を抑制できるようにな
る。 ［Ｃ］また、トランジスタ微細化に伴うウェルの高濃度
化による接合リーク抑制という第３の目的を達成するた
め、本発明は、光電変換部と信号走査回路を含む単位セ
ル複数を二次元状に配置してなる撮像領域と、この撮像
領域の各セルからの信号を読み出す信号線とを半導体基
板上に形成した固体撮像装置において、前記光電変換部
は、信号電荷と同一導伝型の第１の導伝型領域およびこ
の第１の導電型領域とは逆の導伝型のウェル領域とから
なり、前記信号走査回路は一つ以上のトランジスタから
なり、該トランジスタはトランジスタの導伝型とは逆の
導伝型のウェル内に形成されると共に、前記光電変換部
のウェルの不純物濃度と前記信号走査回路のウェルの不
純物濃度とを異ならせた構成とする。例えば、光電変換
部のウェル濃度は信号走査回路のウェル濃度よりも低く
する。
のための処置としてのフォトダイオードの空乏層拡大に
伴う半導体基板の拡散電流増大を抑制できるようにな
る。 ［Ｃ］また、トランジスタ微細化に伴うウェルの高濃度
化による接合リーク抑制という第３の目的を達成するた
め、本発明は、光電変換部と信号走査回路を含む単位セ
ル複数を二次元状に配置してなる撮像領域と、この撮像
領域の各セルからの信号を読み出す信号線とを半導体基
板上に形成した固体撮像装置において、前記光電変換部
は、信号電荷と同一導伝型の第１の導伝型領域およびこ
の第１の導電型領域とは逆の導伝型のウェル領域とから
なり、前記信号走査回路は一つ以上のトランジスタから
なり、該トランジスタはトランジスタの導伝型とは逆の
導伝型のウェル内に形成されると共に、前記光電変換部
のウェルの不純物濃度と前記信号走査回路のウェルの不
純物濃度とを異ならせた構成とする。例えば、光電変換
部のウェル濃度は信号走査回路のウェル濃度よりも低く
する。
【００４０】このような本発明によれば、光電変換部の
ウェル濃度が信号走査回路部のウェル濃度よりも低く構
成されているため、信号走査回路部のウェル濃度を、ト
ランジスタが二次元効果の影響無く動作させるに十分な
高さの濃度で構成した場合でも、光電変換部のウェル濃
度が信号走査回路部のウェル濃度より低くなるよう構成
することができる。そのため、光電変換部のフォトダイ
オードの接合リーク電流を低く抑圧することができ、接
合リーク電流による暗時雑音を低くしたままセルを微細
化することができる。
ウェル濃度が信号走査回路部のウェル濃度よりも低く構
成されているため、信号走査回路部のウェル濃度を、ト
ランジスタが二次元効果の影響無く動作させるに十分な
高さの濃度で構成した場合でも、光電変換部のウェル濃
度が信号走査回路部のウェル濃度より低くなるよう構成
することができる。そのため、光電変換部のフォトダイ
オードの接合リーク電流を低く抑圧することができ、接
合リーク電流による暗時雑音を低くしたままセルを微細
化することができる。
【００４１】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。はじめに、長波長光入射に伴う隣接画素
への電子リーク抑制を図るための具体的例を第１および
第２の実施形態で説明する。
いて説明する。はじめに、長波長光入射に伴う隣接画素
への電子リーク抑制を図るための具体的例を第１および
第２の実施形態で説明する。
【００４２】（第１の実施形態）第１の実施形態は、半
導体基板上に光電変換部と信号走査回路を含む単位セル
を行列二次元状に配置してなる撮像領域と、この撮像領
域の各セルからの信号を読み出す信号線とからなる固体
撮像装置において、前記光電変換部を分離する素子分離
領域には、フィールド酸化膜下に半導体基板あるいはウ
エルと同一導電型の浅い不純物層と深い不純物層を形成
することにより、隣接する画素からの拡散による信号が
漏れ込みにくくし、混色およびブルーミングの発生を低
減するようにするもので、以下、詳細を説明する。
導体基板上に光電変換部と信号走査回路を含む単位セル
を行列二次元状に配置してなる撮像領域と、この撮像領
域の各セルからの信号を読み出す信号線とからなる固体
撮像装置において、前記光電変換部を分離する素子分離
領域には、フィールド酸化膜下に半導体基板あるいはウ
エルと同一導電型の浅い不純物層と深い不純物層を形成
することにより、隣接する画素からの拡散による信号が
漏れ込みにくくし、混色およびブルーミングの発生を低
減するようにするもので、以下、詳細を説明する。
【００４３】図１は、本発明の第１の実施形態を説明す
るための断面構造を示した図である。図１では図３で説
明した回路における光電変換を行うフォトダイオード
（光電変換部）１11，１12，１13，…，１33，…および
該フォトダイオード１11，１12,1 13，…，１33，…の信
号を増幅する増幅トランジスタ２11，２12，２13，…，
２33，…部分のみを記述することとし、他の走査回路は
省略する。
るための断面構造を示した図である。図１では図３で説
明した回路における光電変換を行うフォトダイオード
（光電変換部）１11，１12，１13，…，１33，…および
該フォトダイオード１11，１12,1 13，…，１33，…の信
号を増幅する増幅トランジスタ２11，２12，２13，…，
２33，…部分のみを記述することとし、他の走査回路は
省略する。
【００４４】図１において、２１は光電変換部および走
査回路を搭載した半導体基板（シリコン基板など）、２
２は光電変換部領域、２３は増幅トランジスタ、２４は
素子分離領域（フィールド分離領域）であるフィールド
酸化膜領域、２４−１はフィールド酸化膜領域２４の下
の浅い領域に形成された第１の不純物拡散分離層、２４
−２はこの第１の不純物拡散分離層２４−１の下の深い
領域に形成された第２の不純物拡散分離層、２５はフォ
トダイオード、２６は信号読み出しゲート、２７は垂直
信号線、２８は遮光膜、２９は集光レンズである。
査回路を搭載した半導体基板（シリコン基板など）、２
２は光電変換部領域、２３は増幅トランジスタ、２４は
素子分離領域（フィールド分離領域）であるフィールド
酸化膜領域、２４−１はフィールド酸化膜領域２４の下
の浅い領域に形成された第１の不純物拡散分離層、２４
−２はこの第１の不純物拡散分離層２４−１の下の深い
領域に形成された第２の不純物拡散分離層、２５はフォ
トダイオード、２６は信号読み出しゲート、２７は垂直
信号線、２８は遮光膜、２９は集光レンズである。
【００４５】ここで、フィールド酸化膜領域２４の下の
浅い領域に形成された第１の不純物拡散分離層２４‐１
は、フィールド酸化膜領域２４下において、深さ０．５
μｍ以下の深さで分布されるように形成されており、ま
た、この第１の不純物拡散分離層２４−１の下の深い領
域に形成された第２の不純物拡散分離層２４‐２は、
０．５μｍ以上の深さに亙り、分布するように形成され
ている。
浅い領域に形成された第１の不純物拡散分離層２４‐１
は、フィールド酸化膜領域２４下において、深さ０．５
μｍ以下の深さで分布されるように形成されており、ま
た、この第１の不純物拡散分離層２４−１の下の深い領
域に形成された第２の不純物拡散分離層２４‐２は、
０．５μｍ以上の深さに亙り、分布するように形成され
ている。
【００４６】ここで、素子分離領域は、本発明ではフィ
ールド酸化膜領域２４およびその下の第１の不純物拡散
分離層２４‐１およびその下の第２の不純物拡散分離層
２４‐２とで形成されるものとする。
ールド酸化膜領域２４およびその下の第１の不純物拡散
分離層２４‐１およびその下の第２の不純物拡散分離層
２４‐２とで形成されるものとする。
【００４７】このような構成の第１の実施形態の構造の
特徴とするところは、浅い不純物拡散分離層である０．
５μｍ以下の第１の不純物拡散分離層２４‐１と、０．
５μｍ以上の深い不純物拡散分離層である第２の不純物
拡散分離層２４−２をフィールド酸化膜領域２４下に形
成してなる３段構成の素子分離領域とし、半導体基板２
１の深い層に入り込んだ長波長光による深い部分での発
生電荷を一つの素子分離領域内に閉じこめ、隣接画素に
リークできないようにしたことにある。
特徴とするところは、浅い不純物拡散分離層である０．
５μｍ以下の第１の不純物拡散分離層２４‐１と、０．
５μｍ以上の深い不純物拡散分離層である第２の不純物
拡散分離層２４−２をフィールド酸化膜領域２４下に形
成してなる３段構成の素子分離領域とし、半導体基板２
１の深い層に入り込んだ長波長光による深い部分での発
生電荷を一つの素子分離領域内に閉じこめ、隣接画素に
リークできないようにしたことにある。
【００４８】このような素子分離領域構造を採用するこ
とにより、走査回路の複数のトランジスタ間の素子分離
および半導体基板２１の深い領域で光電変換された信号
についても画素分離が可能となるため、従来問題となっ
ていた隣接画素からの基板の深い領域で発生した信号の
漏れ込みによって生じる混色およびブルーミングを低減
することが可能となる。
とにより、走査回路の複数のトランジスタ間の素子分離
および半導体基板２１の深い領域で光電変換された信号
についても画素分離が可能となるため、従来問題となっ
ていた隣接画素からの基板の深い領域で発生した信号の
漏れ込みによって生じる混色およびブルーミングを低減
することが可能となる。
【００４９】長波長光入射に伴う隣接画素への電子リー
ク抑制を図るための別の例を第２の実施形態として説明
する。 （第２の実施形態）図２は本発明の第２の実施形態の画
素の断面図である。第２の実施形態と第１の実施形態で
異なる点は、第２の実施形態では走査回路（増幅トラン
ジスタ、選択トランジスタ、リセットトランジスタ）下
に第３の素子分離拡散層２４−３がたとえば約０．５μ
ｍ以上の深さの領域に幅約０．２μｍ以上で形成され、
さらに第３の素子分離拡散層２４−３の下に光電変換層
と同一導電型のｎ型不純物拡散層２５−１が素子分離拡
散層２４−２の深さ以下に形成されている点にある。
ク抑制を図るための別の例を第２の実施形態として説明
する。 （第２の実施形態）図２は本発明の第２の実施形態の画
素の断面図である。第２の実施形態と第１の実施形態で
異なる点は、第２の実施形態では走査回路（増幅トラン
ジスタ、選択トランジスタ、リセットトランジスタ）下
に第３の素子分離拡散層２４−３がたとえば約０．５μ
ｍ以上の深さの領域に幅約０．２μｍ以上で形成され、
さらに第３の素子分離拡散層２４−３の下に光電変換層
と同一導電型のｎ型不純物拡散層２５−１が素子分離拡
散層２４−２の深さ以下に形成されている点にある。
【００５０】この実施形態においては、各画素において
半導体基板の深い領域で発生した信号もそれぞれの画素
の第２の光電変換拡散層２５−１に吸収されるため、隣
接画素からの漏れ込み信号は低減することができる。ま
た、従来はフォトダイオード以外の領域、すなわち、走
査回路領域下で発生した信号はリセットトランジスタに
より吸収され捨てられてしまうが、第２の実施形態によ
れば、走査回路下もフォトダイオードとなっているため
飽和信号量を増加することが可能となる。
半導体基板の深い領域で発生した信号もそれぞれの画素
の第２の光電変換拡散層２５−１に吸収されるため、隣
接画素からの漏れ込み信号は低減することができる。ま
た、従来はフォトダイオード以外の領域、すなわち、走
査回路領域下で発生した信号はリセットトランジスタに
より吸収され捨てられてしまうが、第２の実施形態によ
れば、走査回路下もフォトダイオードとなっているため
飽和信号量を増加することが可能となる。
【００５１】本実施形態では分離拡散層は浅い領域での
拡散層および深い領域での拡散層と２段で形成されてい
るが深い領域においては可能な限り、さらに、３段階、
４段階…と深い領域に分離拡散層を形成することによ
り、混色およびブルーミングを効果的に低減することが
可能になる。
拡散層および深い領域での拡散層と２段で形成されてい
るが深い領域においては可能な限り、さらに、３段階、
４段階…と深い領域に分離拡散層を形成することによ
り、混色およびブルーミングを効果的に低減することが
可能になる。
【００５２】以上、第１の実施形態は、半導体基板上に
光電変換部と信号走査回路を含む単位セルを行列二次元
状に配置してなる撮像領域と、この撮像領域の各セルか
らの信号を読み出す信号線とからなる固体撮像装置にお
いて、前記光電変換部を分離する素子分離領域には、フ
ィールド酸化膜下に半導体基板あるいはウエルと同一導
電型の浅い不純物層と深い不純物層を形成することによ
り、隣接する画素からの拡散による信号が漏れ込みにく
くし、混色およびブルーミングの発生を低減するように
した。
光電変換部と信号走査回路を含む単位セルを行列二次元
状に配置してなる撮像領域と、この撮像領域の各セルか
らの信号を読み出す信号線とからなる固体撮像装置にお
いて、前記光電変換部を分離する素子分離領域には、フ
ィールド酸化膜下に半導体基板あるいはウエルと同一導
電型の浅い不純物層と深い不純物層を形成することによ
り、隣接する画素からの拡散による信号が漏れ込みにく
くし、混色およびブルーミングの発生を低減するように
した。
【００５３】本発明によれば、素子分離領域においてフ
ィールド酸化膜下に基板あるいはウエルと同一導電型の
不純物拡散層が基板の浅い領域と深い領域に形成される
ように構成されている。そのため、基板の深い領域でも
素子分離が可能になるため、隣接する画素において基板
の深い領域で発生した信号からの信号の漏れ込みにくく
なるため、混色およびブルーミングを低減することが可
能になる。
ィールド酸化膜下に基板あるいはウエルと同一導電型の
不純物拡散層が基板の浅い領域と深い領域に形成される
ように構成されている。そのため、基板の深い領域でも
素子分離が可能になるため、隣接する画素において基板
の深い領域で発生した信号からの信号の漏れ込みにくく
なるため、混色およびブルーミングを低減することが可
能になる。
【００５４】また、第２の実施形態においては、走査回
路（増幅トランジスタ、選択トランジスタ、リセットト
ランジスタ）下に第３の素子分離拡散層を形成し、さら
にこの第３の素子分離拡散層下に光電変換層と同一導電
型のｎ型不純物拡散層を素子分離拡散層の先端より浅い
位置に形成した。
路（増幅トランジスタ、選択トランジスタ、リセットト
ランジスタ）下に第３の素子分離拡散層を形成し、さら
にこの第３の素子分離拡散層下に光電変換層と同一導電
型のｎ型不純物拡散層を素子分離拡散層の先端より浅い
位置に形成した。
【００５５】そのため、この実施形態においては、各画
素において半導体基板の深い領域で発生した信号もそれ
ぞれの画素の第２の光電変換拡散層に吸収され、隣接画
素からの漏れ込み信号を低減できる。また、走査回路下
もフォトダイオードとなっているため、フォトダイオー
ド以外の領域、すなわち、走査回路領域下で発生した信
号も活用できるようになって、飽和信号量を増加するこ
とができるようになる。
素において半導体基板の深い領域で発生した信号もそれ
ぞれの画素の第２の光電変換拡散層に吸収され、隣接画
素からの漏れ込み信号を低減できる。また、走査回路下
もフォトダイオードとなっているため、フォトダイオー
ド以外の領域、すなわち、走査回路領域下で発生した信
号も活用できるようになって、飽和信号量を増加するこ
とができるようになる。
【００５６】以上、第１および第２の実施形態では長波
長光入射に伴う隣接画素へのリーク抑制を図るための技
術を説明した。次に本発明の第２の目的である画素微細
化に伴うフォトダイオードの空乏層拡大処置により発生
する半導体基板の拡散電流増大抑制に関する具体例を第
３の実施形態として説明する。
長光入射に伴う隣接画素へのリーク抑制を図るための技
術を説明した。次に本発明の第２の目的である画素微細
化に伴うフォトダイオードの空乏層拡大処置により発生
する半導体基板の拡散電流増大抑制に関する具体例を第
３の実施形態として説明する。
【００５７】（第３の実施形態）増幅型固体撮像装置の
ように、多画素化してくると、１画素当たりの光電変換
素子の面積、すなわち、画素に対応する１光電変換素子
当たりの形成面積が小さくなるため、当該光電変換素子
からの出力が小さくなる。この画素面積の減少に伴う光
検出出力（画像信号出力）の減少を改善する方法として
は、画素を構成する光電変換素子であるフォトダイオー
ドの空乏層を広げるべく、半導体基板の不純物濃度を減
少させることが考えられる。しかし、かかる半導体基板
の不純物濃度の減少は、半導体基板の拡散電流を増大さ
せてしまう。
ように、多画素化してくると、１画素当たりの光電変換
素子の面積、すなわち、画素に対応する１光電変換素子
当たりの形成面積が小さくなるため、当該光電変換素子
からの出力が小さくなる。この画素面積の減少に伴う光
検出出力（画像信号出力）の減少を改善する方法として
は、画素を構成する光電変換素子であるフォトダイオー
ドの空乏層を広げるべく、半導体基板の不純物濃度を減
少させることが考えられる。しかし、かかる半導体基板
の不純物濃度の減少は、半導体基板の拡散電流を増大さ
せてしまう。
【００５８】すなわち、従来においては、ＭＯＳ型個体
撮像素子は、低濃度のｐ型半導体基板にｎ型半導体層を
形成している。このような構成では、フォトダイオード
の空乏層が基板の深さ方向に辿り着く深さによって、フ
ォトダイオードの暗時のリーク電流も増加させ、その結
果としてダイナミックレンジを下げてしまう。
撮像素子は、低濃度のｐ型半導体基板にｎ型半導体層を
形成している。このような構成では、フォトダイオード
の空乏層が基板の深さ方向に辿り着く深さによって、フ
ォトダイオードの暗時のリーク電流も増加させ、その結
果としてダイナミックレンジを下げてしまう。
【００５９】また、画素に強い光が照射され、多量のキ
ャリア（電子）が発生したとき、（フォトダイオードの
容量以上のキャリアが発生したとき、）キャリアがフォ
トダイオードから溢れ出し、隣接画素のフォトダイオー
ドに漏れ込み（ブルーミング）、画質を著しく劣化させ
てしまう。
ャリア（電子）が発生したとき、（フォトダイオードの
容量以上のキャリアが発生したとき、）キャリアがフォ
トダイオードから溢れ出し、隣接画素のフォトダイオー
ドに漏れ込み（ブルーミング）、画質を著しく劣化させ
てしまう。
【００６０】そこで、第３の実施形態では、この対策と
して次のようにする。図５に、第３の実施形態に係わる
固体撮像装置の断面図を示す。同図に示されるように、
本固体撮像装置では、低濃度のｐ型半導体層５１の表面
にｎ型半導体層５２、ｎ型半導体層５３−１が形成され
ており、さらに所定領域にシリコン酸化膜５４を介し
て、ゲート電極５５が体積されて形成された構造になっ
ている。
して次のようにする。図５に、第３の実施形態に係わる
固体撮像装置の断面図を示す。同図に示されるように、
本固体撮像装置では、低濃度のｐ型半導体層５１の表面
にｎ型半導体層５２、ｎ型半導体層５３−１が形成され
ており、さらに所定領域にシリコン酸化膜５４を介し
て、ゲート電極５５が体積されて形成された構造になっ
ている。
【００６１】ここで、補助用ｎ型半導体層５３−２は、
隣接トランジスタのドレインを形成している高濃度のｎ
型半導体層５３−１部分と電気的に接続されている。上
記高濃度のｎ型半導体層５３−１は、空乏層５６の深さ
よりも深い位置まで先端部側が到達するように、半導体
基板５１に形成されており、補助用ｎ型半導体層５３−
２は、近隣のｎ型半導体層５３−１間を繋ぐように、且
つ、空乏層５６の深さよりも深い位置に分布するよう
に、上記高濃度のｎ型半導体層５３−１間に形成されて
いる。
隣接トランジスタのドレインを形成している高濃度のｎ
型半導体層５３−１部分と電気的に接続されている。上
記高濃度のｎ型半導体層５３−１は、空乏層５６の深さ
よりも深い位置まで先端部側が到達するように、半導体
基板５１に形成されており、補助用ｎ型半導体層５３−
２は、近隣のｎ型半導体層５３−１間を繋ぐように、且
つ、空乏層５６の深さよりも深い位置に分布するよう
に、上記高濃度のｎ型半導体層５３−１間に形成されて
いる。
【００６２】そして、上記ｐ型半導体層５１と上記ｎ型
半導体層５２により、フォトダイオードが形成され、上
記ｐ型半導体層５１と上記ｎ型半導体層５２、ｎ型半導
体層５３−１、ゲート電極５５によってリセットトラン
ジスタが形成されている。
半導体層５２により、フォトダイオードが形成され、上
記ｐ型半導体層５１と上記ｎ型半導体層５２、ｎ型半導
体層５３−１、ゲート電極５５によってリセットトラン
ジスタが形成されている。
【００６３】このように、本固体撮像装置は、フォトダ
イオードの近傍にリセットトランジスタを配設した構造
となっている。また、本実施形態の場合には、低濃度の
ｎ型半導体層とｐ型半導体層により構成しても、同様の
効果が得られる。
イオードの近傍にリセットトランジスタを配設した構造
となっている。また、本実施形態の場合には、低濃度の
ｎ型半導体層とｐ型半導体層により構成しても、同様の
効果が得られる。
【００６４】さらに、この実施の形態では、ｐ型半導体
層５１と上記ｎ型半導体層５２により形成されるフォト
ダイオードのリーク電流低減と、画素の分離性能を向上
させるべく、当該フォトダイオードの空乏層５６の深さ
よりも深い位置まで先端部側が到達するように、上記高
濃度のｎ型半導体層５３−１を形成している。
層５１と上記ｎ型半導体層５２により形成されるフォト
ダイオードのリーク電流低減と、画素の分離性能を向上
させるべく、当該フォトダイオードの空乏層５６の深さ
よりも深い位置まで先端部側が到達するように、上記高
濃度のｎ型半導体層５３−１を形成している。
【００６５】この高濃度のｎ型半導体層５３−１は、上
記リセットトランジスタがｐ型のＭＯＳトランジスタで
ある場合には、ｐ型であっても、十分な撮像機能を発揮
することができる。
記リセットトランジスタがｐ型のＭＯＳトランジスタで
ある場合には、ｐ型であっても、十分な撮像機能を発揮
することができる。
【００６６】このように、空乏層５６の深さよりも深い
位置まで先端部側が到達するように、トランジスタのド
レインである上記高濃度のｎ型半導体層５３−１を形成
し、且つ、近隣のｎ型半導体層５３−１間を補助用ｎ型
半導体層５３−２で繋いだ構成によれば、フォトダイオ
ード部分における半導体構造である図６に示されるよう
に、フォトダイオードの空乏層５６が基板５１の深さ方
向に辿り着く深さよりも深い位置にて、拡散電流５７を
リセットトランジスタ（ｐ型半導体層５１、ｎ型半導体
層５２、ｎ型半導体層５３、ゲート電極５５によって形
成される部分）のドレインに相当するｎ型半導体層５３
−１、あるいは、近隣の前記ｎ型半導体層５３‐１同士
を繋ぐｎ型半導体層５３‐２に吸収できる。
位置まで先端部側が到達するように、トランジスタのド
レインである上記高濃度のｎ型半導体層５３−１を形成
し、且つ、近隣のｎ型半導体層５３−１間を補助用ｎ型
半導体層５３−２で繋いだ構成によれば、フォトダイオ
ード部分における半導体構造である図６に示されるよう
に、フォトダイオードの空乏層５６が基板５１の深さ方
向に辿り着く深さよりも深い位置にて、拡散電流５７を
リセットトランジスタ（ｐ型半導体層５１、ｎ型半導体
層５２、ｎ型半導体層５３、ゲート電極５５によって形
成される部分）のドレインに相当するｎ型半導体層５３
−１、あるいは、近隣の前記ｎ型半導体層５３‐１同士
を繋ぐｎ型半導体層５３‐２に吸収できる。
【００６７】つまり、微細化されたフォトダイオードで
の光検出出力を確保すべく、フォトダイオードの空乏層
を広げるために半導体基板の不純物濃度を減少させた場
合に図６に示すように半導体基板の拡散電流５７の増大
があっても、この拡散電流５７はその多くは空乏層５６
の深さよりも深い位置まで先端部側が到達するように形
成してある、トランジスタのドレインである上記高濃度
のｎ型半導体層５３−１および近隣のｎ型半導体層５３
−１間を繋ぐ補助用ｎ型半導体層５３−２に、流れ込む
ことになり、空乏層５６到達以前の段階にて拡散電流５
７の大半を吸収できる。
の光検出出力を確保すべく、フォトダイオードの空乏層
を広げるために半導体基板の不純物濃度を減少させた場
合に図６に示すように半導体基板の拡散電流５７の増大
があっても、この拡散電流５７はその多くは空乏層５６
の深さよりも深い位置まで先端部側が到達するように形
成してある、トランジスタのドレインである上記高濃度
のｎ型半導体層５３−１および近隣のｎ型半導体層５３
−１間を繋ぐ補助用ｎ型半導体層５３−２に、流れ込む
ことになり、空乏層５６到達以前の段階にて拡散電流５
７の大半を吸収できる。
【００６８】このｎ型半導体層５３−１，５３‐２はリ
セットトランジスタのドレインを構成するので、この実
施形態においては拡散電流５７を当該リセットトランジ
スタのドレインに流して空乏層５６に流れ込むのを抑制
できる構造となる。
セットトランジスタのドレインを構成するので、この実
施形態においては拡散電流５７を当該リセットトランジ
スタのドレインに流して空乏層５６に流れ込むのを抑制
できる構造となる。
【００６９】尚、図６では、概略的に矢印で拡散電流５
７の流れを示したが、本発明によれば、ｐ型半導体層５
１と上記ｎ型半導体層５２により構成されるフォトダイ
オード部分に拡散電流５７が集まる割合が大幅に減少
し、固体撮像装置のダイナミックレンジが向上する。
７の流れを示したが、本発明によれば、ｐ型半導体層５
１と上記ｎ型半導体層５２により構成されるフォトダイ
オード部分に拡散電流５７が集まる割合が大幅に減少
し、固体撮像装置のダイナミックレンジが向上する。
【００７０】次にこのような効果を得ることのできる図
５の如き構造の半導体素子の作製方法を説明する。 ＜撮像素子の作製方法＞以下、図７を参照して、先に図
５に示した第３の実施形態に係わる撮像素子の作製方法
の一例を説明する。ここでは、本発明の特徴となる拡散
電流を吸収するドレインの作製方法を中心に説明する。
補助用ｎ型半導体層５３−２は、半導体基板内に埋め込
まれて形成されており、隣接のリセツトトランジスタの
ドレインと電気的に接続されているが、このような構造
を得るには次のような手順を踏む。
５の如き構造の半導体素子の作製方法を説明する。 ＜撮像素子の作製方法＞以下、図７を参照して、先に図
５に示した第３の実施形態に係わる撮像素子の作製方法
の一例を説明する。ここでは、本発明の特徴となる拡散
電流を吸収するドレインの作製方法を中心に説明する。
補助用ｎ型半導体層５３−２は、半導体基板内に埋め込
まれて形成されており、隣接のリセツトトランジスタの
ドレインと電気的に接続されているが、このような構造
を得るには次のような手順を踏む。
【００７１】［工程１］ まず、半導体基板５１である
低濃度のｐ型半導体層表面にレジストを塗布し、これを
パターニングしてリセットトランジスタのドレイン（ｎ
型半導体層）５３−１となる部分だけ開口したレジスト
パターンを形成する。
低濃度のｐ型半導体層表面にレジストを塗布し、これを
パターニングしてリセットトランジスタのドレイン（ｎ
型半導体層）５３−１となる部分だけ開口したレジスト
パターンを形成する。
【００７２】［工程２］ この後、加速器を用いてイオ
ン注入法でＰ（リン）あるいは、砒素をイオン注入す
る。この時、リンイオンの注入条件の一例としては、１
６０［ＫｅＶ］以上のエネルギで、５Ｅ１３ｃｍ-3のド
ーズ量が好ましい。
ン注入法でＰ（リン）あるいは、砒素をイオン注入す
る。この時、リンイオンの注入条件の一例としては、１
６０［ＫｅＶ］以上のエネルギで、５Ｅ１３ｃｍ-3のド
ーズ量が好ましい。
【００７３】［工程３］ この後、アッシャーなどを用
いてレジストを剥離する。 ［工程４］ この後、今度は、リセットトランジスタの
ドレイン５３−１を繋ぐ補助用ｎ型半導体層５３−２形
成領域となる部分を開口したレジストパターンを形成す
る。
いてレジストを剥離する。 ［工程４］ この後、今度は、リセットトランジスタの
ドレイン５３−１を繋ぐ補助用ｎ型半導体層５３−２形
成領域となる部分を開口したレジストパターンを形成す
る。
【００７４】［工程５］ この後、加速器を用いてイオ
ン注人法でＰなどのようなｎ型半導体層を形成のための
元素をイオン注入し、ｎ型半導体層を形成する。この
時、イオン注入条件としては、例えば、Ｐイオンを４０
０［ＫｅＶ］以上のエネルギーによる５Ｅ１３ｃｍ-3の
ドープ量でのイオン注入をすることが好ましい。その理
由は、リセットトランジスタのドレインを繋ぐ補助用ｎ
型半導体層５３−２を半導体基板５１内に埋め込む構造
にしないと、基板表面に形成されたトランジスタなどが
きちんと動作しなくなるためである。つまり、補助用ｎ
型半導体層５３−２は、基板表面に形成されたトランジ
スタの空乏層５６が広がった時に、当該空乏層５６が補
助用ｎ型半導体層５３−２と電気的に繋がることのない
構造にすることである。
ン注人法でＰなどのようなｎ型半導体層を形成のための
元素をイオン注入し、ｎ型半導体層を形成する。この
時、イオン注入条件としては、例えば、Ｐイオンを４０
０［ＫｅＶ］以上のエネルギーによる５Ｅ１３ｃｍ-3の
ドープ量でのイオン注入をすることが好ましい。その理
由は、リセットトランジスタのドレインを繋ぐ補助用ｎ
型半導体層５３−２を半導体基板５１内に埋め込む構造
にしないと、基板表面に形成されたトランジスタなどが
きちんと動作しなくなるためである。つまり、補助用ｎ
型半導体層５３−２は、基板表面に形成されたトランジ
スタの空乏層５６が広がった時に、当該空乏層５６が補
助用ｎ型半導体層５３−２と電気的に繋がることのない
構造にすることである。
【００７５】［工程６］ この後、アッシャーなどによ
りレジストを剥離する。これにより、リセットトランジ
スタのドレイン５３−１を繋ぐ補助用ｎ型半導体層５３
−２を形成することができる。
りレジストを剥離する。これにより、リセットトランジ
スタのドレイン５３−１を繋ぐ補助用ｎ型半導体層５３
−２を形成することができる。
【００７６】＜撮像素子の別の作製方法＞本発明の補助
用ｎ型半導体層５３−２を形成する別の方法について説
明する。これは図７に示す如きの手順を踏む。
用ｎ型半導体層５３−２を形成する別の方法について説
明する。これは図７に示す如きの手順を踏む。
【００７７】［工程ｉ］ 先ず、半導体基板５１を構成
する低濃度のｐ型半導体層の表面にレジストを塗布し、
このレジストをパターニングしてリセットトランジスタ
のドレイン５３−１および、補助用ｎ型半導体層５３−
２となる部分だけ開口したレジストパターン７１を形成
する。この後、例えば反応性イオンエッチング法を用い
て、上記ドレインとなる部分をエッチングして、トレン
チ５１ａを形成する（図７（ａ）参照）。
する低濃度のｐ型半導体層の表面にレジストを塗布し、
このレジストをパターニングしてリセットトランジスタ
のドレイン５３−１および、補助用ｎ型半導体層５３−
２となる部分だけ開口したレジストパターン７１を形成
する。この後、例えば反応性イオンエッチング法を用い
て、上記ドレインとなる部分をエッチングして、トレン
チ５１ａを形成する（図７（ａ）参照）。
【００７８】［工程ii］ 続いて、例えば、アッシャー
等によりレジストを除去する。この後、トレンチ５１ａ
に対してカバーレッジのよい条件でｎ型ポリシリコン層
７２を形成する（図７（ｂ）参照）。
等によりレジストを除去する。この後、トレンチ５１ａ
に対してカバーレッジのよい条件でｎ型ポリシリコン層
７２を形成する（図７（ｂ）参照）。
【００７９】この方法としては、アモルファスシリコン
を用いて、後に際加熱してポリシリコンとする方法を用
いることもできる。 ［工程iii ］ この後、例えば、平坦化のためのＣＭＰ
やエッチング技術等の方法を用いて、表面を研磨して平
坦化する（図７（ｃ）参照）。これにより、トレンチ５
１ａがｎ型ポリシリコン層７２ａで埋められた半導体基
板５１が得られる。
を用いて、後に際加熱してポリシリコンとする方法を用
いることもできる。 ［工程iii ］ この後、例えば、平坦化のためのＣＭＰ
やエッチング技術等の方法を用いて、表面を研磨して平
坦化する（図７（ｃ）参照）。これにより、トレンチ５
１ａがｎ型ポリシリコン層７２ａで埋められた半導体基
板５１が得られる。
【００８０】［工程iv］ この後、この半導体基板５１
の表面にレジストを塗布し、ｎ型半導体層５３−２の形
成領域だけ開口したレジストパターン７３を形成する
（図７（ｄ）参照）。
の表面にレジストを塗布し、ｎ型半導体層５３−２の形
成領域だけ開口したレジストパターン７３を形成する
（図７（ｄ）参照）。
【００８１】［工程ｖ］ そして、イオン注入法により
Ｂ（ボロンイオン）を打ち込み、ｎ型半導体層５３−２
が残るように半導体基板５１の表面近傍（トランジスタ
を形成する領域）７４をＰ型化する（図７（ｅ）参
照）。
Ｂ（ボロンイオン）を打ち込み、ｎ型半導体層５３−２
が残るように半導体基板５１の表面近傍（トランジスタ
を形成する領域）７４をＰ型化する（図７（ｅ）参
照）。
【００８２】この後、アッシャー等でレジストを除去す
る。これにより、半導体基板内に補助用ｎ型半導体層５
３−２が埋め込まれた図７（ｅ）の如き構造を形成する
ことができる。
る。これにより、半導体基板内に補助用ｎ型半導体層５
３−２が埋め込まれた図７（ｅ）の如き構造を形成する
ことができる。
【００８３】この後、シリコン酸化膜５４、ゲート電極
５５をｐ型半導体層５１の所定領域に膜堆積する。この
ような一連の工程により、本発明の特徴となる拡散電流
を吸収するドレインに相当するｎ型半導体層を形成する
ことができる。
５５をｐ型半導体層５１の所定領域に膜堆積する。この
ような一連の工程により、本発明の特徴となる拡散電流
を吸収するドレインに相当するｎ型半導体層を形成する
ことができる。
【００８４】以上、本発明の実施形態について説明した
が、本発明は、これに限定されることなく、その趣旨を
逸脱しない範囲で種々の改良・変更が可能であることは
勿論である。例えば、上記実施の形態では、ドレインを
基板深くに形成する方法として、トレンチであらかじめ
基板を掘り、ポリシリコン等を埋め込み、さらにＣＭＰ
（Chemical Mechanical Polishing ）等により平坦化し
て、ｎ型半導体層３−２を形成することも可能である。
が、本発明は、これに限定されることなく、その趣旨を
逸脱しない範囲で種々の改良・変更が可能であることは
勿論である。例えば、上記実施の形態では、ドレインを
基板深くに形成する方法として、トレンチであらかじめ
基板を掘り、ポリシリコン等を埋め込み、さらにＣＭＰ
（Chemical Mechanical Polishing ）等により平坦化し
て、ｎ型半導体層３−２を形成することも可能である。
【００８５】以上、この実施形態は、画素の微小化に伴
うフォトダイオード（光電変換素子）の出力減少を改善
すべく、半導体基板の不純物濃度を減少させた場合にお
いて、半導体基板からの拡散電流の影響を減少させるこ
とができて、フォトダイオードの暗時のリーク電流を小
さくでき、ダイナミックレンジを大きくすると共に、さ
らに、隣接画素への信号電荷の漏れ込みを抑制して、ブ
ル−ミングおよび、混色を抑制できるようにした増幅型
の固体撮像装置を提供するため、光を電荷に変換する光
電変換素子と、トランジスタを有する固体撮像装置にお
いて、半導体基板の上に形成された第１の半導体層と、
上記第１の半導体層の表面に形成された第２および第３
の半導体層と、上記第１の半導体層の表面に酸化膜を挟
んで堆積された転送電極層とを有し、上記第１及び第２
の半導体層により上記光電変換素子を形成し、上記第
１、第３半導体層により上記トランジスタを形成し、当
該ドレインが基板内で隣接面素のドレインと電気的に接
続され、第１の半導体層の拡散電流を集めるようにし
た。
うフォトダイオード（光電変換素子）の出力減少を改善
すべく、半導体基板の不純物濃度を減少させた場合にお
いて、半導体基板からの拡散電流の影響を減少させるこ
とができて、フォトダイオードの暗時のリーク電流を小
さくでき、ダイナミックレンジを大きくすると共に、さ
らに、隣接画素への信号電荷の漏れ込みを抑制して、ブ
ル−ミングおよび、混色を抑制できるようにした増幅型
の固体撮像装置を提供するため、光を電荷に変換する光
電変換素子と、トランジスタを有する固体撮像装置にお
いて、半導体基板の上に形成された第１の半導体層と、
上記第１の半導体層の表面に形成された第２および第３
の半導体層と、上記第１の半導体層の表面に酸化膜を挟
んで堆積された転送電極層とを有し、上記第１及び第２
の半導体層により上記光電変換素子を形成し、上記第
１、第３半導体層により上記トランジスタを形成し、当
該ドレインが基板内で隣接面素のドレインと電気的に接
続され、第１の半導体層の拡散電流を集めるようにし
た。
【００８６】すなわち、この増幅型固体撮像装置は、光
電変換素子たるフォトダイオードの周囲の空乏層の底部
領域の、半導体基板中での深さ位置よりも深い位置に、
上記トランジスタのドレインに相当する第３の半導体層
の端部側が来るように当該第３の半導体層を形成し、拡
散電流を上記トランジスタのドレインに相当する第３の
半導体層に吸収できるようにした。さらに、当該３の半
導体層が隣接画素に設置されたトランジスタのドレイン
と基板内部で電気的につなげた。
電変換素子たるフォトダイオードの周囲の空乏層の底部
領域の、半導体基板中での深さ位置よりも深い位置に、
上記トランジスタのドレインに相当する第３の半導体層
の端部側が来るように当該第３の半導体層を形成し、拡
散電流を上記トランジスタのドレインに相当する第３の
半導体層に吸収できるようにした。さらに、当該３の半
導体層が隣接画素に設置されたトランジスタのドレイン
と基板内部で電気的につなげた。
【００８７】従って、これにより、半導体基板からの拡
散電流の影響を低減させ、フォトダイオードの暗時のリ
ーク電流が小さくでき、また、ダイナミックレンジを大
きくできると共に、また、ブルーミング、混色を抑制で
きるようになる。
散電流の影響を低減させ、フォトダイオードの暗時のリ
ーク電流が小さくでき、また、ダイナミックレンジを大
きくできると共に、また、ブルーミング、混色を抑制で
きるようになる。
【００８８】次に、上記［課題Ｃ］の解決を図る実施形
態を次に説明する。上記［課題Ｃ］においては、ＭＯＳ
型固体撮像装置におけるセル微細化に伴って、セルを構
成するトランジスタを微細化する必要があり、微細なト
ランジスタを二次元効果の影響無く動作させるためには
トランジスタを作り込んでいるウェルの濃度を高くする
必要があるという背景にて生ずる問題をとり上げてい
る。
態を次に説明する。上記［課題Ｃ］においては、ＭＯＳ
型固体撮像装置におけるセル微細化に伴って、セルを構
成するトランジスタを微細化する必要があり、微細なト
ランジスタを二次元効果の影響無く動作させるためには
トランジスタを作り込んでいるウェルの濃度を高くする
必要があるという背景にて生ずる問題をとり上げてい
る。
【００８９】すなわち、光電変換部であるフォトダイオ
ードではウェル濃度を高くすると、接合リーク電流が高
くなってしまい、それが再生画面上で雑音となり再生画
面の面質を著しく劣化させてしまうという問題がある。
ードではウェル濃度を高くすると、接合リーク電流が高
くなってしまい、それが再生画面上で雑音となり再生画
面の面質を著しく劣化させてしまうという問題がある。
【００９０】そこでここでは、光電変換部のフォトダイ
オードの接合リーク電流を低く抑圧することができ、接
合リーク電流による暗時雑音を低くしたままセルを微細
化することができるようにしたＭＯＳ型固体撮像装置を
実現する。
オードの接合リーク電流を低く抑圧することができ、接
合リーク電流による暗時雑音を低くしたままセルを微細
化することができるようにしたＭＯＳ型固体撮像装置を
実現する。
【００９１】（第４の実施形態）第４の実施形態の基本
は、半導体基板上に、撮像領域の信号走査回路を駆動す
るための素子駆動回路を配置してなる駆動回路領域と、
光電変換部と信号走査回路部を含む単位セルを行列二次
元状に配置してなる撮像領域と、撮像領域の各セルから
の信号を読み出す信号線とからなる固体撮像装置におい
て、光電変換部は、信号電荷と同一導伝型の第１の導伝
型領域および当該第１の導伝型とは逆導伝型のウェル領
域とから構成すると共に、前記信号走査回路は少なくと
も一つのトランジスタから構成し、且つ、該トランジス
タはトランジスタの導伝型とは逆導伝型のウェル内に形
成し、前記光電変換部のウェルの不純物濃度と前記信号
走査回路のウェルの不純物濃度とが異なる構成とするこ
とで、光電変換部のフォトダイオードの接合リーク電流
を低く抑圧できるようにし、接合リーク電流による暗時
雑音を低くしたままセルを微細化できるようにした技術
である。
は、半導体基板上に、撮像領域の信号走査回路を駆動す
るための素子駆動回路を配置してなる駆動回路領域と、
光電変換部と信号走査回路部を含む単位セルを行列二次
元状に配置してなる撮像領域と、撮像領域の各セルから
の信号を読み出す信号線とからなる固体撮像装置におい
て、光電変換部は、信号電荷と同一導伝型の第１の導伝
型領域および当該第１の導伝型とは逆導伝型のウェル領
域とから構成すると共に、前記信号走査回路は少なくと
も一つのトランジスタから構成し、且つ、該トランジス
タはトランジスタの導伝型とは逆導伝型のウェル内に形
成し、前記光電変換部のウェルの不純物濃度と前記信号
走査回路のウェルの不純物濃度とが異なる構成とするこ
とで、光電変換部のフォトダイオードの接合リーク電流
を低く抑圧できるようにし、接合リーク電流による暗時
雑音を低くしたままセルを微細化できるようにした技術
である。
【００９２】図８にこのような実施形態に係わる単位セ
ルの平面構成を示す。また、図９には、図８に対応する
本発明の単位セルの回路構成を示した。素子回路構成
は、従来の素子回路構成と同じである。
ルの平面構成を示す。また、図９には、図８に対応する
本発明の単位セルの回路構成を示した。素子回路構成
は、従来の素子回路構成と同じである。
【００９３】図１０は第４の実施形態における本発明の
固体撮像装置の要部断面構造を示した図面で、図８の矢
視Ａ‐Ａ′の断面に相当する。図８において、８１は光
電変換部であるフォトダイオードである。また、８２は
増幅トランジスタ、８３はアドレストランジスタ、８４
はリセットトランジスタ、８５は転送トランジスタ、８
６は垂直信号線、８７は電源線である。８８は光電変換
部のｐ型ウェル領域、また８９は信号走査回路部のｐ型
ウェル領域である。
固体撮像装置の要部断面構造を示した図面で、図８の矢
視Ａ‐Ａ′の断面に相当する。図８において、８１は光
電変換部であるフォトダイオードである。また、８２は
増幅トランジスタ、８３はアドレストランジスタ、８４
はリセットトランジスタ、８５は転送トランジスタ、８
６は垂直信号線、８７は電源線である。８８は光電変換
部のｐ型ウェル領域、また８９は信号走査回路部のｐ型
ウェル領域である。
【００９４】図１０において１０１はフォトダイオード
を構成するｎ型拡散層領域、１０８はフォトダイオード
が作り込まれているｐ−ｗｅｌｌ（ｐ型ウェル）であ
る。また、８２は増幅トランジスタ、８３はアドレスト
ランジスタである。また、８６は垂直信号線、８７は電
源線である。そして、８９は信号走査回路部が作り込ま
れているｐ−ｗｅｌｌ（ｐ型ウェル）領域、１００はｐ
型半導体基板である。
を構成するｎ型拡散層領域、１０８はフォトダイオード
が作り込まれているｐ−ｗｅｌｌ（ｐ型ウェル）であ
る。また、８２は増幅トランジスタ、８３はアドレスト
ランジスタである。また、８６は垂直信号線、８７は電
源線である。そして、８９は信号走査回路部が作り込ま
れているｐ−ｗｅｌｌ（ｐ型ウェル）領域、１００はｐ
型半導体基板である。
【００９５】また、図９において、８１はフォトダイオ
ード、８２は増幅トランジスタ、８３はアドレストラン
ジスタ、８４はリセットトランジスタである。また、８
６は垂直信号線、８７はアドレス線、８８はリセット線
である。
ード、８２は増幅トランジスタ、８３はアドレストラン
ジスタ、８４はリセットトランジスタである。また、８
６は垂直信号線、８７はアドレス線、８８はリセット線
である。
【００９６】図１１（ａ）には、図１０の単位画素にお
ける光電変換部の矢視Ａ−Ａ′での断面における不純物
濃度プロファイルを示した。図１１（ｂ）には、画素信
号走査回路部の矢視Ｂ−Ｂ′での断面における不純物濃
度プロファイルを示した。
ける光電変換部の矢視Ａ−Ａ′での断面における不純物
濃度プロファイルを示した。図１１（ｂ）には、画素信
号走査回路部の矢視Ｂ−Ｂ′での断面における不純物濃
度プロファイルを示した。
【００９７】図１１（ｂ）に示した不純物濃度プロファ
イルでは、信号走査回路部のｐ型ウェル８９のホウ素濃
度は１０17（１０の１７乗）代の濃度であり、この濃度
は設計基準０．７ミクロンのＭＯＳ回路がショートチャ
ネル効果等を起こさず動作する濃度である。
イルでは、信号走査回路部のｐ型ウェル８９のホウ素濃
度は１０17（１０の１７乗）代の濃度であり、この濃度
は設計基準０．７ミクロンのＭＯＳ回路がショートチャ
ネル効果等を起こさず動作する濃度である。
【００９８】従って、このｐウェル濃度では信号走査回
路は問題無く動作し、信号を読み出すことができる。一
方で、例えば光電変換部のウェル１０８の濃度は１０15
（１０の１５乗）代の濃度である。この濃度では、図１
１（ｃ）に示したように、ｐｎジャンクションのリーク
電流は十分に小さくなる。従って、暗時の雑音が問題に
なることも無く、感度の高い撮像装置が実現できる。
路は問題無く動作し、信号を読み出すことができる。一
方で、例えば光電変換部のウェル１０８の濃度は１０15
（１０の１５乗）代の濃度である。この濃度では、図１
１（ｃ）に示したように、ｐｎジャンクションのリーク
電流は十分に小さくなる。従って、暗時の雑音が問題に
なることも無く、感度の高い撮像装置が実現できる。
【００９９】このように、画素内の信号走査回路部にお
いては、ウェルの濃度を微細な画素内に組み込まれたＭ
ＯＳ回路でショートチャネル効果が起こることなく動作
できるのに十分な高さの濃度にし、かつ、光電変換部で
はリーク電流が十分に低くなるウェル濃度まで下げるこ
とにより、微細な画素で雑音が低い撮像装置が実現でき
る。
いては、ウェルの濃度を微細な画素内に組み込まれたＭ
ＯＳ回路でショートチャネル効果が起こることなく動作
できるのに十分な高さの濃度にし、かつ、光電変換部で
はリーク電流が十分に低くなるウェル濃度まで下げるこ
とにより、微細な画素で雑音が低い撮像装置が実現でき
る。
【０１００】（第５の実施形態）図１２は別の実施形態
を示した図面である。図１２の実施形態が図１０の実施
形態と異なるのは光電変換部に設けられたｐ型ウェル１
０８が信号走査回路部と共通に設けられている点であ
る。
を示した図面である。図１２の実施形態が図１０の実施
形態と異なるのは光電変換部に設けられたｐ型ウェル１
０８が信号走査回路部と共通に設けられている点であ
る。
【０１０１】また、図１０、図１２の実施形態では基板
１００の導伝型がウェルの導伝型と同一のｐ型である
が、基板１００の導伝型はｎ型でも良い。このようにし
ても、第４の実施形態同様に、微細な画素で雑音が低い
撮像装置が実現できる。
１００の導伝型がウェルの導伝型と同一のｐ型である
が、基板１００の導伝型はｎ型でも良い。このようにし
ても、第４の実施形態同様に、微細な画素で雑音が低い
撮像装置が実現できる。
【０１０２】（第６の実施形態）ここに説明する第６の
実施形態は、半導体基板上に、撮像領域の信号走査回路
を駆動するための素子駆動回路を配置してなる駆動回路
領域と、光電変換部と信号走査回路部を含む単位セルを
行列二次元状に配置してなる撮像領域と、撮像領域の各
セルからの信号を読み出す信号線とからなる固体撮像装
置において、前記撮像領域のうち少なくとも光電変換部
に第一のウェルを形成し、信号走査回路部に第二のウェ
ルを形成し、前記素子駆動回路部には第三のウェルを形
成すると共に、それぞれのウェルの濃度を異ならせた構
成とすることで、光電変換部のフォトダイオードの接合
リーク電流を低く抑圧できるようにし、接合リーク電流
による暗時雑音を低くしたままセルを微細化できるよう
にした技術を示す。
実施形態は、半導体基板上に、撮像領域の信号走査回路
を駆動するための素子駆動回路を配置してなる駆動回路
領域と、光電変換部と信号走査回路部を含む単位セルを
行列二次元状に配置してなる撮像領域と、撮像領域の各
セルからの信号を読み出す信号線とからなる固体撮像装
置において、前記撮像領域のうち少なくとも光電変換部
に第一のウェルを形成し、信号走査回路部に第二のウェ
ルを形成し、前記素子駆動回路部には第三のウェルを形
成すると共に、それぞれのウェルの濃度を異ならせた構
成とすることで、光電変換部のフォトダイオードの接合
リーク電流を低く抑圧できるようにし、接合リーク電流
による暗時雑音を低くしたままセルを微細化できるよう
にした技術を示す。
【０１０３】図１３はこのような本発明の実施形態にお
けるウェル構成を示した素子構成の断面構造図である。
図１３において、６１は撮像領域に設けられたｐ型ウェ
ル、６２は信号走査回路部に設けられたｐ型ウェル、６
３−１は素子駆動領域に設けられたｐ型ウェル、６３−
２は素子駆動領域に設けられたｎ型ウェルである。
けるウェル構成を示した素子構成の断面構造図である。
図１３において、６１は撮像領域に設けられたｐ型ウェ
ル、６２は信号走査回路部に設けられたｐ型ウェル、６
３−１は素子駆動領域に設けられたｐ型ウェル、６３−
２は素子駆動領域に設けられたｎ型ウェルである。
【０１０４】この例では、光電変換部のウェル濃度は信
号走査回路のウェル濃度よりも低くなっている。すなわ
ち、ウェルの不純物濃度は、第一のウェルをｐ型ウェル
６１、第二のウェルをｐ型ウェル６３−１、第三のウェ
ルをｎ型ウェル６３−２とすると、 第一のウェル＜第二のウェル＜第三のウェル の関係にある。
号走査回路のウェル濃度よりも低くなっている。すなわ
ち、ウェルの不純物濃度は、第一のウェルをｐ型ウェル
６１、第二のウェルをｐ型ウェル６３−１、第三のウェ
ルをｎ型ウェル６３−２とすると、 第一のウェル＜第二のウェル＜第三のウェル の関係にある。
【０１０５】本発明によれば、光電変換部のウェル濃度
が信号走査回路部のウェル濃度よりも低く構成されてい
る。そのため、信号走査回路部のウェル濃度を、トラン
ジスタが二次元効果の影響無く動作させるに十分な高さ
の濃度で構成した場合でも、光電変換部のウェル濃度が
信号走査回路部のウェル濃度より低くなるよう構成する
ことができる。そのため、光電変換部のフォトダイオー
ドの接合リーク電流を低く抑圧することができ、接合リ
ーク電流による暗時雑音を低くしたままセルを微細化す
る事ができる。
が信号走査回路部のウェル濃度よりも低く構成されてい
る。そのため、信号走査回路部のウェル濃度を、トラン
ジスタが二次元効果の影響無く動作させるに十分な高さ
の濃度で構成した場合でも、光電変換部のウェル濃度が
信号走査回路部のウェル濃度より低くなるよう構成する
ことができる。そのため、光電変換部のフォトダイオー
ドの接合リーク電流を低く抑圧することができ、接合リ
ーク電流による暗時雑音を低くしたままセルを微細化す
る事ができる。
【０１０６】また、図１４に示す構成とすることもでき
る。図１４において、７１は光電変換部と信号走査回路
部に共通に設けられたｐ型ウェル、７２は光電変換部に
設けられたｐ型ウェル、７３は信号走査回路部のｐ型ウ
ェル、７４は素子駆動回路部のｐ型ウェル、７５は素子
駆動回路部のｎ型ウェルである。また、７６はｐ型半導
体基板である。この例では半導体基板の導伝型はｐ型で
あるが、これはｎ型の半導体基板でも良い。
る。図１４において、７１は光電変換部と信号走査回路
部に共通に設けられたｐ型ウェル、７２は光電変換部に
設けられたｐ型ウェル、７３は信号走査回路部のｐ型ウ
ェル、７４は素子駆動回路部のｐ型ウェル、７５は素子
駆動回路部のｎ型ウェルである。また、７６はｐ型半導
体基板である。この例では半導体基板の導伝型はｐ型で
あるが、これはｎ型の半導体基板でも良い。
【０１０７】この固体撮像装置においては、半導体素子
を構成するウェルは第一から第四までの四つの領域に分
けてあり、第一のウェルであるｐ型ウェル７１は少なく
とも前記光電変換部と前記信号走査回路部に共通に設け
られ、第二のウェルであるｐ型ウェル７２は前記光電変
換部に設けられ、第三のウェルであるｐ型ウェル７３は
前記信号走査部に設けられ、第四のウェルであるｎ型ウ
ェル７５は前記素子駆動回路部に設けられている。
を構成するウェルは第一から第四までの四つの領域に分
けてあり、第一のウェルであるｐ型ウェル７１は少なく
とも前記光電変換部と前記信号走査回路部に共通に設け
られ、第二のウェルであるｐ型ウェル７２は前記光電変
換部に設けられ、第三のウェルであるｐ型ウェル７３は
前記信号走査部に設けられ、第四のウェルであるｎ型ウ
ェル７５は前記素子駆動回路部に設けられている。
【０１０８】そして、前記第一のウェル、第二のウェ
ル、第三のウェル、及び第四のウェルの不純物濃度がそ
れぞれ異なり、濃度の薄い方から順に、第二のウェル、
第三のウェル、第四のウェル、第一のウェル、になって
いる。
ル、第三のウェル、及び第四のウェルの不純物濃度がそ
れぞれ異なり、濃度の薄い方から順に、第二のウェル、
第三のウェル、第四のウェル、第一のウェル、になって
いる。
【０１０９】この構成によれば、光電変換部のウェル濃
度が信号走査回路部のウェル濃度よりも低く構成され
る。そのため、信号走査回路部のウェル濃度を、トラン
ジスタが二次元効果の影響無く動作させるに十分な高さ
の濃度で構成した場合でも、光電変換部のウェル濃度が
信号走査回路部のウェル濃度より低くなるよう構成する
ことができる。そのため、光電変換部のフォトダイオー
ドの接合リーク電流を低く抑圧することができ、接合リ
ーク電流による暗時雑音を低くしたままセルを微細化す
る事ができる。
度が信号走査回路部のウェル濃度よりも低く構成され
る。そのため、信号走査回路部のウェル濃度を、トラン
ジスタが二次元効果の影響無く動作させるに十分な高さ
の濃度で構成した場合でも、光電変換部のウェル濃度が
信号走査回路部のウェル濃度より低くなるよう構成する
ことができる。そのため、光電変換部のフォトダイオー
ドの接合リーク電流を低く抑圧することができ、接合リ
ーク電流による暗時雑音を低くしたままセルを微細化す
る事ができる。
【０１１０】なお、本発明は上述の具体例に限定される
こと無く、種々変形して実施可能である。以上、第４お
よび第５の実施形態に示した本発明は、半導体基板上に
光電変換部と信号走査回路を含む単位セルを行列二次元
状に配置してなる撮像領域と、この撮像領域の各セルか
らの信号を読み出す信号線とからなる固体撮像装置にお
いて、前記光電変換部は、信号電荷と同一導伝型の第一
の導伝型領域とそれとは反対の導伝型のウェル領域とか
らなり、前記信号走査回路は一つ以上のトランジスタか
らなり、該トランジスタはトランジスタの導伝型とは逆
の導伝型のウェル内に形成され、前記光電変換部のウェ
ルの不純物濃度と前記信号走査回路のウェルの不純物濃
度とが異なるものとしたものであり、例えば、光電変換
部のウェル濃度は信号走査回路のウェル濃度よりも低く
したものである。
こと無く、種々変形して実施可能である。以上、第４お
よび第５の実施形態に示した本発明は、半導体基板上に
光電変換部と信号走査回路を含む単位セルを行列二次元
状に配置してなる撮像領域と、この撮像領域の各セルか
らの信号を読み出す信号線とからなる固体撮像装置にお
いて、前記光電変換部は、信号電荷と同一導伝型の第一
の導伝型領域とそれとは反対の導伝型のウェル領域とか
らなり、前記信号走査回路は一つ以上のトランジスタか
らなり、該トランジスタはトランジスタの導伝型とは逆
の導伝型のウェル内に形成され、前記光電変換部のウェ
ルの不純物濃度と前記信号走査回路のウェルの不純物濃
度とが異なるものとしたものであり、例えば、光電変換
部のウェル濃度は信号走査回路のウェル濃度よりも低く
したものである。
【０１１１】そして、本発明のこの構成により、信号走
査回路部のウェル濃度を、トランジスタが二次元効果の
影響無く動作させるに十分な高さの濃度で構成した場合
でも、光電変換部のウェル濃度が信号走査回路部のウェ
ル濃度より低くなるよう構成することができるため、光
電変換部のフォトダイオードの接合リーク電流を低く抑
圧することができ、接合リーク電流による暗時雑音を低
くしたままセルを微細化する事ができる。
査回路部のウェル濃度を、トランジスタが二次元効果の
影響無く動作させるに十分な高さの濃度で構成した場合
でも、光電変換部のウェル濃度が信号走査回路部のウェ
ル濃度より低くなるよう構成することができるため、光
電変換部のフォトダイオードの接合リーク電流を低く抑
圧することができ、接合リーク電流による暗時雑音を低
くしたままセルを微細化する事ができる。
【０１１２】
【発明の効果】以上詳述したように、本発明によれば、
以下の効果が得られる。 ［Ａ］ 素子分離領域においてフィールド酸化膜下に基
板あるいはウエルと同一導電型の不純物拡散層が基板の
浅い領域と深い領域に形成されるように構成したことに
より、半導体基板の深い領域でも素子分離が可能になっ
て、隣接する画素において長波長光の浸透による半導体
基板の深い領域で発生した信号が漏れ込みにくくなり、
従って、混色およびブルーミングを低減することが可能
になる固体撮像装置を提供することができる。
以下の効果が得られる。 ［Ａ］ 素子分離領域においてフィールド酸化膜下に基
板あるいはウエルと同一導電型の不純物拡散層が基板の
浅い領域と深い領域に形成されるように構成したことに
より、半導体基板の深い領域でも素子分離が可能になっ
て、隣接する画素において長波長光の浸透による半導体
基板の深い領域で発生した信号が漏れ込みにくくなり、
従って、混色およびブルーミングを低減することが可能
になる固体撮像装置を提供することができる。
【０１１３】［Ｂ］ また、本発明によれば、半導体基
板からの拡散電流の影響を低減させ、フォトダイオード
の暗時のリーク電流が小さく、ダイナミックレンジの大
きく、また、ブルーミング、混色を抑制することのでき
る固体撮像装置を提供することができる。
板からの拡散電流の影響を低減させ、フォトダイオード
の暗時のリーク電流が小さく、ダイナミックレンジの大
きく、また、ブルーミング、混色を抑制することのでき
る固体撮像装置を提供することができる。
【０１１４】［Ｃ］また、本発明によれば、撮像素子の
微細化に伴いウェル濃度が高くなり、それに従いフォト
ダイオードの逆バイアスリーク電流が高くなり、その結
果、良質の再生画像を得ることのできる固体撮像装置を
提供することができる。
微細化に伴いウェル濃度が高くなり、それに従いフォト
ダイオードの逆バイアスリーク電流が高くなり、その結
果、良質の再生画像を得ることのできる固体撮像装置を
提供することができる。
【図１】本発明を説明するための図であって、本発明の
第１の実施形態としてのフォトダイオード部分近傍断面
構造を示す図である。
第１の実施形態としてのフォトダイオード部分近傍断面
構造を示す図である。
【図２】本発明を説明するための図であって、本発明の
第２の実施形態としてのフォトダイオード部分近傍断面
構造を示す図である。
第２の実施形態としてのフォトダイオード部分近傍断面
構造を示す図である。
【図３】ＭＯＳ型個体撮像装置の回路構成例を説明する
ための図である。
ための図である。
【図４】従来技術を説明するための図である。
【図５】本発明を説明するための図であって、本発明の
第３の実施形態としてのフォトダイオード部分近傍断面
構造を示す図である。
第３の実施形態としてのフォトダイオード部分近傍断面
構造を示す図である。
【図６】本発明の第３の実施形態の効果を説明するため
の図である。
の図である。
【図７】本発明の第３の実施形態に係わる固体撮像装置
のドレインの作製方法の一例を示す工程図である。
のドレインの作製方法の一例を示す工程図である。
【図８】本発明を説明するための図であって、本発明に
おける固体撮像装置の第４の実施の形態に係わる単位セ
ルの平面構造を示した図である。
おける固体撮像装置の第４の実施の形態に係わる単位セ
ルの平面構造を示した図である。
【図９】本発明を説明するための図であって、本発明の
第４の実施形態における単位画素の回路構成例を示す図
である。
第４の実施形態における単位画素の回路構成例を示す図
である。
【図１０】本発明を説明するための図であって、本発明
の第４の実施形態における本発明の固体撮像装置の要部
断面構造を示した図面であり、図８における矢視Ａ−
Ａ′断面構造を示した図である。
の第４の実施形態における本発明の固体撮像装置の要部
断面構造を示した図面であり、図８における矢視Ａ−
Ａ′断面構造を示した図である。
【図１１】本発明を説明するための図であって、図１０
の単位画素における光電変換部の矢視Ａ−Ａ′、Ｂ−
Ｂ′の断面の不純物濃度プロファイル及びそれぞれのｐ
ウェル濃度での逆バイアスリーク電流の様子を示した図
である。
の単位画素における光電変換部の矢視Ａ−Ａ′、Ｂ−
Ｂ′の断面の不純物濃度プロファイル及びそれぞれのｐ
ウェル濃度での逆バイアスリーク電流の様子を示した図
である。
【図１２】本発明を説明するための図であって、本発明
における第二の実施の形態に係わる単位セルの断面構造
を示したものである。
における第二の実施の形態に係わる単位セルの断面構造
を示したものである。
【図１３】本発明を説明するための図であって、本発明
の第５の実施形態に係わる単位セルの断面構造を示した
図である。
の第５の実施形態に係わる単位セルの断面構造を示した
図である。
【図１４】本発明を説明するための図であって、本発明
の第６の実施形態に係わる単位セルの断面構造を示した
図である。
の第６の実施形態に係わる単位セルの断面構造を示した
図である。
【図１５】従来技術を説明するための図である。
１11 ，１12 ，１13 ，〜１33…フォトダイオード ２11 ，２12 ，２13 ，〜２33…増幅トランジスタ ３11 ，３12 ，３13〜３33…垂直選沢トランジスタ ４11 ，４12 ，４13 ，〜４33…リセットトランジス
タ ５…垂直シフトレジスタ ６1 ，６2 ，６3 ，〜…水平アドレス線 ７1 ，７2 ，７3 ，〜…リセット線 ８1 ，８2 ，８3 ，〜…垂直信号線 １３…水平シフトレジスタ １４…水平信号線 ２１…光電変換部および走査回路を搭載した半導体基板 ２２…光電変換部領域 ２３…増幅トランジスタ ２４…素子分離領域（フィールド分離領域）であるフィ
ールド酸化膜領域 ２４−１…第１の不純物拡散分離層 ２４−２…第２の不純物拡散分離層 ２４−３…第３の素子分離拡散層 ２５…フォトダイオード ２５−１…光電変換層（フォトダイオード）と同一導電
型の不純物拡散層 ２６…信号読み出しゲート ２７…垂直信号線 ２８…遮光膜 ２９…集光レンズ ５１…低濃度のｐ型半導体層 ５２…ｎ型半導体層 ５３−１…ｎ型半導体層 ５３−２…ｎ型半導体層 ５４…シリコン酸化膜 ５５…ゲート電極 ５６…空乏層 ５７…拡散電流 ７１，７３…レジスト ７４…Ｐ型化した領域 ８１…光電変換部（フォトダイオード） ８２…増幅トランジスタ、 ８３…アドレストランジスタ ８４…リセットトランジスタ ８５…転送トランジスタ ８６…垂直信号線 ８７…電源線 ８８…光電変換部のｐ型ウェル領域 ８９…信号走査回路部のｐ型ウェル領域。 １００…ｐ型半導体基板。 １０１…フォトダイオードを構成するｎ型拡散層領域 １０８…フォトダイオードが作り込まれているｐ−ｗｅ
ｌｌ（ｐ型ウェル）
タ ５…垂直シフトレジスタ ６1 ，６2 ，６3 ，〜…水平アドレス線 ７1 ，７2 ，７3 ，〜…リセット線 ８1 ，８2 ，８3 ，〜…垂直信号線 １３…水平シフトレジスタ １４…水平信号線 ２１…光電変換部および走査回路を搭載した半導体基板 ２２…光電変換部領域 ２３…増幅トランジスタ ２４…素子分離領域（フィールド分離領域）であるフィ
ールド酸化膜領域 ２４−１…第１の不純物拡散分離層 ２４−２…第２の不純物拡散分離層 ２４−３…第３の素子分離拡散層 ２５…フォトダイオード ２５−１…光電変換層（フォトダイオード）と同一導電
型の不純物拡散層 ２６…信号読み出しゲート ２７…垂直信号線 ２８…遮光膜 ２９…集光レンズ ５１…低濃度のｐ型半導体層 ５２…ｎ型半導体層 ５３−１…ｎ型半導体層 ５３−２…ｎ型半導体層 ５４…シリコン酸化膜 ５５…ゲート電極 ５６…空乏層 ５７…拡散電流 ７１，７３…レジスト ７４…Ｐ型化した領域 ８１…光電変換部（フォトダイオード） ８２…増幅トランジスタ、 ８３…アドレストランジスタ ８４…リセットトランジスタ ８５…転送トランジスタ ８６…垂直信号線 ８７…電源線 ８８…光電変換部のｐ型ウェル領域 ８９…信号走査回路部のｐ型ウェル領域。 １００…ｐ型半導体基板。 １０１…フォトダイオードを構成するｎ型拡散層領域 １０８…フォトダイオードが作り込まれているｐ−ｗｅ
ｌｌ（ｐ型ウェル）
フロントページの続き (72)発明者 井原 久典 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 中村 信男 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 野崎 秀俊 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内
Claims (10)
- 【請求項１】光電変換部と信号走査回路を含む単位セル
複数を行列二次元状に配置してなる撮像領域と、この撮
像領域の各セルからの信号を読み出す信号線とを半導体
基板上に形成した固体撮像装置において、 前記光電変換部を分離する素子分離領域に、基板あるい
はウェルと同一導電型の不純物層を基板表面の浅い領域
に形成すると共に、前記基板表面の浅い領域に形成され
た不純物層の下の深い領域に第２の不純物分離層を形成
したことを特徴とする固体撮像装置。 - 【請求項２】光電変換部と信号走査回路を含む単位セル
複数を行列二次元状に配置してなる撮像領域と、この撮
像領域の各セルからの信号を読み出す信号線とを半導体
基板上に形成してなる前記固体撮像装置において、 半導体基板上に形成される前記信号走査回路下に素子分
離不純物層を形成し、この素子分離不純物層下に光電変
換部と同一の不純物層による第２の光電変換層を形成す
ることをことを特徴とする固体撮像装置。 - 【請求項３】光を電荷に変換する光電変換素子と、この
光電変換素子から信号を取り出すためのトランジスタと
を有する固体撮像装置において、 半導体基板の上に形成された第１の半導体層と、上記第
１の半導体層の表面に形成された第２、第３の半導体層
と、上記第１の半導体層の表面に酸化膜を挟んで堆積さ
れた転送電極層とを有し、上記第１及び第２の半導体層
により上記光電変換素子が形成され、 上記第１乃至第３半導体及び上記転送電極層により上記
トランジスタが形成されると共に、当該トランジスタの
ドレインに相当する第３の半導体層を、上記光電変換素
子の空乏層領域の深さより深く半導体基板中に埋め込み
形成し、また、当該ドレインと隣接トランジスタのドレ
インとの間を電気的に接続する前記第３の半導体層と同
一導電性の補助導電層を、前記空乏層領域の深さより深
い位置に形成したことを特徴とする増幅型個体撮像素
子。 - 【請求項４】光電変換部と信号走査回路部を含む単位セ
ル複数を行列二次元状に配置してなる撮像領域と、撮像
領域の信号走査回路を駆動するための素子駆動回路を配
置してなる駆動回路領域と、撮像領域の各セルからの信
号を読み出す信号線とを半導体基板上に形成した固体撮
像装置において、 前記光電変換部は、信号電荷と同一導伝型の第１の導伝
型領域および当該第１の導伝型とは逆導伝型のウェル領
域とから構成されると共に、前記信号走査回路は少なく
とも一つのトランジスタからなり、且つ、該トランジス
タはトランジスタの導伝型とは逆導伝型のウェル内に形
成されてなり、前記光電変換部のウェルの不純物濃度と
前記信号走査回路のウェルの不純物濃度とが異なる構成
としたことを特徴とする固体撮像装置。 - 【請求項５】前記光電変換部のウェル濃度は、前記信号
走査回路のウェル濃度より低くしたことを特徴とする請
求項４記載の固体撮像装置。 - 【請求項６】前記光電変換部のウェルの接合深さは、前
記信号走査回路のウェル濃度より小さいものであること
を特徴とする請求項２記載の固体撮像装置。 - 【請求項７】光電変換部と信号走査回路部を含む単位セ
ル複数を行列二次元状に配置してなる撮像領域と、撮像
領域の信号走査回路を駆動するための素子駆動回路を配
置してなる駆動回路領域と、撮像領域の各セルからの信
号を読み出す信号線とを半導体基板上に形成した固体撮
像装置において、 前記撮像領域のうち少なくとも光電変換部には第一のウ
ェルが形成され、信号走査回路部には第二のウェルが形
成され、前記素子駆動回路部には第三のウェルが形成さ
れると共に、それぞれのウェルの濃度を異ならせたこと
を特徴をする固体撮像装置。 - 【請求項８】ウェルの不純物濃度は、第一のウェル＜第
二のウェル＜第三のウェルの関係にあることを特徴とす
る請求項７記載の固体撮像装置。 - 【請求項９】光電変換部と信号走査回路部を含む単位セ
ル複数を二次元状に配置してなる撮像領域と、撮像領域
の信号走査回路を駆動するための素子駆動回路を配置し
てなる駆動回路領域と、各単位セルからの信号を読み出
す信号線とを半導体基板上に形成した固体撮像装置にお
いて、 半導体素子を構成するウェルは第一から第四までの四つ
の領域に分けてあり、第一のウェルは少なくとも前記光
電変換部と前記信号走査回路部に共通に設けられ、第二
のウェルは前記光電変換部に設けられ、第三のウェルは
前記信号走査部に設けられ、第四のウェルは前記素子駆
動回路部に設けられていることを特徴とする固体撮像装
置。 - 【請求項１０】前記第一のウェル、第二のウェル、第三
のウェル、及び第四のウェルの不純物濃度がそれぞれ異
なり、濃度の薄い方から順に、第二のウェル、第三のウ
ェル、第四のウェル、第一のウェル、になっていること
を特徴をとする請求項９記載の固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08738598A JP3403062B2 (ja) | 1998-03-31 | 1998-03-31 | 固体撮像装置 |
| US09/280,722 US6211509B1 (en) | 1998-03-31 | 1999-03-30 | Solid-state image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08738598A JP3403062B2 (ja) | 1998-03-31 | 1998-03-31 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11284168A true JPH11284168A (ja) | 1999-10-15 |
| JP3403062B2 JP3403062B2 (ja) | 2003-05-06 |
Family
ID=13913437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08738598A Expired - Fee Related JP3403062B2 (ja) | 1998-03-31 | 1998-03-31 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6211509B1 (ja) |
| JP (1) | JP3403062B2 (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193547A (ja) * | 2002-06-27 | 2004-07-08 | Canon Inc | 固体撮像装置及び固体撮像装置を用いたカメラシステム |
| KR100494132B1 (ko) * | 2000-12-30 | 2005-06-13 | 매그나칩 반도체 유한회사 | 이미지센서의 단위 화소 |
| JP2006024786A (ja) * | 2004-07-08 | 2006-01-26 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2006024962A (ja) * | 2002-06-27 | 2006-01-26 | Canon Inc | 固体撮像装置及び固体撮像装置を用いたカメラシステム |
| JP2006024907A (ja) * | 2004-06-07 | 2006-01-26 | Canon Inc | 固体撮像装置 |
| JP2006216577A (ja) * | 2005-02-01 | 2006-08-17 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP2008004692A (ja) * | 2006-06-21 | 2008-01-10 | Nikon Corp | 固体撮像装置 |
| US7456888B2 (en) | 2002-12-03 | 2008-11-25 | Canon Kabushiki Kaisha | Photoelectric conversion device and image pick-up system using the photoelectric conversion device |
| US7507614B2 (en) | 2003-12-16 | 2009-03-24 | Hynix Semiconductor, Inc. | Image sensor applied with device isolation technique for reducing dark signals and fabrication method thereof |
| JP2009302573A (ja) * | 2009-09-24 | 2009-12-24 | Sony Corp | 固体撮像素子 |
| JP2010520614A (ja) * | 2007-03-01 | 2010-06-10 | テー，ヒョク，ナム | 画素間分離されたイメージセンサ |
| US7943975B2 (en) | 2004-06-07 | 2011-05-17 | Canon Kabushiki Kaisha | Image pickup device |
| JP2012019058A (ja) * | 2010-07-07 | 2012-01-26 | Canon Inc | 固体撮像装置および撮像システム |
| JP2012057987A (ja) * | 2010-09-06 | 2012-03-22 | Hamamatsu Photonics Kk | 距離センサ及び距離画像センサ |
| JP2012094874A (ja) * | 2011-11-11 | 2012-05-17 | Canon Inc | 光電変換装置および半導体装置の製造方法 |
| JP2012142560A (ja) * | 2010-12-15 | 2012-07-26 | Canon Inc | 固体撮像装置およびその製造方法ならびにカメラ |
| JP2012185174A (ja) * | 2012-05-29 | 2012-09-27 | Hamamatsu Photonics Kk | 距離センサ及び距離画像センサ |
| US8471351B2 (en) | 2009-04-22 | 2013-06-25 | Panasonic Corporation | Solid state imaging device including source/drain region of amplifier transistor being disposed in isolation diffusion layer |
| US8592874B2 (en) | 2009-04-22 | 2013-11-26 | Panasonic Corporation | Solid state imaging device |
| US8742359B2 (en) | 2010-07-07 | 2014-06-03 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and imaging system |
| US9007501B2 (en) | 2010-07-07 | 2015-04-14 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and imaging system |
| JP2015177191A (ja) * | 2014-03-12 | 2015-10-05 | イー２ヴイ テクノロジーズ （ユーケイ） リミテッド | Ｃｍｏｓイメージセンサ |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298175A (ja) * | 2000-04-12 | 2001-10-26 | Toshiba Corp | 撮像システム |
| JP2001326342A (ja) * | 2000-05-16 | 2001-11-22 | Nec Corp | 固体撮像装置及びその製造方法 |
| JP2003142674A (ja) * | 2001-11-07 | 2003-05-16 | Toshiba Corp | Ｍｏｓ型固体撮像装置 |
| KR101036290B1 (ko) * | 2002-09-20 | 2011-05-23 | 소니 주식회사 | 고체촬상장치 및 그 제조방법 |
| KR20050057519A (ko) * | 2002-09-27 | 2005-06-16 | 소니 가부시끼 가이샤 | 고체 촬상소자 및 그 제조방법 |
| JP2004165462A (ja) * | 2002-11-14 | 2004-06-10 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP4841249B2 (ja) * | 2003-06-30 | 2011-12-21 | ローム株式会社 | イメージセンサおよびフォトダイオードの分離構造の形成方法 |
| KR100562293B1 (ko) * | 2003-10-01 | 2006-03-22 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 이의 제조 방법 |
| KR100538149B1 (ko) * | 2003-12-27 | 2005-12-21 | 동부아남반도체 주식회사 | 이미지 센서 |
| KR100561004B1 (ko) * | 2003-12-30 | 2006-03-16 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| KR100595898B1 (ko) * | 2003-12-31 | 2006-07-03 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그 제조방법 |
| US20050224901A1 (en) * | 2004-03-30 | 2005-10-13 | Xinping He | Active pixel having buried transistor |
| KR100659382B1 (ko) * | 2004-08-06 | 2006-12-19 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| US8120077B2 (en) * | 2004-12-16 | 2012-02-21 | Panasonic Corporation | Solid-state imaging device comprising doped channel stop at isolation regions to suppress noise |
| JP4745876B2 (ja) * | 2006-03-29 | 2011-08-10 | キヤノン株式会社 | 画像処理装置及び画像処理方法 |
| WO2009011310A1 (ja) * | 2007-07-19 | 2009-01-22 | Sharp Kabushiki Kaisha | 表示装置及びその製造方法 |
| JP5328207B2 (ja) * | 2008-04-01 | 2013-10-30 | キヤノン株式会社 | 固体撮像装置 |
| JP2010056402A (ja) * | 2008-08-29 | 2010-03-11 | Panasonic Corp | 固体撮像素子 |
| US9318370B2 (en) | 2011-08-04 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-k dielectric liners in shallow trench isolations |
| FR2984607A1 (fr) * | 2011-12-16 | 2013-06-21 | St Microelectronics Crolles 2 | Capteur d'image a photodiode durcie |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60229368A (ja) * | 1984-04-27 | 1985-11-14 | Olympus Optical Co Ltd | 固体撮像装置 |
| JP3838665B2 (ja) * | 1995-08-11 | 2006-10-25 | 株式会社 東芝 | Ｍｏｓ型固体撮像装置 |
-
1998
- 1998-03-31 JP JP08738598A patent/JP3403062B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-30 US US09/280,722 patent/US6211509B1/en not_active Expired - Lifetime
Cited By (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494132B1 (ko) * | 2000-12-30 | 2005-06-13 | 매그나칩 반도체 유한회사 | 이미지센서의 단위 화소 |
| JP2004193547A (ja) * | 2002-06-27 | 2004-07-08 | Canon Inc | 固体撮像装置及び固体撮像装置を用いたカメラシステム |
| US8580595B2 (en) | 2002-06-27 | 2013-11-12 | Canon Kabushiki Kaisha | Solid-state image sensing device and camera system the same |
| JP2006024962A (ja) * | 2002-06-27 | 2006-01-26 | Canon Inc | 固体撮像装置及び固体撮像装置を用いたカメラシステム |
| US8436406B2 (en) | 2002-06-27 | 2013-05-07 | Canon Kabushiki Kaisha | Solid-state image sensing device and camera system using the same |
| US7723766B2 (en) | 2002-06-27 | 2010-05-25 | Canon Kabushiki Kaisha | Solid-state image sensing device and camera system using the same |
| US7705381B2 (en) | 2002-06-27 | 2010-04-27 | Canon Kabushiki Kaisha | Solid-state image sensing device and camera system using the same |
| US7423305B2 (en) | 2002-06-27 | 2008-09-09 | Canon Kabushiki Kaisha | Solid-state image sensing device having high sensitivity and camera system using the same |
| US7456888B2 (en) | 2002-12-03 | 2008-11-25 | Canon Kabushiki Kaisha | Photoelectric conversion device and image pick-up system using the photoelectric conversion device |
| US7507614B2 (en) | 2003-12-16 | 2009-03-24 | Hynix Semiconductor, Inc. | Image sensor applied with device isolation technique for reducing dark signals and fabrication method thereof |
| US7939386B2 (en) | 2003-12-16 | 2011-05-10 | Crosstek Capital, LLC | Image sensor applied with device isolation technique for reducing dark signals and fabrication method thereof |
| JP2014007414A (ja) * | 2004-06-07 | 2014-01-16 | Canon Inc | 固体撮像装置 |
| US8624307B2 (en) | 2004-06-07 | 2014-01-07 | Canon Kabushiki Kaisha | Image pickup device |
| JP2006024907A (ja) * | 2004-06-07 | 2006-01-26 | Canon Inc | 固体撮像装置 |
| US8207561B2 (en) | 2004-06-07 | 2012-06-26 | Canon Kabushiki Kaisha | Image pickup device |
| US7943975B2 (en) | 2004-06-07 | 2011-05-17 | Canon Kabushiki Kaisha | Image pickup device |
| US7964426B2 (en) | 2004-07-08 | 2011-06-21 | Sony Corporation | Solid-state image pickup device and manufacturing method thereof |
| JP2006024786A (ja) * | 2004-07-08 | 2006-01-26 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP4496866B2 (ja) * | 2004-07-08 | 2010-07-07 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| US8652864B2 (en) | 2005-02-01 | 2014-02-18 | Sony Corporation | Solid-state image pickup device and method for producing the same |
| JP2006216577A (ja) * | 2005-02-01 | 2006-08-17 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP4742602B2 (ja) * | 2005-02-01 | 2011-08-10 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| US9620545B2 (en) | 2005-02-01 | 2017-04-11 | Sony Semiconductor Solutions Corporation | Solid-state image pickup device and method for producing the same |
| US8741681B2 (en) | 2005-02-01 | 2014-06-03 | Sony Corporation | Solid-state image pickup device and method for producing the same |
| CN100452416C (zh) * | 2005-02-01 | 2009-01-14 | 索尼株式会社 | 固态图像拾取装置及其制造方法 |
| US7898000B2 (en) | 2005-02-01 | 2011-03-01 | Sony Corporation | Solid-state image pickup device and method for producing the same |
| US7943962B2 (en) | 2005-02-01 | 2011-05-17 | Sony Corporation | Solid-state image pickup device and method for producing the same |
| JP2008004692A (ja) * | 2006-06-21 | 2008-01-10 | Nikon Corp | 固体撮像装置 |
| JP2010520614A (ja) * | 2007-03-01 | 2010-06-10 | テー，ヒョク，ナム | 画素間分離されたイメージセンサ |
| US8471351B2 (en) | 2009-04-22 | 2013-06-25 | Panasonic Corporation | Solid state imaging device including source/drain region of amplifier transistor being disposed in isolation diffusion layer |
| US8592874B2 (en) | 2009-04-22 | 2013-11-26 | Panasonic Corporation | Solid state imaging device |
| JP2009302573A (ja) * | 2009-09-24 | 2009-12-24 | Sony Corp | 固体撮像素子 |
| US8742359B2 (en) | 2010-07-07 | 2014-06-03 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and imaging system |
| US8836833B2 (en) | 2010-07-07 | 2014-09-16 | Canon Kabushiki Kaisha | Solid-state imaging apparatus having pixels with plural semiconductor regions |
| US9007501B2 (en) | 2010-07-07 | 2015-04-14 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and imaging system |
| US9113103B2 (en) | 2010-07-07 | 2015-08-18 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and imaging system |
| JP2012019058A (ja) * | 2010-07-07 | 2012-01-26 | Canon Inc | 固体撮像装置および撮像システム |
| JP2012057987A (ja) * | 2010-09-06 | 2012-03-22 | Hamamatsu Photonics Kk | 距離センサ及び距離画像センサ |
| JP2012142560A (ja) * | 2010-12-15 | 2012-07-26 | Canon Inc | 固体撮像装置およびその製造方法ならびにカメラ |
| JP2012094874A (ja) * | 2011-11-11 | 2012-05-17 | Canon Inc | 光電変換装置および半導体装置の製造方法 |
| JP2012185174A (ja) * | 2012-05-29 | 2012-09-27 | Hamamatsu Photonics Kk | 距離センサ及び距離画像センサ |
| JP2015177191A (ja) * | 2014-03-12 | 2015-10-05 | イー２ヴイ テクノロジーズ （ユーケイ） リミテッド | Ｃｍｏｓイメージセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6211509B1 (en) | 2001-04-03 |
| JP3403062B2 (ja) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3403062B2 (ja) | 固体撮像装置 | |
| KR0168902B1 (ko) | 고체 촬상장치 | |
| JP5441986B2 (ja) | 固体撮像装置およびカメラ | |
| EP2133918B1 (en) | Solid-state imaging device, drive method thereof and electronic apparatus | |
| US6649951B2 (en) | Light-receiving element and photoelectric conversion device | |
| JP3584196B2 (ja) | 受光素子及びそれを有する光電変換装置 | |
| US8357984B2 (en) | Image sensor with low electrical cross-talk | |
| JP5230058B2 (ja) | 固体撮像装置およびカメラ | |
| JP4742057B2 (ja) | 裏面照射型固体撮像素子 | |
| US7855407B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US20090050997A1 (en) | Solid-state image capturing device, manufacturing method for the solid-state image capturing device, and electronic information device | |
| JP5100988B2 (ja) | イメージセンサー及びその製造方法 | |
| US20060255372A1 (en) | Color pixels with anti-blooming isolation and method of formation | |
| US20050059177A1 (en) | A method of producing an imaging device | |
| KR100781905B1 (ko) | 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법 | |
| JP2008091781A (ja) | 増幅型固体撮像素子 | |
| CN101292356A (zh) | 用于成像器的垂直抗溢出控制和串扰减少的埋入式掺杂区 | |
| WO2011064920A1 (ja) | 固体撮像装置 | |
| US20090065826A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| JP2011199037A (ja) | 固体撮像装置、及びその製造方法 | |
| JP2004312039A (ja) | 光電変換素子 | |
| JP2005209695A (ja) | 固体撮像装置およびその製造方法 | |
| JP2009188380A (ja) | イメージセンサ及びその製造方法 | |
| JP2005327858A (ja) | 固体撮像装置 | |
| KR100329770B1 (ko) | 반구형상의포토다이오드를갖는이미지센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |