JPH11264843A - ゼロ調整回路 - Google Patents
ゼロ調整回路Info
- Publication number
- JPH11264843A JPH11264843A JP10069648A JP6964898A JPH11264843A JP H11264843 A JPH11264843 A JP H11264843A JP 10069648 A JP10069648 A JP 10069648A JP 6964898 A JP6964898 A JP 6964898A JP H11264843 A JPH11264843 A JP H11264843A
- Authority
- JP
- Japan
- Prior art keywords
- zero
- zero adjustment
- circuit
- rotary encoder
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Transform (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 精密なゼロ調整が可能な操作性の良いゼロ調
整回路を提供する。 【解決手段】 ゼロ調整回路にロータリーエンコーダか
ら出力される２相パルスのエッジを検出するエッジ検出
手段と、入力する前記エッジパルスをロータリーエンコ
ーダの回転方向に基づいて加算方向あるいは減算方向に
カウントするエッジカウント手段とを備えるカウンタ回
路とそのカウント値をＤ／Ａ変換器によりアナログ変換
する変換回路を備える。
整回路を提供する。 【解決手段】 ゼロ調整回路にロータリーエンコーダか
ら出力される２相パルスのエッジを検出するエッジ検出
手段と、入力する前記エッジパルスをロータリーエンコ
ーダの回転方向に基づいて加算方向あるいは減算方向に
カウントするエッジカウント手段とを備えるカウンタ回
路とそのカウント値をＤ／Ａ変換器によりアナログ変換
する変換回路を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、増幅回路における
ゼロ調整回路の回路構成とゼロ調整方式の改善に関する
ものである。
ゼロ調整回路の回路構成とゼロ調整方式の改善に関する
ものである。
【０００２】
【従来の技術】従来のアナログ方式のゼロ調整回路を図
３を用いて説明し、デジタル方式のゼロ調整回路を図４
を用いて説明する。図３において、アナログ入力信号Ｖ
ｉｎの入力端子５０は切換えスイッチ４の固定接点ａに
接続される。また、この切換えスイッチ４の固定接点ｂ
はゼロ電位が接続され、更に可動接点ｃは抵抗３を介し
て演算増幅器１の反転入力端子に接続されている。この
演算増幅器１の反転入力端子と出力端子の間には可変抵
抗２が接続され、非反転入力端子は可変抵抗器を利用し
て構成される可変電圧回路５に接続されている。
３を用いて説明し、デジタル方式のゼロ調整回路を図４
を用いて説明する。図３において、アナログ入力信号Ｖ
ｉｎの入力端子５０は切換えスイッチ４の固定接点ａに
接続される。また、この切換えスイッチ４の固定接点ｂ
はゼロ電位が接続され、更に可動接点ｃは抵抗３を介し
て演算増幅器１の反転入力端子に接続されている。この
演算増幅器１の反転入力端子と出力端子の間には可変抵
抗２が接続され、非反転入力端子は可変抵抗器を利用し
て構成される可変電圧回路５に接続されている。
【０００３】また、同図より明らかなように演算増幅器
１と抵抗２と抵抗３は反転増幅回路を構成している。
１と抵抗２と抵抗３は反転増幅回路を構成している。
【０００４】このような回路構成の前記反転増幅回路に
おいてゼロ調整を行う場合は、予め出力端子６０に測定
器を接続し出力信号Ｖｏｕｔを監視しながら、切換えス
イッチ４を固定接点ｂ側に切換えゼロ電位を入力し、演
算増幅器１の非反転入力端子に接続された可変電圧回路
５の出力電圧を、出力信号Ｖｏｕｔがゼロとなるように
調節してゼロ調整を実施する。
おいてゼロ調整を行う場合は、予め出力端子６０に測定
器を接続し出力信号Ｖｏｕｔを監視しながら、切換えス
イッチ４を固定接点ｂ側に切換えゼロ電位を入力し、演
算増幅器１の非反転入力端子に接続された可変電圧回路
５の出力電圧を、出力信号Ｖｏｕｔがゼロとなるように
調節してゼロ調整を実施する。
【０００５】次に図４を用いてデジタル方式のゼロ調整
回路を説明する。同図において、アナログ信号Ｖｉｎの
入力端子５０は切換えスイッチ４の固定接点ａに接続さ
れる。また、この切換えスイッチ４の固定接点ｂはゼロ
電位が接続され、更に可動接点ｃは抵抗３を介して図３
と同様の反転増幅回路を構成する演算増幅器１の反転入
力端子に接続されている。この演算増幅器１の反転入力
端子と出力端子の間には抵抗２が接続され、非反転入力
端子は共通電位に接続されている。
回路を説明する。同図において、アナログ信号Ｖｉｎの
入力端子５０は切換えスイッチ４の固定接点ａに接続さ
れる。また、この切換えスイッチ４の固定接点ｂはゼロ
電位が接続され、更に可動接点ｃは抵抗３を介して図３
と同様の反転増幅回路を構成する演算増幅器１の反転入
力端子に接続されている。この演算増幅器１の反転入力
端子と出力端子の間には抵抗２が接続され、非反転入力
端子は共通電位に接続されている。
【０００６】演算増幅器１の出力はＡ／Ｄ変換器４２の
入力に接続され、その出力は演算制御部４１に接続され
る。この演算制御部４１の制御用出力は切替えスイッチ
４の切替え駆動信号の入力端子に接続され、表示用出力
は表示部４３に接続される。
入力に接続され、その出力は演算制御部４１に接続され
る。この演算制御部４１の制御用出力は切替えスイッチ
４の切替え駆動信号の入力端子に接続され、表示用出力
は表示部４３に接続される。
【０００７】このような回路構成の増幅回路においてゼ
ロ調整を行う場合は、切換えスイッチ４を固定接点ｂ側
に切換えゼロ電位を入力し、その時の出力値を演算制御
部４１に読み込み記憶する。この時の値をＤｚｅｒｏと
する。その後、切替えスイッチ４を固定接点ａ側に切替
え、入力信号からＤｚｅｒｏを減じた値を表示部４３に
表示することでゼロ調整を実施する。
ロ調整を行う場合は、切換えスイッチ４を固定接点ｂ側
に切換えゼロ電位を入力し、その時の出力値を演算制御
部４１に読み込み記憶する。この時の値をＤｚｅｒｏと
する。その後、切替えスイッチ４を固定接点ａ側に切替
え、入力信号からＤｚｅｒｏを減じた値を表示部４３に
表示することでゼロ調整を実施する。
【０００８】
【発明が解決しようとする課題】しかしながら、図３で
説明した従来例では、可変電圧回路５に可変抵抗を用い
るため経年劣化による信頼性の低下が発生するという課
題があった。また、可変抵抗はわずかの操作で抵抗値が
大きく変化するためゼロ調整を正確に行おうとした場
合、可変抵抗の抵抗値を精密に調整することは非常に困
難であるいう問題があった。
説明した従来例では、可変電圧回路５に可変抵抗を用い
るため経年劣化による信頼性の低下が発生するという課
題があった。また、可変抵抗はわずかの操作で抵抗値が
大きく変化するためゼロ調整を正確に行おうとした場
合、可変抵抗の抵抗値を精密に調整することは非常に困
難であるいう問題があった。
【０００９】また、図４で説明した従来例では、演算制
御部４１に演算機能を備える必要があるため制作コスト
が高くなる上、アナログ出力を行う増幅回路にはこの方
式のゼロ調整は不可能であるという課題があった。
御部４１に演算機能を備える必要があるため制作コスト
が高くなる上、アナログ出力を行う増幅回路にはこの方
式のゼロ調整は不可能であるという課題があった。
【００１０】本発明は、上記課題を解決するもので、精
密なゼロ調整が可能な操作性の優れたゼロ調整回路を提
供することを目的とする。
密なゼロ調整が可能な操作性の優れたゼロ調整回路を提
供することを目的とする。
【００１１】
【課題を解決するための手段】このような目的を達成す
るために請求項１に記載の発明では、ゼロ調整回路にお
いて、ロータリーエンコーダから出力される２相パルス
のエッジを検出するエッジ検出手段と、入力する前記エ
ッジパルスをロータリーエンコーダの回転方向に基づい
て加算方向あるいは減算方向にカウントするエッジカウ
ント手段とを備えるカウンタ回路とそのカウント値をＤ
／Ａ変換器によりアナログ変換する変換回路を備えたこ
とを特徴とするものである。
るために請求項１に記載の発明では、ゼロ調整回路にお
いて、ロータリーエンコーダから出力される２相パルス
のエッジを検出するエッジ検出手段と、入力する前記エ
ッジパルスをロータリーエンコーダの回転方向に基づい
て加算方向あるいは減算方向にカウントするエッジカウ
ント手段とを備えるカウンタ回路とそのカウント値をＤ
／Ａ変換器によりアナログ変換する変換回路を備えたこ
とを特徴とするものである。
【００１２】請求項１と２に記載の発明では、増幅器に
用いるゼロ調整回路にロータリーエンコーダから出力さ
れる２相パルスによってアップダウンするカウンタ回路
とそのカウント値をＤ／Ａ変換器によりアナログ変換す
る変換回路を用いてゼロ調整を実施する手段を備えたこ
とによりロータリーエンコーダの回転方向と回転角度に
よりゼロ調整が可能となるため、精密な調整が可能な操
作性の良いゼロ調整回路を提供することが可能である。
用いるゼロ調整回路にロータリーエンコーダから出力さ
れる２相パルスによってアップダウンするカウンタ回路
とそのカウント値をＤ／Ａ変換器によりアナログ変換す
る変換回路を用いてゼロ調整を実施する手段を備えたこ
とによりロータリーエンコーダの回転方向と回転角度に
よりゼロ調整が可能となるため、精密な調整が可能な操
作性の良いゼロ調整回路を提供することが可能である。
【００１３】請求項３に記載の発明では、前記ゼロ調整
回路のＤ／Ａ変換器に、１デジットのデジタル値に対す
るアナログ出力電圧を設定する設定手段を備えたことに
よりゼロ調整の分解能を容易に変更することが可能であ
る。
回路のＤ／Ａ変換器に、１デジットのデジタル値に対す
るアナログ出力電圧を設定する設定手段を備えたことに
よりゼロ調整の分解能を容易に変更することが可能であ
る。
【００１４】
【発明の実施の形態】次に本発明に係るゼロ調整回路の
実施例を図１を用いて説明する。同図において、反転増
幅型の加算回路１００と切換えスイッチ４は従来例で説
明したものと同様の為、ここでは説明を省略する。
実施例を図１を用いて説明する。同図において、反転増
幅型の加算回路１００と切換えスイッチ４は従来例で説
明したものと同様の為、ここでは説明を省略する。
【００１５】２相ロータリーエンコーダ１１のＡ相のパ
ルス出力端子はアップダウンカウンタ１２のクロック入
力端子に接続され、２相ロータリーエンコーダ１１のＢ
相のパルス出力端子はアップダウンカウンタ１２のカウ
ンタ制御信号入力端子に接続される。
ルス出力端子はアップダウンカウンタ１２のクロック入
力端子に接続され、２相ロータリーエンコーダ１１のＢ
相のパルス出力端子はアップダウンカウンタ１２のカウ
ンタ制御信号入力端子に接続される。
【００１６】また、アップダウンカウンタ１２のカウン
ト値出力端子はＤ／Ａ変換器１３のデジタル入力端子に
接続され、Ｄ／Ａ変換器１３のアナログ出力端子は反転
増幅型の加算回路１００を構成する演算増幅器１の非反
転入力端子に接続される。
ト値出力端子はＤ／Ａ変換器１３のデジタル入力端子に
接続され、Ｄ／Ａ変換器１３のアナログ出力端子は反転
増幅型の加算回路１００を構成する演算増幅器１の非反
転入力端子に接続される。
【００１７】このような回路構成の前記反転増幅回路に
おいてゼロ調整を行う場合は、従来例と同様に、予め出
力端子６０に測定器を接続し出力信号Ｖｏｕｔを監視し
ながら、切換えスイッチ４を固定接点ｂ側に切換えゼロ
電位を入力し、演算増幅器１の非反転入力端子に接続さ
れたゼロ調整用信号Ｖａｄｊを、出力信号Ｖｏｕｔがゼ
ロとなるように調節してゼロ調整を実施する。
おいてゼロ調整を行う場合は、従来例と同様に、予め出
力端子６０に測定器を接続し出力信号Ｖｏｕｔを監視し
ながら、切換えスイッチ４を固定接点ｂ側に切換えゼロ
電位を入力し、演算増幅器１の非反転入力端子に接続さ
れたゼロ調整用信号Ｖａｄｊを、出力信号Ｖｏｕｔがゼ
ロとなるように調節してゼロ調整を実施する。
【００１８】ここで、従来例と大きく異なる点は前記ゼ
ロ調整用信号Ｖａｄｊの調整手段である。従来例では可
変抵抗器を操作することによりゼロ調整用信号を調節し
ていたが、本実施例では、ロータリーエンコーダを用い
て前記ゼロ調整用信号Ｖａｄｊを調節できるように構成
されている。以下にその動作を詳しく説明する。
ロ調整用信号Ｖａｄｊの調整手段である。従来例では可
変抵抗器を操作することによりゼロ調整用信号を調節し
ていたが、本実施例では、ロータリーエンコーダを用い
て前記ゼロ調整用信号Ｖａｄｊを調節できるように構成
されている。以下にその動作を詳しく説明する。
【００１９】図２はロータリーエンコーダ１１の回転方
向と出力されるＡ相とＢ相のパルスの関係を示したもの
である。同図においてＸはロータリーエンコーダ１１を
ａ方向に回転したときに出力されるＡ相とＢ相のパルス
の関係を示したものでありＹはロータリーエンコーダ１
１をｂ方向に回転したときに出力されるＡ相とＢ相のパ
ルスの関係を示したものである。
向と出力されるＡ相とＢ相のパルスの関係を示したもの
である。同図においてＸはロータリーエンコーダ１１を
ａ方向に回転したときに出力されるＡ相とＢ相のパルス
の関係を示したものでありＹはロータリーエンコーダ１
１をｂ方向に回転したときに出力されるＡ相とＢ相のパ
ルスの関係を示したものである。
【００２０】図２において、Ａ相の出力パルス２１とＢ
相の出力パルス２２は互いに位相がずれており、ａ方向
に回転した場合はＢ相に比べてＡ相の位相が進み、ｂ方
向に回転した場合はＡ相に比べてＢ相の位相が進む。
相の出力パルス２２は互いに位相がずれており、ａ方向
に回転した場合はＢ相に比べてＡ相の位相が進み、ｂ方
向に回転した場合はＡ相に比べてＢ相の位相が進む。
【００２１】図１の実施例では、このような特性をもつ
ロータリーエンコーダ１１のＡ相の出力パルスをアップ
ダウンカウンタ１２のクロック端子に入力し、Ｂ相の出
力パルスをアップダウンカウンタ１２のカウンタ制御信
号入力に入力している。
ロータリーエンコーダ１１のＡ相の出力パルスをアップ
ダウンカウンタ１２のクロック端子に入力し、Ｂ相の出
力パルスをアップダウンカウンタ１２のカウンタ制御信
号入力に入力している。
【００２２】これによって、ロータリーエンコーダ１１
をａ方向に回転した場合、アップダウンカウンタ１２に
クロックパルスとして入力されたＡ相の出力パルスの立
ち上がり時に、カウンタ制御信号として入力されたＢ相
の出力パルスがＯＦＦであるため、アップダウンカウン
タ１２のカウント値は減算される。また、逆にロータリ
ーエンコーダ１１をｂ方向に回転した場合、アップダウ
ンカウンタ１２にクロックパルスとして入力されたＡ相
の出力パルスの立ち上がり時に、カウンタ制御信号とし
て入力されたＢ相の出力パルスがＯＮであるため、アッ
プダウンカウンタ１２のカウント値は加算される。
をａ方向に回転した場合、アップダウンカウンタ１２に
クロックパルスとして入力されたＡ相の出力パルスの立
ち上がり時に、カウンタ制御信号として入力されたＢ相
の出力パルスがＯＦＦであるため、アップダウンカウン
タ１２のカウント値は減算される。また、逆にロータリ
ーエンコーダ１１をｂ方向に回転した場合、アップダウ
ンカウンタ１２にクロックパルスとして入力されたＡ相
の出力パルスの立ち上がり時に、カウンタ制御信号とし
て入力されたＢ相の出力パルスがＯＮであるため、アッ
プダウンカウンタ１２のカウント値は加算される。
【００２３】このようにして得られたアップダウンカウ
ンタのカウント値をＤ／Ａ変換器１３に入力しＤ／Ａ変
換後、反転増幅型の加算回路１００を構成する演算増幅
器１の非反転入力端子に接続することにより、ロータリ
ーエンコーダ１１の回転方向と回転角度によりゼロ調整
が可能なゼロ調整回路を提供することが可能となる。
ンタのカウント値をＤ／Ａ変換器１３に入力しＤ／Ａ変
換後、反転増幅型の加算回路１００を構成する演算増幅
器１の非反転入力端子に接続することにより、ロータリ
ーエンコーダ１１の回転方向と回転角度によりゼロ調整
が可能なゼロ調整回路を提供することが可能となる。
【００２４】なお、以上の説明は、本発明の説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
【００２５】
【発明の効果】以上説明したように本発明によれば次の
ような効果がある。請求項１に記載の発明では、ゼロ調
整電圧の電圧調整手段としてロータリーエンコーダを用
いる構造としたため、一方では良い操作性を確保し、他
方では精密なゼロ調整を行うという相反する機能を同時
に実現することが可能である。また、増幅回路の入力信
号から出力信号まですべてアナログ信号のまま処理さ
れ、入力信号をデジタル変換せずにゼロ調整を実施する
ため高速の信号処理を実現できる。更に、回路内に可変
抵抗を用いないため可動部分がなく摩耗がないため経年
劣化のない信頼性の高いゼロ調整回路を提供することが
可能である。
ような効果がある。請求項１に記載の発明では、ゼロ調
整電圧の電圧調整手段としてロータリーエンコーダを用
いる構造としたため、一方では良い操作性を確保し、他
方では精密なゼロ調整を行うという相反する機能を同時
に実現することが可能である。また、増幅回路の入力信
号から出力信号まですべてアナログ信号のまま処理さ
れ、入力信号をデジタル変換せずにゼロ調整を実施する
ため高速の信号処理を実現できる。更に、回路内に可変
抵抗を用いないため可動部分がなく摩耗がないため経年
劣化のない信頼性の高いゼロ調整回路を提供することが
可能である。
【００２６】請求項３に記載の発明では、Ｄ／Ａ変換器
は、１デジットのデジタル値に対するアナログ出力電圧
を設定する設定手段を備えたことによりゼロ調整の分解
能を容易に変更することが可能である。これにより増幅
回路の使用目的に応じてゼロ調整の分解能を変更できる
利用範囲の広いゼロ調整回路を提供することが可能であ
る。
は、１デジットのデジタル値に対するアナログ出力電圧
を設定する設定手段を備えたことによりゼロ調整の分解
能を容易に変更することが可能である。これにより増幅
回路の使用目的に応じてゼロ調整の分解能を変更できる
利用範囲の広いゼロ調整回路を提供することが可能であ
る。
【図１】本発明に係るゼロ調整回路の一実施例を示す構
成図である。
成図である。
【図２】ロータリーエンコーダの回転方向と出力される
Ａ相とＢ相のパルスの関係を示すグラフである。
Ａ相とＢ相のパルスの関係を示すグラフである。
【図３】従来のゼロ調整回路の一例を示す構成図であ
る。
る。
【図４】従来のゼロ調整回路の他の一例を示す構成図で
ある。
ある。
１ 演算増幅器 ２ 抵抗 ２ａ 可変抵抗 ３ 抵抗 ４ 切換えスイッチ ５ 可変電圧回路 １１ ロータリーエンコーダ １２ アップダウンカウンタ １３ Ｄ／Ａ変換器 ４１ 演算制御部 ４２ Ａ／Ｄ変換器 ４３ 表示部 １００ 反転増幅型の加算回路
Claims (3)
- 【請求項１】増幅器に与えるゼロ調整信号を発生するゼ
ロ調整回路であって、ロータリーエンコーダから出力さ
れる２相パルスのエッジを検出するエッジ検出手段と、
入力する前記エッジパルスをロータリーエンコーダの回
転方向に基づいて加算方向あるいは減算方向にカウント
するエッジカウント手段とを備えるカウンタ回路とその
カウント値をＤ／Ａ変換器によりアナログ変換する変換
回路を備えたことを特徴とするゼロ調整回路。 - 【請求項２】前記エッジカウント手段は、ロータリーエ
ンコーダの回転方向が加算カウント方向へ回転した場合
に前記カウント値に１を加え、ロータリーエンコーダの
回転方向が減算カウント方向へ回転した場合に前記カウ
ント値から１を引くように構成されたことを特徴とする
ゼロ調整回路。 - 【請求項３】前記Ｄ／Ａ変換器は、１デジットのデジタ
ル値に対するアナログ出力電圧を設定する設定手段を備
えたことを特徴とするゼロ調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10069648A JPH11264843A (ja) | 1998-03-19 | 1998-03-19 | ゼロ調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10069648A JPH11264843A (ja) | 1998-03-19 | 1998-03-19 | ゼロ調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11264843A true JPH11264843A (ja) | 1999-09-28 |
Family
ID=13408886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10069648A Pending JPH11264843A (ja) | 1998-03-19 | 1998-03-19 | ゼロ調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11264843A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7808230B2 (en) | 2006-01-12 | 2010-10-05 | Nissan Motor Co., Ltd. | Voltage detection device and voltage detection method |
| CN111811544A (zh) * | 2020-07-09 | 2020-10-23 | 赛卓微电子(深圳)有限公司 | 一种增量式编码器ic调零的方法 |
-
1998
- 1998-03-19 JP JP10069648A patent/JPH11264843A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7808230B2 (en) | 2006-01-12 | 2010-10-05 | Nissan Motor Co., Ltd. | Voltage detection device and voltage detection method |
| US7916504B2 (en) | 2006-01-12 | 2011-03-29 | Nissan Motor Co., Ltd. | Voltage detection device and voltage detection method |
| CN111811544A (zh) * | 2020-07-09 | 2020-10-23 | 赛卓微电子(深圳)有限公司 | 一种增量式编码器ic调零的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7099790B2 (en) | Sensor signal processor | |
| JPH11264843A (ja) | ゼロ調整回路 | |
| JPH02150717A (ja) | 精密位置検出装置 | |
| US4978954A (en) | Non-contact type potentiometer employing a triangular wave encoder | |
| JPH07139967A (ja) | エンコーダの信号処理回路 | |
| JPH10311742A (ja) | 位置検出センサ | |
| JP3826971B2 (ja) | 磁気式エンコーダ装置 | |
| US7154947B2 (en) | Coincidence detection apparatus and method | |
| JP4195313B2 (ja) | 原点検出装置 | |
| SU1631517A1 (ru) | Двухканальный цифроаналоговый след щий привод | |
| JPH04329309A (ja) | アブソリュート信号発生方法 | |
| JP2742829B2 (ja) | 原点回路 | |
| JP2951087B2 (ja) | ロータリエンコーダ | |
| JP4660983B2 (ja) | パルスエンコーダによる位置検出方法または停止位置制御方法 | |
| JP2775101B2 (ja) | インクリメンタルエンコーダを使用した位置決めシステムにおける偏差方向判別回路 | |
| JP3217684B2 (ja) | カメラの回転式情報設定装置 | |
| JP2002243501A (ja) | エンコーダ出力信号の自動調整装置 | |
| JPH05243875A (ja) | パラメータ設定装置 | |
| JP3527097B2 (ja) | 射出成形機の位置検出方法及び装置 | |
| JPS5813050B2 (ja) | アナログ演算装置 | |
| JPS6023361B2 (ja) | シ−ケンススイツチ | |
| JPH07167877A (ja) | 変位速度検出方法および装置 | |
| SU1762245A1 (ru) | Способ электрических измерений с применением параметрического мостового преобразовател | |
| JPS6214841B2 (ja) | ||
| JPH03225225A (ja) | インクリメンタル型エンコーダ |