JPH1126209A - 積層型電圧非直線抵抗器とその製造方法 - Google Patents

積層型電圧非直線抵抗器とその製造方法

Info

Publication number
JPH1126209A
JPH1126209A JP9194795A JP19479597A JPH1126209A JP H1126209 A JPH1126209 A JP H1126209A JP 9194795 A JP9194795 A JP 9194795A JP 19479597 A JP19479597 A JP 19479597A JP H1126209 A JPH1126209 A JP H1126209A
Authority
JP
Japan
Prior art keywords
varistor
internal electrode
laminated
palladium
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9194795A
Other languages
English (en)
Inventor
Akihito Kondo
昭仁 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marcon Electronics Co Ltd
Original Assignee
Marcon Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marcon Electronics Co Ltd filed Critical Marcon Electronics Co Ltd
Priority to JP9194795A priority Critical patent/JPH1126209A/ja
Publication of JPH1126209A publication Critical patent/JPH1126209A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】 【課題】 内部電極の均一性を確保し、内部電極と焼結
体との界面における空隙の発生を防止することにより、
製造コストを低減可能でしかも高い信頼性を持つ、高性
能の積層型電圧非直線抵抗器を提供する。 【解決手段】 バリスタ組成グリーンシート上に、内部
電極材料としてジルコニウムによりコーティングされた
銀−パラジウム(70/30)金属ペーストをスクリー
ン印刷し、このシートをその一対の対向端部が交互にず
れて露出するように積層し、圧着して積層体を形成す
る。形成した積層体を所定の大きさに切断し、1000
〜1250℃で0.5〜8時間焼結してバリスタ素子を
作製する。バリスタ素子における内部電極の導出部両端
面に、外部電極を塗布し、450〜850℃で焼き付け
て外部電極を形成し、図1に示すような、内部電極1、
焼結体2、および外部電極3からなる積層型バリスタを
完成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層型の電圧非直
線抵抗器に関し、特に、その内部電極の信頼性を向上す
るための技術に関する。
【0002】
【従来の技術】一般に、積層型電圧非直線抵抗器(以
下、積層型バリスタと称する。)は、図1に示すよう
に、複数の内部電極1と、例えばZnO等を主成分とす
る焼結体2とが積層構造になっており、内部電極1の外
部導出部に外部電極3が設けられている。この場合、内
部電極1は、その外部導出部以外が焼結体2によって囲
まれた構造となっている。
【0003】以上のような構造を有する積層型バリスタ
の作製は、次のような工程で行われる。まず、焼結後に
バリスタ機能を発揮するグリーンシート上に内部電極用
金属ペーストを印刷し、このシートを積層・圧着して積
層体を形成した後に、この積層体を所定の寸法に切断
し、約1000〜1250℃の高温で焼結して、複数層
の内部電極1を有する焼結体2を形成する。次に、この
焼結体2の外部導出部両端面に外部電極材料を塗布し、
約450〜850℃の温度で焼き付けて外部電極3を形
成する。
【0004】なお、このような積層型バリスタの内部電
極1の材料としては、一般に、金、白金、銀、パラジウ
ム、ロジウムを含むグループの中から選択された単一金
属または2種以上を含む合金からなる金属ペーストが使
用されている。
【0005】
【発明が解決しようとする課題】ところで、上述したよ
うな従来の積層型バリスタにおいて、内部電極用金属ペ
ーストが金や白金等の高価な材料を含む場合には、コス
トアップの大きな原因となり易い。そのため、主にコス
ト面の理由から、一般的には、内部電極用金属ペースト
として、銀−パラジウムが使用される場合が多い。
【0006】しかしながら、銀−パラジウムの融点は比
較的低く、前述した焼結時の温度(約1000〜125
0℃)と同程度であるため、信頼性に影響を及ぼす可能
性がある。すなわち、内部電極1の融点と焼結温度が近
いと、内部電極1の収縮量が大きくなり、焼結体2との
収縮量の差に起因する内部電極切れやデラミネーション
が発生し易くなる。そのため、内部電極1の均一性が損
なわれる可能性や、内部電極1と焼結体2との界面に空
隙を生じる可能性が大きくなる。さらに、このように内
部電極1と焼結体2との界面に空隙を生じた場合には、
この空隙に水分が浸入し、絶縁性を低下させると共に、
電圧印加により電極等をイオン化し、マイグレーション
発生の原因ともなる。そして、このような絶縁性低下や
マイグレーション発生等の結果、バリスタ電圧が低下し
てしまう。
【0007】本発明は、上記のような従来技術の問題点
を解決するために提案されたものであり、その目的は、
内部電極の均一性を確保し、内部電極と焼結体との界面
における空隙の発生を防止することにより、製造コスト
を低減可能でしかも高い信頼性を持つ、高性能の積層型
電圧非直線抵抗器を提供することである。また、本発明
の第2の目的は、そのような優れた積層型電圧非直線抵
抗器を効率良く製造可能な、優れた製造方法を提供する
ことである。
【0008】
【課題を解決するための手段】上記の問題点を解決する
ために、請求項1に記載の発明は、バリスタ組成材料か
らなるバリスタ組成材料部の内部に、その端部が交互に
露出するように複数の内部電極が積層して形成され、こ
の内部電極の露出する端部に外部電極が設けられ、内部
電極の露出しない側の端部と外部電極との間にマージン
部が形成された積層型電圧非直線抵抗器において、前記
内部電極が、ジルコニウム、銀、パラジウムにより形成
されたことを特徴としている。
【0009】以上のような構成を有することにより、内
部電極を、ジルコニウム、銀、パラジウムにより形成し
たことから、従来の銀−パラジウムに比べて焼成時の電
極の収縮を高温側にずらすことができる。すなわち、内
部電極の収縮のステージをセラミックが収縮する高温側
にずらすことで、内部電極とセラミックの収縮のマッチ
ングが可能となるものである。その結果、焼結体との収
縮量の差に起因する内部電極切れやデラミネーションの
発生を防止できるため、均一性を有する内部電極を形成
でき、内部電極と焼結体との界面に空隙を生じることも
ない。
【0010】また、請求項2に記載の発明は、バリスタ
組成材料からなるバリスタ組成シートを形成し、このバ
リスタ組成シート上に内部電極用の金属ペーストを付着
して内部電極を形成した後、内部電極の端部が交互に露
出するようにして複数のバリスタ組成シートを積層し、
圧着して積層体を形成した後、この積層体を焼結し、外
部電極を設けて積層型電圧非直線抵抗器を製造する方法
において、前記内部電極用の金属ペーストとして、ジル
コニウムによって被覆された銀−パラジウムを使用する
ことを特徴としている。
【0011】以上のような構成を有することにより、内
部電極用の金属ペーストとして、ジルコニウムによって
被覆された銀−パラジウムを使用するだけで、工程を複
雑化することなしに、内部電極を容易に形成できる。す
なわち、請求項1の発明について記載したように、均一
性を有する内部電極を形成でき、内部電極と焼結体との
界面に空隙を生じることもない。
【0012】
【実施例】以下には、本発明を適用した積層型バリスタ
の製造工程の一例について説明する。
【0013】最初に、バリスタ機能を有する焼結体とな
る原料として、次のようにスラリー状の原料を生成す
る。すなわち、まず、酸化亜鉛を主成分とし、添加物と
して酸化ビスマスとその他に、酸化コバルト、酸化マン
ガン、酸化ニッケル、酸化クロム、酸化マグネシウム、
酸化鉛、酸化アルミニウム、酸化チタン、酸化アンチモ
ン、酸化バリウム、酸化ケイ素、酸化ホウ素、等の中か
ら2または3種類以上を加え、純水を加えてボールミル
で混合、乾燥し、続いて、600〜1100℃で仮焼し
た後、これを粉砕して粉末を生成し、この粉末を有機バ
インダーと共に溶媒中に分散させスラリー状とする。次
に、このスラリーを用いて、ドクターブレード法により
厚さ10μm〜3mm程度の均一なバリスタ組成グリー
ンシートを形成する。
【0014】そして、このようにして形成したバリスタ
組成グリーンシート上に内部電極材料としてジルコニウ
ムによりコーティングされた銀−パラジウム(70/3
0)金属ペーストをスクリーン印刷し、このシートをそ
の一対の対向端部が交互にずれて露出するように積層
し、圧着して積層体を形成する。この後、形成した積層
体を所定の大きさに切断し、1000〜1250℃で
0.5〜8時間焼結してバリスタ素子を作製する。さら
に、このバリスタ素子における内部電極の導出部両端面
に、外部電極を塗布し、450〜850℃で焼き付けて
外部電極を形成し、図1に示すような、内部電極1、焼
結体2、および外部電極3からなる積層型バリスタを完
成する。
【0015】以上のようにして作製した積層型バリスタ
によれば、内部電極の主材料に銀−パラジウムを用いて
おり、この銀−パラジウムをジルコニウムでコーティン
グしているため、金や白金等の高価な材料を含む場合に
比べて大幅にコストダウンが可能であり、経済性に優れ
ている。
【0016】このような経済性を確保した上で、本発明
では、従来のように銀−パラジウムだけで内部電極を構
成した場合に比べて、銀−パラジウムにコーティングし
たジルコニウムによって焼成時の電極の収縮を高温側に
ずらすことができる。すなわち、内部電極の収縮ステー
ジをセラミックが収縮する高温側にずらすことで内部電
極とセラミックの収縮のマッチングが可能となる。その
結果、焼結体との収縮量の差に起因する内部電極切れや
デラミネーションの発生を防止できるため、均一性を有
する内部電極を形成でき、内部電極と焼結体との界面に
空隙を生じることもない。
【0017】そして、このように空隙を生じないことか
ら、空隙からの水分の浸入による特性劣化およびサージ
電圧印加による空隙の放電等による特性劣化の発生を防
止することができ、高い信頼性を確保できる。また、内
部電極が均一であることから、大きなサージ電流耐量を
確保できる。そしてまた、前述したように、製造工程に
おいては、内部電極用の金属ペーストとして、ジルコニ
ウムによってコーティングされた銀−パラジウムを使用
するだけであり、従来工程に比べて工程を複雑化するこ
となしに、内部電極を容易に形成できる。
【0018】次に、本発明に係る積層型バリスタの効果
を具体的に示すために、本発明に係る積層型バリスタと
従来技術に係る積層型バリスタとの耐湿度特性比較につ
いて説明する。すなわち、以上のような製造工程によっ
て本発明に係る積層型バリスタを作製すると共に、従来
例に係る積層型バリスタを作製した。この場合、従来例
の積層型バリスタは、内部電極用の金属ペーストとして
ジルコニウムのコーティングのない銀−パラジウムを使
用する以外の条件については、前述した本発明に係る工
程と全く同様の条件で作製した。そして、このような本
発明に係る積層型バリスタと従来例の積層型バリスタの
各1000個の試料について、温度:121℃、気圧:
2atm、湿度:99〜100%RH、DC16V電圧
印加、の条件でプレッシャークッカー試験を行った。
【0019】この試験で、500時間経過後におけるバ
リスタ電圧の変化率[ΔV1mA(%)]が10%以上
低下したものを不良として、それぞれの不良発生率を調
べたところ、従来例の積層型バリスタにおいては、50
0時間経過時点で2%の不良が発生していた。これに対
して、本発明に係る積層型バリスタにおいては、500
時間経過時点でも、不良の発生は0.1%とほとんど問
題にならない程度であり、優れた電圧安定性を示してい
た。このことは、本発明に係る内部電極、すなわち、ジ
ルコニウムをコーティングされた銀−パラジウムの使用
によって耐湿性を向上して水分の浸入を防止できる結
果、水分の浸入に起因する絶縁性の低下やマイグレーシ
ョン発生等の不都合を生じることがなく、安定したバリ
スタ電圧を確保できることを示している。
【0020】なお、本発明は、前記実施例に限定される
ものではなく、内部電極材料以外のバリスタ組成材料や
外部電極材料の種類や組成は適宜選択可能である。ま
た、内部電極材料についても、組成比70/30の銀−
パラジウムに限定されるものではなく、他の組成比の銀
−パラジウムを使用することも可能である。そして、銀
−パラジウムに対するジルコニウムのコーティング厚さ
は適宜選択可能である。これに関連して、銀−パラジウ
ムに対するジルコニウムのコーティングとしては、一般
的には銀−パラジウムの表面全体に亘って連続性を有す
るコーティングが考えられるが、断続的にジルコニウム
をコーティングした場合にも十分な効果を得ることがで
きるものである。すなわち、本発明は、銀−パラジウム
の少なくとも一部にジルコニウムをコーティングした材
料の使用を含む。
【0021】さらに、本発明において、バリスタを作製
する工程の細部の条件は適宜選択可能であり、組成グリ
ーンシートや内部電極の厚みを含む寸法条件やその形成
方法、積層数を含む積層条件や積層・圧着方法、切断方
法、焼結方法や外部電極の形成方法等は自由に選択可能
である。また、本発明は、各種の定格や素子形状を持つ
各種の積層型バリスタに適用可能である。
【0022】
【発明の効果】以上述べたように、本発明によれば、内
部電極が、ジルコニウム、銀、パラジウムにより形成さ
れることにより、内部電極とセラミックの収縮ステージ
のマッチングを実現できるため、内部電極の均一性を確
保し、内部電極と焼結体との界面における空隙の発生を
防止でき、製造コストを低減可能でしかも高い信頼性を
持つ、高性能の積層型電圧非直線抵抗器を提供すること
ができる。
【0023】また、内部電極用の金属ペーストとして、
ジルコニウムによって被覆された銀−パラジウムを使用
することにより、工程を複雑化することなしに、内部電
極を容易に形成可能であるため、製造コストを低減可能
でしかも高い信頼性を持つ、高性能の積層型電圧非直線
抵抗器を効率良く製造可能な、優れた製造方法を提供す
ることができる。
【図面の簡単な説明】
【図1】本発明が対象とする積層型バリスタの一例をそ
の一部を切断して模式的に示す斜視図。
【符号の説明】
1…内部電極 2…焼結体 2…外部電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 バリスタ組成材料からなるバリスタ組成
    材料部の内部に、その端部が交互に露出するように複数
    の内部電極が積層して形成され、この内部電極の露出す
    る端部に外部電極が設けられ、内部電極の露出しない側
    の端部と外部電極との間にマージン部が形成された積層
    型電圧非直線抵抗器において、前記内部電極が、ジルコ
    ニウム、銀、パラジウムにより形成されたことを特徴と
    する積層型電圧非直線抵抗器。
  2. 【請求項2】 バリスタ組成材料からなるバリスタ組成
    シートを形成し、このバリスタ組成シート上に内部電極
    用の金属ペーストを付着して内部電極を形成した後、内
    部電極の端部が交互に露出するようにして複数のバリス
    タ組成シートを積層し、圧着して積層体を形成した後、
    この積層体を焼結し、外部電極を設けて積層型電圧非直
    線抵抗器を製造する方法において、前記内部電極用の金
    属ペーストとして、ジルコニウムによって被覆された銀
    −パラジウムを使用することを特徴とする積層型電圧非
    直線抵抗器の製造方法。
JP9194795A 1997-07-03 1997-07-03 積層型電圧非直線抵抗器とその製造方法 Pending JPH1126209A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9194795A JPH1126209A (ja) 1997-07-03 1997-07-03 積層型電圧非直線抵抗器とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9194795A JPH1126209A (ja) 1997-07-03 1997-07-03 積層型電圧非直線抵抗器とその製造方法

Publications (1)

Publication Number Publication Date
JPH1126209A true JPH1126209A (ja) 1999-01-29

Family

ID=16330392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9194795A Pending JPH1126209A (ja) 1997-07-03 1997-07-03 積層型電圧非直線抵抗器とその製造方法

Country Status (1)

Country Link
JP (1) JPH1126209A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339367B1 (en) * 1999-03-26 2002-01-15 Tdk Corporation Laminated chip type varistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339367B1 (en) * 1999-03-26 2002-01-15 Tdk Corporation Laminated chip type varistor

Similar Documents

Publication Publication Date Title
JP3359522B2 (ja) 積層セラミックコンデンサの製造方法
JP3514117B2 (ja) 積層セラミック電子部品、積層セラミック電子部品の製造方法及び内部電極形成用導電ペースト
JP2002260949A (ja) 積層セラミックコンデンサ
JP2779896B2 (ja) 積層電子部品の製造方法
JPH1126209A (ja) 積層型電圧非直線抵抗器とその製造方法
JPH11340090A (ja) 粒界絶縁型積層セラミックコンデンサの製造方法
JP2005524226A (ja) Ptc構成素子及びその製造方法
JPH03283581A (ja) 積層圧電アクチュエータ素子
JPH11214240A (ja) 積層セラミック電子部品およびその製造方法
JP2983096B2 (ja) 積層形電圧非直線抵抗器の製造方法
JP3528972B2 (ja) Ntcサーミスタ
JP2663935B2 (ja) 板状セラミックヒータ及びその製造方法
JP3286855B2 (ja) チップ型ptcサーミスタの製造方法
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法
JPH08181032A (ja) 積層セラミックコンデンサ
JPH10199752A (ja) 積層形セラミック電子部品
JP3237966B2 (ja) 積層型圧電素子
JP2886724B2 (ja) 積層型電圧非直線抵抗器の製造方法
WO2020213320A1 (ja) 積層バリスタ
JPH05226154A (ja) 積層セラミックインダクタとその製造方法
JPH10144559A (ja) 端子電極ペースト、積層電子部品、およびその製造方法
JPH0613206A (ja) 積層型バリスタ
JP3240689B2 (ja) 積層型半導体磁器組成物
JP2003289001A (ja) 厚膜電子部品
JPH02260605A (ja) 積層型バリスタ