JPH11243094A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ベース・エミッタ間の低バイアス電圧におけ
るベース電流の低減を図ると同時に、高い遮断周波数を
得る。 【解決手段】 エミッタ開口部２４内の第１のＮ型シリ
コン層１４上にシリコンゲルマニウムベース層３２を窒
化シリコンからなるサイドウォール２６の下端から下方
にかつ垂直方向に所定距離の位置まで選択的に成長さ
せ、それと同時に多結晶シリコン層１８のひさし部分か
ら多結晶層３０、３４を成長させ、第３のＮ型シリコン
層３８をシリコンゲルマニウムベース層３２上に成長さ
せる前に前記サイドウォール２６の側壁に酸化シリコン
からなるサイドウォール３６を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、具体的にはべ−ス層の形成にエピタキシャ
ル成長技術を用いる、自己整合型ヘテロバイポーラトラ
ンジスタの製造方法に関する。

【０００２】

【従来の技術】べ−ス領域をエミッタ領域よりバンドギ
ャップの狭い材料で構成した、いわゆるヘテロ接合バイ
ポーラトランジスタが知られている。このトランジスタ
ではバンドギャップの相違により、エミッタ・べ−ス接
合の注入効率を大幅に改善することができる。したがっ
て、べ−ス領域の不純物濃度を高くしてべ−ス抵抗の低
減ができると共に、エミッタ領域の不純物濃度を低くし
てエミッタ・べ−ス間の接合容量を下げることができる
ので、ホモ接合型のトランジスタよりも高速動作が可能
になる。

【０００３】このようなトランジスタであって、エミッ
タ領域をシリコン、べ−ス領域をシリコンゲルマニウム
で構成したものが、例えば特願平７−１４２１５３号公
報に開示されている。以下、図４及び図５に示す工程に
基づいて、その製造方法について説明する。

【０００４】まず図４（Ａ）に示すようにＰ型シリコン
基板６０にＮ⁺ 型埋め込み拡散層６２を形成後、Ｎ⁺ 型
埋め込み拡散層６２の上に第１のＮ型シリコン層６４を
形成する。次に第１のＮ型シリコン層６４上に第１のシ
リコン酸化膜６６、多結晶シリコン層６８、第２のシリ
コン酸化膜７０を順次、形成する。

【０００５】更に多結晶シリコン層６８内にボロンを高
濃度にイオン注入しアニ−ルを行なった後、第２のシリ
コン酸化膜７０上に シリコン窒化膜７２を形成する。

【０００６】次に図４（Ｂ）に示すように、シリコン窒
化膜７２、第２のシリコン酸化膜７０、多結晶シリコン
層６８を公知のリソグラフィ技術および異方性ドライエ
ッチング技術によりパターニングして、エミッタ開口部
７４を形成する。

【０００７】次に図４（Ｃ）に示すように、エミッタ開
口部７４側壁に窒化シリコンからなるサイドウォール７
６を形成後、等方性のウエットエッチングによりエミッ
タ開口部７４底部の第１のシリコン酸化膜６６を第１の
Ｎ型シリコン層６４の表面が露出するまで除去し、かつ
エミッタ開口部７４の端部より所定長、第１のＮ型シリ
コン層６４の表面に沿って後退させるように除去するこ
とにより多結晶シリコン層６８からなるひさし部分を形
成する。

【０００８】次に図５（Ｄ）に示すように、選択化学気
相成長技術を用いて第１のＮ型シリコン層６４上に、第
２のＮ型シリコン層７８、その一部に高濃度にボロンを
ドープしたシリコンゲルマニウムべ一ス層８０、低濃度
エミッタ層となる第３のＮ型シリコン層８２を順次、化
学気相成長させる。この時多結晶シリコン層６８のひさ
し部分から、シリコンゲルマニウムべ一ス層８０と同様
の厚さのＮ型多結晶シリコン層８４、多結晶シリコンゲ
ルマニウム層８６が成長し、シリコンゲルマニウムべ一
ス層８０とこれら多結晶層６８、８４、８６とが接続さ
れる。

【０００９】次に図５（Ｅ）に示すように、窒化シリコ
ンからなるサイドウォール７６の側壁に酸化シリコンか
らなるサイドウォール８８を形成した後、基板全面にＮ
⁺ 型多結晶シリコン層９０を形成し、パターニングを行
なう。更に基板全面に第３のシリコン酸化膜９２を形成
後、熱処理を行なう。この熱処理により高濃度にボロン
がドープされた多結晶シリコン層４３からボロンがＮ型
多結晶シリコン層８４に拡散し、この結果Ｎ型多結晶シ
リコン層８４はＰ型化され、シリコンゲルマニウムベー
ス層８０と多結晶シリコン層６８との電気的な導通がと
られる。

【００１０】その後、べ−ス、エミッタ、コレクタとの
コンタクトをとるための開口及びにメタライゼーション
等を行なうことにより電極、配線等を形成し、バイポー
ラトランジスタが得られる（図示せず）。

【００１１】

【発明が解決しようとする課題】上述した半導体装置の
製造方法により作製したバイポ−ラトランジスタの特性
を図６に示す。図６はベース・エミッタ間に印加される
バイアス電圧Ｖ_BEに対するコレクタ電流Ｉ_C 及びベース
電流Ｉ_B の関係を示している。同図に示すようにバイア
ス電圧Ｖ_BEが低い領域でのべ−ス電流Ｉ_B が大きく、ト
ランジスタの電流増幅率β（＝Ｉ_C ／Ｉ_B ）のコレクタ
電流依存性が大きくなるという問題があった。

【００１２】ベース・エミッタ間に印加されるバイアス
電圧Ｖ_BEが低い領域でべ−ス電流Ｉ _B が大きくなるの
は、高濃度にボロンがドープされた多結晶シリコン層６
８から熱処理によりボロンが拡散し、Ｎ型多結晶シリコ
ン層８４はＰ型化されるものの、単結晶シリコン内での
ボロンの拡散は遅いために、第３のＮ型シリコン層８２
内へは、ボロンはほとんど拡散して行かないために、エ
ミッタ・べ−ス接合の周辺部分が、第３のＮ型シリコン
層８２とＰ型化された多結晶シリコン層８４とが接して
いる付近に形成され、エミッタ・べ−ス接合の空乏層内
に多結晶シリコン層８４が入り、再結合電流が大きくな
るためである。第３のＮ型シリコン層８２の内部までボ
ロンを拡散させれば、べ−ス電流は低減するものの、こ
のためには高温での長時間の熱処理が必要となり、シリ
コンゲルマニウムベース層８０内のボロンの拡散も同時
に起こり、ベース領域の幅が拡がるためにトランジスタ
の遮断周波数ｆ_T を低下させるという問題があり、従来
技術では、低バイアス電圧における再結合電流に起因す
るべ−ス電流の低減を図ると同時に、高い遮断周波数を
得ることはできなかった。

【００１３】本発明はこのような事情に鑑みてなされた
ものであり、ベース・エミッタ間の低バイアス電圧にお
けるべ−ス電流の低減を図ると同時に、高い遮断周波数
を得ることができる半導体装置の製造方法を提供するこ
とを目的とする。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に請求項１に記載の発明は、半導体基板上に第１導電型
のシリコン層を形成し、更に該第１導電型のシリコン層
上に第１の絶縁膜を形成する第１の工程と、前記第１の
絶縁膜上に第２導電型の不純物を含む第１の多結晶シリ
コン層を形成する第２の工程と、前記第１の多結晶シリ
コン層上に第２の絶縁膜を形成する第３の工程と、前記
第２の絶縁膜と多結晶シリコン層の一部を前記第１の絶
縁膜の表面が露出するまで除去し開口部を形成する第４
の工程と、前記開口部の側壁に第３の絶縁膜からなるサ
イドウォールを形成する第５の工程と、前記開口部底部
の第１の絶縁膜を前記第１導電型のシリコン層の表面が
露出するまで除去し、かつ開口部の端部より所定長、前
記第１導電型のシリコン層の表面に沿って後退させるよ
うに除去することにより多結晶シリコン層からなるひさ
し部分を形成する第６の工程と、露出した前記第１導電
型のシリコン層上に第２導電型の不純物を少なくともそ
の一部に含むシリコンゲルマニウムベース層を前記第３
の絶縁膜からなるサイドウォールの下端から下方にかつ
垂直方向に所定距離の位置まで選択的に成長させ、それ
と同時に前記第１の多結晶シリコン層のひさし部分から
多結晶層を成長させる第７の工程と、前記第３の絶縁膜
からなるサイドウォールの側壁に、第４の絶縁膜からな
るサイドウォールを形成する第８の工程と、前記シリコ
ンゲルマニウムベース層上に低濃度の第１導電型の不純
物を含むシリコン層を成長させる第９の工程と、を有す
ることを特徴とする。

【００１５】請求項１に記載の半導体装置の製造方法に
よれば、エミッタ電極等を形成するための開口部内の第
１導電型のシリコン層上に第２導電型の不純物を少なく
ともその一部に含むシリコンゲルマニウムベース層を第
３の絶縁膜からなるサイドウォールの下端から下方にか
つ垂直方向に所定距離の位置まで選択的に成長させ、そ
れと同時に第１の多結晶シリコン層のひさし部分から多
結晶層を成長させ、エミッタ層となる低濃度の第１導電
型の不純物を含むシリコン層をシリコンゲルマニウムベ
ース層上に成長させる前に第３の絶縁膜からなるサイド
ウォールの側壁に第４の絶縁膜からなるサイドウォール
を形成することにより、ベース取り出し電極となる第１
の多結晶シリコン層と低濃度エミッタ層とを第４の絶縁
膜からなるサイドウォールにより隔離するようにしたの
で、再結合電流を小さくすることができ、それ故ベース
・エミッタ間の低バイアス電圧におけるベース電流の低
減が図れると共に、従来では低バイアス電圧におけるベ
ース電流を低減させるために必要であった高温かつ長時
間の熱処理が不要となるので、シリコンゲルマニウムベ
ース層からドープされたボロンが熱処理により拡散し、
ベース領域の幅が拡がるのを防止できるので高い遮断周
波数が得られる。

【００１６】また請求項２に記載の発明は、半導体基板
上に第１導電型のシリコン層を形成し、更に該第１導電
型のシリコン層上に第１の絶縁膜を形成する第１の工程
と、前記第１の絶縁膜上に第２導電型の不純物を含む第
１の多結晶シリコン層を形成する第２の工程と、前記第
１の多結晶シリコン層上に第２の絶縁膜を形成する第３
の工程と、前記第２の絶縁膜と多結晶シリコン層の一部
を前記第１の絶縁膜の表面が露出するまで除去し開口部
を形成する第４の工程と、前記開口部の側壁に第３の絶
縁膜からなるサイドウォールを形成する第５の工程と、
前記開口部底部の第１の絶縁膜を前記第１導電型のシリ
コン層の表面が露出するまで除去し、かつ開口部の端部
より所定長、前記第１導電型のシリコン層の表面に沿っ
て後退させるように除去することにより多結晶シリコン
層からなるひさし部分を形成する第６の工程と、露出し
た前記第１導電型のシリコン層上に第１導電型と異なる
第２導電型の不純物を少なくともその一部に含むシリコ
ンゲルマニウムベース層、薄いシリコン層を順次、前記
第３の絶縁膜からなるサイドウォールの下端から下方に
かつ垂直方向に所定距離の位置まで選択的に成長させ、
それと同時に前記第１の多結晶シリコン層のひさし部分
から多結晶層を成長させる第７の工程と、前記第３の絶
縁膜からなるサイドウォールの側壁に第２導電型の不純
物を含む第４の絶縁膜からなるサイドウォールを形成す
る第８の工程と、前記薄いシリコン層上に低濃度の第１
導電型の不純物を含むシリコン層を成長させる第９の工
程と、熱処理により第４の絶縁膜からなるサイドウォー
ルから第２導電型の不純物を拡散させ、前記シリコンゲ
ルマニウムベース層の直上に形成された前記薄いシリコ
ン層の周辺部分を第２導電型とする第１０の工程と、を
有することを特徴とする。

【００１７】請求項２に記載の半導体装置の製造方法に
よれば、エミッタ電極等を形成するための開口部内の第
１導電型のシリコン層上に第２導電型の不純物を少なく
ともその一部に含むシリコンゲルマニウムベース層、薄
いシリコン層を順次、第３の絶縁膜からなるサイドウォ
ールの下端から下方にかつ垂直方向に所定距離の位置ま
で選択的に成長させ、それと同時に第１の多結晶シリコ
ン層のひさし部分から多結晶層を成長させ、エミッタ層
となる低濃度の第１導電型の不純物を含むシリコン層を
シリコンゲルマニウムベース層上に成長させる前に第３
の絶縁膜からなるサイドウォールの側壁に第２導電型の
不純物を含む第４の絶縁膜からなるサイドウォールを形
成し、熱処理により第４の絶縁膜からなるサイドウォー
ルから第２導電型の不純物を拡散させ、シリコンゲルマ
ニウムベース層の直上に形成された薄いシリコン層の周
辺部分を第２導電型とするようにしたので、前記薄いシ
リコン層内に第２導電型の不純物を拡散させて該薄いシ
リコン層の周辺部分を第２導電型とするだけの熱処理
で、エミッタ・ベース接合をベース取り出し電極となる
第１の多結晶シリコン層から隔離することができるため
再結合電流を小さくすることができ、それ故ベース・エ
ミッタ間の低バイアス電圧におけるベース電流の低減が
図れると共に、従来では低バイアス電圧におけるベース
電流を低減させるために必要であった高温かつ長時間の
熱処理が不要であるので、シリコンゲルマニウムベース
層からドープされたボロンは熱処理により拡散し、ベー
ス領域の幅が拡がるのを防止できるので高い遮断周波数
が得られる。

【００１８】更に請求項２に記載の半導体装置の製造方
法によれば、第２導電型の不純物を含む第４の絶縁膜か
らなるサイドウォールを形成する際にその厚さがトラン
ジスタ特性にあまり影響しないシリコン層を露出するよ
うにしたので、上記サイドウォール形成時にエッチング
によりシリコンゲルマニウムベース層の厚さが変動する
ことによるトランジスタ特性の制御性が損なわれるのを
防止することができる。

【００１９】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。本発明の第１の実施の形態
に係る半導体装置の製造方法を図１及び図２に基づいて
説明する。

【００２０】まず図１（Ａ）に示すようにＰ型シリコン
基板１０にＮ⁺ 型埋め込み拡散層１２を形成後、Ｎ⁺ 型
埋め込み拡散層１２の上に第１のＮ型シリコン層１４を
形成する。次に第１のＮ型シリコン層１４上に膜厚１５
０ｎｍの第１のシリコン酸化膜１６、多結晶シリコン層
１８、第２のシリコン酸化膜２０を順次、形成する。

【００２１】更に多結晶シリコン層１８内に５×１０²⁰
cm^-3程度の濃度にボロンをド−プしてアニ−ルを行った
後、第２のシリコン酸化膜２０上の全面に膜厚１００ｎ
ｍ程度のシリコン窒化膜２２を形成する。

【００２２】次に図１（Ｂ）に示すように、シリコン窒
化膜２２、第２のシリコン酸化膜２０、多結晶シリコン
層１８を公知のリソグラフィ技術および異方性ドライエ
ッチング技術によりバターニングして、エミッタ開口部
２４を形成する。

【００２３】次に図１（Ｃ）に示すように、エミッタ開
口部２４側壁に窒化シリコンからなるサイドウォール２
６を形成後、弗酸溶液を用いた等方性のウエットエッチ
ングによりエミッタ開口部２４底部の第１のシリコン酸
化膜１６を第１のＮ型シリコン層１４の表面が露出する
まで除去し、かつエミッタ開口部２４の端部より２００
ｎｍ程度、第１のＮ型シリコン層１４の表面に沿って後
退させるように除去することにより多結晶シリコン層１
８からなるひさし部分を形成する。

【００２４】次に図２（Ｄ）に示すように、選択化学気
相成長技術を用いて第１のＮ型シリコン層１４上に、厚
さ７０ｎｍの第２のＮ型シリコン層２８を化学気相成長
させる。この時、多結晶シリコン層１８からなるひさし
部分から、第２のＮ型シリコン層２８と同様の厚さのＮ
型多結晶シリコン層３０が化学気相成長する。続いて、
第２のＮ型シリコン層２８上に、その一部に５×１０¹⁹
cm^-3程度の濃度にボロンをドープした厚さ５０ｎｍのシ
リコンゲルマニウムベース層３２を化学気相長させる。
この化学気相成長中に、Ｎ型多結晶シリコン層３０の下
面より多結晶シリコンゲルマニウム層３４が成長し、シ
リコンゲルマニウムベース層３２と多結晶シリコンゲル
マニウム層３４とが接続される。

【００２５】次に図２（Ｅ）に示すように、窒化シリコ
ンからなるサイドウォール２６の側壁に、酸化シリコン
からなるサイドウォール３６を形成する。更に選択化学
気相成長技術を用いて、シリコンゲルマニウムベース層
３２上に１×１０¹⁸cm^-3程度の濃度にリンをド−プし
た、厚さ５０ｎｍの第３のＮ型シリコン層３８を化学気
相成長させる。

【００２６】次に図２（Ｆ）に示すように、基板全面に
Ｎ⁺ 型多結晶シリコン層４０を形成し、パターニングを
行なう。更に基板全面に第３のシリコン酸化膜４２形成
後、熱処理を行う。この熱処理により、ボロンが高濃度
にド−プされた多結晶シリコン層１８からボロンがＮ型
多結晶シリコン層３０に拡散し、この結果Ｎ型多結晶シ
リコン層３０はＰ型化され、シリコンゲルマニウムベー
ス層３２とベースの取り出し電極となる多結晶シリコン
層１８との電気的な導通がとられる。

【００２７】その後、べ−ス・エミッタ、コレクタとの
コンタクトをとるための開口及びメタライゼーション等
を行うことにより、電極、配線等を形成し、バイポ−ラ
トランジスタが得られる（図示せず）。

【００２８】以上に説明したように、本発明の第１の実
施の形態に係る半導体装置の製造方法によれば、エミッ
タ開口部内の第１のＮ型シリコン層１４上にボロンをド
ーポプしたシリコンゲルマニウムベース層を窒化シリコ
ンからなるサイドウォールの下端から下方にかつ垂直方
向に所定距離の位置まで選択的に成長させ、それと同時
に多結晶シリコン層１８のひさし部分から多結晶層を成
長させ、エミッタ層となる低濃度の第３のＮ型シリコン
層３８をシリコンゲルマニウムベース層３２上に成長さ
せる前に窒化シリコンからなるサイドウォール２６の側
壁に酸化シリコンからなるサイドウォール３６を形成す
ることにより、ベース取り出し電極となる多結晶シリコ
ン層１８と低濃度エミッタ層である第３のＮ型シリコン
層３８とを酸化シリコンからなるサイドウォール３６に
より隔離するようにしたので、再結合電流を小さくする
ことができ、それ故ベース・エミッタ間の低バイアス電
圧におけるベース電流の低減が図れると共に、従来では
低バイアス電圧におけるベース電流を低減させるために
必要であった高温かつ長時間の熱処理が不要となるの
で、シリコンゲルマニウムベース層からドープされたボ
ロンが熱処理により拡散し、ベース領域の幅が拡がるの
を防止できるので高い遮断周波数が得られる。

【００２９】次に本発明の第２の実施の形態に係る半導
体装置の製造方法について図３に基づいて説明する。

【００３０】まず第１の実施の形態と同様に図１（Ａ）
〜図２（Ｄ）の工程を経た後、図３（Ａ）に示すように
選択化学気相成長技術を用いて第１のＮ型シリコン層１
４上に、厚さ７０ｎｍの第２のＮ型シリコン層２８、そ
の一部に５×１０¹⁹cm^-3程度の濃度にボロンをドープし
た厚さ５０ｎｍのシリコンゲルマニウムベース層３２を
順次、化学気相成長させた後、シリコンゲルマニウムベ
ース層３２上に、厚さ１０ｎｍのＮ型あるいは真性のシ
リコン層５０を化学気相成長させる。

【００３１】次に図３（Ｂ）に示すように、窒化シリコ
ンからなるサイドウォール２６の側壁に１０％（モル分
率）程度のボロンを含む酸化シリコンからなるサイドウ
ォール５２を形成する。更に選択化学気相成長技術を用
いて、シリコン層５０上に、１×１０¹⁸cm^-3程度の濃度
にリンをド−プした、厚さ５０ｎｍの第３のＮ型シリコ
ン層５４を化学気相成長させる。

【００３２】次に図３（Ｃ）に示すように、基板全面に
Ｎ⁺ 型多結晶シリコン層４０を形成し、パタ−ニングを
行なう。更に基板全面に第３のシリコン酸化膜４２を形
成後、熱処理を行う。この際、高濃度にドープされた多
結晶シリコン層１８からのボロンの拡散によりＮ型多結
晶シリコン層３０はＰ型化され、シリコンゲルマニウム
ベース層３２とベ−スの取り出し電極となる多結晶シリ
コン層１８との電気的な導通がとられると共に、シリコ
ン層５０の周辺部分に、ボロンを含む酸化シリコンから
なるサイドウォール５２からボロンが拡散し、Ｐ型領域
５６が形成される。

【００３３】その後、べ−ス・エミッタ、コレクタとの
コンタクトをとるための開口及びメタライゼーション等
を行うことにより、電極、配線等を形成し、バイポ−ラ
トランジスタが得られる（図示せず）。

【００３４】以上に説明したように、本発明の第１の実
施の形態に係る半導体装置の製造方法によれば、エミッ
タ開口部内の第１のＮ型シリコン層１４上にボロンがド
ープされたシリコンゲルマニウムベース層３２、薄いシ
リコン層５０を順次、窒化シリコンからなるサイドウォ
ール２６の下端から下方にかつ垂直方向に所定距離の位
置まで選択的に成長させ、それと同時に多結晶シリコン
層１８のひさし部分から多結晶層３０、３４を成長さ
せ、エミッタ層となる低濃度の第３のＮ型シリコン層５
４をシリコンゲルマニウムベース層３２上に成長させる
前に窒化シリコンからなるサイドウォール２６の側壁に
ポロンを含む酸化シリコンからなるサイドウォール５２
を形成し、熱処理により酸化シリコンからなるサイドウ
ォール５２からボロンを拡散させ、シリコンゲルマニウ
ムベース層３２の直上に形成された薄いシリコン層５０
の周辺部分をＰ型化するようにしたので、薄いシリコン
層５０内にボロンを拡散させて薄いシリコン層５０の周
辺部分をＰ型化するだけの熱処理で、エミッタ・ベース
接合をベース取り出し電極となる多結晶シリコン層１８
から隔離することができるため再結合電流を小さくする
ことができ、それ故ベース・エミッタ間の低バイアス電
圧におけるベース電流の低減が図れると共に、従来では
低バイアス電圧におけるベース電流を低減させるために
必要であった高温かつ長時間の熱処理が不要であるの
で、シリコンゲルマニウムベース層からドープされたボ
ロンは熱処理により拡散し、ベース領域の幅が拡がるの
を防止できるので高い遮断周波数が得られる。

【００３５】また本発明の第２の実施の形態に係る半導
体装置の製造方法によれば、ボロンを含む酸化シリコン
からなるサイドウォール５２を形成する際にその厚さが
トランジスタ特性にあまり影響しないシリコン層５０を
露出するようにしたので、上記サイドウォール形成時に
エッチングによりシリコンゲルマニウムベース層３２の
厚さが変動することによるトランジスタ特性の制御性が
損なわれるのを防止することができる。

【００３６】尚、本発明の第１及び第２の実施の形態に
おける第２のＮ型シリコン層２８は、第１のシリコン酸
化膜１６の膜厚が厚い場合であっても、シリコンゲルマ
ニウムベース層３２の成長時に、多結晶シリコン層１８
のひさし部分から成長する多結晶層とシリコンゲルマニ
ウムベース層３２とが接するようにするためのものであ
るが、第１のシリコン酸化膜１６の膜厚が薄く、シリコ
ンゲルマニウムベース層３２のみの成長により、多結晶
層とシリコンゲルマニウムベース層３２が接する場合は
必要ではない。

【００３７】また本発明の第１及び第２の実施の形態で
は、ＮＰＮ型バイポ−ラトランジスタに適用した例につ
いて説明したが、不純物の種類を変更することにより、
ＰＮＰ型にも適用することが可能である。

【００３８】

【発明の効果】請求項１に記載の半導体装置の製造方法
によれば、エミッタ電極等を形成するための開口部内の
第１導電型のシリコン層上に第２導電型の不純物を少な
くともその一部に含むシリコンゲルマニウムベース層を
第３の絶縁膜からなるサイドウォールの下端から下方に
かつ垂直方向に所定距離の位置まで選択的に成長させ、
それと同時に第１の多結晶シリコン層のひさし部分から
多結晶層を成長させ、エミッタ層となる低濃度の第１導
電型の不純物を含むシリコン層をシリコンゲルマニウム
ベース層上に成長させる前に第３の絶縁膜からなるサイ
ドウォールの側壁に第４の絶縁膜からなるサイドウォー
ルを形成することにより、ベース取り出し電極となる第
１の多結晶シリコン層と低濃度エミッタ層とを第４の絶
縁膜からなるサイドウォールにより隔離するようにした
ので、再結合電流を小さくすることができ、それ故ベー
ス・エミッタ間の低バイアス電圧におけるベース電流の
低減が図れると共に、従来では低バイアス電圧における
ベース電流を低減させるために必要であった高温かつ長
時間の熱処理が不要となるので、シリコンゲルマニウム
ベース層からドープされたボロンが熱処理により拡散
し、ベース領域の幅が拡がるのを防止できるので高い遮
断周波数が得られる。

【００３９】請求項２に記載の半導体装置の製造方法に
よれば、エミッタ電極等を形成するための開口部内の第
１導電型のシリコン層上に第２導電型の不純物を少なく
ともその一部に含むシリコンゲルマニウムベース層、薄
いシリコン層を順次、第３の絶縁膜からなるサイドウォ
ールの下端から下方にかつ垂直方向に所定距離の位置ま
で選択的に成長させ、それと同時に第１の多結晶シリコ
ン層のひさし部分から多結晶層を成長させ、エミッタ層
となる低濃度の第１導電型の不純物を含むシリコン層を
シリコンゲルマニウムベース層上に成長させる前に第３
の絶縁膜からなるサイドウォールの側壁に第２導電型の
不純物を含む第４の絶縁膜からなるサイドウォールを形
成し、熱処理により第４の絶縁膜からなるサイドウォー
ルから第２導電型の不純物を拡散させ、シリコンゲルマ
ニウムベース層の直上に形成された薄いシリコン層の周
辺部分を第２導電型とするようにしたので、前記薄いシ
リコン層内に第２導電型の不純物を拡散させて該薄いシ
リコン層の周辺部分を第２導電型とするだけの熱処理
で、エミッタ・ベース接合をベース取り出し電極となる
第１の多結晶シリコン層から隔離することができるため
再結合電流を小さくすることができ、それ故ベース・エ
ミッタ間の低バイアス電圧におけるベース電流の低減が
図れると共に、従来では低バイアス電圧におけるベース
電流を低減させるために必要であった高温かつ長時間の
熱処理が不要であるので、シリコンゲルマニウムベース
層からドープされたボロンは熱処理により拡散し、ベー
ス領域の幅が拡がるのを防止できるので高い遮断周波数
が得られる。

【００４０】更に請求項２に記載の半導体装置の製造方
法によれば、第２導電型の不純物を含む第４の絶縁膜か
らなるサイドウォールを形成する際にその厚さがトラン
ジスタ特性にあまり影響しないシリコン層を露出するよ
うにしたので、上記サイドウォール形成時にエッチング
によりシリコンゲルマニウムベース層の厚さが変動する
ことによるトランジスタ特性の制御性が損なわれるのを
防止することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る半導体装置の
製造方法の内容を示す工程図。

【図２】本発明の第１の実施の形態に係る半導体装置の
製造方法の内容を示す工程図。

【図３】本発明の第２の実施の形態に係る半導体装置の
製造方法の内容を示す工程図。

【図４】従来の半導体装置の製造方法の内容を示す工程
図。

【図５】従来の半導体装置の製造方法の内容を示す工程
図。

【図６】従来の半導体装置の製造方法により作製したバ
イポーラトランジスタのベース・エミッタ間に印加され
るバイアス電圧Ｖ_BEに対するコレクタ電流Ｉ_C 及びベー
ス電流Ｉ_B との関係を示す特性図。

【符号の説明】

１０ Ｐ型シリコン基板 １２ Ｎ⁺ 型埋め込み拡散層 １４ 第１のＮ型シリコン層（第１導電型のシリコン
層） １６ 第１のシリコン酸化膜（第１の絶縁膜） １８ 多結晶シリコン層（第１の多結晶シリコン層） ２０ 第２のシリコン酸化膜（第２の絶縁膜） ２２ シリコン窒化膜 ２４ エミッタ開口部（開口部） ２６ 窒化シリコンからなるサイドウォール（第３の
絶縁膜からなるサイドウォール） ２８ 第２のＮ型シリコン層 ３０ Ｎ型多結晶シリコン層（多結晶層） ３２ シリコンゲルマニウムベース層 ３４ 多結晶シリコンゲルマニウム層（多結晶層） ３６ 酸化シリコンからなるサイドウォール（第４の
絶縁膜からなるサイドウォール） ３８ 第３のＮ型シリコン層（第１導電型の不純物を
含むシリコン層） ４０ Ｎ⁺ 型多結晶シリコン層 ４２ 第３のシリコン酸化膜 ５０ シリコン層（薄いシリコン層） ５２ ボロンを含む酸化シリコンからなるサイドウォ
ール（第２導電型の不純物を含む第４の絶縁膜からなる
サイドウォール） ５４ 第３のＮ型シリコン層

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に第１導電型のシリコン層
   を形成し、更に該第１導電型のシリコン層上に第１の絶
   縁膜を形成する第１の工程と、 前記第１の絶縁膜上に第２導電型の不純物を含む第１の
   多結晶シリコン層を形成する第２の工程と、 前記第１の多結晶シリコン層上に第２の絶縁膜を形成す
   る第３の工程と、 前記第２の絶縁膜と多結晶シリコン層の一部を前記第１
   の絶縁膜の表面が露出するまで除去し開口部を形成する
   第４の工程と、 前記開口部の側壁に第３の絶縁膜からなるサイドウォー
   ルを形成する第５の工程と、 前記開口部底部の第１の絶縁膜を前記第１導電型のシリ
   コン層の表面が露出するまで除去し、かつ開口部の端部
   より所定長、前記第１導電型のシリコン層の表面に沿っ
   て後退させるように除去することにより多結晶シリコン
   層からなるひさし部分を形成する第６の工程と、 露出した前記第１導電型のシリコン層上に第２導電型の
   不純物を少なくともその一部に含むシリコンゲルマニウ
   ムベース層を前記第３の絶縁膜からなるサイドウォール
   の下端から下方にかつ垂直方向に所定距離の位置まで選
   択的に成長させ、それと同時に前記第１の多結晶シリコ
   ン層のひさし部分から多結晶層を成長させる第７の工程
   と、 前記第３の絶縁膜からなるサイドウォールの側壁に、第
   ４の絶縁膜からなるサイドウォールを形成する第８の工
   程と、 前記シリコンゲルマニウムベース層上に低濃度の第１導
   電型の不純物を含むシリコン層を成長させる第９の工程
   と、 を有することを特徴とする半導体装置の製造方法。
2. 【請求項２】 半導体基板上に第１導電型のシリコン層
   を形成し、更に該第１導電型のシリコン層上に第１の絶
   縁膜を形成する第１の工程と、 前記第１の絶縁膜上に第２導電型の不純物を含む第１の
   多結晶シリコン層を形成する第２の工程と、 前記第１の多結晶シリコン層上に第２の絶縁膜を形成す
   る第３の工程と、 前記第２の絶縁膜と多結晶シリコン層の一部を前記第１
   の絶縁膜の表面が露出するまで除去し開口部を形成する
   第４の工程と、 前記開口部の側壁に第３の絶縁膜からなるサイドウォー
   ルを形成する第５の工程と、 前記開口部底部の第１の絶縁膜を前記第１導電型のシリ
   コン層の表面が露出するまで除去し、かつ開口部の端部
   より所定長、前記第１導電型のシリコン層の表面に沿っ
   て後退させるように除去することにより多結晶シリコン
   層からなるひさし部分を形成する第６の工程と、 露出した前記第１導電型のシリコン層上に第１導電型と
   異なる第２導電型の不純物を少なくともその一部に含む
   シリコンゲルマニウムベース層、薄いシリコン層を順
   次、前記第３の絶縁膜からなるサイドウォールの下端か
   ら下方にかつ垂直方向に所定距離の位置まで選択的に成
   長させ、それと同時に前記第１の多結晶シリコン層のひ
   さし部分から多結晶層を成長させる第７の工程と、 前記第３の絶縁膜からなるサイドウォールの側壁に第２
   導電型の不純物を含む第４の絶縁膜からなるサイドウォ
   ールを形成する第８の工程と、 前記薄いシリコン層上に低濃度の第１導電型の不純物を
   含むシリコン層を成長させる第９の工程と、 熱処理により第４の絶縁膜からなるサイドウォールから
   第２導電型の不純物を拡散させ、前記シリコンゲルマニ
   ウムベース層の直上に形成された前記薄いシリコン層の
   周辺部分を第２導電型とする第１０の工程と、 を有することを特徴とする半導体装置の製造方法。