JPH11239046A

JPH11239046A - トランジスタ駆動装置及びその駆動方法

Info

Publication number: JPH11239046A
Application number: JP4047698A
Authority: JP
Inventors: Shigeki Ikezu; 成記池津
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-02-23
Filing date: 1998-02-23
Publication date: 1999-08-31

Abstract

(57)【要約】【課題】入力信号に対する出力信号の応答波形、ター
ンオン時間、ターンオフ時間等を任意に調整することが
可能なトランジスタ駆動装置を提供する。【解決手段】電源３及び出力端子２との間に、複数個
のトランジスタ１１、１２、１３、・・・・・１ｎが並
列に接続された構成を有しており、且つ入力信号手段１
に印加される入力信号ＩＮに対する駆動出力信号ＯＵＴ
の応答波形を任意に調整しえる様に構成されているトラ
ンジスタ駆動装置１０。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はトランジスタ駆動装
置及びその駆動方法に関するものであり、特に詳しく
は、パワーＭＯＳトランジスタからなるトランジスタ駆
動装置の構成とその駆動方法に関するものである。

【０００２】

【従来の技術】近年、プロセス技術の進歩により、ゲー
ト長が縮小され、それにともなってＭＯＳトランジスタ
のスイッチングスピードが向上し、出力電流の立ち上が
り、立ち下がりも急峻になってきている。そのため大電
流を流すパワーＭＯＳトランジスタでは、出力電流の急
激な変化により発生する電源電圧の変異や外部への放射
ノイズ等の問題が顕在化してきており、その対策が必要
となってきた。

【０００３】例えば、図２に示す様な構成を有するパワ
ーＭＯＳトランジスタが知られており、当該パワーＭＯ
Ｓトランジスタのゲートはバッファにより駆動されてい
る。当該パワーＭＯＳトランジスタ１０は、基本的に
は、電源４及び出力端子２との間に、複数個のＭＯＳト
ランジスタ２１、２２、２３、・・・２ｎが並列に接続
された構成を有しており、且つ信号入力部１から入力さ
れる適宜の制御信号は、適宜のバッファー３を介して当
該パワーＭＯＳトランジスタ１０を構成する複数個のＭ
ＯＳトランジスタ２１、２２、２３、・・・２ｎのゲー
ト部に並列に入力される様に構成されているものであ
る。

【０００４】又、上記した図２に示す様な従来のパワー
ＭＯＳトランジスタ１０は、例えば図５の拡大平面図で
示すレイアウト図に示す様に、バッファ３の出力に接続
されているアルミ配線３０とトランジスタのゲート（ポ
リシリコン）５１，５２，・・・，５ｎとが互いに接続
されているものであり、当該ゲート（ポリシリコン）５
１，５２，・・・，５ｎを挟んでウェル部３２に平行に
設けられたソース部３３とドレイン部３４とが互いに並
列的に配置されており、且つ隣り合うトランジスタどう
しのドレイン、及びソースは共用している構成が示され
ている。

【０００５】更に、係る従来のパワーＭＯＳトランジス
タから構成される当該トランジスタ駆動装置１０は、バ
ッファ３の出力がトランジスタ２１，２２，・・・，２
ｎのゲートにそれぞれ直接入力されているため、その駆
動特性は、図９に示す様に、入力信号８０の波形に対し
て駆動出力信号８２は、急峻な立ち上がりとなってい
る。また、入力と出力の時間差を示すターンオン時間は
短くしかも飽和直前に於て当該駆動出力信号８２はチャ
タリングを発生する事が多く、誤動作の原因にもなって
いる。

【０００６】従来、その対策としてバッファのＭＯＳト
ランジスタのサイズを調整し、出力オン抵抗を大きくと
る方法、または図３の様にバッファ、ゲート間に高抵抗
を挿入し、それとゲートの容量分によりゲート信号をな
まらせていた。それによってパワーＭＯＳトランジスタ
の出力電流波形の立ち上がり時間、立ち下がり時間を大
きくすることができた。しかし、係る方法では単にノイ
ズの原因となる高調波成分を取り除くのみで、波形を鈍
らせたことにより、入力と出力の切り替わりの時間差で
あるターンオン、ターンオフ時間は増大していた。

【０００７】係る従来例を改善する方法の一具体例とし
て、図３に示す様な構造を持ったパワーＭＯＳトランジ
スタ１０が提案されている。即ち、係る従来のパワーＭ
ＯＳトランジスタ１０の改良方法に於いては、図示の様
に、バッファ３の出力とトランジスタ２１，２２，・・
・，２ｎのゲートの間に共通な１つの抵抗４を直列に挿
入したものであり、その具体的な構成例としては、図６
の拡大平面図で示すレイアウト図に示す様に、バッファ
３の出力に接続されているアルミ配線３０の一部に抵抗
部３８を適宜のコンタクト３７を介して取付けると共
に、当該アルミ配線３０とトランジスタのゲート（ポリ
シリコン）５１，５２，・・・，５ｎとが互いに接続さ
れているものであり、当該ゲート（ポリシリコン）５
１，５２，・・・，５ｎを挟んでウェル部３２に平行に
設けられたソース部３３とドレイン部３４とが互いに並
列的に配置されており、且つ隣り合うトランジスタどう
しのドレイン、及びソースは共用している構成が示され
ている。

【０００８】更に、係るパワーＭＯＳトランジスタから
構成される当該トランジスタ駆動装置１０に於いては、
バッファ３の出力とトランジスタ２１，２２，・・・，
２ｎのゲートとの間に単一の抵抗４（３８）が直列に接
続されているため、その駆動特性は、図１０に示す様
に、入力信号８０の波形に対して駆動出力信号８３は、
図９の場合に比べて、緩やかな立ち上がりとなっている
が、ターンオン時間は長くなっている。

【０００９】従って、係る改良技術では、ターンオン、
又はターンオフ時間が長くなってしまうので、高速処理
には不向きである。その他、特開昭６１−２３０５７４
号公報或いは特開平１−１９４６８２号公報には、バイ
ポーラトランジスタとパワーＭＯＳトランジスタとを組
み合わせた水平偏向回路が開示されてはおりますが、係
る公知例には、複数個のトランジスタを並列に設けたト
ランジスタ駆動装置であって、入力信号に応答する駆動
出力信号の応答波形を任意に調整する技術に関しては、
開示がない。

【００１０】

【発明が解決しようとする課題】従って、本発明の目的
は、上記した従来技術の欠点を改良し、入力信号に対す
る駆動出力信号の応答波形、或いはターンオン時間若し
くはターンオフ時間等を任意に調整することが可能なト
ランジスタ駆動装置及びトランジスタ駆動装置の駆動方
法を提供するものである。

【００１１】

【課題を解決するための手段】本発明は上記した目的を
達成する為、以下に示す様な基本的な技術構成を採用す
るものである。即ち、本発明に係る第１の態様として
は、電源及び出力端子との間に、複数個のトランジスタ
が並列に接続された構成を有しており、且つ入力信号に
対する駆動出力信号の応答波形を任意に調整しえる様に
構成されているトランジスタ駆動装置或いは、当該入力
信号に対する駆動出力信号のターンオン時間或いはター
ンオフ時間を任意に設定しえる様に構成されているトラ
ンジスタ駆動装置であり、又本発明の第２の態様として
は、電源及び出力端子との間に、複数個のトランジスタ
が並列に接続された構成を有するトランジスタ駆動装置
に於て、入力信号に対する駆動出力信号の応答波形を任
意に調整しえる様に当該各トランジスタの個々の駆動時
期を調整する様にして駆動するトランジスタ駆動装置の
駆動方法である。

【００１２】

【発明の実施の形態】本発明に係るトランジスタ駆動装
置及びトランジスタ駆動装置の駆動方法に於いては、上
記した様な技術構成を採用しているので、分割され、且
つ並列に接続されたパワーＭＯＳトランジスタにおける
ゲートを駆動するバッファとそれぞれのトランジスタの
ゲートの間に、個々に異なる値の抵抗を挿入したもので
あって、係る構成によって、トランジスタ駆動装置の出
力電流の立ち上がり、立ち下がり時間、及び波形を任意
に制御する事が可能となる。

【００１３】

【実施例】以下に、本発明に係るトランジスタ駆動装置
一具体例の構成を図面を参照しながら詳細に説明する。
即ち、図１は、本発明に係るトランジスタ駆動装置１０
の一具体例の構成を示す図であり、図中、電源３及び出
力端子２との間に、複数個のトランジスタ１１、１２、
１３、・・・・・１ｎが並列に接続された構成を有して
おり、且つ入力信号手段１に印加される入力信号ＩＮに
対する駆動出力信号ＯＵＴの応答波形を任意に調整しえ
る様に構成されているトランジスタ駆動装置１０が示さ
れている。

【００１４】本発明に係る当該トランジスタ駆動装置１
０に於いては、更に、当該入力信号ＩＮに対する駆動出
力信号ＯＵＴのターンオン時間或いはターンオフ時間を
任意に設定しえる様に構成されているものでもある。本
発明に於ける当該複数のトランジスタ２１、２２、２
３、・・・・・２ｎがは、全てがＭＯＳトランジスタで
構成されている構成であっても良く、或いは、その全て
がバイポーラトランジスタで構成されているもので有っ
ても良い。

【００１５】又、本発明に係る当該トランジスタ駆動装
置１０に於て、当該トランジスタ２１、２２、２３、・
・・・・２ｎの数は特に限定されるものではなく、必要
に応じて適宜の数を使用することが可能である。一方、
本発明に於ける一具体例として図１には、当該トランジ
スタ２１、２２、２３、・・・・・２ｎは、接地電極と
出力端子２との間に、当該各トランジスタのドレインと
ソース（パイポーラトランジスタに於いては、ソースと
エミッタ）とがそれぞれ並列に接続されているが、当該
電源としては正の電源に接続されているものであっても
良い。

【００１６】当該出力端子２には、所定の電圧を発生さ
せる為に適宜の抵抗を設ける事が望ましい。尚、本発明
に於いて使用される当該バッファー３の構成も特に限定
されるものではなく、通常のバッファーとして機能する
回路であれば、如何なる構造のものでも使用可能であ
り、又、インバーター或いはオペアンプ等も使用可能で
ある。

【００１７】又、本発明に係る当該トランジスタ駆動装
置１０に於いては、当該各トランジスタ２１、２２、２
３、・・・・・２ｎの入力信号が印加される制御端子
部、例えばゲート端子部のそれぞれに抵抗部１１、１
２、１３、・・・・・１ｎが直列に設けられているもの
である。更に、本発明に於ける当該トランジスタ駆動装
置１０に於いては、当該抵抗部１１、１２、１３、・・
・・・１ｎのそれぞれの抵抗値が、互いに異なる様に設
定されているものである。

【００１８】つまり、本発明に於ける当該トランジスタ
駆動装置１０に於いては、図１に示す様に、並列に接続
されたトランジスタ２１、２２、２３・・・，２ｎのゲ
ートと、それらを駆動するバッファ３の間にそれぞれ抵
抗１１、１２、１３・・・，１ｎを挿入し当該各抵抗１
１，１２，・・・，１ｎのそれぞれの抵抗値を互いに異
なる様に変更し、それぞれのトランジスタに於けるゲー
ト電圧がスレシュホールド電圧に達する時間を個々に調
整することにより、トランジスタ２１、２２、２３・・
・、２ｎの出力電流の波形に於ける立ち上がり、立ち下
がりを任意の状態に制御することを可能にしている。

【００１９】その結果、出力端子２に負荷を接続した場
合に流れる全体の出力信号電流ＯＵＴの波形に於ける立
ち上がり、立ち下がり時間を任意に設定することができ
る。本発明に係る当該トランジスタ駆動装置１０の基本
的な技術思想としては、上記した様に、それぞれのＭＯ
Ｓトランジスタに於けるターンオン時のしきい値に到達
する時間を個別に変更する様にする為に、上記した様に
各トランジスタの制御端子部、ＭＯＳトランジスタに有
ってはゲート端子、バイポーラトランジスタに於いては
ベース端子に直列に接続される当該抵抗の抵抗値を異な
らせるものである。

【００２０】係る構成を採る事によって、図７に示す様
に、例としてそれぞれのトランジスタ２１、２２、２
３、・・・・・２ｎに接続されている抵抗値１１、１
２、１３、・・・・・１ｎを、例えば、抵抗１１の抵抗
値＜抵抗１２の抵抗値＜・・・＜抵抗１ｎの抵抗値と言
う関係に設定した場合、各トランジスタ２１、２２、２
３、・・・・・２ｎのそれぞれの出力をオフ状態からオ
ン状態にするような入力信号６０をバッファ３に入力し
たとき、抵抗値が小さい順にゲート信号７１，７２，・
・・，７ｎがスレシュホールド電圧に達する。

【００２１】つまり、図７のグラフは、当該トランジス
タ２１、２２、２３、・・・・・２ｎが当該入力信号６
０に応答して出力する駆動出力信号７１、７２、７３・
・・・７ｎの波形を個別に表示したものであり、又、図
７から判る様に、当該入力信号６０によってトランジス
タ２１，２２，・・・，２ｎの順にオン状態に切り替わ
る。

【００２２】係る構成の下で製造された当該トランジス
タ駆動装置１０の総合的な出力波形は図８に示されてい
る通りとなり、これにより、図９及び図１０に示されて
いる、抵抗を挿入しなかった従来例及びその改良方法の
場合にくらべ、トランジスタの全体の出力電流８１は緩
やかに立ち上がることになり、また、各抵抗１１，１
２，・・・，１ｎの値を調整することにより出力電流の
立ち上がり時間、及び波形が制御される。尚、ターンオ
フ動作時にも短縮される事が理解される。

【００２３】又、本発明に於いては、このようにターン
オン、ターンオフ時間の増加を抑え、立ち上がり、立ち
下がりを緩やかにすることにより、高速動作に対応し、
且つ出力電流の変化時に発生する電源変動や高周波放射
ノイズを抑制することができる。本発明に於いては、当
該抵抗部の抵抗値が、互いに異なる様に設定されている
ものであって、その抵抗値を変更するパターンとして
は、特に限定されないが、上記した様に、図１に於ける
トランジスタ２１、２２、２３、・・・・・２ｎの抵抗
部１１、１２、１３、・・・・・１ｎに於て、トランジ
スタ２１の抵抗部１１の抵抗値を一番小さく設定し、以
後順に抵抗部１２、１３、・・・・・１ｎのそれぞれの
抵抗値を順に大きくなる様に設定する事が望ましい。

【００２４】係る構成を採用する事によって、当該トラ
ンジスタ２１、２２、２３、・・・・・２ｎが、その配
列順に逐次ターンオンする状態が得られる。他の具体例
としては、当該抵抗値の変化を当該複数のトランジスタ
間で均一とせず、変化の状態を変える事も可能である。
つまり、係る抵抗の変化の程度、抵抗値の値は、当該出
力に接続されている負荷の駆動特性に適応する様に、当
該トランジスタの抵抗部の抵抗値を任意に変化させれば
良く、場合によっては、中央部にある隣接するトランジ
スタの抵抗値間の変化率が、その両側に位置するトラン
ジスタ間に於ける抵抗値間の変化率より大きくする事も
可能である。

【００２５】本発明に於て、当該抵抗値を変化させる方
法としては、特に限定されないが、予め定められた所定
の抵抗値を有する抵抗部を選択して所定のトランジスタ
の制御端子に接続する方法であっても良く、又可変抵抗
を挿入する様にしても良い。図４は、本発明に係る当該
トランジスタ駆動装置１０の一具体例の構成に於ける拡
大平面図で示すレイアウト図であり、バッファ３の出力
に接続されているアルミ配線３０とトランジスタのゲー
ト（ポリシリコン）５１，５２，・・・，５ｎの間にそ
れぞれ拡散抵抗４１，４２，・・・，４ｎを挿入してい
る。

【００２６】即ち、トランジスタのゲート（ポリシリコ
ン）５１，５２，・・・，５ｎと適宜のアルミ配線３１
とを適宜のコンタクト部３６で接続し、当該アルミ配線
３１と当該アルミ配線３０とを適宜のコンタクト３５を
介して当該抵抗部４１，４２，・・・，４ｎを設けたも
のである。係る抵抗部としては、製造工程上から、拡散
抵抗膜が使用される事が望ましく、抵抗値を変化させる
際には、当該拡散抵抗膜４１，４２，・・・，４ｎの幅
を互いに変化させる事が望ましい。

【００２７】可能であれば、当該抵抗膜４１，４２，・
・・，４ｎの厚み或いは長さを変更する事もあり得る
が、製造工程から判断して最良の方法を選択すれば良
い。尚、図４に於いても、隣り合うトランジスタどうし
のドレイン、及びソースは共用している。本発明に係る
トランジスタ駆動装置の駆動方法としては、上記した説
明から明らかな様に、例えば、電源３及び出力端子２と
の間に、複数個のトランジスタ２１、２２、２３、・・
・・・２ｎが並列に接続された構成を有するトランジス
タ駆動装置１０に於て、入力信号ＩＮに対する駆動出力
信号の応答波形ＯＵＴを任意に調整しえる様に当該各ト
ランジスタの個々の駆動時期を調整する様にして駆動す
るトランジスタ駆動装置の駆動方法であり、別の態様と
しては、当該トランジスタ駆動装置に於て、当該入力信
号ＩＮに対する駆動出力信号ＯＵＴのターンオン時間或
いはターンオフ時間を任意に設定しえる様に当該各トラ
ンジスタの個々の駆動時期を調整する様にして駆動する
トランジスタ駆動装置の駆動方法である。

【００２８】より具体的には、当該トランジスタ駆動装
置の駆動方法に於て、当該各トランジスタ２１、２２、
２３、・・・・・２ｎの入力信号が印加される制御端子
部のそれぞれに、抵抗部１１、１２、１３、・・・・・
１ｎを直列に接続せしめ、当該各抵抗部の抵抗値を互い
に異ならせる事によって、各トランジスタのターンオン
時のタイミングを互いに異ならせる様にする事が望まし
い。

【００２９】その際には、当該トランジスタ駆動装置１
０に於ける当該複数個のトランジスタ２１、２２、２
３、・・・・・２ｎを、一方側から他方側に向けて順次
にターンオンさせる様に駆動する事も望ましい。本発明
に係る当該トランジスタ駆動装置１０は、特にはアナロ
グ信号を取り扱うパワーＭＯＳトランジスタに適用する
事が好ましく、より具体的には、モータの制御、例えば
オートフォーカス用の小型モータ等に使用する事が可能
である。

【００３０】尚、上記具体例に於てはＭＯＳトランジス
タを使用する例を説明したが、本発明では、バイポーラ
トランジスタを使用する事もあり得る。

【００３１】

【発明の効果】本発明は、上記した様な技術構成を採用
しているので、特に、パワーＭＯＳトランジスタの出力
電流の立ち上がり、立ち下がり時間、及び波形を任意に
制御する事が可能となり、従来例及びその改良方法の場
合にくらべ、パワーＭＯＳトランジスタの全体の出力電
流は緩やかに立ち上がることになり、また、各抵抗１
１，１２，・・・，１ｎの値を調整することにより出力
電流の立ち上がり時間、及び波形を負荷に適合した適正
な波形に制御する事が可能となり更には、ターンオフ動
作時間も短縮されると言う効果がある。

【図面の簡単な説明】

【図１】図１は、本発明に係るトランジスタ駆動装置の
一具体例の構成を示すブロックダイアグラムである。

【図２】図２は、従来のトランジスタ駆動装置の一例を
示すブロックダイアグラムである。

【図３】図３は、従来のトランジスタ駆動装置の他の例
を示すブロックダイアグラムである。

【図４】図４は、本発明に係るトランジスタ駆動装置の
回路レイアウトの例を示す平面図である。

【図５】図５は、従来のトランジスタ駆動装置に於ける
一具体例の回路レイアウトの例を示す平面図である。

【図６】図６は、本発明に係るトランジスタ駆動装置の
於ける他の具体例の回路レイアウトの例を示す平面図で
ある。

【図７】図７は、本発明に係るトランジスタ駆動装置に
於て、それぞれのトランジスタの出力波形を示すグラフ
である。

【図８】図８は、本発明に係るトランジスタ駆動装置の
入力信号に応答する出力波形の例を示すグラフである。

【図９】図９は、従来のトランジスタ駆動装置の一具体
例に於ける入力信号に応答する出力波形の例を示すグラ
フである。

【図１０】図１０は、従来のトランジスタ駆動装置の他
の具体例に於ける入力信号に応答する出力波形の例を示
すグラフである。

【符号の説明】

１…信号入力部２…出力端子３…バッファ４…抵抗部５…電源部６…抵抗１０…トランジスタ駆動装置１１、１２、１３、・・・・・１ｎ…抵抗部２１、２２、２３、・・・・・２ｎ…トランジスタ３０，３１…アルミ配線３２…ウェル３３…ソース３４…ドレイン３５、３７…拡散層間コンタクト３６…アルミ配線、ゲート（ポリシリコン）間コンタク
ト３８，４１，４２，４ｎ…拡散層抵抗５１，５２，５ｎ…ゲート（ポリシリコン）６０，８０…バッファ入力信号７１，７２，７ｎ…個別トランジスタの出力波形８１，８２，８３…トランジスタ出力電流

Claims

【特許請求の範囲】

【請求項１】電源及び出力端子との間に、複数個のト
ランジスタが並列に接続された構成を有しており、且つ
入力信号に対する駆動出力信号の応答波形を任意に調整
しえる様に構成されている事を特徴とするトランジスタ
駆動装置。
【請求項２】当該入力信号に対する駆動出力信号のタ
ーンオン時間或いはターンオフ時間を任意に設定しえる
様に構成されている事を特徴とする請求項１記載のトラ
ンジスタ駆動装置。
【請求項３】当該複数のトランジスタは、ＭＯＳトラ
ンジスタで構成されている事を特徴とする請求項１又は
２に記載のトランジスタ駆動装置。
【請求項４】当該各トランジスタの入力信号が印加さ
れる制御端子部のそれぞれに抵抗部が直列に設けられて
いる事を特徴とする請求項３に記載のトランジスタ駆動
装置。
【請求項５】当該抵抗部の抵抗値が、互いに異なる様
に設定されている事を特徴とする請求項４に記載のトラ
ンジスタ駆動装置。
【請求項６】当該抵抗部が可変抵抗で構成されている
事を特徴とする請求項４又は５に記載のトランジスタ駆
動装置。
【請求項７】電源及び出力端子との間に、複数個のト
ランジスタが並列に接続された構成を有するトランジス
タ駆動装置に於て、入力信号に対する駆動出力信号の応
答波形を任意に調整しえる様に当該各トランジスタの個
々の駆動時期を調整する様にして駆動する事を特徴とす
るトランジスタ駆動装置の駆動方法。
【請求項８】電源及び出力端子との間に、複数個のト
ランジスタが並列に接続された構成を有するトランジス
タ駆動装置に於て、当該入力信号に対する駆動出力信号
のターンオン時間或いはターンオフ時間を任意に設定し
える様に当該各トランジスタの個々の駆動時期を調整す
る様にして駆動する事を特徴とするトランジスタ駆動装
置の駆動方法。
【請求項９】当該複数のトランジスタは、全てがＭＯ
Ｓトランジスタで構成されている事を特徴とする請求項
７又は８に記載のトランジスタ駆動装置の駆動方法。
【請求項１０】当該各トランジスタの入力信号が印加
される制御端子部のそれぞれに、抵抗部を直列に接続せ
しめ、当該各抵抗部の抵抗値を互いに異ならせる事によ
って、各トランジスタのターンオン時のタイミングを互
いに異ならせる様にする事を特徴とする請求項９記載の
トランジスタ駆動装置の駆動方法。
【請求項１１】当該トランジスタ駆動装置に於ける当
該複数個のトランジスタを、一方側から他方側に向けて
順次にターンオンさせる様に駆動する事を特徴とする請
求項１０記載のトランジスタ駆動装置の駆動方法。