JPWO2015182531A1 - 熱式流量計 - Google Patents

Abstract

周期信号の周波数によって空気の流量を表す熱式流量計において、高周波ノイズを抑えつつ、周波数変化に起因する出力信号の波形異常を回避する。本発明に係る熱式流量計は、並列接続された複数のスイッチング素子を備え、流量を表す周期信号の周波数変化に応じて、スイッチング素子間の遅延幅を変化させる。

Description

本発明は、熱式流量計に関するものである。

熱式流量計は、周囲を流れる空気によって変化した熱線の温度を元に戻すために必要な電流に基づき、流れた空気の流量を計測するセンサである。計測した流量は、例えばその流量に対応する周波数を有する周期信号によって表すことができる。周期信号は例えばオープンドレイン回路（またはオープンコレクタ回路、以下同様）に入力され、オープンドレイン回路が出力する信号の周波数を周波数測定回路によって測定することにより、流量を検出することができる。

オープンドレイン回路は、スイッチング素子をＯＮ／ＯＦＦすることによってＨｉｇｈレベル／Ｌｏｗレベルの出力信号を出力する。周期信号の周波数に応じてスイッチング素子をＯＮ／ＯＦＦすることにより、周期信号の周波数が表している流量に対応する出力信号を出力することができる。

オープンドレイン回路の構成上、その出力信号は矩形波となるので、高周波ノイズが生じる。この高周波ノイズを緩和する手段としては、複数のスイッチング素子を並列接続して多段的に構成し、各スイッチング素子を切り替えるタイミングをずらすことにより、ステップ状の出力信号を出力することが考えられる。下記特許文献１は、各スイッチング素子の切替タイミングが異なるオープンドレイン回路の具体例について記載している。

特開平０１−２２８２１４号公報

オープンドレイン回路に入力される周期信号の周波数は、計測した流量に応じて変化する。したがって、周期信号の周波数が高くなるとオープンドレイン回路のスイッチング素子のＯＮ／ＯＦＦ周期は短くなる。

上記特許文献１記載の技術においては、スイッチング素子間の遅延時間間隔は一定である。そのため、周期信号の周波数がある程度以上高くなると、例えば最終段のスイッチング素子が動作する前に最初段のスイッチング素子が次周期の動作を開始し、１周期以内に出力信号がＨｉｇｈレベルからＬｏｗレベルまで変化することができない可能性がある。この場合、周期信号の周波数が表している流量を正確に検出することは困難である。

本発明は、上記のような課題に鑑みてなされたものであり、周期信号の周波数によって空気の流量を表す熱式流量計において、高周波ノイズを抑えつつ、周波数変化に起因する出力信号の波形異常を回避することを目的とする。

本発明に係る熱式流量計は、並列接続された複数のスイッチング素子を備え、流量を表す周期信号の周波数変化に応じて、スイッチング素子間の遅延幅を変化させる。

本発明に係る熱式流量計によれば、並列接続された複数のスイッチング素子により高周波ノイズを抑えつつ、周期信号の周波数が変化しても出力信号の波高値や周波数が異常値となることを抑制することができる、

低帯域通過フィルタを用いて電磁波ノイズを抑制する場合における出力信号波形例である。 カレントミラー回路を用いて、オープンドレイン回路に流れる電流に制限をかけた場合における出力信号波形例である。 遅延回路によって切り替えの時期に時間差をつけたオープンドレイン回路の例を示す回路図である。 図３のオープンドレイン回路に対して周期Ｔ１のパルス信号が入力された場合の出力信号の波形図である。 図３のオープンドレイン回路に対してＴ１より短い周期Ｔ２のパルス信号が入力された場合の出力信号の波形図である。 図３のオープンドレイン回路に対して周期Ｔ３（＜４τ）のパルス信号が入力された場合の出力信号の波形図である。 実施形態１に係るオープンドレイン回路１の回路図である。 入力信号Ｖｉの波形図である。 オープンドレイン回路１に接続される周波数測定回路２の構成例を示す図である。 図９の回路構成において三角波の入力信号Ｖｉがオープンドレイン回路１に対して入力されたときの出力電圧Ｖｆｏの波形図である。 図９の回路構成において入力信号Ｖｉの周期が変化した場合の出力電圧Ｖｆｏの波形を示す。 出力信号Ｖｆｏが比較電圧Ｖｃと交差しない波形例である。 実施形態２に係るオープンドレイン回路１の回路図である。 図３に示す従来のオープンドレイン回路において、トランジスタＴｒ３のドレイン端子に接続されている電流制限抵抗を除去して出力端子Ｆｏと短絡した回路構成を示す。 図１４のオープンドレイン回路の出力信号波形である。 実施形態３に係るオープンドレイン回路１の出力信号波形を示す図である。 実施形態３に係るオープンドレイン回路１の変形例を示す図である。 図１７の回路構成における出力信号波形の１例である。 実施形態４に係る熱式流量計１００の構成図である。

＜従来技術の課題について＞
以下では本発明の理解を容易にするため、まず初めに従来技術の課題についてその詳細を説明し、その後に本発明の実施形態について説明する。

周波数によって情報を表す出力信号をオープンコレクタ回路から出力する際に生じる輻射電磁波対策としては、以下のものがある。

図１は、低帯域通過フィルタを用いて電磁波ノイズを抑制する場合における出力信号波形例である。オープンドレイン回路の出力端子に、インダクタ、コンデンサ、抵抗を組み合わせて構成された低帯域通過フィルタを配置する。この場合は図１に示すように、出力信号電圧の下がり始めと上がり始めにおいて急峻な電圧変化が起こり、出力信号に高周波成分が含まれる。電圧Ｖが下がるときの波形は下記式１で表わされ、上がるときの波形は下記式２で表わされる。Ａは波高値、βは時定数、αは定数、ｔは時間である。電圧が上がり始めるときと下がり始めるときをそれぞれｔ＝０とする。

V=A*Exp(-β*t)+α ・・・式１
V=A*(1-Exp(-β*t))+α ・・・式２

図２は、カレントミラー回路を用いて、オープンドレイン回路に流れる電流に制限をかけた場合における出力信号波形例である。この場合は図２に示すように、電圧が上がるときには電流制限がかけられない。

周期信号として理想的な波形は正弦波である。しかし、オープンドレイン回路を用いて周波数を出力する場合、出力端のトランジスタをＯＮ／ＯＦＦし、出力信号の電圧は外部電源から受け取る。そのため、オープンドレイン回路が出力する信号波形は原則として矩形波となる。周波数がｆの矩形波関数Ｘをフーリエ展開すると下記式３で表わされる。ω＝２πｆである。すなわち、矩形波は信号として必要な周波数よりも高い周波数の正弦波を重ね合わせたものと等価である。

電圧が矩形波であるときは電流も矩形波なので、式３はオープンドレイン回路の出力端子に流れ込む電流波形を表わしている。電流Ｉが流れるとＩの周りに下記式４で表わされる磁界Ｈが発生する。ｒは電流からの距離である。

H=I/(2*π*r) ・・・式４

マクスウエルの方程式により、磁界Ｈと電界Ｅの関係は下記式５で表わされる。磁界Ｈの時間変化が大きいほど強い電界Ｅが生じる。μは透磁率、ｔは時間である。したがって矩形波の電流が流れると、周波数は低くても高周波電磁波が放出され、周辺機器に対してノイズの影響をあたえる。

式４と式５より、オープンドレイン回路の出力端子に流れ込む電流の時間変化を小さくすることが、高周波ノイズ対策として有効であることがわかる。これを実現する方法として、複数のオープンドレイントランジスタを出力端子に対して並列接続し、トランジスタを導通させる切り替え時期に時間差をつけて、出力端子に流れ込む電流を複数回に分けて切り替えることが考えられる。

しかし、物理量を周期信号の周波数によって出力するセンサの場合、出力周波数は一定ではなく時間変化する。このため、出力周波数が高くなると出力波形に異常が生じる。この異常波形について以下に説明する。

図３は、特許文献１記載のように遅延回路によって切り替えの時期に時間差をつけたオープンドレイン回路の例を示す回路図である。図３において、電流制限抵抗がドレイン端子に接続されたオープンドレイントランジスタを、出力端子に対して３個並列接続している。３個のオープンドレイントランジスタＴｒ１、Ｔｒ２、Ｔｒ３のゲート間には、遅延時間τを持つ遅延回路Ｄが配置されている。オープンドレイントランジスタＴｒ１〜Ｔｒ３のソース端子は接地されている。オープンドレイントランジスタＴｒ１〜Ｔｒ３のドレイン端子は出力端子Ｆｏに接続されている。ドレイン端子にはプルアップ抵抗Ｒｐが接続され、電圧Ｖｐによって出力信号がプルアップされる。

オープンドレイントランジスタＴｒ１〜Ｔｒ３は、周期信号であるパルス信号（Ｓｉｇｎａｌ Ｐｕｌｓｅ）をゲート端子に入力することにより制御される。オープンドレイントランジスタＴｒ１〜Ｔｒ３を導通させるパルス信号が入力されると、まずＴｒ１が導通し、τだけ遅れてＴｒ２が導通し、さらにτだけ遅れてＴｒ３が導通する。オープンドレイントランジスタＴｒ１〜Ｔｒ３を非導通にさせるパルス信号が入力されると、まずＴｒ１が非導通になり、τだけ遅れてＴｒ２が非導通となり、さらにτだけ遅れてＴｒ３が非導通となる。

図４は、図３のオープンドレイン回路に対して周期Ｔ１のパルス信号が入力された場合の出力信号の波形図である。オープンドレイントランジスタＴｒ１〜Ｔｒ３が導通して電流が流れるごとに出力電圧Ｖｆｏが下がり、非導通になるごとに出力電圧Ｖｆｏが上がる
。出力信号の周期はパルス信号と同じＴ１である。

図５は、図３のオープンドレイン回路に対してＴ１より短い周期Ｔ２のパルス信号が入力された場合の出力信号の波形図である。図４と比べると、遅延時間τが変わらないので各トランジスタが導通と非導通との間で切り替わる時間間隔は同じだが、波形周期は図４よりも短くなっている。

図６は、図３のオープンドレイン回路に対して周期Ｔ３（＜４τ）のパルス信号が入力された場合の出力信号の波形図である。図６においては、Ｔｒ１がスイッチングした２τ後において、Ｔｒ３が動作する前にＴｒ１が次周期のスイッチング動作を実施してしまう
。したがって、オープンドレイントランジスタＴｒ１〜Ｔｒ３が全て同じ動作状態（導通または非導通）になることがないので、信号波形が上限（Ｈｉレベル）と下限（Ｌｏｗレベル）に到達することができない。すなわち、出力信号の波高値が小さくなり、周期はＴ３より短く、一定周期でなくなる。

本発明は、複数のスイッチング素子を出力端子に対して並列接続して各スイッチング素子の動作タイミングに時間差を設けることにより波形の急峻な変化を抑制したオープンドレイン回路において、図６に示すような出力信号波形の異常を回避することを目的とするものである。

＜実施の形態１＞
図７は、本発明の実施形態１に係るオープンドレイン回路１の回路図である。図７において、３個のオープンドレイントランジスタＴｒ１〜Ｔｒ３がそれぞれ電流制限抵抗Ｒｄ１〜Ｒｄ３を介して出力端子Ｆｏに接続されている。入力端子Ｖｉには、トランジスタＴｒ１〜Ｔｒ３駆動する入力信号Ｖｉが入力される。

入力信号Ｖｉを分圧抵抗Ｒｇ１〜Ｒｇ４によって分圧した電圧Ｖｇ１〜Ｖｇ３をそれぞれトランジスタＴｒ１〜Ｔｒ３のゲート端子へ入力する。ＶｉとＶｇ１〜Ｖｇ３との関係は、下記式６〜式８で表される。

Vg1=Vi*(Rg2+Rg3+Rg4)/(Rg1+Rg2+Rg3+Rg4) ・・・式６
Vg2=Vi*(Rg3+Rg4)/(Rg1+Rg2+Rg3+Rg4) ・・・式７
Vg3=Vi*Rg4/(Rg1+Rg2+Rg3+Rg4) ・・・式８

トランジスタのドレイン−ソース間が導通／非導通となるゲート−ソース間電圧（閾値電圧Ｖｔｈ）は各トランジスタＴｒ１〜Ｔｒ３について同じであるとすると、各トランジスタのゲート−ソース間電圧がＶｔｈとなるときのＶｉは、Ｔｒ１から順にそれぞれ下記式９〜式１１で表される。これら式によれば、各トランジスタの導通と非導通が切り替わるＶｉの値がそれぞれ異なることがわかる。

Vi=Vth*(Rg1+Rg2+Rg3+Rg4)/(Rg2+Rg3+Rg4) ・・・式９
Vi=Vth*(Rg1+Rg2+Rg3+Rg4)/(Rg3+Rg4) ・・・式１０
Vi=Vth*(Rg1+Rg2+Rg3+Rg4)/Rg4 ・・・式１１

図８は、入力信号Ｖｉの波形図である。ここでは例として三角波を用いている。図８に示すように、三角波のそれぞれ異なった電圧値においてトランジスタＴｒ１〜Ｔｒ３が閾値Ｖｔｈに到達する。したがって各トランジスタは、それぞれ異なった時刻において切り替わる。

図９は、オープンドレイン回路１に接続される周波数測定回路２の構成例を示す図である。周波数測定回路２は、周波数計測器３、プルアップ電源Ｖｐ、プルアップ抵抗Ｒｐを備える。周波数計測器３の入力端子Ｉｎｐｕｔはオープンドレイン回路１の出力端子Ｆｏに接続され、さらにプルアップ抵抗Ｒｐを介してプルアップ電源Ｖｐへ接続されている。

図１０は、図９の回路構成において三角波の入力信号Ｖｉがオープンドレイン回路１に対して入力されたときの出力電圧Ｖｆｏの波形図である。各トランジスタは入力信号Ｖｉがそれぞれ式９〜式１１で表される値になったとき切り替わる。そのため出力電圧Ｖｆｏは図１０に示すように階段状に変化する。

Ｔｒ１〜Ｔｒ３が非導通状態のときにおける出力電圧ＶｆｏをＶｆｏ０、Ｔｒ１が導通状態でＴｒ２とＴｒ３が非導通状態のときにおける出力電圧ＶｆｏをＶｆｏ１、Ｔｒ１とＴｒ２が導通状態でＴｒ３が非導通状態のときにおける出力電圧ＶｆｏをＶｆｏ２、Ｔｒ１〜Ｔｒ３が導通状態のときの出力電圧ＶｆｏをＶｆｏ３とする。これら出力電圧はそれぞれ下記式１２〜式１５で表される。

Vfo0=Vp ・・・式１２
Vfo1=Vp*Rd1/(Rd1+Rp) ・・・式１３
Vfo2=Vp*Rd12/(Rd12+Rp) ・・・式１４
Vfo3=Vp*Rd123/(Rd123+Rp) ・・・式１５

式１４におけるＲｄ１２はＲｄ１とＲｄ２を並列接続した合成抵抗であり下記式１６で表される。式１５におけるＲｄ１２３はＲｄ１〜Ｒｄ３を並列接続した合成抵抗であり下記式１７で表される。

Rd12=Rd1*Rd2/(Rd1+Rd2) ・・・式１６
Rd123=Rd1*Rd2*Rd3/(Rd1*Rd2+Rd2*Rd3+Rd3*Rd1) ・・・式１７

式１３〜式１５によれば、図１において電流制限抵抗Ｒｄ１〜Ｒｄ３がないとＶｆｏ１＝Ｖｆｏ２＝Ｖｆｏ３＝０となり、出力波形は階段状に変化せず、高電位側がＶｐで低電位側が０（Ｖ）の矩形波になってしまうことがわかる。

図１１は、図９の回路構成において入力信号Ｖｉの周期が変化した場合の出力電圧Ｖｆｏの波形を示す。Ｖｉの周期がＴ１のときの各トランジスタ間の切り替え時期の時間差をτ１とし、Ｖｉの周期がＴ２のときの切り替え時期の時間差をτ２とする。図１０で説明したとおり、Ｔｒ１〜Ｔｒ３の切り替え時期はＶｉの電位に依存するので、三角波であるＶｉの周期が変化すると各トランジスタ切り替え時期の時間差は周期に比例する。図１１におけるＴ１、Ｔ２、τ１、τ２の関係は下記式１８で表される。
T1/T2=τ1/τ2 ・・・式１８

＜実施の形態１：まとめ＞
以上のように、本実施形態１に係るオープンドレイン回路１は、各トランジスタＴｒ１〜Ｔｒ３を切り替えるタイミングをトランジスタ毎にずらす遅延回路（本実施形態１においては分圧回路）を備える。遅延回路は、オープンドレイン回路１に対する入力信号Ｖｉの周波数に応じて、各トランジスタ間の遅延時間間隔τを変化させる。したがって、入力信号Ｖｉの周期が短くなると遅延時間間隔τもこれにともなって短くなるので、図６に示したような出力信号の波形異常を抑制することができる。すなわち、入力信号Ｖｉの周波数によって情報を表し、周波数測定回路２がその周波数を測定することによりその情報を取得する場合において、図６のような測定異常を抑制することができる。

＜実施の形態２＞
実施形態１で説明した式１３〜式１５に示すように、出力電圧Ｖｆｏが階段状に切り替わる際の電圧Ｖｆｏ１〜Ｖｆｏ３はプルアップ電源Ｖｐをプルアップ抵抗Ｒｐと電流制限抵抗Ｒｄ１〜Ｒｄ３によって分圧したものである。プルアップ抵抗Ｒｐや電流制限抵抗Ｒｄ１〜Ｒｄ３は半導体プロセスによって製造される場合が多い。半導体プロセスによって製造される抵抗体は抵抗値のばらつきがあり、例えば±２０％ほどに達する場合がある。また、抵抗値の温度特性もばらつきがある。オープンドレイン回路１と周波数測定回路２はそれぞれ別々に製造されるため、プルアップ抵抗Ｒｐと電流制限抵抗Ｒｄ１〜Ｒｄ３は抵抗値の比も抵抗値温度特性の比も製品ごとにばらつくことが多い。このような抵抗値ばらつきがあると実製品において次のような問題が発生する。

図９の周波数計測器３には、出力電圧Ｖｆｏと比較するための電圧Ｖｃが設定されている。この比較電圧Ｖｃは０（Ｖ）とプルアップ電圧Ｖｐとの間の電圧に設定されている。周波数計測器３はＶｆｏとＶｃとの間の大小関係が入れ替わった時刻を測定することにより、出力信号Ｖｆｏの周波数や周期を測定する。

図１２は、出力信号Ｖｆｏが比較電圧Ｖｃと交差しない波形例である。この場合、出力電圧Ｖｆｏが比較電圧Ｖｃより常に大きいため、周波数計測器３は出力信号Ｖｆｏの周波数を計測することができない。式１３〜式１５からわかるように、プルアップ抵抗Ｒｐの抵抗値に対して電流制限抵抗Ｒｄ１〜Ｒｄ３の抵抗値が大きい方へばらつくと、Ｖｆｏ１〜Ｖｆｏ３もこれにともなって大きくなるので、図１２に示すような状態になる可能性が生じる。本発明の実施形態２では、このような課題に対処する回路例について説明する。

図１３は、本実施形態２に係るオープンドレイン回路１の回路図である。図１３のオープンドレイン回路１は、図７に示した回路構成において電流制限抵抗Ｒｄ３を設けずにトランジスタＴｒ３のドレイン端子を出力端子Ｆｏと短絡したものである。図１３の回路構成においては、Ｔｒ３が導通状態になると出力電圧Ｖｆｏは０（Ｖ）になる。したがってプルアップ抵抗Ｒｐと電流制限抵抗Ｒｄ１〜Ｒｄ３の抵抗値ばらつきによらず、ＶｆｏはＶｃより低い電位になることができる。

図１４は、図３に示す従来のオープンドレイン回路において、トランジスタＴｒ３のドレイン端子に接続されている電流制限抵抗を除去して出力端子Ｆｏと短絡した回路構成を示す。従来の回路構成において本実施形態２と同様にトランジスタＴｒ３のドレイン端子と出力端子Ｆｏを短絡すると、以下に説明するような不具合が生じる。

図１４の回路構成においては、トランジスタＴｒ１〜Ｔｒ３が非導通から導通へ切り替わる順番と導通から非導通へ切り替わる順番は同じである。すなわちいずれの場合においてもＴｒ１が最初に切り替わり、Ｔｒ３が最後に切り替わる。

オープンドレイントランジスタＴｒ１〜Ｔｒ３が非導通から導通へ切り替わる場合は、出力電圧Ｖｆｏは階段状に切り替わる。これに対し導通から非導通へ切り替わる場合は、Ｔｒ１とＴｒ２が非導通になってもＴｒ３が導通になっている間は、Ｖｆｏは０（Ｖ）のままである。その後Ｔｒ３が非導通へ切り替わったときＶｆｏはプルアップ電圧Ｖｐと同電位になる。Ｔｒ３が導通状態になると出力端子ＦｏがＧＮＤに短絡されるためである。

図１５は、図１４のオープンドレイン回路の出力信号波形である。図１５において、出力波形が低電位（Ｌｏｗレベル）から高電位（Ｈｉｇｈレベル）へ切り替わるとき、波形は段階的に変化せず１段で切り替わっている。出力波形がこのように急峻に切り替わると放射ノイズを低減する効果が減殺されてしまう。

図１５に示す出力波形の急峻な変化を解消するためには、オープンドレイントランジスタＴｒ１〜Ｔｒ３が非導通から導通へ切り替わる場合は電流制限抵抗の付いていないＴｒ３が最後に切り替わり、導通から非導通へ切り替わる順番は電流制限抵抗の付いていないＴｒ３が最初に切り替わればよい。入力信号Ｖｉとして三角波の周波数信号を用いる実施形態１〜２においては、オープンドレイントランジスタＴｒ１〜Ｔｒ３が非導通から導通へ切り替わる順番と導通から非導通へ切り替わる順番が反対である。すなわち、非導通から導通へ切り替わる場合はＴｒ３が最後に切り替わり、導通から非導通へ切り替わる場合はＴｒ３が最初に切り替わる。したがって実施形態１〜２に係るオープンドレイン回路１においては、図１５に示す出力波形の急峻な変化を抑制することができる。

＜実施の形態２：まとめ＞
以上のように、本実施形態２に係るオープンドレイン回路１は、プルアップ抵抗Ｒｐと電流制限抵抗Ｒｄ１〜Ｒｄ３の抵抗値ばらつきによって生じる図１２のような課題を抑制することができる。さらに、従来のオープンドレイン回路において同様の構成を採用した場合における図１５のような急峻な出力変化も抑制することができる。

本実施形態２においてはＴｒ３のドレイン端子を出力端子Ｆｏと短絡したが、その他のトランジスタを同様に短絡してもよい。例えばＴｒ２のドレイン端子と出力端子Ｆｏを短絡してもよい。ただし出力信号Ｖｆｏをできる限り多くの段数で変化させる観点からは、最終段のトランジスタを出力端子Ｆｏと短絡することが望ましい。

＜実施の形態３＞
図１６は、本発明の実施形態３に係るオープンドレイン回路１の出力信号波形を示す図である。図１６において、各オープンドレイントランジスタ間の切り替え時期の時間差τが複数設定されている。Ｔｒ１とＴｒ２との間の時間差はτ１であり、Ｔｒ２とＴｒ３との間の時間差はτ２である。τ１とτ２は式９〜式１１にしたがって定まるので、分圧抵抗Ｒｇ１〜Ｒｇ４による分圧比を調整することにより、τ１とτ２を図１６のように調整することができる。

図１６においては、出力電圧Ｖｆｏが高電位（Ｈｉｇｈレベル）から低電位（Ｌｏｗレベル）へ切り替わるときは、先に切り替わるスイッチング素子の遅延時間間隔（τ１）の方が後に切り替わるスイッチング素子の遅延時間間隔（τ２）よりも小さい。一方で出力電圧Ｖｆｏが低電位から高電位へ切り替わるときは、先に切り替わるスイッチング素子の遅延時間間隔（τ２）の方が後に切り替わるスイッチング素子の遅延時間間隔（τ１）よりも大きい。すなわち、τ１もτ２も一定である。

図１７は、本実施形態３に係るオープンドレイン回路１の変形例を示す図である。図１６のτ１とτ２のように各スイッチング素子間の切り替え時期の時間差を複数設けるためには、各ゲート端子に対して閾値電圧Ｖｔｈを出力するタイミングに時間差を設ければよい。図１７に示すオープンドレイン回路１は、これを実現するマイコン４を備えている。マイコン４は入力信号Ｖｉを受け取り、Ｖｉにしたがって各トランジスタを切り替える所望タイミングを演算子、そのタイミングにおいて各トランジスタのゲート端子に対してＶｔｈを出力する。

図１８は、図１７の回路構成における出力信号波形の１例である。図１８においては、出力電圧Ｖｆｏが高電位から低電位へ切り替わるときは、先に切り替わるスイッチング素子の遅延時間間隔（τ１）の方が後に切り替わるスイッチング素子の遅延時間間隔（τ２
）よりも小さい。一方で出力電圧Ｖｆｏが低電位から高電位へ切り替わるときは、先に切り替わるスイッチング素子の遅延時間間隔（τ２）の方が後に切り替わるスイッチング素子の遅延時間間隔（τ１）よりも小さい。すなわち、時刻によってτ１やτ２が変化している。

オープンドレイン回路１を用いる実製品においては、サージ保護素子や静電放電からの保護素子として、コンデンサ、抵抗器、ダイオードなどが設けられる場合がある。これら素子が設けられた状態で放射ノイズ低減に最適な設定を行うためには、図１６や図１８のように複数の切り替え時間差が必要になる場合がある。本実施形態３に係る出力波形はこのような場合において好適である。

＜実施の形態４＞
図１９は、本発明の実施形態４に係る熱式流量計１００の構成図である。熱式流量計１００は、空気の流量を測定するセンサであり、計測素子５、信号生成器６、実施形態１〜３いずれかのオープンドレイン回路１を備える。計測素子５は空気の流量を測定し、測定結果に対応する計測電圧Ｖｍを出力する。信号生成器６は、計測電圧Ｖｍが表す計測結果を周波数によって表現した周期信号を生成し、これを入力信号Ｖｉとしてオープンドレイン回路１に出力する。熱式流量計１００は、周期信号の周波数によって空気の流量を表しているので、実施形態１〜３に係るオープンドレイン回路１を用いるのが好適である。

本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。上記実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。例えば以下のような変形例が考えられる。

以上の実施形態において、オープンドレイントランジスタとして電界効果トランジスタ（ＦＥＴ）を用いることを前提としたが、バイポーラトランジスタを用いる場合であっても本発明と同様の構成を用いることができる。すなわち、多段接続されている各スイッチング素子を切り替える毎に出力信号がＨｉｇｈレベルとＬｏｗレベルとの間で段階的に切り替わる回路構成において、本発明と同様の構成を用いることができる。

以上の実施形態において、三角波を入力信号Ｖｉとして用いているが、例えば正弦波や台形波などその他の周期信号を用いる場合であっても、本発明と同様の構成を用いることができる。

以上の実施形態において、入力信号Ｖｉの周期と遅延時間τは比例することを説明したが、必ずしも１次比例関係に限られるものではなく、Ｖｉの増減に応じてτが増減するのであればその他の対応関係を有するものであってもよい。

１：オープンドレイン回路、２：周波数測定回路、３：周波数計測器、４：マイコン、５：計測素子、６：信号生成器、Ｔｒ１〜Ｔｒ３：オープンドレイントランジスタ、Ｒｇ１〜Ｒｇ４：分圧抵抗、Ｒｄ１〜Ｒｄ３：電流制限抵抗。

Claims (10)

1. 空気の流量を周波数によって表す出力信号を出力する熱式流量計であって、
   前記流量を周波数によって表す周期信号を生成する信号生成器、
   並列接続された複数のスイッチング素子によって構成され、前記周期信号に対応する前記出力信号を出力する分流回路、
   各前記スイッチング素子がそれぞれ前記周期信号の異なる位相においてＯＮになるように、各前記スイッチング素子の動作タイミングを前記スイッチング素子毎に遅延させる遅延回路、
   を備え、
   前記分流回路は、各前記スイッチング素子がＯＮになる毎に前記出力信号の信号レベルをＨｉｇｈレベルから段階的に下げ、全ての前記スイッチング素子がＯＮになると前記出力信号の信号レベルをＬｏｗレベルまで低下させるように構成されており、
   前記遅延回路は、前記周期信号の周波数が高くなるにつれて前記遅延の時間幅を短く変化させ、前記周期信号の周波数が低くなるにつれて前記遅延の時間幅を長く変化させる
   ことを特徴とする熱式流量計。
2. 前記遅延回路は、前記周期信号の周波数に比例して、前記遅延の時間幅を変化させる
   ことを特徴とする請求項１記載の熱式流量計。
3. 前記スイッチング素子のうち少なくともいずれかは、前記出力信号を出力する側の端子に接続された電流制限抵抗を備える
   ことを特徴とする請求項１記載の熱式流量計。
4. 前記分流回路の最終段に配置されている前記スイッチング素子は前記電流制限抵抗を備えておらず、前記分流回路のその他の前記スイッチング素子は前記電流制限抵抗を備えている
   ことを特徴とする請求項３記載の熱式流量計。
5. 前記遅延回路は、前記分流回路が備える各前記スイッチング素子をＯＮ状態からＯＦＦ状態へ切り替える順番と、ＯＦＦ状態からＯＮ状態へ切り替える順番とが互いに反対になるように、各前記スイッチング素子の動作タイミングを調整する
   ことを特徴とする請求項１記載の熱式流量計。
6. 前記分流回路の最終段に配置されている前記スイッチング素子は前記電流制限抵抗を備えておらず、前記分流回路のその他の前記スイッチング素子は前記電流制限抵抗を備えており、
   前記遅延回路は、前記分流回路が備える各前記スイッチング素子をＯＮ状態からＯＦＦ状態へ切り替える順番と、ＯＦＦ状態からＯＮ状態へ切り替える順番とが互いに反対になるように、各前記スイッチング素子の動作タイミングを調整し、
   前記遅延回路は、前記出力信号がＨｉｇｈレベルからＬｏｗレベルに切り替わるときは前記電流制限抵抗を備えていない前記スイッチング素子を最後にＯＮ状態とし、前記出力信号がＬｏｗレベルからＨｉｇｈレベルに切り替わるときは前記電流制限抵抗を備えていない前記スイッチング素子を最初にＯＦＦ状態とする
   ことを特徴とする請求項３記載の熱式流量計。
7. 前記遅延回路は、各前記スイッチング素子のゲート端子に印加される電圧を前記スイッチング素子毎にそれぞれ異なる値へ分圧する分圧回路を用いて構成されている
   ことを特徴とする請求項１記載の熱式流量計。
8. 前記遅延回路は、前記周期信号の周期に応じて前記遅延の時間幅を計算しその時間幅にしたがって前記スイッチング素子を駆動する演算回路を用いて構成されている
   ことを特徴とする請求項１記載の熱式流量計。
9. 前記遅延回路は、いずれかの前記スイッチング素子間の前記遅延の時間幅が、他の前記スイッチング素子間の前記遅延の時間幅とは異なるように、前記遅延の時間幅を調整する
   ことを特徴とする請求項１記載の熱式流量計。
10. 前記信号生成器は、前記周期信号として三角波信号を生成する
    ことを特徴とする請求項１記載の熱式流量計。

Images