JPH11233733A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法Info
- Publication number
- JPH11233733A JPH11233733A JP3165898A JP3165898A JPH11233733A JP H11233733 A JPH11233733 A JP H11233733A JP 3165898 A JP3165898 A JP 3165898A JP 3165898 A JP3165898 A JP 3165898A JP H11233733 A JPH11233733 A JP H11233733A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pzt
- thin film
- electrode
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
少ない誘電体膜を有する電子部品を提供する。 【解決手段】Si基板1上に絶縁膜2が形成され、この
絶縁膜2上にはTi接合層3が形成され、このTi接合
層上に下地電極となるPt電極4が形成され、その上に
PZT膜5が形成される。このPZT膜5はシード層5
a及びその上に形成されたPZT膜5b本体の2層から
なる。さらにこのPZT膜5上にPt電極6が形成さ
れ、これらにより強誘電体メモリのキャパシタを構成す
る。
Description
能性薄膜に関し、特に誘電体薄膜の構造およびその製造
方法に関する。
体膜の形成技術、液晶ディスプレイに用いる薄膜トラン
ジスタ(TFT)、各種センサやアクチュエータに使用
する機能性薄膜、記録媒体用あるいは薄膜ヘッド材料の
磁性体薄膜、超伝導薄膜など、最近の高集積電子部品に
は薄膜形成技術が重要な役割を果たしている。この成膜
技術の急激な進歩は、これまで実現が困難であった高誘
電率薄膜(以下、高誘電体薄膜と称する),強誘電体薄
膜,圧電体薄膜,焦電体薄膜などを用いた新しい電子デ
バイスを実現してきた。
MS(Microelectromechanical system)と呼ばれ、マ
イクロアクチュエータ,マイクロモータ,超小型圧力セ
ンサ,超小型加速度センサなどが研究されている。ま
た、焦電体薄膜は赤外線センサなどが実用化されてい
る。
Random Access Memory)の高集積化に伴うキャパシタ容
量が限界に近づくにつれ、注目されつつある。近年、D
RAMはその集積度をさらに高め、1セルの面積も縮小
している。セル面積の縮小に伴い、キャパシタに割り当
てられる面積も当然縮小することとなるが、既存のSi
N,SiO2 膜の極薄膜化およびトレンチ構造などの面
積増加では、必要とされる容量30fFをこれ以上保つ
ことができなくなってきている。このことから、これま
でのキャパシタの構造では高集積化を実現できない問題
が生じる。
べく、新しい不揮発性メモリとして強誘電体メモリ(F
eRAM)が開発されている。このFeRAMの開発に
伴い、ペロブスカイト構造を持つBST(Ba0.5 Sr
0.5 TiO3 ),SrTiO3 誘電体薄膜やPZT(P
b(Zrx Ti1-x O3 )強誘電体薄膜、BIT(Bi
4 Ti3 O12)強誘電体薄膜、SBT(SrBi2 Ta
2 O9 )強誘電体薄膜が研究開発され、実用化検討され
てきた。
に強誘電体薄膜の開発を促進しているFeRAMは、D
RAMのキャパシタ部分を強誘電体で置き換えたもの
で、以下のような利点をもち次世代メモリとして期待さ
れている。
セルを小型化することでDRAM並みの100ns以下
の書き込み時間が可能である。第二に、不揮発性メモリ
であるため、SRAMと異なり電源を必要としない。第
三に、メモリの書き換え可能回数が大きく、SBTなど
の強誘電体材料や、この強誘電体材料の下地電極として
用いられるIrOx ,RuOx ,SrRuO3 などの電
極材料を工夫することで1012回以上が可能である。第
四に、高密度高集積化ができ、DRAMと同等の集積度
が得られる。第五に、内部の書き込み電圧を2V程度と
することができ、電力の消費を低く抑えることができ
る。第六に、フラッシュメモリと異なりビット書き換
え、ランダムアクセスが可能である。
アコンの温湿度センサ,各種電子機器の製造プロセスの
モニター用TAG,TVゲームのリジューム機能,アー
ケードゲームの記憶装置,TVやビデオの設定記憶,コ
ピー,FAX,プリンタの感光ドラムの使用状況モニ
タ,衛星放送,ケーブルTVのセットトップボックス,
自動車のエンジンコントロール,ラジオの周波数プリセ
ット,RFIDを用いた電子キー,ノイズの多い工業用
製品のラインの製造プロセスモニタ,電力積算計,工業
用液体,気体流量計センサ,大型タンクの液面計,AV
パソコン,PCカード,ファイルメモリ,携帯端末機器
など、多分野・多方面にわたっての応用が実用化あるい
は検討されている。
原理を図9を用いて説明する。図9は強誘電体のヒステ
リシス曲線を示す図であり、横軸は印加電圧(V)を、
縦軸は分極値(μC/cm2 )であり、Psは飽和分極
値である。図9に示すように、強誘電体は自発分極をも
ち、その自発分極が電界により向きを反転することが可
能である特徴をもつ。自発分極は電界を印加しない状態
でも分極値Prをもち(残留分極)、その値(分極の向
き)が電界を0とする前の状態に依存する。ここで図9
のヒステリシス曲線において分極0となる時の電界値を
抗電界と呼び、その電圧を抗電圧Vcと呼ぶ。印加する
電界の向きで+あるいは−の電荷を結晶表面に誘起する
ことができ、この状態をメモリ素子の0,1値に対応さ
せる。
1T/1C(1トランジスタ/1キャパシタ)の構造を
示す。BLはビットライン、WLはワードライン、Vp
はプレート電圧、Trはパスゲートトランジスタ、FE
は強誘電体メモリセルを示す。開発された初期のFeR
AMは、比較するキャパシタをそれぞれ一つのキャパシ
タ毎に作製した2T/2C構造をもつが、高集積化の要
求からリファレンスキャパシタを共通とする1T/1C
型が開発されている。
次にあげるような特性、仕様が要求される。
Pr×2)が大きいことが要求される。これはデバイス
の構造,センシングする際の設定電圧値,分極値の安定
性などにも左右されるが、一般に10μC/cm2 が必
要とされている。
る。比誘電率を小さくすることで、スイッチング電流に
対して非スイッチング電流値が小さく、S/N比を低く
抑えることが出来るからである。
減少、すなわち疲労特性が良好であることが要求され
る。疲労特性を良好にするには、強誘電体の材料そのも
のを変え、あるいは電極材料を酸化物系のものとする。
これにより、1012回以上のスイッチング特性が得られ
る。
れる。キャパシタの小型化により、スイッチング特性が
正味のドメイン反転速度ではなく、電極配線抵抗、浮遊
容量などに主として左右されることが示されている。
下であることが要求される。キャパシタに蓄積した電荷
の有無を利用するDRAMと比較すると、FeRAMで
は残留分極値を利用するため、基準となるリーク電流値
はDRAMの場合よりも高くて問題ない。
ることが要求される。
性、仕様を考慮すると、実際に使用されている強誘電体
材料としては、主にPZT(Pb(Zrx Ti
1-x O3 )薄膜、SBT(SrBi2 Ta2 O9 )薄膜
が挙げられる。
すなわち、結晶化温度が600℃程度であること、分極
値が大きく残留分極値で20μC/cm2 程度であるこ
と、抗電界が比較的小さく低電圧で分極反転が可能なこ
と、Zr/Ti組成比により結晶化温度の他に、グレイ
ンの大きさや形状などの構造特性,分極量,抗電界,疲
労特性,リーク電流などの強誘電特性が制御可能なこと
などである。さらには、ペロブスカイト構造のもつ元素
許容性からAサイトと呼ばれるPbをSr,Ba,C
a,Laなどの元素で、Bサイトと呼ばれるZr及びT
iをNb,W,Mg,Co,Fe,Ni,Mnなどの元
素で置換することが可能であり、例えばこの元素の置換
により構造特性、強誘電特性を広範囲に制御できるする
ことも利点としてあげられる。
動子,超音波モータ,ハイドロフォン,圧電トランスな
どのトランスデューサへの応用,積層セラミックコンデ
ンサなど受動部品への応用,赤外線センサなどセンサへ
の応用など、種々の分野において用いられている。ま
た、構造相転移,ドメイン挙動,圧電,焦電,強誘電体
としての基本特性,ミクロな挙動など多くの研究がこれ
までになされており、PZTの材料設計、特性改善、構
造・電気特性の解明などのデータベースとして豊富であ
ることも一つの利点といえる。
特性にすぐれることから早くから薄膜化の検討がなされ
てきており、スパッタ法やゾルゲル法などの手法で研究
例も多い。
eRAMとして実用化された材料である。欠点である書
き込み回数の増加にともなう分極量の減少(疲労特性)
は、疲労特性そのものが電界により加速される特徴をも
つため、最近の動作電圧の低電圧化、当初使用されてい
たPt電極からIrOx など酸化物電極の採用による疲
労特性の改善もなされている。
omposition)法,レーザアブレーション法,イオンビー
ムスパッタ法,熱CVD法,MOCVD法,レーザCV
D法などにより形成することが可能であるが、FeRA
M製品としてはゾルゲル法,スパッタ法が中心である。
特性の改善、膜の低電圧駆動を達成するために開発され
た材料である。SBTはBi層状化合物(Aurivillius
Phase)の一種で、強誘電性の起源となる酸素八面体か
らなる擬似ペロブスカイト構造層をBi2 O2 層が挟む
結晶構造をもつ。この構造により主たる分極軸はc軸と
垂直な面内にあり、c軸方向の分極は無か、あっても小
さい値となる。擬似ペロブスカイト構造中の酸素八面体
の数によってc軸方向の分極が発現する。
ラミックとしてはほとんど研究がなされていなかったが
MOD法で薄膜形成が可能で、形成された多結晶膜が強
誘電性を示すことから開発が開始されている。また、疲
労特性が良好であり、低電圧化が可能であることが確認
されたことにより開発がさらに加速している。
も電荷を補償する酸素空孔自体はBi酸化物層に形成さ
れるため直接ペロブスカイト構造での影響は少ない。ま
た、価数の変化しやすいTiをもたないことも強誘電性
を変化させない要因とされている。
が、Taの一部をNbで置換することで分極量を増大さ
せることも可能である。最近はSBTをキャパシタとし
て集積化したデバイスも試作されている。SBTはMO
D法の他、ゾルゲル法、スパッタ法、レーザアブレーシ
ョン法などでも形成されている。
T強誘電体膜を用いたFeRAMの例により説明する。
直接結晶化したPZT膜を形成する方法が考えられる。
この場合、スパッタ時に約500℃以上の高温が必要で
あるが、低融点元素のPbの蒸気圧が高いこと、スパッ
タ率が高いことなどの理由から、高温で容易に基板から
蒸発、再スパッタする。結晶化温度である500℃以上
ではPbはほとんど基板へとどまらず組成制御が困難で
ある。通常はPbあるいはPbOのターゲットを別に用
意し、同時にスパッタして過剰量のPbを供給するなど
の工夫がなされるが、大きい基板に均一に組成制御して
膜形成することは困難である。
パッタの影響が小さいため、比較的容易にターゲットに
近い組成のPZT膜が形成可能である。ただし室温にお
いてもプラズマからのイオン、スパッタ粒子などによる
運動量によって基板やシールド部が高温となりやすく、
蒸発、再スパッタの影響は注意する必要がある。各部の
電位によってもArイオンの衝撃が異なるため組成が変
化する。
成する場合を図11を用いて以下説明する。
経たSi基板1にSiO2 膜2を形成し、下地電極とな
る150nm厚のPt電極4をDCマグネトロンスパッ
タにより形成する。Ptは酸化膜と密着性が良好ではな
いため、接合層3としてTi(20nm)をPt成膜前
に連続スパッタにて形成する。
グネトロンスパッタにより形成する。このスパッタは、
Pbの蒸発、再スパッタの影響を抑えるため、基板温度
を上げず室温にて成膜する。
ト−基板間距離が60mm、均一な膜厚、組成分布を得
るためマグネットをスパッタ中に回転させる。12イン
チのセラミックPZTターゲットに対して1.0〜1.
5kWでスパッタを行なう。スパッタガスはArで0.
5〜2.0Paの圧力範囲で成膜する。約5分間のスパ
ッタ時間で250〜300nmの膜厚のPZTアモルフ
ァス膜が得られる。
ッタをPZT成膜時と同様のスパッタ条件にて行なう。
上記スパッタにより得られたアモルファス状態のPZT
膜5をRTA(Rapid Thermal Anneal)プロセスにより
ペロブスカイト相に結晶化する。600℃以上の温度で
数秒で結晶化が可能である。管状炉などでも結晶化でき
るが、RTAの方がサーマルバジェットが小さくPt電
極4とPZT膜5の拡散、反応を抑えることができ、界
面の平滑性に適する。
非強誘電相のパイロクロア型酸化物があるが、この相は
結晶化の昇温速度を小さくした場合や、Zr/Ti比が
大きい場合に形成されやすい。パイロクロア相が第二相
としてできた場合には、分極量が小さくなるだけでな
く、PZT膜の信頼性にも影響を及ぼす可能性があるた
め、パイロクロア相を形成しないように昇温温度及びZ
r/Ti比を制御する。
態をSEMで微細構造を観察した結果を示す顕微鏡写真
である。Ar中でスパッタ成膜した試料では厚さ300
nmのPZT膜5でクラックは発生しないが、PZT/
Pt,Pt/Tiの界面で反応、拡散が起こり、Pt表
面の一部(Ptの粒界部など)や膜内部からペロブスカ
イト相生成が起こるため、表面の凹凸が大きくなる。P
ZT粒子は横方向で100〜300nm径であり、膜の
表面はその粒子形状を反映して±100nm程度の凹凸
が見られた。これは、PZT膜5が小さい粒径であるこ
とが原因である。
断面を模式的に図13に示す。図13から分かるよう
に、Pt粒子134からなるPt電極4上にはPZT膜
5が形成されており、このPZT膜5を構成する個々の
PZT粒子135は柱状に成長している。このPZT粒
子135同士の境界面、すなわち粒界部分はリーク電流
のパスとなり、この粒界部分が多いほどリーク電流が大
きくなる。同様に、PZT膜5とPt電極4との界面に
はポア136が生じるが、これもリーク電流の原因とな
る。
造を観察すると、PZTペロブスカイト構造の(10
0)面が基板と平行に配向していることがわかる。Pt
電極4は、(111)面が基板と平行となるように配向
するため、Pt電極4とPZT膜5の整合がとれていな
いこととなる。これは、PZT膜5とPt電極4との界
面においてPZT中のTiの周囲の酸素が欠損した状態
となるため、酸素八面体構造のペロブスカイト構造に移
行しにくく、また界面でなくPZT膜5内部又表面から
ペロブスカイト構造が成長しやすくなるため、配向面の
整合がとれなくなるからである。
となるPt膜をDCマグネトロンスパッタにより堆積し
てPt電極6を形成し、キャパシタ構造が完成する。
Ion Etching)装置を用いて、Arと弗化炭素系のガス
中でエッチングを行い微細パターンを形成するが、本実
施形態では初期強誘電特性をみるためポジレジストにて
PZT膜5上にパターンを形成し、リフトオフ法により
Pt上部電極パターンとした。さらに、電極との密着性
を向上させるために600℃で酸素中1時間のアニール
処理を行う。
電気特性を評価すべく、強誘電性を電荷量Q−印加電圧
Vでのヒステリシス特性にて調べた結果を図14に示
す。6インチ径のSiウェハの面内でいずれの場所でも
分極量2Pr(残留分極Pr×2)が10μC/cm2
以下と低くヒステリシス形状も悪い。この場合の膜組成
はPb1.15-1.20 La0.05(Zr0.4 Ti0.6 )O3 で
あった。
パッタ電力とガス圧を変えることでPb量を10%以内
の範囲で変化させることが可能である。従って、膜中の
Pb量を変えることにより分極量2Prが一部で30μ
C/cm2 程度のものも得られるが、ウェハ面内全域で
形成することはできない。
シールド状態によりPb量が微量変化することでヒステ
リシス特性が大きく変動する。
厚さのPZTキャパシタに5Vの膜構造でスイッチング
を繰り返したところ、103 サイクル以上で分極量の減
少が始まり、105 サイクルで分極量は初期の半分以下
となった。
れる酸素空孔が主たる原因とされている。この酸素空孔
の発生理由の一つがPb元素の揮発性、拡散容易性であ
る。すなわち、Pb欠損により電気的中性を保持するた
めに形成容易な酸素空孔ができる。酸素空孔が形成され
ると空間電荷を形成してドメインをピニングするととも
に、酸素空孔近傍の陽イオンと双極子を形成し、スイッ
チング電荷の減少を引き起こす。
め、スパッタ成膜をAr/O2 中で行うことも考えられ
る。しかし、O2 を添加してスパッタ成膜したPZTア
モルファス膜では、結晶化プロセスにおいて膜にクラッ
クが生じ、基板一面にPZT膜が白濁する現象が見られ
る。微細構造を電子顕微鏡により観察した様子を図15
に示す。図15より、PZT膜に無数のクラックが大き
く生じていることが分かる。この現象は5インチのター
ゲットを用いて他のスパッタ装置で成膜した場合にも同
様に発生した。
ンにより物理的エッチング効果が大きいため膜表面の凹
凸がエッチング後の形状に大きく影響する。本膜では±
100nmの表面粗さがそのままエッチング後に下地基
板の凹凸となってしまう問題があった。
(CSD法)にて形成するPZT成膜プロセスを説明す
る。
性や他の物質との混合した時の反応性から、Pb,T
i,ZrなどのPZT膜構成元素の原料を選択する。P
bでは酢酸鉛3水和物、Zrにはジルコニウムテトラプ
ロポキシド、Tiにはチタンテトライソプロポキシドを
利用する場合が多く、溶剤に2メトキシエタノールを使
用して約0.2Mの溶液をまず調製する。この溶液は水
分を十分に取り除くことで長期保存が可能である。
る。成膜する時はこの溶液に水を加えて縮重合反応を起
こさせるが、脱水反応および脱アルコール反応によって
M−O−Mの架橋構造が形成される。この際に加えた水
の量,反応時間(保持時間),pH,温度,濃度などに
よりこの架橋状態が変化する。
ァス状態を形成することになるため、PZTペロブスカ
イト構造に結晶化した後に配向性,結晶粒の性状,強誘
電特性,リーク電流,疲労特性などが変化する。MOD
法でも同様である。Pb,Zr,Tiの2エチルヘキサ
ノエートなどを使用し、有機溶剤のキシレンを用いてP
ZTのMOD用溶液を調製する。MOD法の場合は加水
分解反応は起こさず、その状態(混合状態)にて基板上
に塗布する。基板上に成膜した後に250℃程度の低温
で乾燥、脱溶剤を実施し、アモルファス状態のPZT膜
となる。MOD法では原料がC,H,Oを多く含む構造
であるため結晶化時の膜の収縮が大きく、数100nm
の厚い膜を形成するには塗布と結晶化工程を繰り返すな
どの方法で行なう。
Aを使用する場合が多い。750℃で5分程度の熱処理
によりペロブスカイト単一相が得られる。しかしなが
ら、このような溶液法を用いたPZT膜は結晶粒は10
0〜数100nmと小さく、スパッタで形成された膜の
ような柱状組織を示さない粒状組織がみられる場合が多
い。
みると、Pt(111)面上でも配向度の小さい多結晶
膜や、(100)面からの反射が強い配向膜となったり
することが多く、下地電極との整合性を得ることが困難
である。また、このような膜では小さいPZT粒子から
構成されることで粒界部が多くなる。従って、リーク電
流の増大,疲労特性,残留分極量の減少,リテンション
特性(電荷の保持特性)の劣化,欠陥や空間電荷による
内部電界の発生などによって悪影響が発生する。
従来の強誘電体薄膜は、成膜時において下地電極との界
面付近に形成される酸素空孔や欠陥により強誘電性、疲
労特性が劣化する。また、形成した粒径が小さく、下地
電極とを構成する結晶の配向面と同一な面が配向してい
ない柱状組織の誘電体膜の電気特性は、リーク電流が大
きい、分極量の小さいものが多い、抗電界が大きいなど
の問題も発生し、形成された誘電体膜表面の凹凸が大き
い。
たもので、その目的とするところは、疲労特性及び電気
特性が良好で、表面の凹凸が少ない誘電体膜を有する電
子部品を提供することにある。
の製造方法を提供することにある。
は、導電性薄膜と、この導電性薄膜上に該導電性薄膜の
平均粒子径よりも大きい平均粒子径で接して形成され、
前記導電性薄膜と格子定数が整合する材料からなり、前
記導電性薄膜を構成する結晶の配向面と同一な面が最も
高く配向した誘電体膜とを具備してなることを特徴とす
る。
の粒子径Bと、B<A<100Bの関係をもつ。
体層の上に形成された絶縁膜の上に形成されており、誘
電体膜上には導電性材料からなる上部電極が形成されて
おり、導電性薄膜,誘電体膜及び上部電極により半導体
メモリのキャパシタを構成する。
たペロブスカイト構造をもつ。
する元素AはPb,Ba,Sr,Ca,Laの少なくと
も一種を含み、元素BはTi,Zr,Nb,Ta,F
e,W,Co,Niの少なくとも一種を含む。
IrOx ,RuOx などの貴金属及び貴金属の酸化物あ
るいはSrRuO3 ,(La0.5 Sr0.5 )CoO3 な
どのペロブスカイト型導電性酸化物、超伝導性薄膜など
を主成分とする。
法は、導電性薄膜を形成する工程と、この導電性薄膜の
上に該導電性薄膜と格子定数がほぼ同じ材料からなる誘
電体膜を成膜装置により成膜する工程とを具備し、前記
導電性薄膜及び前記誘電体膜の界面付近の前記誘電体膜
成膜時の前記成膜装置内への導入酸素量を前記界面付近
よりも上面の成膜時よりも多くして前記導電性薄膜を構
成する結晶の配向面と同一な面を最も高く配向させるこ
とを特徴とする。
タ法,蒸着法,レーザアブレーション法により行う。
膜工程はスパッタ装置内に導入する不活性ガスとともに
酸素を導入してスパッタを行い、このスパッタ後に加熱
処理により誘電体膜を結晶化させる工程である。
膜堆積工程及び結晶化工程からなり、第1の膜堆積工程
は導入酸素量を多くして第1の非晶質膜を10nm以下
の膜厚に形成する工程であり、第2の膜堆積工程は第1
の工程に比較して導入酸素量を少なくして第1の非晶質
膜上に第2の非晶質膜を形成する工程であり、結晶化工
程は第1及び第2の非晶質膜を加熱処理により結晶化さ
せる工程であることを特徴とする。
は室温で行う。
は、形成すべき誘電体膜の組成に比較してターゲット組
成のPbを増加させる。
は、ターゲットにLaを添加する。
パターニングされた基板上にPZT膜をスパッタにより
成膜し、その後の加熱処理により導電性薄膜上のPZT
膜のみを結晶化させる。
体膜の粒子径は導電性薄膜の粒子径よりも大きく、また
誘電体膜と導電性薄膜と格子定数が整合し、かつ導電性
薄膜を構成する結晶の配向面と同一な面が最も高く配向
して誘電体膜が導電性薄膜に接して形成される。
くかつ誘電体膜内部と導電性薄膜界面付近との組成ずれ
が起こりにくい。従って、分極量が大きく、複数回のス
イッチングを行っても分極量が小さくなりにくく、抗電
圧が低く、リーク電流が小さく、さらに誘電体膜表面の
凹凸を小さく抑えることができる。
は、誘電体膜の形成初期の導電性薄膜界面付近の膜堆積
において酸素添加量を多くする。これによって、導電性
薄膜と誘電体膜との配向面が同一な面で配向して誘電体
膜が堆積する。従って、粒径の大きな誘電体膜を形成す
ることができるため、分極量が大きく、複数回のスイッ
チングを行っても分極量が小さくなりにくく、抗電圧が
低く、リーク電流が小さく、さらに誘電体膜表面の凹凸
を小さく抑えることができる。
の実施形態を説明する。
施形態に係る電子部品を含む半導体装置の全体構成を示
す図であり、Pb系ペロブスカイト型酸化物であるPZ
T薄膜を誘電体薄膜として用いた強誘電体メモリ(Fe
RAM)のキャパシタを示す。
プロセスによりトランジスタを作り込みCMOS構造を
形成する。次いで、CVD法等によりSi基板1上にS
iO2 からなる絶縁膜2を堆積する。次いで、絶縁膜2
上にTi等の金属からなる20nm厚の接合層3及びP
t電極4をDCマグネトロンスパッタにより連続スパッ
タにて形成する。Ti接合層3は、絶縁膜2とPt電極
4との密着性を向上させるために形成する。また、Pt
電極4の膜厚は200nmで室温にて成膜する。この成
膜条件において、下地電極のPtは、面心立方格子の最
稠密である(111)面が基板と平行となるように配向
して形成される。Tiは酸化しないようにTi及びPt
の連続スパッタを用いる。なお、このPt電極4の材料
はRu,Ir,IrOx ,RuOx からなる金属若しく
は金属の酸化物又はSrRuO3,(La0.5 S
r0.5 )CoO3 からなるペロブスカイト型導電性酸化
物若しくは超伝導薄膜で置換可能である。
パッタ法により誘電体膜であるPZT膜5を形成する。
PZT膜5の形成に用いるターゲットの組成はPb1.10
La0.05Zr0.4 Ti0.6 O3 とする。この組成から分
かるように、Pb量を化学量論的なPZT組成よりも1
0%程度多くしたPZTセラミックターゲットを使用す
る。また、疲労特性を上げるため、Laを微量混入して
いる。例えばこのターゲットにより形成されるPZT膜
5に相当する誘電体膜の粒子径Aは、Pt電極4に相当
する下地電極の粒子径Bと、B<A<100Bの関係を
もつようにそれぞれの材料を選択するのが望ましい。
とり格子定数は3.95×10-1nm程度である。ペロ
ブスカイト構造PZTはPbとOからなる面心立方格子
の酸素八面体空隙にTi,Zrイオンが入る構造であ
り、Zr/Ti比によって若干格子定数が変化するが、
およそ4.0×10-1nmであり、Ptの格子定数との
マッチングがよい。このため(111)面に配向したP
t薄膜上にはPZT(111)面が最も整合した面とな
る。
ものがスパッタ速度が大きく水分などに対する耐環境性
も良好であるため、理論密度98%のセラミック焼結体
を使用する。スパッタ時にはプラズマにより基板温度の
上昇や飛来粒子による衝撃作用(ボンバードメント)が
あるために、Si基板からのPbの蒸発や再スパッタが
起こり膜中のPb量の欠損が生じやすい。ターゲット中
の過剰Pbはそれを補償するために加える。Zr,T
i,Laなどの元素はターゲット組成とほぼ同じ量で膜
に取り込まれるため、上記に示した組成に限定されず、
望む組成の量比のものを用いればよい。
造及び電気特性を改良するために、酸素を導入したスパ
ッタ法を利用し、PZT膜5を2段階により成膜する。
すなわち、最初に酸素を導入した雰囲気でスパッタ成膜
してシード層5aを形成し、後に通常のAr中スパッタ
によりPZT膜本体5bを成膜する。
距離が60mmであり、回転式のマグネットを用いて1
2インチのセラミックPZTターゲットに対し1.0〜
1.5kWでスパッタを行なう。
5〜2.0PaでArに酸素を20%導入した条件で1
5〜30秒成膜し、2〜5nm厚さのPZTアモルファ
ス膜を形成する。このシード層5aの成膜後、PZT膜
本体5bをこのシード層5aの上に再度Arガスのみを
使用してガス圧0.5〜2.0Pa、1.0〜1.5k
Wの電力にて約5分間RFマグネトロンスパッタを行な
う。膜厚は250〜300nmである。
ゲット表面の状態,温度,チャンバ内環境を一定とする
ため約1時間のプレスパッタを同じスパッタ条件にて行
なう。Pb量および結晶化後の構造・電気特性はこのプ
レスパッタにより大きく変化してしまうのでスパッタ成
膜と同様に厳しい成膜条件の下で行うことが望ましい。
後、RTAを用いて酸素気流中750℃、5秒の加熱に
よりペロブスカイト相に結晶化させる。なお、RTA以
外に管状炉などでも結晶化が可能であるが、RTAの方
がサーマルバジェットが小さくPt電極4とPZT膜5
の拡散、反応を抑えることができ、界面の平滑性には適
するのでRTAによるのが望ましい。
て調べた結果、ペロブスカイト相で(111)面からの
非常に強い反射が得られた。従って、Pt電極4を構成
する結晶の配向面と同一な面が最も高く配向してPZT
膜5が形成されていることが分かる。これは、シード層
5aの成膜の際に過剰の酸素を導入しているため、Ti
の周囲の酸素欠損が起こりにくく、このためPt電極4
とPZT膜5の界面付近からペロブスカイト構造に移行
しやすいため、界面付近から上層に向けてペロブスカイ
ト構造がPt電極4に、その配向面と同一な面が最も高
く配向して成長するからである。
造の顕微鏡写真を図2〜図4に示す。また、図2〜図4
ではシード層5a成膜時間を変えて行っており、図2は
15s、図3は30s、図4は60sのシード層5a成
膜時間をとっており、図2(a),図3(a),図4
(a)は上面からみた顕微鏡写真を、図2(b),図3
(b),図4(b)は横断面を示す顕微鏡写真である。
これら図2〜図4に示すように粒径はシード層5a成膜
時間が長いほど大きくなるが、PZT膜5自体の表面の
凹凸はシード層5a成膜時間30sの場合が最も少な
く、0.5〜1.5μm径のPZT粒子がPt上に形成
されており、膜表面の平滑性も改善されることが分か
る。この成膜時間30sにより形成されるシード層5a
の膜厚は10nm以下である。
たのが図5である。図5に示すように、Pt粒子54か
らなるPt電極4上に形成されるPZT膜5は、従来の
成膜方法で得られた図13に示すものに比較してかなり
大きなPZT粒子55から構成される。
は10nmで疲労特性の劣化が起こる。電圧(±)印加
サイクルによる分極値の低下が始まるサイクル数を図6
に示す。横軸はシード層5aの膜厚を、縦軸は分極値劣
化開始サイクル数を示す。図6に示すように、5nm程
度のシード層厚で106 サイクルまで劣化が起こらなか
ったものが10nmでは103 サイクルで劣化が開始す
る。但し、疲労特性は他にもPZT/Pt界面のPb
量、Zr/Ti比の影響も大きいため、それぞれのスパ
ッタ環境によりシード層厚の最適値にずれが生じる。さ
らに、図15に示すように、Ar/O2 スパッタ時は2
00nm以上の厚さでは写真に示すように結晶化後にク
ラックを生じる欠点を持つ。このように、Ar/O2 初
期スパッタシード層5aについては膜厚の制約がある。
数十nm以下の場合には、PZT粒子の結晶化時の成長
も小さく、配向性も悪い。また分極値もシード層を薄く
することで10μC/cm2 以下に減少する。従って、
シード層5aの膜厚は10nm以下にすることが望まし
い。
t電極6をDCマグネトロンスパッタにより形成してキ
ャパシタ構造が完成する。Pt電極6のパターンはRI
E装置を用いて、Arと弗化炭素系のガス中でエッチン
グを行い微細パターンを形成するが、本実施形態では初
期強誘電特性を測定するためポジレジストにてPZT膜
5上にパターンを形成し、リフトオフ法によりPt上部
電極パターンとする。また、誘電体膜5とPt電極6と
の密着性を向上させるために600℃で酸素中1時間の
アニール処理を施す。
タの強誘電性を電荷量Q−印加電圧Vのヒステリシス特
性にて調べた結果を図7に示す。横軸は印加電圧(V)
を、縦軸は分極量(μC/cm2 )である。図7に示す
ように、分極量2Pr(残留分極×2)で約40μC/
cm2 を示し、6インチSiウェハの全面に同程度の分
極量と抗電界をもつPZT膜であることが分かる。抗電
圧も1V程度と低い値が得られる。
労特性評価は50μm角、300nm厚さのPZTキャ
パシタに5Vの膜構造でスイッチングを繰り返した10
6 サイクルまで分極量の変化がなく、劣化が始まってか
ら50%に分極量が減少するまで109 サイクル以上と
長寿命であった。また、この109 サイクルスイッチン
グを繰り返した後のリーク電流も5V印加時で10-8A
/cm2 オーダーと低い値であった。また、表面の凹凸
が減少したためにRIE加工時の悪影響が小さく、Pt
電極4/PZT膜5/Pt電極6のエッチング後の下地
も平滑なものが得られた。
Pt電極4との界面付近における形成時にArガスにO
2 ガスを添加することにより、Pt電極4を構成する結
晶の配向面と同一な面が最も高く配向してPZT膜5が
形成することができる。従って、粒径の大きなPZT膜
が形成されるため、リーク電流が少なくなり、誘電体膜
の分極値が大きくなり、抗電圧も低く、疲労特性が改善
され、膜表面の凹凸を少なくすることができる。また、
このO2 ガスを添加することによるシード層5a形成後
はArガスのみでPZT膜5を形成するため、結晶化後
のPZT膜5内にクラックが生じない。この方式はPZ
T膜5を大型6インチウェハ基板面内での構造・電気特
性の均一化も達成できる。
縁膜2上にTi接合層3を形成する場合を示したが、絶
縁膜2上にさらにTiO2 層を形成するものでもよい。
施形態に係る電子部品を含む半導体装置の全体構成を示
す図であり、第1実施形態と同様にPb系ペロブスカイ
ト型酸化物であるPZT薄膜を誘電体薄膜として用いた
強誘電体メモリ(FeRAM)のキャパシタを示す。な
お、第1実施形態と共通する部分には同一符号を付す
る。
ランジスタを作り込みCMOS構造をもつ集積回路を形
成する。次いで、Si基板1上にCVD法にてSiN膜
2a及びTiO2 膜2bからなる絶縁膜2を形成する。
SiN膜2a上にTiO2 膜2bを形成するのは、Si
N膜2a上よりもTiO2 膜2b上のほうが安定してP
ZT膜5を形成できるからである。
i接合層3を介して下地電極となるPt電極4をDCマ
グネトロンスパッタにより形成する。Pt電極4の膜厚
は200nmで室温にて成膜すると面心立方格子の最稠
密である(111)面が基板と平行となるように配向し
た膜が形成される。Tiは酸化しないようにTi及びP
tの連続スパッタを用いる。
工する。Ptの加工にはArとCF4 ガスを混合したも
のを用いる。まずPt電極4上にポジレジストによりパ
ターンを形成しRIEを行なう。Ti接合層3のTiも
同時にエッチングした後にレジストをアッシングにて除
去し、パターニングした電極とする。これにより、Pt
電極4パターンはキャパシタ部の下地電極となるエリア
81とプレート配線部82に分けられる。
マグネトロンスパッタ法によりPZT膜5を形成する。
ターゲットは組成がPb1.10La0.05Zr0.4 Ti0.6
O3の高密度セラミック焼結体を使用する。スパッタ時
のSi基板1からのPbの蒸発や再スパッタが起こり膜
中Pb量の欠損が生じやすいために過剰Pbをいれてあ
る。
特性を改良するために、酸素を導入したスパッタ法を用
いる。Ar/O2 中でスパッタ成膜したPZTアモルフ
ァス膜が結晶化プロセスで膜にクラックが生じ、Ar中
でのスパッタ膜では問題ないことから、最初に酸素を導
入した雰囲気でスパッタ成膜して2〜5nm厚のシード
層5aを形成し、次にAr中スパッタによりPZT膜本
体5bを成膜する2段階スパッタ方法を採用する。
が60mm、回転式のマグネットを用いて、12インチ
のセラミックPZTターゲットに対し1.0〜1.5k
Wでスパッタを行なう。第一段階ではガス圧0.5〜
2.0PaでArに酸素を20%導入した条件で15〜
30秒成膜する。このPZTアモルファスシード層5a
上に再度Arガスのみを使用してガス圧0.5〜2.0
Pa、1.0〜1.5kWの電力にて約5分間RFマグ
ネトロンスパッタを行なう。膜厚は250〜300nm
である。それぞれPZT成膜前にターゲット表面状態、
温度、チャンバ内環境を一定とするための約1時間のプ
レスパッタを同スパッタ条件にて実施する。
中750℃、5秒の加熱でペロブスカイト相に結晶化さ
せる。
造を観察したところ、下地がPtであるエリア81及び
プレート配線部82の部分はペロブスカイト相(11
1)面からの強い反射が得られたが、それ以外の部分で
はPZT膜5は結晶化せず、非晶質PZT膜83のまま
であった。従って、下地がPtである部分では、シード
層5aの成膜の際に酸素を過剰に導入したことによりP
t電極4とPZT膜5の界面付近でのペロブスカイト構
造への以降を容易にするため、Pt電極4を構成する結
晶の配向面と同一な面が最も高く配向してPZT膜5が
形成されていることが分かる。
のキャパシタ部分のPZT膜5は1.0μm以上の粒径
のPZT粒子84が形成された。エリア81は幅2〜5
μmであるため、一つのキャパシタには結晶粒界85が
含まれないか含まれても少量であった。また、膜表面の
平滑性も改善された。
となるPt電極6をDCマグネトロンスパッタにより形
成してキャパシタ構造が完成する。Pt電極6パターン
もRIE装置を用いて、Arと弗化炭素系のガス中でエ
ッチングを行い微細パターンを形成する。ドライエッチ
ングのプラズマによるダメージを除去することと電極と
の密着性を向上させるために600℃で酸素中1時間の
アニール処理をほどこし電気特性を評価した。
リシス特性にて調べた結果、分極量2Pr(残留分極×
2)で約40μC/cm2 を示し、6インチSiウェハ
の全面に同程度の分極量と抗電界をもつ膜であることが
分かる。抗電圧も1V程度と低い値が得られる。
V印加電圧で106 サイクルまで分極量の変化がなく、
劣化が始まってから50%に分極量が減少するまで10
9 サイクル以上と長寿命であった。また、この109 サ
イクルスイッチングを繰り返した後のリーク電流も5V
印加時で10-8A/cm2 オーダーと低い値であった。
また、表面の凹凸が減少したためにRIE加工時の悪影
響が小さく、Pt/PZT/Pt膜のエッチング後の下
地も平滑なものが得られた。
膜5の形成において、Pt電極4との界面付近における
形成時にArガスにO2 ガスを添加することにより、キ
ャパシタを構成するエリア81部分ではPt電極4を構
成する結晶の配向面と同一な面が最も高く配向してPZ
T膜5が形成される。従って、リーク電流が少なくな
り、PZT膜5の分極値が大きくなり、抗電圧も低く、
疲労特性が改善され、膜表面の凹凸を少なくすることが
できる。また、このO2 ガスを添加することによるシー
ド層形成後はArガスのみでPZT膜5を形成するた
め、結晶化後のPZT膜5内にクラックが生じない。
成する際にArガスのみを導入する場合を示したが、ク
ラックを生じさせない程度のO2 ガスを微量混入する場
合でも本発明を適用できる。
る場合を示したが、化学式ABO3の誘電体薄膜におい
て、該誘電体薄膜を構成するA元素がPb,Ba,S
r,Ca,Laから少なくとも一種、該誘電体薄膜を構
成するB元素がTi,Zr,Nb,Ta,Fe,W,C
o,Niから少なくとも一種からなるものと置換可能で
ある。
t電極4をRu,Ir,IrOx ,RuOx などの貴金
属及び貴金属の酸化物あるいはSrRuO3 ,(La
0.5 Sr0.5 )CoO3 などのペロブスカイト型導電性
酸化物、超伝導性薄膜などを主成分とする材料に置換可
能である。
1)面が配向する場合に限らず、例えば下地電極となる
Pt(100)面に誘電体膜となるMgO(100)面
が配向する場合等でもよい。
ャパシタに用いる場合に限らず、例えばアクチュエー
タ,超音波振動子,超音波モータ,ハイドロフォン,圧
電トランスなどのトランデューサへ,積層セラミックコ
ンデンサなど受動部品,赤外線センサなどのセンサとし
て用いることもできる。
種々変形して実施することができる。
電体膜は導電性薄膜を構成する材料の粒子径よりも大き
い粒子径からなるため、従来の粒径の小さい誘電体膜で
生じるリーク電流特性,スイッチング特性及びエージン
グ特性の劣化を抑えることができ、誘電体膜表面が平滑
となる。また、導電性薄膜と誘電体膜の格子定数が整合
し、導電性薄膜を構成する結晶の配向面と同一な面が最
も高く配向して誘電体膜が形成されるため、下地電極上
全域で分極量を大きくすることができ、抗電圧も低く、
疲労特性が改善される。
誘電体メモリのキャパシタ構造を示す横断面図。
モリのキャパシタ構造を示す顕微鏡写真。
モリのキャパシタ構造を示す顕微鏡写真。
モリのキャパシタ構造を示す顕微鏡写真。
付近の模式断面図。
係を示す図。
特性を示す図。
誘電体メモリのキャパシタ構造を示す横断面図。
性を示す図。
の回路構成を示す図。
す横断面図。
強誘電体膜を示す顕微鏡写真。
断面図。
強誘電体膜のヒステリシス特性を示す図。
す顕微鏡写真。
Claims (4)
- 【請求項1】 導電性薄膜と、この導電性薄膜上に該導
電性薄膜の平均粒子径よりも大きい平均粒子径で接して
形成され、前記導電性薄膜と格子定数が整合する材料か
らなり、前記導電性薄膜を構成する結晶の配向面と同一
な面が最も高く配向した誘電体膜とを具備してなること
を特徴とする電子部品。 - 【請求項2】 導電性薄膜を形成する工程と、 この導電性薄膜の上に該導電性薄膜と格子定数がほぼ同
じ材料からなる誘電体膜を成膜装置により成膜する工程
とを具備し、 前記導電性薄膜及び前記誘電体膜の界面付近の前記誘電
体膜成膜時の前記成膜装置内への導入酸素量を前記界面
付近よりも上面の成膜時よりも多くして前記導電性薄膜
を構成する結晶の配向面と同一な面を最も高く配向させ
ることを特徴とする電子部品の製造方法。 - 【請求項3】 前記成膜装置はスパッタ装置であり、前
記成膜工程は前記スパッタ装置内に導入する不活性ガス
とともに酸素を導入してスパッタを行い、このスパッタ
後に加熱処理により前記誘電体膜を結晶化させる工程で
あることを特徴とする請求項2に記載の電子部品の製造
方法。 - 【請求項4】 前記誘電体膜の成膜工程は第1、第2の
膜堆積工程及び結晶化工程からなり、前記第1の膜堆積
工程は前記導入酸素量を多くして第1の非晶質膜を10
nm以下の膜厚に形成する工程であり、前記第2の膜堆
積工程は前記第1の工程に比較して前記導入酸素量を少
なくして前記第1の非晶質膜上に第2の非晶質膜を形成
する工程であり、前記結晶化工程は前記第1及び第2の
非晶質膜を加熱処理により結晶化させる工程であること
を特徴とする請求項2に記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3165898A JP3576788B2 (ja) | 1998-02-13 | 1998-02-13 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3165898A JP3576788B2 (ja) | 1998-02-13 | 1998-02-13 | 電子部品及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11233733A true JPH11233733A (ja) | 1999-08-27 |
JP3576788B2 JP3576788B2 (ja) | 2004-10-13 |
Family
ID=12337257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3165898A Expired - Fee Related JP3576788B2 (ja) | 1998-02-13 | 1998-02-13 | 電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3576788B2 (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270914A (ja) * | 2001-03-12 | 2002-09-20 | Sony Corp | 圧電薄膜及びその製造方法 |
WO2002082526A1 (fr) * | 2001-04-03 | 2002-10-17 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conducteurs et procede de fabrication |
JP2002324925A (ja) * | 2001-04-24 | 2002-11-08 | Sony Corp | 圧電素子の製造方法 |
US6555864B1 (en) | 1999-03-04 | 2003-04-29 | Fujitsu Limited | Ferroelectric capacitor having a PZT layer with an excess of Pb |
JP2005507051A (ja) * | 2001-10-18 | 2005-03-10 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 内燃機関の駆動方法、コンピュータプログラム、内燃機関を駆動するための開制御および/または閉ループ制御装置、および内燃機関 |
JP2005159308A (ja) * | 2003-11-05 | 2005-06-16 | Seiko Epson Corp | 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ |
WO2005120130A1 (ja) * | 2004-06-03 | 2005-12-15 | Olympus Corporation | 静電容量型超音波振動子とその製造方法、静電容量型超音波プローブ |
JP2006245247A (ja) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | 圧電素子及びその製造方法、液体噴射ヘッド及びその製造方法並びに液体噴射装置 |
JP2006303426A (ja) * | 2005-03-22 | 2006-11-02 | Seiko Epson Corp | 圧電素子及びその製造方法、液体噴射ヘッド及びその製造方法並びに液体噴射装置 |
JP2007335437A (ja) * | 2006-06-12 | 2007-12-27 | Seiko Epson Corp | 誘電体膜の製造方法 |
JP2008048315A (ja) * | 2006-08-21 | 2008-02-28 | Seiko Epson Corp | 圧電振動片およびその製造方法 |
JP2008124331A (ja) * | 2006-11-14 | 2008-05-29 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2009049433A (ja) * | 2005-03-22 | 2009-03-05 | Seiko Epson Corp | 圧電素子及びその製造方法、液体噴射ヘッド及びその製造方法並びに液体噴射装置 |
JP2009272824A (ja) * | 2008-05-02 | 2009-11-19 | Olympus Medical Systems Corp | 超音波振動子セル、超音波振動子および超音波内視鏡 |
JP2010021512A (ja) * | 2008-01-30 | 2010-01-28 | Ngk Insulators Ltd | 圧電/電歪膜型素子及びその製造方法 |
JP2010073837A (ja) * | 2008-09-18 | 2010-04-02 | Fujifilm Corp | 圧電素子とその製造方法、及び液体吐出装置 |
WO2022070524A1 (ja) | 2020-09-30 | 2022-04-07 | 富士フイルム株式会社 | 圧電積層体及び圧電素子 |
-
1998
- 1998-02-13 JP JP3165898A patent/JP3576788B2/ja not_active Expired - Fee Related
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6555864B1 (en) | 1999-03-04 | 2003-04-29 | Fujitsu Limited | Ferroelectric capacitor having a PZT layer with an excess of Pb |
JP2002270914A (ja) * | 2001-03-12 | 2002-09-20 | Sony Corp | 圧電薄膜及びその製造方法 |
WO2002082526A1 (fr) * | 2001-04-03 | 2002-10-17 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conducteurs et procede de fabrication |
US6872989B2 (en) | 2001-04-03 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US7022530B2 (en) | 2001-04-03 | 2006-04-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US7170110B2 (en) | 2001-04-03 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
JP2002324925A (ja) * | 2001-04-24 | 2002-11-08 | Sony Corp | 圧電素子の製造方法 |
JP2005507051A (ja) * | 2001-10-18 | 2005-03-10 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 内燃機関の駆動方法、コンピュータプログラム、内燃機関を駆動するための開制御および/または閉ループ制御装置、および内燃機関 |
JP2005159308A (ja) * | 2003-11-05 | 2005-06-16 | Seiko Epson Corp | 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ |
US8398551B2 (en) | 2004-06-03 | 2013-03-19 | Olympus Corporation | Capacitive ultrasonic transducer, production method thereof, and capacitive ultrasonic probe |
WO2005120130A1 (ja) * | 2004-06-03 | 2005-12-15 | Olympus Corporation | 静電容量型超音波振動子とその製造方法、静電容量型超音波プローブ |
JP2006245247A (ja) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | 圧電素子及びその製造方法、液体噴射ヘッド及びその製造方法並びに液体噴射装置 |
JP2006303426A (ja) * | 2005-03-22 | 2006-11-02 | Seiko Epson Corp | 圧電素子及びその製造方法、液体噴射ヘッド及びその製造方法並びに液体噴射装置 |
JP2009049433A (ja) * | 2005-03-22 | 2009-03-05 | Seiko Epson Corp | 圧電素子及びその製造方法、液体噴射ヘッド及びその製造方法並びに液体噴射装置 |
JP2007335437A (ja) * | 2006-06-12 | 2007-12-27 | Seiko Epson Corp | 誘電体膜の製造方法 |
JP2008048315A (ja) * | 2006-08-21 | 2008-02-28 | Seiko Epson Corp | 圧電振動片およびその製造方法 |
JP2008124331A (ja) * | 2006-11-14 | 2008-05-29 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2010021512A (ja) * | 2008-01-30 | 2010-01-28 | Ngk Insulators Ltd | 圧電/電歪膜型素子及びその製造方法 |
JP2009272824A (ja) * | 2008-05-02 | 2009-11-19 | Olympus Medical Systems Corp | 超音波振動子セル、超音波振動子および超音波内視鏡 |
JP2010073837A (ja) * | 2008-09-18 | 2010-04-02 | Fujifilm Corp | 圧電素子とその製造方法、及び液体吐出装置 |
WO2022070524A1 (ja) | 2020-09-30 | 2022-04-07 | 富士フイルム株式会社 | 圧電積層体及び圧電素子 |
Also Published As
Publication number | Publication date |
---|---|
JP3576788B2 (ja) | 2004-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3576788B2 (ja) | 電子部品及びその製造方法 | |
JP4299959B2 (ja) | 半導体装置の製造方法 | |
US20060038214A1 (en) | Low voltage drive ferroelectric capacitor | |
CN100388497C (zh) | 金属薄膜及其制造方法、电介质电容器及其制造方法及半导体装置 | |
JP2000208725A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2003258202A (ja) | 半導体装置の製造方法 | |
JP2007088147A (ja) | 半導体装置およびその製造方法 | |
JP2002151656A (ja) | 半導体装置及びその製造方法 | |
JP2000156470A (ja) | 強誘電体記憶素子、記憶装置およびそれらの製造方法 | |
JP2002190578A (ja) | 半導体装置およびその製造方法 | |
US20050070043A1 (en) | Semiconductor device and method for manufacturing the same | |
JP3595098B2 (ja) | 薄膜キャパシタ | |
Inoue et al. | Compositional design of Pb (Zr, Ti) O/sub 3/for highly reliable ferroelectric memories | |
JP2002087819A (ja) | ビスマスランタンチタネート、ビスマスランタンチタネート薄膜及びその製造方法、並びにこの薄膜を用いた電子素子 | |
JP2005108876A (ja) | 半導体装置及びその製造方法 | |
JP2001094065A (ja) | 強誘電体メモリ及びその製造方法 | |
JP2002057299A (ja) | 半導体装置及びその製造方法 | |
JP3363091B2 (ja) | 誘電体メモリの製造方法 | |
JP2001139313A (ja) | 酸化物膜の製造方法と強誘電体メモリの製造方法 | |
KR100967110B1 (ko) | 하부층의 배향성을 따르는 강유전체막 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법 | |
JP2002057300A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2004296919A (ja) | キャパシタ製造方法、メモリ装置、及び電子機器 | |
KR100490174B1 (ko) | Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법 | |
US20030030967A1 (en) | Dielectric capacitor and production process and semiconductor device | |
JP2004080020A (ja) | 強誘電性半導体デバイスを形成するための方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040708 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |