JPH11223739A

JPH11223739A - 集積型光回路素子及びその製造方法

Info

Publication number: JPH11223739A
Application number: JP33627198A
Authority: JP
Inventors: Atsushi Shimonaka; 淳下中; Shusuke Kasai; 秀典河西
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-11-28
Filing date: 1998-11-26
Publication date: 1999-08-17
Anticipated expiration: 2018-11-26
Also published as: JP3788699B2

Abstract

(57)【要約】【課題】半導体レーザや光導波路などの複数の光素子
部が同一の結晶成長プロセスで作製され、光素子部の間
にそれらの間の光結合を妨げる層が存在しない構成を有
する集積型光回路素子、及びそのような集積型光回路素
子の製造方法を提供する。【解決手段】集積型光回路素子が、層厚方向に積層さ
れた第１及び第２の素子領域を含む第１の光素子部と、
該第１の光素子部から離れた位置に形成された第２の光
素子部と、該第１の光素子部と該第２の光素子部との間
に位置する、光の伝搬方向に形成された埋め込み部を有
する多モード干渉領域と、を備えており、該第１の光素
子部と該第２の光素子部とが該多モード干渉領域を介し
て光学的に結合されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集積型光回路素子
及びその製造方法に関し、特に、複数の光回路素子の間
の光学的結合方法に関する。より具体的には、本発明
は、ニアフィールドの異なる半導体レーザ部と光導波路
部とが集積化された集積型光回路素子及びその製造方法
に関する。

【０００２】

【従来の技術】従来、ニアフィールドの異なる半導体レ
ーザ素子（「半導体レーザ部」とも称する）と光導波路
素子（「光導波路部」とも称する）とが集積化された集
積型光回路素子の製造にあたっては、半導体レーザ素子
と光導波路素子とを別個に作製した後でこれらを組み合
わせるハイブリッド方式が、一般に用いられている。し
かし、実際には、位置合わせ精度が厳しいために、ハイ
ブリッド方式の産業上の利用が困難である。

【０００３】この困難さを解消するために、同一基板上
に半導体レーザ素子と光導波路素子とを一体集積化する
方法が提案されている。

【０００４】例えば、特開昭６３−１８２８８２号公報
には、図１４に模式的に示すように、ＩｎＰ基板１の上
に活性層２及びクラッド層３を堆積した後に、それら活
性層２及びクラッド層３の一部をエッチングによって除
去し、この除去部分にバッファ層５、光導波層６、及び
保護層７を堆積して光導波路部が形成された構造が開示
されている。また、活性層２及びクラッド層３の残存部
には電極８が形成されて、半導体レーザ部として機能す
る。

【０００５】一方、ＩＥＥＥＰＨＯＴＯＮＩＣＳＴ
ＥＣＨＮＯＬＯＧＹＬＥＴＴＥＲＳの第２巻第２号の
第８８頁（１９９０年２月）では、図１５に模式的に示
すように、半導体レーザ部１３と光導波路部１１との間
に、光分布が段階的に変化するテーパ部１２を設けて、
半導体レーザ部１３と光導波路部１１とを一体集積化す
る構成が提案されている。

【０００６】

【発明が解決しようとする線題】しかし、図１４の構成
では、活性層２と光導波層６との間の領域９において、
上下方向に光を閉じ込める構造が存在しない。このた
め、この領域９で光導波層６に向かわない光の放射が発
生して、光導波層６への結合効率が劣化する。

【０００７】さらに、活性層２と光導波層６とを別個の
成長プロセスで形成するために、結晶成長技術の制御性
の範囲内で活性層２と光導波層６との高さを一致させる
ことが困難である。例えば、通常の有機金属気相成長
（ＭＯＣＶＤ）技術を用いて光導波層６を形成する場
合、その層厚および高さ方向の形成位置は、一般に設定
値より約５〜１０％ずれる。一般に光導波層は、外部要
素（例えば光ファイバ）との接続を考慮して、その厚さ
が数μｍ程度になるように形成されることが望ましい。
このとき、光導波層の下部に設けられるバッファ層の厚
さも、一般に数μｍになる。このような場合には、高さ
方向に約０．１〜０．５μｍの位置ずれが発生するとと
もに、活性層２と光導波層６との間の領域９の厚さが数
μｍに達するので、モード不一致以外の原因に起因する
結合損失は、約１ｄＢになる。特に、半導体レーザのよ
うに小さい光分布幅を有する光素子の場合には、上記の
ような位置ずれや、光閉じ込め構造の無い領域での光放
射が、顕著に生じる。

【０００８】一方、図１５に示す例では、半導体レーザ
部１３と光導波路部１１とが、段階的に変化する光分布
を有するテーパ部１２により接続されるため、両者の間
での光放射はほとんどなく、高効率の光結合が予測され
る。しかし、テーパ部１２を形成するためには複数回の
（図示される構成では３回以上の）エッチングプロセス
及び再成長プロセスを実施する必要があり、作製プロセ
スの煩雑さや、再成長プロセスに伴うテーパ部１２及び
光導波路部１１の結晶性の品質低下などにより、予測通
りの動作特性を得ることが困難である。そのために、図
１５の構成が現在までに産業上で実用された例は、報告
されていない。

【０００９】また、図１５の構造では、光導波路部１１
の光導波層と半導体レーザ部１３の活性層とが同一の材
料で形成されているため、光導波路部１１でフリーキャ
リア損失に起因する導波損失が発生して、光導波路部１
１の良好な特性が望めない。

【００１０】本発明は、上記の課題に鑑みてなされたも
のであって、その目的は、（１）半導体レーザや光導波
路などの複数の光素子部が同一の結晶成長プロセスで作
製され、光素子部の間にそれらの間の光結合を妨げる層
が存在しない構成を有する集積型光回路素子を提供する
こと、及び（２）そのような集積型光回路素子の製造方
法を提供すること、である。

【００１１】

【課題を解決するための手段】本発明の集積型光回路素
子は、層厚方向に積層された第１及び第２の素子領域を
含む第１の光素子部と、該第１の光素子部から離れた位
置に形成された第２の光素子部と、該第１の光素子部と
該第２の光素子部との間に位置する、光の伝搬方向に形
成された埋め込み部を有する多モード干渉領域と、を備
えており、該第１の光素子部と該第２の光素子部とが該
多モード干渉領域を介して光学的に結合されていて、そ
のことによって、上記の目的が達成される。

【００１２】前記多モード干渉領域の前記埋め込み部
は、前記第１の光素子部より出射した光が、該第１の光
素子部からの出射時における光分布形状を保ったまま平
行移動して前記第２の光素子部に到達する長さに設定さ
れ得る。

【００１３】前記多モード干渉領域の前記埋め込み部の
光の伝搬方向に垂直な方向の幅は、連続的或いは段階的
に変化し得る。

【００１４】前記第１の光素子部と前記多モード干渉領
域の間に、薄い境界層が形成されていても良い。

【００１５】本発明の他の集積型光回路素子は、層厚方
向に積層された、お互いに異なる光分布幅を有する第１
及び第２の素子領域を含む第１の光素子部と、該第１の
光素子部から出射した光の伝搬方向に形成された、該層
厚方向と該層厚方向に垂直な面内方向との各々に多モー
ド導波構造を持った埋め込み部を有する多モード干渉領
域と、該第１の光素子部から該多モード干渉領域を介し
て離れた位置に形成された第２の光素子部と、を備えて
おり、該第１の光素子部から出射した該光が、該多モー
ド干渉領域を該第２の光素子部まで伝搬することによ
り、該第１の光素子部と該第２の光素子部とが光学的に
結合されていて、そのことによって、前述の目的が達成
される。

【００１６】上記の集積型光回路素子の構成において、
前記第２の光素子部は、前記第１の光素子部と前記多モ
ード干渉領域の前記埋め込み部とに対して一直線上に並
ぶメサ構造を有していても良い。

【００１７】また、前記多モード干渉領域の前記埋め込
み部は、２つ以上のサブ領域が積層されて構成されてい
ても良い。

【００１８】本発明の集積型光回路素子の製造方法は、
層厚方向に積層される第１及び第２の素子領域を有する
第１の光素子部と、該第１の光素子部から離れた位置に
配置される第２の光素子部とを、同時に形成するステッ
プと、該第１の光素子部と該第２の光素子部との間の領
域をエッチングしてエッチング溝を形成する第１のエッ
チングステップと、該エッチング溝の中に多モード干渉
領域の埋め込み部を形成する埋め込みステップと、を包
含しており、そのことによって、前述の目的が達成され
る。

【００１９】ある実施形態では、前記第１のエッチング
ステップでは、前記多モード干渉領域の形成箇所の全て
がエッチングされて前記エッチング溝が形成され、前記
埋め込みステップは、該エッチング溝の全体を前記多モ
ード干渉領域の前記埋め込み部の構成材料によって埋め
込み、第１の埋め込み層を形成する工程と、該第１の埋
め込み層の所定箇所をエッチングで除去し、該多モード
干渉領域の該埋め込み部に相当する箇所を残存させる第
２のエッチングステップと、残存した該多モード干渉領
域の該埋め込み部の側部を覆うように、薄膜或いは第２
の埋め込み層を形成するステップと、を更に含む。

【００２０】ある実施形態では、前記第１のエッチング
ステップにおいて、前記第２の光素子部における横方向
閉じ込めのためのメサ構造を同時に形成する。

【００２１】本発明の集積型光回路素子の他の製造方法
は、埋め込み部を有する多モード干渉領域を形成するス
テップと、該多モード干渉領域の周辺の所定の領域をエ
ッチングして、少なくとも２つの除去領域を、該多モー
ド干渉領域の該埋め込み部を間に挟んだ位置に形成する
ステップと、該少なくとも２つの除去領域の一方に、第
１及び第２の素子領域が層厚方向に積層された第１の光
素子部を、他方に第２の光素子部を、同時に形成するス
テップと、を包含しており、そのことによって、前述の
目的が達成される。

【００２２】ある実施形態では、前記多モード干渉領域
の形成のためのエッチングステップと、前記第２の光素
子部における横方向閉じ込めのためのメサ構造を形成す
るためのエッチングステップとを、同時に実施する。

【００２３】上記の製造方法において、前記第１の光素
子部の上部電極の形成穴と前記第２の光素子部のリッジ
とを、同じエッチングプロセスで同時に形成しても良
い。

【００２４】上記のような特徴を有する本発明の集積型
光回路素子では、半導体基板の上に、光導波層及び半導
体レーザ部の活性層を順次積層し、その後に、その一部
をエッチングによって光導波層及び活性層より下のレベ
ルまで除去する。次に、除去された領域に、縦方向にマ
ルチモード導波路となるような屈折率を有する層とし
て、多モード干渉領域の埋め込み部を埋め込む。この埋
め込み部は、狭義の多モード干渉領域ということにな
る。

【００２５】多モード干渉領域（より厳密にはその埋め
込み部）は、半導体レーザ部から出射した光を、半導体
レーザ部から離れた光導波路部へ導くように作用し、こ
れによって、高効率結合の集積型光回路素子が得られ
る。また、半導体レーザ部と光導波路部の光導波層とは
縦方向（層厚方向）に分離されているので、光導波路部
をノンドープで作製することができて、光吸収の少ない
光導波路部を実現できる。

【００２６】多モード干渉領城の長さを最適化すれば、
層厚方向に異なる光分布幅を有する光素子の間の結合効
率を、更に向上させることができる。

【００２７】光素子部として半導体レーザ素子（半導体
レーザ部）及び光導波路素子（光導波路部）を用いる場
合には、それらの間で光分布幅が大きく異なるので、本
発明の効果がより顕著に得られる。

【００２８】更に、光バッファ層を用いて多モード干渉
領域を多段にすれば、更なる高効率結合が実現される。

【００２９】多モード干渉領域の埋め込み部の幅を連続
的或いは段階的に変化させれば、横方向に光分布幅が異
なる光素子間の光結合を、更に効率良く行うことができ
る。また、幅が狭い領域ほど、横方向の光分布幅の変化
の割合を小さくすることによって、更に大きな効果が得
られる。

【００３０】さらに、層厚方向及び横方向の双方に多モ
ード導波路として機能する多モード干渉領域を設けれ
ば、多モード干渉領域の作製精度に影響されない光結合
効率を得ることができる。また、上記の双方向の多モー
ド干渉領域を、それぞれ光バッファ層を用いて多段にす
れば、作製精度に影響されずに高効率化を実現すること
ができる。

【００３１】光素子部として半導体レーザ素子（半導体
レーザ部）を用いる場合、多モード干渉領域への電流注
入を防ぐために半導体レーザ素子（半導体レーザ部）と
多モード干渉領域との間に絶縁層を設けることにより、
低閾値動作を実現する集積型光回路素子が得られる。

【００３２】さらに、本発明においては、全ての光素子
部が同一プロセスにて作製されるので、光素子間の位置
決めが簡単に行われ、且つ高さのずれが生じず、結合効
率がプロセス精度に応じて劣化しない。

【００３３】本発明の集積型光回路素子の作製において
は、半導体レーザ部の下部電極の形成と光導波路部のリ
ッジの形成とが同一のプロセスで実施され得て、製造工
程が簡素化される。また、光導波路部における横方向の
光閉じ込めのためのメサ側部の埋め込みと多モード干渉
領域の埋め込みとが同一のプロセスで実施され得て、こ
のことによっても製造工程が簡素化される。

【００３４】また、多モード干渉領域を、穴部の内部へ
の埋め込みではなく溝部への埋め込み工程によって形成
すれば、平坦性が高い多モード干渉領域が得られて、そ
の特性が向上する。

【００３５】更に望ましくは、多モード干渉領域を形成
する層を平坦な基板の上に積層し、その一部を多モード
干渉領域として機能させるために残存させる一方で残り
部分をエッチングによって除去し、その後に複数の光素
子を形成すれば、ほぼ平坦な上面及び下面を有する多モ
ード干渉領域が形成される。

【００３６】多モード干渉領域の構成材料（例えばＧａ
ＡｌＡｓ）において、アルミニウムの混晶比を０．３以
下にすれば、マスク上へのアルミニウムの析出を生じさ
せることなく、良好な選択的な埋め込みが達成されて、
多モード干渉領域として良好に機能させることができ
る。

【００３７】

【発明の実施の形態】（第１の実施形態）本発明の集積
型光回路素子の第１の実施形態を、図１を参照して詳細
に説明する。具体的には、本実施形態の集積型光変換素
子は、ＡｌＧａＡｓ系半導体レーザ素子を含み、その出
射モードを変換するモード変換型レーザ素子である。以
下では、まず作製方法を説明した後に、その機能を説明
する。

【００３８】具体的には、まずｎ型のＧａＡｓ基板１０
０の上に通常のＭＯＣＶＤ法を用いて、光導波路を形成
するため、ｎ型Ａｌ_0.22Ｇａ_0.78Ａｓ第１光ガイド層１
０１、厚さ２μｍのｎ型Ａｌ_0.20Ｇａ_0.80Ａｓ光導波層
１０２、ｎ型Ａｌ_0.22Ｇａ_0. ₇₈Ａｓ第２光ガイド層１０
３、ｎ型Ａｌ_0.8Ｇａ_0.2Ａｓエッチング停止層１０４、
及びｎ型Ａｌ_0.22Ｇａ_0.78Ａｓ第３光ガイド層１０５
を、順次積層する。これによって、半導体レーザ部１０
及び光導波路部３０の双方に、光導波路が形成される。

【００３９】更にその上に、半導体レーザ素子の発光部
を形成するため、ｎ型Ａｌ_0.7Ｇａ₀ _.3Ａｓ第１クラッド
層１０７、厚さ０．１μｍのｉ型ＧａＡｓ活性層１０
８、ｐ型Ａｌ_0.7Ｇａ_0.3Ａｓ第２クラッド層１０９、ｐ
型ＧａＡｓエッチング停止層１１０、及びｐ型第３クラ
ッド層１１１を、順次積層する。この結果、半導体レー
ザ部１０には、主として光導波作用を奏する第１の素子
領域３１０と、主として発光作用を有する第２の素子領
域３２０とが、層厚方向に積層された状態で含まれるこ
とになる。

【００４０】各層の厚さは素子設計において変更可能で
あるが、本実施形態の構成は、光導波層１０２の中心が
ＧａＡｓ基板１００の上面から１．４５μｍの距離、及
び半導体レーザ部１０の活性層１０８がＧａＡｓ基板１
００の上面から３．５５μｍの距離に、それぞれ位置す
るように設計されている。

【００４１】次に、多モード干渉領域２０、具体的には
その埋め込み部１１４の作製方法について、説明する。
多モード干渉領域２０の埋め込み部１１４は、狭義の多
モード干渉領域ということになり、半導体レーザ部１０
と光導波路部３０との間に形成された幅２μｍ及び長さ
６７０μｍの多モード導波路１１４である。

【００４２】まず、埋め込み部１１４の形成領域以外に
おいて、上記のプロセスで形成された層１０１〜１１１
を含む多層構造の表面に、ＳｉＯ₂膜（不図示）をパタ
ーニングする。次に、ＳｉＯ₂膜の形成されない部分に
おいて、反応性イオンビームエッチング（ＲＩＢＥ）を
用いて深さ５μｍの垂直エッチングを行う。この垂直エ
ッチングは、エッチング時間の制御によって、ｎ型Ｇａ
Ａｓ基板１００に達するまで行われるが、より望ましく
は、エッチング中に残存膜厚をモニタする。

【００４３】その後に、２回目のＭＯＣＶＤ成長を行
い、多モード干渉領域２０にＡｌＧａＡｓで埋め込み部
１１４を形成する。このとき、図２に示すように、埋め
込み部１１４の最下部における厚さ０．２５μｍの部分
と最上部における厚さ０．２５μｍの部分をＡｌ_0.20Ｇ
ａ_0.80Ａｓ層２１及び２３でそれぞれ埋め込み、残りの
厚さ４．５μｍの部分をＡｌ_0.195Ｇａ_0.805Ａｓ層２２
で埋め込む。これにより、埋め込み部１１４は、横方向
には幅２μｍのシングルモード導波路として機能し、縦
方向には厚さ４．５μｍの多モード導波路として機能す
る。また、埋め込み部１１４を埋め込む材料におけるア
ルミニウムの混晶比を０．３以下にすれば、ＳｉＯ₂マ
スクの上への結晶の析出がほとんど発生しない。

【００４４】作製された埋め込み部１１４は、その高さ
方向の中心線を、活性層１０８と光導波層１０２とのほ
ば中間に位置させる。

【００４５】次に、引き続いて行われる半導体レーザ部
１０及び光導波路部３０の作製プロセスについて、説明
する。

【００４６】まず、先に形成したＳｉＯ₂マスクをバッ
ファードフッ酸を用いて除去し、その後に、光導波路部
３０のみを選択的にエッチングするために、新たなＳｉ
Ｏ₂マスク（不図示）をパターニングする。このマスク
を用いて、光導波路部３０において、硫酸系のエッチャ
ントによって第１クラッド層１０７の途中まで平坦にエ
ッチングし、その後にフッ酸系のエッチャントで第３光
ガイド層１０５の直上までエッチングする。次に、半導
体レーザ部１０と多モード干渉領域２０との延長線方向
に幅２μｍのリッジ１３１を、適切なマスクパターンを
使用したアンモニア系のエッチャントによるエッチング
によって形成する。このエッチングは、エッチング停止
層１０４で自動的に停止する。更に、半導体レーザ部１
０に幅２μｍのリッジ１１１を形成するために、新たな
マスクパターンを使用したフッ酸系のエッチャントによ
るエッチングを行って、エッチング停止層１１０までエ
ッチングする。これらの一連のエッチングプロセスによ
って、半導体レーザ部１０のリッジ１１１と光導波路部
３０のリッジ１３１とが、一直線上に形成される。この
場合のリッジ１３１は、第３光ガイド層１０５から構成
されている。

【００４７】最後に、半導体レーザ部１０のリッジ１１
１の上面と基板１００の裏面とに、上部電極１１２及び
下部電極１１３をそれぞれ形成する。

【００４８】上記の様にして形成される多モード干渉領
域２０の埋め込み部１１４の設計方法について、以下に
説明する。

【００４９】簡単のためにレーザ光のＴＥモードのみを
考えると、レーザの発振波長λ、埋め込み部１１４の厚
さＷ及び屈折率ｎ_r、及び埋め込み部１１４の上下に位
置する層の屈折率ｎ_cに対して、埋め込み部１１４の長
さＬは、以下の式１、

【００５０】

【数１】

【００５１】で表される。

【００５２】このとき、半導体レーザ部１０の活性層１
０８と光導波路部３０の光導波層１０２とは、それらの
間の間隙の中心線が、埋め込み部１１４の基板１００の
表面からの高さ方向の中心線に一致するように、設置さ
れる。また、活性層１０８と光導波層１０２との間の間
隔Ｔは、以下の式２、

【００５３】

【数２】

【００５４】で表されるように設計する。

【００５５】このような構造にすることにより、多モー
ド干渉領域２０（より正確にはその埋め込み部１１４）
を伝搬する光は、以下に述べるように、半導体レーザ部
１０から光導波路部３０へ平行移動する。

【００５６】上記で説明した本実施形態の構成では、電
極１１２及び１１３の間に電流注入することにより、半
導体レーザ部１０がレーザ発振を起こす。このときの発
振波長は、約８５０ｎｍである。半導体レーザ部１０の
活性層１０８からの出射光は、多モード干渉領域２０に
入射する。多モード干渉領域２０における伝搬時には、
横モードはほぼ入射時の光分布を保つが、多モード干渉
領域２０（より正確にはその埋め込み部１１４）が縦方
向で多モード導波路構造を有していることから、縦方向
には多モードとなる。

【００５７】図２には、図１のＡ−Ａ’断面における光
分布を、模式的に示している。なお、図２において、図
１と同じ構成要素を同じ参照番号で示しており、それら
の説明はここでは省略する。

【００５８】半導体レーザ部１０より出射した縦方向の
光分布は、全幅で約０．９μｍである。多モード干渉領
域２０では、入射した光は多モード導波路の固有モード
の和として与えられるが、個々の固有モードの伝搬速度
に差が生じるため、ある距難の多モード干渉領域を形成
しておくと、その距離に応じて入射光の分割や平行移動
などが発生する。本実施形態における集積型光結合素子
では、多モード干渉領域２０の長さＬを、式１より約６
７０μｍに作製することにより、活性層１０８より出射
した光の多モード干渉領域への入射時の光分布が、光導
波層１０２まで維持される。従って、本実施形態の構成
では、半導体レーザ部１０からの出射光の光分布がほぼ
そのまま光導波路部３０の光導波層１０２へ入射され
る。光導波路部３０においては、そこに形成されている
リッジ１３１が光導波路部３０に屈折率分布を与え、そ
の光導波特性を有利にする。

【００５９】光導波路部３０における光分布は、全幅が
２．８μｍになり、モード不一致による放射損失が存在
する。また、光導波路部３０はキャリアドービングされ
ていて光吸収があるが、これは、光導波路部３０の長さ
を十分に短くしておけば、問題ない程度に抑えられる。

【００６０】上記のように本実施形態では、光導波路部
３０の光導波層１０２と半導体レーザ部１０の光導波層
１０２とを同一の結晶成長プロセスにより作製すること
で、双方の光導波層の間の位置ずれなどに起因する損失
が無い、良好なモード変換レーザ素子が得られる。ま
た、多モード干渉領域２０の埋め込み部１１４をアルミ
ニウム混晶比が０．３以下であるＡｌＧａＡｓで形成す
ることにより、マスクの上に結晶が析出することなく、
良好な素子作製が実現される。

【００６１】なお、上述のようなＡｌＧａＡｓ系材料に
限らず、これ以外の半導体材料の使用も可能である。

【００６２】（第２の実施形態）本発明の集積型光回路
素子の第２の実施形態を、図３を参照して詳細に説明す
る。具体的には、本実施形態の集積型光変換素子はモー
ド変換型レーザ素子であって、さらに低損失での光結合
を実現する光回路素子の集積化に適した構成を有してい
る。

【００６３】なお、図３において、図１と同じ構成要素
は、同じ参照番号で示している。

【００６４】まず、作製方法を説明すると、第１の実施
形態においてと同様に、ＧａＡｓ基板１００の上に通常
のＭＯＣＶＤ法を用いて、光導波路を形成するため、Ａ
ｌ_0. ₂₂Ｇａ_0.78Ａｓ第１光ガイド層１０１、厚さ２μｍ
のＡｌ_0.20Ｇａ_0.80Ａｓ光導波層１０２、Ａｌ_0.22Ｇａ
_0.78Ａｓ第２光ガイド層１０３、Ａｌ_0.8Ｇａ_0.2Ａｓエ
ッチング停止層１０４、及びＡｌ_0.22Ｇａ_0.78Ａｓ第３
光ガイド層１０５を、順次積層する。これらの層は、ノ
ンドープ層として形成する。これによって、半導体レー
ザ部１０及び光導波路部３０の双方に、光導波路が形成
される。

【００６５】次に、ｎ型ＧａＡｓ電極層１０６を形成し
た後に、その上に、半導体レーザ素子の発光部を形成す
るため、ｎ型Ａｌ_0.7Ｇａ_0.3Ａｓ第１クラッド層１０
７、厚さ０．１μｍのｉ型ＧａＡｓ活性層１０８、ｐ型
Ａｌ_0.7Ｇａ_0.3Ａｓ第２クラッド層１０９、ｐ型ＧａＡ
ｓエッチング停止層１１０、及びｐ型第３クラッド層１
１１を、順次積層する。この結果、半導体レーザ部１０
には、主として光導波作用を奏する第１の素子領域３１
０と、主として発光作用を有する第２の素子領域３２０
とが、層厚方向に積層された状態で含まれることにな
る。

【００６６】次に、多モード干渉領域２０を、第１の実
施形態と同じ作製方法で形成する（その説明は、ここで
は省略する）。但し、本実施形態では、多モード干渉領
域２０の長さを６５８μｍに設定する。

【００６７】次に、引き続いて行われる半導体レーザ部
１０及び光導波路部３０の作製プロセスを説明すると、
新たなＳｉＯ₂マスク（不図示）をパターニングし、こ
のマスクを用いて、光導波路部３０において、硫酸系の
エッチャントによって第１クラッド層１０７の途中まで
エッチングし、その後にフッ酸系のエッチャントによる
エッチングを行う。このエッチングは、ｎ型ＧａＡｓ電
極形成層１０６で自動的に停止する。このとき、適切な
マスクパターンの使用によって、光導波路部３０のエッ
チングに加えて、半導体レーザ部１０の下部電極１１３
の形成箇所にエッチング穴を同時に形成する。

【００６８】その後に、第１の実施形態と同様のプロセ
スで、半導体レーザ部１０のリッジ１１１と光導波路部
３０のリッジ１３１とを形成する。この場合のリッジ１
３１は、電極形成層１０６及び第３光ガイド層１０５か
ら構成されている。最後に、半導体レーザ部１０のリッ
ジ１１１の上面と先のエッチングプロセスで形成された
穴部とに、上部電極１１２及び下部電極１１３をそれぞ
れ形成する。

【００６９】本実施形態の集積型光回路素子の機能を、
以下に説明する。

【００７０】本素子では、半導体レーザ部１０及び光導
波路部３０の屈折率や寸法などは、第１の実施形態と同
様である。本実施形態の構成では、電極形成層１０６よ
り電流を注入できるので、電流損失を少なくしてレーザ
発振を行うことができる。半導体レーザ部１０からの出
射光は多モード干渉領域２０に入射し、光導波路部３０
に至る。

【００７１】多モード干渉領域２０は、第１の実施形態
と同様に、半導体レーザ部１０との界面から６７０μｍ
の位置で、レーザ出射端面においてと同一の光分布を再
現するが、本実施形態では、多モード干渉領城２０の長
さ（Ｌ＝６５８μｍ）を上記の値に一致させていない。
この点を図４（ａ）及び（ｂ）を参照して更に説明す
る。図４（ａ）は、先述の第１の実施形態の素子構成を
示し、図４（ｂ）は、本実施形態の素子構成を示す。但
し、個々の層の参照番号は省略している。

【００７２】図４（ａ）に示す第１の実施形態の構成で
は、多モード干渉領城２０の長さを、多モード干渉領城
２０と光導波路部３０との界面で、半導体レーザ部１０
の活性層１０８の出射端面と同一光分布が得られる長さ
に一致させている。これに対して、図４（ｂ）に示す本
実施形態の構成では、そのような長さに設定する代わり
に、多モード干渉領城２０と光導波路部３０との間の結
合効率が最大になるような長さに設定している。これに
より、図４（ｂ）に示すように、多モード干渉領城２０
と光導波路部３０との界面での光分布の縦方向の幅が、
光導波路部３０の光導波層１０２における光分布の縦方
向の幅に一致させられる。この結果、モード不一致によ
る放射モードの低減が、実現される。

【００７３】本願発明者らは、多モード干渉領域２０の
長さＬを様々に変化させた幾つかの素子を作製して、多
モード干渉領城２０と光導波路部３０との間の結合効率
を測定した。図５には、その測定結果を示す。これよ
り、０．６０以上の結合効率を得るためには、多モード
干渉領域２０の長さＬは約６５１〜６６３μｍの範囲に
その最適値がある。このことは、半導体レーザ部１０と
光導波路部３０との間で縦方向に光分布の幅が異なるこ
とによって初めて有効となる方法であり、本発明だけの
独特の効果である。

【００７４】更に、本実施形態の素子では、光導波路部
３０をノンドープとすることにより、光導波路部３０で
の光吸収を無くすことができる。

【００７５】また、電極形成層１０６を設けることによ
り、電極１１３から活性層１０８までの距離が短くな
り、電流損失を小さくすることができる。この電極形成
層１０６は、光導波路部３０のリッジ１３１の上面まで
延びているが、光導波層１０２を伝搬する光はこの電極
形成層１０６にまで広がらないので、大きな損失を引き
引き起こすことはない。

【００７６】以上に説明したように、本実施形態の集積
型光回路素子では、多モード干渉領域２０の長さを実際
の光分布と光導波層１０２の固有モードとの関係を考慮
して調節することで、放射モードを抑制した良好な光結
合が実現される。また、光導波路部３０をノンドープと
することで、光導波路部３０での光吸収を無くして、そ
の長さを長くすることができる。これによって、光導波
路部３０にＹ分岐光回路などを作製することが可能にな
る。

【００７７】（第３の実施形態）本発明の集積型光回路
素子の第３の実施形態を、図６を参照して詳細に説明す
る。具体的には、本実施形態の集積型光変換素子はモー
ド変換型レーザ素子であって、第１及び第２の実施形態
における縦方向の光分布変換に加えて、横方向での光分
布変換も実現する構成を有している。

【００７８】図６において、図３と同じ構成要素は同じ
参照番号で示しており、それらの詳細な説明はここでは
省略する。なお、本実施形態の素子の製造プロセスは、
基本的に第２の実施形態におけるプロセスと同様であ
る。

【００７９】本実施形態の構成では、多モード干渉領域
２０は、深さ４．７５μｍ及び長さ２００μｍとし、そ
の埋め込み部１１４の幅は、半導体レーザ部１０に近い
端面で２μｍ、光導波路部３０に近い端面で０．５μｍ
として、その間で連続的に変化させる。

【００８０】また、図６に示すように、半導体レーザ部
１０と多モード干渉領域２０との境界部分に、薄い境界
層１１６を、発振レーザ光の進行方向に対して垂直方向
に形成する。この薄い境界層１１６の形成は、多モード
干渉領域２０の埋め込み部１１４の形成のためのエッチ
ング及び埋め込みプロセスにて、同時に行われる。

【００８１】具体的には、このエッチングでは、ｎ型第
１光ガイド層１０１が０．２５μｍの厚さだけ残るよう
に行う。その後に、２回目のＭＯＣＶＤ工程によって、
薄い境界層１１６と多モード干渉領域２０の埋め込み部
１１４の全体とを、ｉ型Ａｌ _0.15Ｇａ_0.85Ａｓで埋め込
む。第１及び第２の実施形態では、多モード干渉領域２
０の埋め込み部１１４の最下部及び最上部の厚さ０．２
５μｍの部分をＡｌ_0. ₂₀Ｇａ_0.80Ａｓで埋め込んでいる
が、本実施形態では、上記のようにＡｌ_0.15Ｇａ_0.85Ａ
ｓで全体を一様に埋め込む。

【００８２】光導波路部３０のリッジ１３１の幅は、第
１及び第２の実施形態では２μｍであったが、この実施
形態では４μｍにする。第３光ガイド層１０５の厚さ
は、幅４μｍでシングルモード導波路になるように設定
する。本実施形態の場合、多モード干渉領域２０の埋め
込み部１１４は非対称閉じ込め構造となるために、埋め
込み部１１４の長さＬ、及び活性層１０８と光導波層１
０２との間隔Ｔは、先述の式１及び式２で表されない。
本願出願人らは、式１及び式２に基づく計算機シミュレ
ーションなどによって最適構造を検討した上で、その有
効性を実際の素子作製によって確認した。

【００８３】本実施形態の集積型光回路素子の機能につ
いて説明する。

【００８４】半導体レーザ部１０から出射した光は、多
モード干渉領域２０に入射する。多モード干渉領域２０
では、その下側のみにアルミニウム混晶比が０．２０の
光ガイド層１０１が形成されており、上側には特別な層
が形成されずに空気に直接に接触している。従って、縦
方向の屈折率分布が非対称である多モード導波構造が得
られる。多モード干渉領域２０の長さを最適に設計すれ
ば、第１及び第２の実施形態と同様に、縦方向に光分布
が平行移動して、半導体レーザ部１０から出射した光が
光導波路部３０の光導波層１０２へ導かれる。一方、横
方向の光分布は、多モード干渉領域２０の埋め込み部１
１４の幅が連続的に狭くなるに応じて光が埋め込み部１
１４の外側へはみ出し、多モード干渉領域２０の終端で
は光分布の全幅が５．５μｍまで広がって、光導波路部
３０における横方向の光分布と一致する。

【００８５】薄い境界層１１６は、充分に薄く形成して
いるため、横方向の光の広がりには寄与しないが、電極
１１２から注入された電流が、多モード干渉領域２０の
埋め込み部１１４の端部から、活性層１０８並びに第１
及び第２クラッド層１０７及び１０９を経て半導体レー
ザ部１０から漏れ出ることを防止する電気的絶緑層とし
ての機能を有する。薄い境界層１１６は、光の広がりに
影響なく且つ電流阻止を行うことができる厚さであれ
ば、薄いほど良い。典型的には０．１〜１０μｍに設定
され、好ましくは５μｍ以下であり、より好ましくは２
μｍ以下である。

【００８６】本実施形態の素子では、マスクパターンの
変化のみで、横方向の光結合が高効率で実現できる。な
お、以上の説明では、多モード干渉領域２０の埋め込み
部１１４の幅をレーザ光の進行方向に連続的に小さくな
るよう変化させているが、段階的に変化させても、同様
の効果が得られる。また、その変化は、直線状であって
も曲線状であってもよい。また、多モード干渉領域２０
の埋め込み部１１４の厚さをレーザ光の進行方向に連続
的或いは段階的に広くすることによっても、上記と同様
の効果が得られる。

【００８７】また、半導体レーザ部１０と多モード干渉
領域２０との間にｉ型の薄い境界層１１６を形成するこ
とにより、効率的な電流注入が実現されて、レーザの発
振閾値の低下が実現される。

【００８８】（第４の実施形態）本発明の集積型光回路
素子の第４の実施形態を、図７を参照して詳細に説明す
る。

【００８９】図７において、図３と同じ構成要素は同じ
参照番号で示しており、それらの詳細な説明はここでは
省略する。なお、本実施形態の素子の製造プロセスは、
基本的に第２の実施形態におけるプロセスと同様であ
る。但し、本実施形態の構成では、多モード干渉領域２
０の埋め込み部１１４の幅を、１５μｍと大きく形成す
る。また、半導体レーザ部１０のリッジ１１１の中心線
と光導波路部３０のリッジ１３１の中心線とを幅方向に
６．３μｍずれて設けて、多モード干渉領域２０の埋め
込み部１１４の横方向の中心に対して線対称に位置する
ように設計されている。

【００９０】本実施形態の集積型光回路素子の機能につ
いて説明する。

【００９１】第１〜第３の実施形態では、多モード干渉
領域２０の埋め込み部１１４の幅が０．５〜２μｍと狭
いため、図８に模式的に示すように、多モード干渉領域
２０の表面において、埋め込み部１１４と非埋め込み部
との境界に凹状又は凸状の形状が生じて、平坦にならな
いことがある。このような場合には、多モード干渉領域
２０の埋め込み部１１４での固有モードの分布に若干の
変化が生じて、結合効率に劣化が生じる。これに対して
本実施形態の構成では、縦及び横方向に広がった埋め込
み部１１４を設けることによって、実効的に光の分布す
る領域は平坦な埋め込みがなされる。

【００９２】図９は、本実施形態の構成における多モー
ド干渉領域２０（より厳密にはその埋め込み部１１４）
の内部での光分布を、上面から示したものでる。

【００９３】光は、半導体レーザ部１０から出射した直
後、或いは光導波路部３０へ入射する直前に、半導体レ
ーザ部１０と多モード干渉領域２０との間の境界領域、
及び多モード干渉領域２０と光導波路部３０との間の境
界領域に存在する、平坦に埋め込まれていない領域３１
を通過する。しかし、この領域３１の距離が短いので、
光分布は影響されない。また、図８の場合と比較して、
多モード干渉領域２０の光は、平坦に埋め込まれていな
い領域３１の直下には分布せず、平坦に埋め込まれた領
域３２のみに分布するので、光分布に対する好ましくな
い影響は発生しない。

【００９４】このように、本実施形態では、多モード干
渉領域２０の埋め込み部１１４の形成のための結晶成長
時に埋め込み部１１４の上面が平坦化しない間題を回避
して、その点に起因していた結合効率の低下を防ぐとと
もに、埋め込み部１１４の平坦化のためのプロセスを省
略することができる。

【００９５】なお、上記の説明では、半導体レーザ部１
０と光導波路部３０とで横方向の光分布の幅がほば等し
いが、この幅が等しくなくても、多モード干渉領域２０
の長さを最適に設定することにより、良好な光結合が実
現される。

【００９６】（第５の実施形態）本発明の集積型光回路
素子の第５の実施形態を、図１０を参照して詳細に説明
する。具体的には、本実施形態の集積型光変換素子は、
モード変換型レーザ素子である。

【００９７】なお、図１０において、これまでの実施形
態においてと同じ構成要素は、同じ参照番号で示してい
る。

【００９８】まず、作製方法を説明すると、第１の実施
形態においてと同様に、ＧａＡｓ基板１００の上に通常
のＭＯＣＶＤ法を用いて、光導波路を形成するため、Ａ
ｌ_0. ₂₂Ｇａ_0.78Ａｓ第１光ガイド層１０１、厚さ２μｍ
のＡｌ_0.20Ｇａ_0.80Ａｓ光導波層１０２、及びＡｌ_0.22
Ｇａ_0.78Ａｓ第２光ガイド層１０３を、順次積層する。
これらの層は、ノンドープ層として形成する。これによ
って、半導体レーザ部１０及び光導波路部３０の双方
に、光導波路が形成される。

【００９９】次に、ｎ型ＧａＡｓ電極層１０６を形成し
た後に、その上に、半導体レーザ素子の発光部を形成す
るため、ｎ型Ａｌ_0.7Ｇａ_0.3Ａｓ第１クラッド層１０
７、厚さ０．１μｍのｉ型ＧａＡｓ活性層１０８、ｐ型
Ａｌ_0.7Ｇａ_0.3Ａｓ第２クラッド層１０９、ｐ型ＧａＡ
ｓエッチング停止層１１０、及びｐ型第３クラッド層１
１１を、順次積層する。この結果、半導体レーザ部１０
には、主として光導波作用を奏する第１の素子領域３１
０と、主として発光作用を有する第２の素子領域３２０
とが、層厚方向に積層された状態で含まれることにな
る。

【０１００】次に、多モード干渉領域２０を形成するた
めのＲＩＢＥエッチングを行うが、このときのエッチン
グマスクパターンは、光導波路部３０の両端部１２１も
エッチングして、その後の工程で半導体レーザ部１０の
リッジ１１１及び多モード干渉領域２０の埋め込み部１
１４と一直線上に並ぶメサ構造が形成されるように、設
定する。また、好ましくは、第２の実施形態と同様に、
半導体レーザ部１０に下部電極１１３を形成するための
エッチング穴を、更に同時に形成する。

【０１０１】ＲＩＢＥエッチングは、第１の実施形態と
同様にＧａＡｓ基板１００に達するまで行う。その後
に、得られたエッチング溝をＡｌＧａＡｓで埋め込ん
で、埋め込み部１１４を形成する。なお、埋め込み部１
１４のうちで、最下部及び最上部のそれぞれ厚さ０．２
５μｍの部分ではＡｌＧａＡｓのＡｌ混晶比を０．２９
とし、残りの部分では、ＡｌＧａＡｓのＡｌ混晶比を
０．２４とする。光導波路部３０のメサ構造の端部１２
１も、埋め込み部１１４と同じ上記のプロセスで埋め込
まれる。

【０１０２】多モード干渉領域２０の埋め込み部１１４
は、図１０に示すように、その幅が連続的に変化するよ
うに設定し、且つ特に幅が狭い領域で、その幅の変化が
緩やかになるようにした。これにより、埋め込み部１１
４の幅が直線的に変化する場合に比べて、多モード干渉
領域２０の長さが同一であってもモード変換効率が向上
する。

【０１０３】多モード干渉領域２０の埋め込み部１１４
のＡｌ混晶比が、光導波層１０２のＡｌ混晶比よりも高
く設定されている。このため、横方向の光閉じ込めがア
ンチガイドになって、この領城での漏れ光波による損失
が存在するが、この損失量は０．１ｄＢ／１００μｍ程
度であり、問題とはならない。なお、光導波路部３０で
は、縦及び横の両方向ともにガイド構造となって、シン
グルモード導波路が形成される。

【０１０４】この様に本実施形態では、半導体レーザ部
１０から光導波路部３０への高効率な光結合が達成され
ると共に、光導波路部３０でのリッジ形成が不要な素子
が実現される。また、光導波路部３０の長さが十分に短
い場合には、多モード干渉領域２０の埋め込み部１１４
のＡｌ混晶比を光導波層１０２のＡｌ混晶比よりも低く
設定することによって、光導波路部３０をアンチカイド
として用いることも可能である。この場合にも、漏れ光
波による導波損失は０．１ｄＢ／１００μｍ程度であ
り、問題とはならない。

【０１０５】また、多モード干渉領域２０の埋め込み部
１１４と光導波路部３０におけるメサ構造の両端部１２
１とを、お互いに異なるＡｌ混晶比を有する半導体材料
で埋め込めば、多モード干渉領域２０及び光導波路領域
３０の何れにおいてもガイド構造を実現することが可能
になって、低損失で且つ他の光素子と一体集積可能な集
積型半導体レーザ素子が得られる。本発明は、横方向の
光閉じ込め方法に限定されるものではなく、このような
構造も本発明の範疇である。

【０１０６】（第６の実施形態）以下に、本発明の集積
型光回路素子の第６の実施形態を説明する。具体的に
は、本実施形態の集積型光変換素子は、モード変換型レ
ーザ素子である。

【０１０７】図１１（ａ）は、本実施形態の集積型光回
路素子の、多モード干渉領域２０の埋め込み部１１４を
通る断面（図１の線Ａ−Ａ’に相当する）での断面図で
ある。本実施形態の素子は、従来技術によるプロセスや
本発明の第１〜第５の実施形態にて説明したプロセスを
用いて形成することができる。但し、本実施形態では、
半導体レーザ部１０と光導波路部３０との中間に、更に
光バッファ部４０を設けている。光バッファ部４０と半
導体レーザ部１０との間、及び光バッファ部４０と光導
波路部３０との間は、それぞれ多モード干渉領域２０１
及び２０２で接続される。多モード干渉領域２０１及び
２０２を用いた接続では、従来の様な導波層間の位置ず
れや不要層の存在がなく、多段接続による結合効率の劣
化が生じない。

【０１０８】本実施形態の構成の効果について説明す
る。

【０１０９】半導体レーザ部１０及び光導波路部３０に
おける光分布幅をそれぞれｗ₁及びｗ₃とすると、光バツ
ファ部４０が設けられていない場合の結合効率η₁は、
ほぼ以下の式３、

【０１１０】

【数３】

【０１１１】で表される。

【０１１２】これに対して、本実施形態のように光バッ
ファ部４０が設けられている場合の結合効率η₂は、光
バッファ部４０における光分布幅をｗ₂とすると、以下
の式４、

【０１１３】

【数４】

【０１１４】で表される。

【０１１５】これより、半導体レーザ部１０と光導波路
部３０との光分布幅が大きく異なるとき（ｗ₃≫ｗ₁）に
は、ｗ₂の値を以下の式５、

【０１１６】

【数５】

【０１１７】に従って設定することによって、式４で表
される本実施形態での結合効率η₂を、式３で表される
光バッファ層４０が設けられていない場合の結合効率η
₁の約２倍にまで向上させることができる。

【０１１８】本実施形態のように光バッファ部４０を設
けることで、第１の実施形態と同一の光分布幅を持つ半
導体レーザ部１０及び光導波路部３０を有する構成にお
いて、結合効率が光バッファ部４０を有さない場合の約
１．４倍に向上した。これにより、光導波路部３０を半
導体レーザ部１０と同一プロセスで形成することがで
き、再成長による結晶品質の低下を招くことなく、良好
な光結合が実現される。この多段接続の効果はテーパ接
続によって得られるものであり、従来技術においてより
も信頼性の高い集積型光回路素子が実現される。

【０１１９】図１１（ｂ）は、本実施形態の改変された
素子構成であり、２つの多モード干渉領域２０１及び２
０２が同一の深さで作製されている。この場合にも、２
つの多モード干渉領域２０１及び２０２の長さを最適化
することによって、上記と同様の効果が得られる。な
お、図１１（ｂ）の構成では、２つの多モード干渉領域
２０１及び２０２のエッチングプロセス及び埋め込みプ
ロセスを同時に行えるという利点がある。

【０１２０】なお、上記では、半導体レーザ部１０と光
導波路部３０との間を光バッファ部４０を用いて多段接
続する構成を説明しているが、本実施形態の構成の適用
は上記に限られるものではない。例えば、厚さの異なる
光導波路間の結合に対しても適用可能であって、そのよ
うな構造も本発明に含まれる。

【０１２１】（第７の実施形態）本発明の実施形態を、
以下に説明する。具体的には、本実施形態は、先に説明
した第１の実施形態における集積型光変換素子の異なる
製造方法を説明するものであり、得られる素子は第１の
実施形態における場合よりも向上した特性を有してい
る。

【０１２２】なお、以下の説明で、これまでの実施形態
においてと同じ構成要素は、同じ参照番号で示してい
る。

【０１２３】まず、作製方法を説明すると、第１の実施
形態においてと同様に、ＧａＡｓ基板１００の上に通常
のＭＯＣＶＤ法を用いて、光導波路を形成する層１０１
〜１０５を順次積層する。これによって、半導体レーザ
部１０及び光導波路部３０の双方に、光導波路が形成さ
れる。次に、上記で得られた積層構造の上に、半導体レ
ーザ素子の発光部を形成する層１０７〜１１１を順次積
層する。

【０１２４】続いて、図１２Ａに示すようにＳｉＯ₂マ
スク１１７を層１１１の上にパターニングし、これを用
いて多モード干渉領域２０を形成するためのＲＩＢＥエ
ッチングを、ＧａＡｓ基板１００に達するまで行う。Ｒ
ＩＢＥエッチングの後に、更にウェットエッチングなど
を行うことによって、ＲＩＢＥエッチングで得られたエ
ッチング溝の底面を更に平坦化しても良い。その後に、
ＭＯＣＶＤによる選択成長を行って、ＲＩＢＥエッチン
グで得られたエッチング溝に、多モード干渉領域２０の
埋め込み部１１４（図１２Ｂ参照）を形成することにな
る３層のＡｌＧａＡｓ成長層を埋め込む（但し、図１２
Ｂでは層を区別して図示していない）。埋め込み部１１
４を構成する３つのＡｌＧａＡｓ層のそれぞれの厚さ及
び組成は、第１の実施形態と同じにする。

【０１２５】更に、図１２Ｂを参照すると、埋め込まれ
たＡｌＧａＡｓ層の上部に、半導体レーザ部１０と光導
波路部３０とを接続するようにＳｉＯ₂膜パターン１１
８を形成する。そして、先に形成されていたＳｉＯ₂マ
スク１１７とこのＳｉＯ₂膜パターン１１８とを使用し
て、多モード干渉領域２０の埋め込み部１１４に相当す
る箇所のみが残存するように、埋め込まれたＡｌＧａＡ
ｓ層に対するＲＩＢＥエッチングを行う。これによっ
て、多モード干渉領域２０における横方向の光閉じ込め
構造を、図１２Ｂのように形成する。

【０１２６】この後、第１の実施形態においてと同様の
プロセスによって、半導体レーザ部１０及び光導波路部
３０にそれぞれリッジ１１１及び１３１を形成する。な
お、このリッジ形成時のウェットエッチングによって、
多モード干渉領域２０の埋め込み部１１４や半導体レー
ザ部１０及び光導波路部３０の露出した側面１１９にサ
イドエッチングが行われることを避けるためには、エッ
チングの実施前に、露出面の１１９を覆うような保護膜
（例えばＳｉＯ₂膜）を形成するか、或いは半導体材料
やポリイミドなどの適切な材料によって、埋め込み部１
１４の側部１２８（図１２Ｃ参照）を埋め込んでおけば
良い。但し、このような埋め込みを行う場合には、多モ
ード干渉領域２０での横方向モードの安定のために、埋
め込み部１１４の側部１２８を埋め込むために使用され
る材料の種類に応じて、埋め込み部１１４の幅を適切に
設計する必要がある。本実施形態では、半導体材料、具
体的にはＡｌ_0.18Ｇａ_0.82Ａｓによって、埋め込み部１
１４の側部１２８を埋め込んでいる。

【０１２７】最後に、半導体レーザ部１０のリッジ１１
１の上面に上部電極１１２を形成し、基板の下面に下部
電極（不図示）を形成して、図１２Ｃに示す構成を得
る。

【０１２８】上記のような選択成長を用いる場合には、
図１２Ｃ或いは図１２Ｄに模式的に示しているように、
成長領域と非成長領域（マスクされた領域）との境界付
近では平坦な埋め込みが実現されずに、成長層が厚くな
ることが知られている。しかし、本実施形態の上記の製
造プロセスでは、多モード干渉領域２０の埋め込み部１
１４の形成時には、横方向での埋め込み幅が十分に広い
ために、図１２Ｃ或いは図１２Ｄより、平坦な埋め込み
が実現されない領域は半導体レーザ部１０或いは光導波
路部３０と多モード干渉領域２０との界面の極く近傍に
限られており、多モード干渉領域２０の埋め込み部１１
４の横方向での厚さの実質的な変化が生じない。

【０１２９】この場合、図１２Ｄに示すように、半導体
レーザ部１０から出射した光は、多モード干渉領域２０
に放射した後に上下の層で反射されるが、この反射は、
実際には多モード干渉領域２０の中央部で生じる。本実
施形態の構成では、多モード干渉領域２０の中央部が実
質的に平坦に埋め込まれているので、望ましい反射状態
が実現されて、半導体レーザ部１０から出射した光は効
率的に光導波路部３０に結合される。

【０１３０】（第８の実施形態）本発明の第８の実施形
態を、以下に説明する。具体的には、本実施形態は、先
に説明した第１の実施形態における集積型光変換素子の
異なる製造方法を説明するものであり、得られる素子は
第１の実施形態における場合よりも向上した特性を有し
ている。なお、以下の説明で、これまでの実施形態にお
いてと同じ構成要素は、同じ参照番号で示している。

【０１３１】第７の実施形態に関連して説明したよう
に、多モード干渉領域２０の埋め込み部１１４を平坦に
作製すれば、素子特性が向上する。本実施形態では、更
に平坦化された埋め込み部１１４を得ることができるプ
ロセスを説明する。

【０１３２】まず、ＧａＡｓ基板１００の上に通常のＭ
ＯＣＶＤ法を用いて、３つのＡｌＧａＡｓ層２１〜２３
を順次積層する。これら３つのＡｌＧａＡｓ層２１〜２
３のそれぞれの厚さ及び組成は、第１の実施形態と同じ
にする。この時点で、多モード干渉領域２０の埋め込み
部１１４の上面及び下面は平坦な面である。

【０１３３】次に、多モード干渉領域２０の長さ（図１
３Ａの面内方向の長さ）が第２の実施形態における素子
構成と同じ６５８μｍになるように、適切な形状のＳｉ
Ｏ₂マスク１１７を、最上部のＡｌＧａＡｓ層２３の上
にパターニングする。そして、このＳｉＯ₂マスク１１
７を用いて、多モード干渉領域２０以外の部分をＧａＡ
ｓ基板１００に達するまで、ほぼ垂直にＲＩＢＥエッチ
ングする。

【０１３４】次に、半導体レーザ部１０及び光導波路部
３０の形成プロセスの実施のために、多モード干渉領域
２０の側面を囲むＳｉＯ₂膜１１７ａを、バイアススパ
ッタ法によって形成する。最適なバイアス電圧を基板１
００に印加した状態で実施するこのバイアススパッタ法
により、エッチングされた領域の底面では、イオン照射
によるＳｉＯ₂膜の脱離と形成とが競合して、ＳｉＯ₂膜
が実質的に形成されない。従って、多モード干渉領域２
０の側面のみに、ＳｉＯ₂膜１１７ａが形成される。

【０１３５】なお、先のＲＩＢＥエッチングで使用して
残存しているＳｉＯ₂マスク１１７に対しても、このバ
イアススパッタプロセスにおいて、同様の脱離と形成と
の競合が発生するが、その厚さはむしろ減少する傾向に
あるので、その点を考慮して、あらかじめ厚く形成して
おくことが好ましい。

【０１３６】次に、上記によって露出した基板１００の
表面に、ＭＯＣＶＤ選択成長法を用いて、第１の実施形
態においてと同様の光導波路を形成する層１０１〜１０
５を順次積層する。これによって、半導体レーザ部１０
及び光導波路部３０の双方に、光導波路が形成される。
次に、上記で得られた積層構造の上に、半導体レーザ素
子の発光部を形成する層１０７〜１１１を順次積層す
る。この結果、これまでの実施形態においてと同様に、
半導体レーザ部１０には、主として光導波作用を奏する
第１の素子領域３１０と、主として発光作用を有する第
２の素子領域３２０とが、層厚方向に積層された状態で
含まれることになる。

【０１３７】なお、上記の選択成長においては、ＳｉＯ
₂層１１７の上では結晶成長は起こらず、結果的に、図
１３Ａに示すように各層１０１〜１０５及び１０７〜１
１１は実質的に水平に形成される。

【０１３８】この後には、第７の実施形態として説明し
たように、多モード干渉領域２０における横方向での光
閉じ込めのために、３つのＡｌＧａＡｓ層２１〜２３か
らなる積層構造の一部をエッチングで除去し、その後
に、それによって除去された部分をポリイミドなどの適
切な材料で埋め込む。さらにその後で、既に説明したリ
ッジ形成プロセスを行って、半導体レーザ部１０及び光
導波路部３０の最終構造を形成する。

【０１３９】本実施形態の製造プロセスによれば、多モ
ード干渉領域２０の埋め込み層１１４を構成する各Ａｌ
ＧａＡｓ層２１〜２３は、平坦なＧａＡｓ基板１００の
表面に平坦に形成される。これにより、多モード干渉領
域２０の特性が向上する。

【０１４０】なお、上記の説明では、集積される光素子
としての半導体レーザ素子を形成するために、選択成長
法を使用して実質的に平行な成長層１０７〜１１１を得
ている。しかし、多モード干渉領域２０と集積される光
素子との間の結合において、高い結合効率が要求されな
い場合には、選択成長法に代えて、バイアススパッタ法
などの他の成長プロセスで必要な成長層を形成しても良
い。

【０１４１】また、上記の説明では、多モード干渉領域
２０の埋め込み部１１４の側部をポリイミドで埋め込ん
でいるが、その代わりに半導体材料によって埋め込むこ
とも可能である。その場合には、３つのＡｌＧａＡｓ層
２１〜２３の積層構造の形成後に、適切なパターンのマ
スク１１７を使用して、多モード干渉領域２０の埋め込
み部１１４に相当する箇所の周囲の部分を、図１３Ｂに
示すようにエッチングで除去する。そして、露出した埋
め込み部１１４の側面に、バイアススパッタ法によって
ＳｉＯ₂膜１１７ａを形成する。その後に、図１３Ｃに
示されるように、半導体レーザ部１０及び光導波路部３
０の最終構造を形成する。

【０１４２】このようにすれば、半導体レーザ部１０及
び光導波路部３０の形成と多モード干渉領域２０の埋め
込み部１１４の側部の埋め込みとを、同一のプロセスで
実施することが可能になる。

【０１４３】

【発明の効果】本発明によれば、層厚方向に光分布幅の
異なる複数の光素子の間での高効率な光結合を実現し
て、ー体集積化が可能な集積型光回路素子を得ることが
できる。

【０１４４】また、多モード干渉領域の長さ及び幅を最
適に設定することにより、ある光素子から他の光素子へ
の結合の際に生じる縦方向モードの不一致に関する放射
損失の低減、横モードの変換、及び多モード干渉領域の
作製時の不完全な埋め込み（不完全な平坦化）による結
合損失の低減が、実現される。また、多モード干渉領域
の埋め込み部をアルミニウム混晶比が０．３以下の材料
で形成することによって、マスク上への埋め込み材料の
析出がない良好な素子作製が実施される。

【０１４５】また、本発明による集積型光回路素子は、
従来の素子構造に比べて簡単化されたプロセスで形成可
能である。具体的には、２回のＭＯＣＶＤ成長によって
作製が可能であり、更に２回目のＭＯＣＶＤ成長では多
モード干渉領域での埋め込み部を形成するのみであるの
で、素子の動作特性に影響を及ぼすような再成長に伴う
結晶品質の低下が、発生しない。

【０１４６】集積される光素子（光素子部）として半導
体レーザ素子（半導体レーザ部）及び光導波路素子（光
導波路部）を用いる場合、多モード干渉領域と半導体レ
ーザ部との間に薄い境界層をｉ型材料で埋め込むことに
より、半導体レーザ部からの漏れ電流の無い集積型光回
路素子が得られる。また、本発明では、半導体レーザ部
の下部電極の形成時に、光導波路部におけるリッジ形成
プロセスを同時に行うことが可能である。更に、光導波
路部のメサ構造の形成と多モード干渉領域のエッチング
とを同時に行ったり、多モード干渉領域における埋め込
み部の形成と光導波路部のメサ構造の両端部の埋め込み
とを同時に行ったりすることも、可能である。これらに
よって、作製プロセスの簡略化や効率化を図ることがで
きる。

【０１４７】多モード干渉領域の形成時のエッチングに
よって溝形状を形成すれば、溝部への埋め込みが溝部の
長手方向に対してほぼ平坦に行われるので、多モード干
渉領域の特性が向上する。

【０１４８】更に好ましくは、多モード干渉領域の積層
を、半導体レーザ素子（半導体レーザ部）の発光部とし
て機能する層や半導体レーザ素子（半導体レーザ部）及
び光導波路素子（光導波路部）の光導波層として機能す
る層の積層に先立って行い、その後にエッチングによっ
て半導体レーザ素子（半導体レーザ部）及び光導波路素
子（光導波路部）の作製領域を確保した上でこれらの素
子を形成し、集積型光回路素子を得る。これにより、更
に平坦性の高い多モード干渉領域が得られて、素子特性
が向上する。

【０１４９】また、複教の多モード干渉領域及び光バッ
ファ層を設けた多段接続構成とすれば、結合効率の更な
る向上が図れる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態における集積型光回路
素子として、モード変換型半導体レーザ素子の構成を模
式的に示す斜視図である。

【図２】図１の第１の実施形態の素子の動作を説明する
断面図である。

【図３】本発明の第２の実施形態における集積型光回路
素子として、モード変換型半導体レーザ素子の構成を模
式的に示す斜視図である。

【図４】（ａ）は、図１に示す第１の実施形態の素子の
動作を説明する断面図であり、（ｂ）は、図３に示す第
２の実施形態の素子の動作を説明する断面図である。

【図５】図３に示す第２の実施形態の効果を説明する図
である。

【図６】本発明の第３の実施形態における集積型光回路
素子として、モード変換型半導体レーザ素子の構成を模
式的に示す斜視図である。

【図７】本発明の第４の実施形態における集積型光回路
素子として、モード変換型半導体レーザ素子の構成を模
式的に示す斜視図である。

【図８】図７に示す第４の実施形態の構成に関連した課
題を説明する図である。

【図９】図７に示す第４の実施形態の素子の動作を説明
する断面図である。

【図１０】本発明の第５の実施形態における集積型光回
路素子として、モード変換型半導体レーザ素子の構成を
模式的に示す斜視図である。

【図１１】（ａ）は、本発明の第６の実施形態における
集積型光回路素子として、モード変換型半導体レーザ素
子のある構成を模式的に示す断面図であり、（ｂ）は、
その改変された構成を模式的に示す断面図である。

【図１２Ａ】本発明の第７の実施形態における集積型光
回路素子の製造方法のあるステップを説明するための模
式的な斜視図である。

【図１２Ｂ】本発明の第７の実施形態における集積型光
回路素子の製造方法の他のステップを説明するための模
式的な斜視図である。

【図１２Ｃ】本発明の第７の実施形態における集積型光
回路素子の製造方法の更に他のステップを説明するため
の模式的な斜視図である。

【図１２Ｄ】本発明の第７の実施形態に従って形成され
る素子の動作を説明する断面図である。

【図１３Ａ】本発明の第８の実施形態における集積型光
回路素子の製造方法のあるステップを説明するための模
式的な斜視図である。

【図１３Ｂ】本発明の第８の実施形態における集積型光
回路素子の他の製造方法のあるステップを説明するため
の模式的な斜視図である。

【図１３Ｃ】図１３Ｂに引き続くある製造ステップを説
明するための模式的な斜視図である。

【図１４】従来技術におけるある集積型光回路素子の構
成を模式的に示す断面図である。

【図１５】従来技術における他の集積型光回路素子の構
成を模式的に示す断面図である。

【符号の説明】

１０半導体レーザ部２０多モード干渉領域３０光導波路部４０光バッファ部１００ＧａＡｓ基板１０１第１光ガイド層１０２光導波層１０３第２光ガイド層１０４エッチング停止層１０５第３光ガイド層１０６電極形成層１０７第１クラツド層１０８活性層１０９第２クラヅド層１１０エッチング停止層１１１第３クラッド層１１２電極１１３電極１１４埋め込み部１１５バッファ導波層１１６薄い境界層２０１、２０２多モード干渉領域

Claims

【特許請求の範囲】

【請求項１】層厚方向に積層された第１及び第２の素
子領域を含む第１の光素子部と、該第１の光素子部から離れた位置に形成された第２の光
素子部と、該第１の光素子部と該第２の光素子部との間に位置す
る、光の伝搬方向に形成された埋め込み部を有する多モ
ード干渉領域と、を備えており、該第１の光素子部と該第２の光素子部とが該多モード干
渉領域を介して光学的に結合されている、集積型光回路
素子。
【請求項２】前記多モード干渉領域の前記埋め込み部
は、前記第１の光素子部より出射した光が、該第１の光
素子部からの出射時における光分布形状を保ったまま平
行移動して前記第２の光素子部に到達する長さに設定さ
れている、請求項１に記載の集積型光回路素子。
【請求項３】前記多モード干渉領域の前記埋め込み部
の光の伝搬方向に垂直な方向の幅が、連続的或いは段階
的に変化する、請求項１に記載の集積型光回路素子。
【請求項４】前記第１の光素子部と前記多モード干渉
領域の間に薄い境界層が形成されている、請求項１に記
載の集積型光回路素子。
【請求項５】層厚方向に積層された、お互いに異なる
光分布幅を有する第１及び第２の素子領域を含む第１の
光素子部と、該第１の光素子部から出射した光の伝搬方向に形成され
た、該層厚方向と該層厚方向に垂直な面内方向との各々
に多モード導波構造を持った埋め込み部を有する多モー
ド干渉領域と、該第１の光素子部から該多モード干渉領域を介して離れ
た位置に形成された第２の光素子部と、を備えており、該第１の光素子部から出射した該光が、該多モード干渉
領域を該第２の光素子部まで伝搬することにより、該第
１の光素子部と該第２の光素子部とが光学的に結合され
ている、集積型光回路素子。
【請求項６】前記第２の光素子部は、前記第１の光素
子部と前記多モード干渉領域の前記埋め込み部とに対し
て一直線上に並ぶメサ構造を有している、請求項１から
５の何れか一つに記載の集積型光回路素子。
【請求項７】前記多モード干渉領域の前記埋め込み部
は、２つ以上のサブ領域が積層されて構成されている、
請求項１から６の何れか一つに記載の集積型光回路素
子。
【請求項８】層厚方向に積層される第１及び第２の素
子領域を有する第１の光素子部と、該第１の光素子部か
ら離れた位置に配置される第２の光素子部とを、同時に
形成するステップと、該第１の光素子部と該第２の光素子部との間の領域をエ
ッチングしてエッチング溝を形成する第１のエッチング
ステップと、該エッチング溝の中に多モード干渉領域の埋め込み部を
形成する埋め込みステップと、を包含する、集積型光回
路素子の製造方法。
【請求項９】前記第１のエッチングステップでは、前
記多モード干渉領域の形成箇所の全てがエッチングされ
て前記エッチング溝が形成され、前記埋め込みステップは、該エッチング溝の全体を前記多モード干渉領域の前記埋
め込み部の構成材料によって埋め込み、第１の埋め込み
層を形成する工程と、該第１の埋め込み層の所定箇所をエッチングで除去し、
該多モード干渉領域の該埋め込み部に相当する箇所を残
存させる第２のエッチングステップと、残存した該多モード干渉領域の該埋め込み部の側部を覆
うように、薄膜或いは第２の埋め込み層を形成するステ
ップと、を更に含む、請求項８に記載の集積型光回路素
子の製造方法。
【請求項１０】前記第１のエッチングステップにおい
て、前記第２の光素子部における横方向閉じ込めのため
のメサ構造を同時に形成する、請求項８に記載の集積型
光回路素子の製造方法。
【請求項１１】埋め込み部を有する多モード干渉領域
を形成するステップと、該多モード干渉領域の周辺の所定の領域をエッチングし
て、少なくとも２つの除去領域を、該多モード干渉領域
の該埋め込み部を間に挟んだ位置に形成するステップ
と、該少なくとも２つの除去領域の一方に、第１及び第２の
素子領域が層厚方向に積層された第１の光素子部を、他
方に第２の光素子部を、同時に形成するステップと、を
包含する、集積型光回路素子の製造方法。
【請求項１２】前記多モード干渉領域の形成のための
エッチングステップと、前記第２の光素子部における横
方向閉じ込めのためのメサ構造を形成するためのエッチ
ングステップとを、同時に実施する、請求項１１に記載
の集積型光回路素子の製造方法。
【請求項１３】前記第１の光素子部の上部電極の形成
穴と前記第２の光素子部のリッジとを、同じエッチング
プロセスで同時に形成する、請求項８から１２の何れか
一つに記載の集積型光回路素子の製造方法。