JPH11223739A - Integrated optical circuit element and manufacture of the same - Google Patents

Integrated optical circuit element and manufacture of the same

Info

Publication number
JPH11223739A
JPH11223739A JP33627198A JP33627198A JPH11223739A JP H11223739 A JPH11223739 A JP H11223739A JP 33627198 A JP33627198 A JP 33627198A JP 33627198 A JP33627198 A JP 33627198A JP H11223739 A JPH11223739 A JP H11223739A
Authority
JP
Japan
Prior art keywords
optical element
interference region
optical
layer
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33627198A
Other languages
Japanese (ja)
Other versions
JP3788699B2 (en
Inventor
Atsushi Shimonaka
淳 下中
Shusuke Kasai
秀典 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP33627198A priority Critical patent/JP3788699B2/en
Publication of JPH11223739A publication Critical patent/JPH11223739A/en
Application granted granted Critical
Publication of JP3788699B2 publication Critical patent/JP3788699B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To manufacture plural optical element parts such as a semiconductor laser or an optical waveguide in the same crystal growth process, and to prevent any layer interrupting optical connection from being present among the optical element parts. SOLUTION: An integrated optical circuit element is provided with a first optical element part (semiconductor laser part) 10 including first and second element areas 310 and 320 layered in a layer thickness direction, second optical element part (optical waveguide part) 30 formed at a position separated from the first optical element part 10, and multi-mode interfering area 20 having an embedded part 114 formed in the propagating direction of a light positioned between the first optical element part 10 and the second optical element 30. In this case, the first optical element part 10 is optically connected through the multi-mode interfering area 20 with the second optical element part 30.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、集積型光回路素子
及びその製造方法に関し、特に、複数の光回路素子の間
の光学的結合方法に関する。より具体的には、本発明
は、ニアフィールドの異なる半導体レーザ部と光導波路
部とが集積化された集積型光回路素子及びその製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated optical circuit device and a method of manufacturing the same, and more particularly to an optical coupling method between a plurality of optical circuit devices. More specifically, the present invention relates to an integrated optical circuit element in which a semiconductor laser section and an optical waveguide section having different near fields are integrated, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、ニアフィールドの異なる半導体レ
ーザ素子(「半導体レーザ部」とも称する)と光導波路
素子(「光導波路部」とも称する)とが集積化された集
積型光回路素子の製造にあたっては、半導体レーザ素子
と光導波路素子とを別個に作製した後でこれらを組み合
わせるハイブリッド方式が、一般に用いられている。し
かし、実際には、位置合わせ精度が厳しいために、ハイ
ブリッド方式の産業上の利用が困難である。
2. Description of the Related Art Conventionally, in manufacturing an integrated optical circuit device in which a semiconductor laser device (also referred to as a "semiconductor laser portion") having different near fields and an optical waveguide device (also referred to as an "optical waveguide portion") are integrated. In general, a hybrid method in which a semiconductor laser device and an optical waveguide device are separately manufactured and then combined with each other is generally used. However, in practice, since the positioning accuracy is severe, it is difficult to use the hybrid system industrially.

【0003】この困難さを解消するために、同一基板上
に半導体レーザ素子と光導波路素子とを一体集積化する
方法が提案されている。
To solve this difficulty, there has been proposed a method of integrally integrating a semiconductor laser device and an optical waveguide device on the same substrate.

【0004】例えば、特開昭63−182882号公報
には、図14に模式的に示すように、InP基板1の上
に活性層2及びクラッド層3を堆積した後に、それら活
性層2及びクラッド層3の一部をエッチングによって除
去し、この除去部分にバッファ層5、光導波層6、及び
保護層7を堆積して光導波路部が形成された構造が開示
されている。また、活性層2及びクラッド層3の残存部
には電極8が形成されて、半導体レーザ部として機能す
る。
For example, Japanese Patent Application Laid-Open No. 63-182882 discloses that an active layer 2 and a cladding layer 3 are deposited on an InP substrate 1 and then the active layer 2 and the cladding layer 3 are schematically shown in FIG. There is disclosed a structure in which a part of the layer 3 is removed by etching, and a buffer layer 5, an optical waveguide layer 6, and a protective layer 7 are deposited on the removed portion to form an optical waveguide portion. Further, an electrode 8 is formed on the remaining portion of the active layer 2 and the cladding layer 3, and functions as a semiconductor laser unit.

【0005】一方、IEEE PHOTONICS T
ECHNOLOGY LETTERSの第2巻第2号の
第88頁(1990年2月)では、図15に模式的に示
すように、半導体レーザ部13と光導波路部11との間
に、光分布が段階的に変化するテーパ部12を設けて、
半導体レーザ部13と光導波路部11とを一体集積化す
る構成が提案されている。
On the other hand, IEEE PHOTONICS T
In ECHNOLOGY LETTERS, Vol. 2, No. 2, page 88 (February 1990), the light distribution between the semiconductor laser section 13 and the optical waveguide section 11 is stepwise, as schematically shown in FIG. The tapered portion 12 that changes to
A configuration in which the semiconductor laser unit 13 and the optical waveguide unit 11 are integrated integrally has been proposed.

【0006】[0006]

【発明が解決しようとする線題】しかし、図14の構成
では、活性層2と光導波層6との間の領域9において、
上下方向に光を閉じ込める構造が存在しない。このた
め、この領域9で光導波層6に向かわない光の放射が発
生して、光導波層6への結合効率が劣化する。
However, in the configuration of FIG. 14, in the region 9 between the active layer 2 and the optical waveguide layer 6,
There is no structure that traps light in the vertical direction. For this reason, radiation of light that does not go to the optical waveguide layer 6 is generated in this region 9, and the coupling efficiency to the optical waveguide layer 6 is degraded.

【0007】さらに、活性層2と光導波層6とを別個の
成長プロセスで形成するために、結晶成長技術の制御性
の範囲内で活性層2と光導波層6との高さを一致させる
ことが困難である。例えば、通常の有機金属気相成長
(MOCVD)技術を用いて光導波層6を形成する場
合、その層厚および高さ方向の形成位置は、一般に設定
値より約5〜10%ずれる。一般に光導波層は、外部要
素(例えば光ファイバ)との接続を考慮して、その厚さ
が数μm程度になるように形成されることが望ましい。
このとき、光導波層の下部に設けられるバッファ層の厚
さも、一般に数μmになる。このような場合には、高さ
方向に約0.1〜0.5μmの位置ずれが発生するとと
もに、活性層2と光導波層6との間の領域9の厚さが数
μmに達するので、モード不一致以外の原因に起因する
結合損失は、約1dBになる。特に、半導体レーザのよ
うに小さい光分布幅を有する光素子の場合には、上記の
ような位置ずれや、光閉じ込め構造の無い領域での光放
射が、顕著に生じる。
Further, in order to form the active layer 2 and the optical waveguide layer 6 by separate growth processes, the heights of the active layer 2 and the optical waveguide layer 6 are made to be within the controllability of the crystal growth technique. It is difficult. For example, when the optical waveguide layer 6 is formed by using the usual metal organic chemical vapor deposition (MOCVD) technique, the formation position in the layer thickness and the height direction is generally shifted from the set value by about 5 to 10%. Generally, it is desirable that the optical waveguide layer is formed so that its thickness is about several μm in consideration of connection with an external element (for example, an optical fiber).
At this time, the thickness of the buffer layer provided below the optical waveguide layer is generally several μm. In such a case, a displacement of about 0.1 to 0.5 μm occurs in the height direction, and the thickness of the region 9 between the active layer 2 and the optical waveguide layer 6 reaches several μm. The coupling loss due to causes other than the mode mismatch is about 1 dB. In particular, in the case of an optical element having a small light distribution width such as a semiconductor laser, the above-described positional shift and light emission in a region having no light confinement structure are significantly generated.

【0008】一方、図15に示す例では、半導体レーザ
部13と光導波路部11とが、段階的に変化する光分布
を有するテーパ部12により接続されるため、両者の間
での光放射はほとんどなく、高効率の光結合が予測され
る。しかし、テーパ部12を形成するためには複数回の
(図示される構成では3回以上の)エッチングプロセス
及び再成長プロセスを実施する必要があり、作製プロセ
スの煩雑さや、再成長プロセスに伴うテーパ部12及び
光導波路部11の結晶性の品質低下などにより、予測通
りの動作特性を得ることが困難である。そのために、図
15の構成が現在までに産業上で実用された例は、報告
されていない。
On the other hand, in the example shown in FIG. 15, since the semiconductor laser section 13 and the optical waveguide section 11 are connected by the tapered section 12 having a gradually changing light distribution, the light emission between them is small. Highly efficient optical coupling is expected. However, in order to form the tapered portion 12, it is necessary to perform a plurality of (three or more in the illustrated configuration) etching and regrowth processes, which complicates the manufacturing process and reduces the taper accompanying the regrowth process. It is difficult to obtain the expected operating characteristics due to the deterioration of the crystal quality of the portion 12 and the optical waveguide portion 11. For this reason, no examples have been reported in which the configuration of FIG. 15 has been practically used in industry up to the present.

【0009】また、図15の構造では、光導波路部11
の光導波層と半導体レーザ部13の活性層とが同一の材
料で形成されているため、光導波路部11でフリーキャ
リア損失に起因する導波損失が発生して、光導波路部1
1の良好な特性が望めない。
[0009] In the structure of FIG.
Since the optical waveguide layer and the active layer of the semiconductor laser section 13 are formed of the same material, a waveguide loss due to free carrier loss occurs in the optical waveguide section 11 and the optical waveguide section 1
No good characteristics can be expected.

【0010】本発明は、上記の課題に鑑みてなされたも
のであって、その目的は、(1)半導体レーザや光導波
路などの複数の光素子部が同一の結晶成長プロセスで作
製され、光素子部の間にそれらの間の光結合を妨げる層
が存在しない構成を有する集積型光回路素子を提供する
こと、及び(2)そのような集積型光回路素子の製造方
法を提供すること、である。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has the following objects. (1) A plurality of optical element sections such as a semiconductor laser and an optical waveguide are manufactured by the same crystal growth process, and Providing an integrated optical circuit element having a configuration in which there is no layer between the element sections that prevents optical coupling therebetween, and (2) providing a method of manufacturing such an integrated optical circuit element. It is.

【0011】[0011]

【課題を解決するための手段】本発明の集積型光回路素
子は、層厚方向に積層された第1及び第2の素子領域を
含む第1の光素子部と、該第1の光素子部から離れた位
置に形成された第2の光素子部と、該第1の光素子部と
該第2の光素子部との間に位置する、光の伝搬方向に形
成された埋め込み部を有する多モード干渉領域と、を備
えており、該第1の光素子部と該第2の光素子部とが該
多モード干渉領域を介して光学的に結合されていて、そ
のことによって、上記の目的が達成される。
According to the present invention, there is provided an integrated optical circuit device comprising: a first optical device portion including first and second device regions stacked in a layer thickness direction; A second optical element portion formed at a position distant from the portion, and an embedded portion formed between the first optical element portion and the second optical element portion and formed in the light propagation direction. A multi-mode interference region having the first optical element section and the second optical element section optically coupled to each other via the multi-mode interference area. Is achieved.

【0012】前記多モード干渉領域の前記埋め込み部
は、前記第1の光素子部より出射した光が、該第1の光
素子部からの出射時における光分布形状を保ったまま平
行移動して前記第2の光素子部に到達する長さに設定さ
れ得る。
In the buried portion of the multimode interference region, the light emitted from the first optical element moves in parallel while maintaining the light distribution shape at the time of emission from the first optical element. The length may be set to reach the second optical element.

【0013】前記多モード干渉領域の前記埋め込み部の
光の伝搬方向に垂直な方向の幅は、連続的或いは段階的
に変化し得る。
The width of the buried portion of the multimode interference region in the direction perpendicular to the light propagation direction may change continuously or stepwise.

【0014】前記第1の光素子部と前記多モード干渉領
域の間に、薄い境界層が形成されていても良い。
[0014] A thin boundary layer may be formed between the first optical element section and the multi-mode interference region.

【0015】本発明の他の集積型光回路素子は、層厚方
向に積層された、お互いに異なる光分布幅を有する第1
及び第2の素子領域を含む第1の光素子部と、該第1の
光素子部から出射した光の伝搬方向に形成された、該層
厚方向と該層厚方向に垂直な面内方向との各々に多モー
ド導波構造を持った埋め込み部を有する多モード干渉領
域と、該第1の光素子部から該多モード干渉領域を介し
て離れた位置に形成された第2の光素子部と、を備えて
おり、該第1の光素子部から出射した該光が、該多モー
ド干渉領域を該第2の光素子部まで伝搬することによ
り、該第1の光素子部と該第2の光素子部とが光学的に
結合されていて、そのことによって、前述の目的が達成
される。
According to another integrated optical circuit device of the present invention, there are provided first and second integrated optical circuit devices having different light distribution widths stacked in a layer thickness direction.
And a first optical element portion including a second element region and an in-plane direction formed in a propagation direction of light emitted from the first optical element portion and perpendicular to the layer thickness direction and the layer thickness direction. A multimode interference region having a buried portion having a multimode waveguide structure in each of the first and second optical devices formed at a position separated from the first optical device portion via the multimode interference region And the light emitted from the first optical element portion propagates through the multi-mode interference region to the second optical element portion, so that the first optical element portion and the The second optical element part is optically coupled, thereby achieving the above-described object.

【0016】上記の集積型光回路素子の構成において、
前記第2の光素子部は、前記第1の光素子部と前記多モ
ード干渉領域の前記埋め込み部とに対して一直線上に並
ぶメサ構造を有していても良い。
In the configuration of the integrated optical circuit device described above,
The second optical element section may have a mesa structure that is aligned with the first optical element section and the buried section of the multimode interference region.

【0017】また、前記多モード干渉領域の前記埋め込
み部は、2つ以上のサブ領域が積層されて構成されてい
ても良い。
Further, the buried portion of the multi-mode interference region may be formed by stacking two or more sub-regions.

【0018】本発明の集積型光回路素子の製造方法は、
層厚方向に積層される第1及び第2の素子領域を有する
第1の光素子部と、該第1の光素子部から離れた位置に
配置される第2の光素子部とを、同時に形成するステッ
プと、該第1の光素子部と該第2の光素子部との間の領
域をエッチングしてエッチング溝を形成する第1のエッ
チングステップと、該エッチング溝の中に多モード干渉
領域の埋め込み部を形成する埋め込みステップと、を包
含しており、そのことによって、前述の目的が達成され
る。
The method for manufacturing an integrated optical circuit device according to the present invention comprises:
At the same time, a first optical element unit having first and second element regions stacked in the layer thickness direction and a second optical element unit arranged at a position distant from the first optical element unit Forming, a first etching step of etching an area between the first optical element portion and the second optical element portion to form an etching groove, and multi-mode interference in the etching groove. Embedding the region to form a buried portion, thereby achieving the aforementioned object.

【0019】ある実施形態では、前記第1のエッチング
ステップでは、前記多モード干渉領域の形成箇所の全て
がエッチングされて前記エッチング溝が形成され、前記
埋め込みステップは、該エッチング溝の全体を前記多モ
ード干渉領域の前記埋め込み部の構成材料によって埋め
込み、第1の埋め込み層を形成する工程と、該第1の埋
め込み層の所定箇所をエッチングで除去し、該多モード
干渉領域の該埋め込み部に相当する箇所を残存させる第
2のエッチングステップと、残存した該多モード干渉領
域の該埋め込み部の側部を覆うように、薄膜或いは第2
の埋め込み層を形成するステップと、を更に含む。
In one embodiment, in the first etching step, the entirety of the formation portion of the multi-mode interference region is etched to form the etching groove, and the embedding step includes: A step of forming a first buried layer by embedding with a constituent material of the buried portion of the mode interference region, and removing a predetermined portion of the first buried layer by etching to correspond to the buried portion of the multimode interference region. A second etching step for leaving a portion to be formed, and a thin film or a second film for covering a side portion of the buried portion of the remaining multimode interference region.
Forming a buried layer.

【0020】ある実施形態では、前記第1のエッチング
ステップにおいて、前記第2の光素子部における横方向
閉じ込めのためのメサ構造を同時に形成する。
In one embodiment, in the first etching step, a mesa structure for lateral confinement in the second optical element portion is simultaneously formed.

【0021】本発明の集積型光回路素子の他の製造方法
は、埋め込み部を有する多モード干渉領域を形成するス
テップと、該多モード干渉領域の周辺の所定の領域をエ
ッチングして、少なくとも2つの除去領域を、該多モー
ド干渉領域の該埋め込み部を間に挟んだ位置に形成する
ステップと、該少なくとも2つの除去領域の一方に、第
1及び第2の素子領域が層厚方向に積層された第1の光
素子部を、他方に第2の光素子部を、同時に形成するス
テップと、を包含しており、そのことによって、前述の
目的が達成される。
According to another method of manufacturing an integrated optical circuit device of the present invention, a multi-mode interference region having a buried portion is formed, and a predetermined region around the multi-mode interference region is etched to form at least two regions. Forming one removal region at a position sandwiching the buried portion of the multi-mode interference region; and first and second element regions stacked in one of the at least two removal regions in a layer thickness direction. Simultaneously forming the first optical element portion and the second optical element portion on the other side, thereby achieving the above object.

【0022】ある実施形態では、前記多モード干渉領域
の形成のためのエッチングステップと、前記第2の光素
子部における横方向閉じ込めのためのメサ構造を形成す
るためのエッチングステップとを、同時に実施する。
In one embodiment, an etching step for forming the multi-mode interference region and an etching step for forming a mesa structure for lateral confinement in the second optical element portion are simultaneously performed. I do.

【0023】上記の製造方法において、前記第1の光素
子部の上部電極の形成穴と前記第2の光素子部のリッジ
とを、同じエッチングプロセスで同時に形成しても良
い。
In the above manufacturing method, the formation hole of the upper electrode of the first optical element portion and the ridge of the second optical element portion may be formed simultaneously by the same etching process.

【0024】上記のような特徴を有する本発明の集積型
光回路素子では、半導体基板の上に、光導波層及び半導
体レーザ部の活性層を順次積層し、その後に、その一部
をエッチングによって光導波層及び活性層より下のレベ
ルまで除去する。次に、除去された領域に、縦方向にマ
ルチモード導波路となるような屈折率を有する層とし
て、多モード干渉領域の埋め込み部を埋め込む。この埋
め込み部は、狭義の多モード干渉領域ということにな
る。
In the integrated optical circuit device of the present invention having the above-described features, an optical waveguide layer and an active layer of a semiconductor laser portion are sequentially laminated on a semiconductor substrate, and then a part of the active layer is etched. It is removed to a level below the optical waveguide layer and the active layer. Next, the buried portion of the multi-mode interference region is buried in the removed region as a layer having a refractive index that becomes a multi-mode waveguide in the vertical direction. This buried portion is a narrowly defined multi-mode interference region.

【0025】多モード干渉領域(より厳密にはその埋め
込み部)は、半導体レーザ部から出射した光を、半導体
レーザ部から離れた光導波路部へ導くように作用し、こ
れによって、高効率結合の集積型光回路素子が得られ
る。また、半導体レーザ部と光導波路部の光導波層とは
縦方向(層厚方向)に分離されているので、光導波路部
をノンドープで作製することができて、光吸収の少ない
光導波路部を実現できる。
The multimode interference region (more precisely, the buried portion) acts to guide the light emitted from the semiconductor laser portion to the optical waveguide portion distant from the semiconductor laser portion, whereby the high efficiency coupling is achieved. An integrated optical circuit device is obtained. Further, since the semiconductor laser section and the optical waveguide layer of the optical waveguide section are separated in the vertical direction (layer thickness direction), the optical waveguide section can be manufactured non-doped, and an optical waveguide section with less light absorption can be obtained. realizable.

【0026】多モード干渉領城の長さを最適化すれば、
層厚方向に異なる光分布幅を有する光素子の間の結合効
率を、更に向上させることができる。
By optimizing the length of the multimode interference zone,
The coupling efficiency between optical elements having different light distribution widths in the layer thickness direction can be further improved.

【0027】光素子部として半導体レーザ素子(半導体
レーザ部)及び光導波路素子(光導波路部)を用いる場
合には、それらの間で光分布幅が大きく異なるので、本
発明の効果がより顕著に得られる。
When a semiconductor laser element (semiconductor laser section) and an optical waveguide element (optical waveguide section) are used as the optical element section, the effect of the present invention is more remarkable since the light distribution widths are largely different between them. can get.

【0028】更に、光バッファ層を用いて多モード干渉
領域を多段にすれば、更なる高効率結合が実現される。
Furthermore, if the multi-mode interference region is formed in multiple stages using the optical buffer layer, further high-efficiency coupling is realized.

【0029】多モード干渉領域の埋め込み部の幅を連続
的或いは段階的に変化させれば、横方向に光分布幅が異
なる光素子間の光結合を、更に効率良く行うことができ
る。また、幅が狭い領域ほど、横方向の光分布幅の変化
の割合を小さくすることによって、更に大きな効果が得
られる。
If the width of the buried portion of the multimode interference region is changed continuously or stepwise, optical coupling between optical elements having different light distribution widths in the lateral direction can be performed more efficiently. Further, by reducing the rate of change of the light distribution width in the horizontal direction in a narrower region, a greater effect can be obtained.

【0030】さらに、層厚方向及び横方向の双方に多モ
ード導波路として機能する多モード干渉領域を設けれ
ば、多モード干渉領域の作製精度に影響されない光結合
効率を得ることができる。また、上記の双方向の多モー
ド干渉領域を、それぞれ光バッファ層を用いて多段にす
れば、作製精度に影響されずに高効率化を実現すること
ができる。
Furthermore, if a multi-mode interference region functioning as a multi-mode waveguide is provided in both the layer thickness direction and the lateral direction, it is possible to obtain an optical coupling efficiency that is not affected by the manufacturing accuracy of the multi-mode interference region. If the bidirectional multi-mode interference regions are formed in multiple stages using optical buffer layers, high efficiency can be achieved without being affected by fabrication accuracy.

【0031】光素子部として半導体レーザ素子(半導体
レーザ部)を用いる場合、多モード干渉領域への電流注
入を防ぐために半導体レーザ素子(半導体レーザ部)と
多モード干渉領域との間に絶縁層を設けることにより、
低閾値動作を実現する集積型光回路素子が得られる。
When a semiconductor laser device (semiconductor laser portion) is used as the optical device portion, an insulating layer is provided between the semiconductor laser device (semiconductor laser portion) and the multimode interference region in order to prevent current injection into the multimode interference region. By providing
An integrated optical circuit device that achieves a low threshold operation can be obtained.

【0032】さらに、本発明においては、全ての光素子
部が同一プロセスにて作製されるので、光素子間の位置
決めが簡単に行われ、且つ高さのずれが生じず、結合効
率がプロセス精度に応じて劣化しない。
Further, in the present invention, since all the optical element portions are manufactured by the same process, the positioning between the optical elements can be easily performed, the height does not shift, and the coupling efficiency is reduced. Does not deteriorate in accordance with

【0033】本発明の集積型光回路素子の作製において
は、半導体レーザ部の下部電極の形成と光導波路部のリ
ッジの形成とが同一のプロセスで実施され得て、製造工
程が簡素化される。また、光導波路部における横方向の
光閉じ込めのためのメサ側部の埋め込みと多モード干渉
領域の埋め込みとが同一のプロセスで実施され得て、こ
のことによっても製造工程が簡素化される。
In the fabrication of the integrated optical circuit device of the present invention, the formation of the lower electrode of the semiconductor laser portion and the formation of the ridge of the optical waveguide portion can be performed by the same process, and the manufacturing process is simplified. . Also, the embedding of the mesa side for lateral light confinement and the embedding of the multi-mode interference region in the optical waveguide can be performed by the same process, which also simplifies the manufacturing process.

【0034】また、多モード干渉領域を、穴部の内部へ
の埋め込みではなく溝部への埋め込み工程によって形成
すれば、平坦性が高い多モード干渉領域が得られて、そ
の特性が向上する。
If the multi-mode interference region is formed by the step of embedding in the trench instead of embedding the hole, the multi-mode interference region having high flatness is obtained, and the characteristics are improved.

【0035】更に望ましくは、多モード干渉領域を形成
する層を平坦な基板の上に積層し、その一部を多モード
干渉領域として機能させるために残存させる一方で残り
部分をエッチングによって除去し、その後に複数の光素
子を形成すれば、ほぼ平坦な上面及び下面を有する多モ
ード干渉領域が形成される。
More preferably, a layer forming a multi-mode interference region is laminated on a flat substrate, and a part of the layer is left to function as a multi-mode interference region while the remaining portion is removed by etching. Thereafter, when a plurality of optical elements are formed, a multimode interference region having substantially flat upper and lower surfaces is formed.

【0036】多モード干渉領域の構成材料(例えばGa
AlAs)において、アルミニウムの混晶比を0.3以
下にすれば、マスク上へのアルミニウムの析出を生じさ
せることなく、良好な選択的な埋め込みが達成されて、
多モード干渉領域として良好に機能させることができ
る。
The constituent material of the multimode interference region (eg, Ga
In AlAs), if the mixed crystal ratio of aluminum is 0.3 or less, good selective embedding can be achieved without causing precipitation of aluminum on the mask,
It can function well as a multimode interference region.

【0037】[0037]

【発明の実施の形態】(第1の実施形態)本発明の集積
型光回路素子の第1の実施形態を、図1を参照して詳細
に説明する。具体的には、本実施形態の集積型光変換素
子は、AlGaAs系半導体レーザ素子を含み、その出
射モードを変換するモード変換型レーザ素子である。以
下では、まず作製方法を説明した後に、その機能を説明
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment of an integrated optical circuit device according to the present invention will be described in detail with reference to FIG. Specifically, the integrated optical conversion device of the present embodiment is a mode conversion laser device that includes an AlGaAs semiconductor laser device and converts the emission mode. In the following, first, a manufacturing method will be described, and then its function will be described.

【0038】具体的には、まずn型のGaAs基板10
0の上に通常のMOCVD法を用いて、光導波路を形成
するため、n型Al0.22Ga0.78As第1光ガイド層1
01、厚さ2μmのn型Al0.20Ga0.80As光導波層
102、n型Al0.22Ga0. 78As第2光ガイド層10
3、n型Al0.8Ga0.2Asエッチング停止層104、
及びn型Al0.22Ga0.78As第3光ガイド層105
を、順次積層する。これによって、半導体レーザ部10
及び光導波路部30の双方に、光導波路が形成される。
Specifically, first, an n-type GaAs substrate 10
An optical waveguide is formed on 0 using a normal MOCVD method
N-type Al0.22Ga0.78As first light guide layer 1
01, 2 μm thick n-type Al0.20Ga0.80As optical waveguide layer
102, n-type Al0.22Ga0. 78As second light guide layer 10
3, n-type Al0.8Ga0.2As etching stop layer 104,
And n-type Al0.22Ga0.78As third light guide layer 105
Are sequentially laminated. Thereby, the semiconductor laser unit 10
An optical waveguide is formed in both the optical waveguide section 30 and the optical waveguide section 30.

【0039】更にその上に、半導体レーザ素子の発光部
を形成するため、n型Al0.7Ga0 .3As第1クラッド
層107、厚さ0.1μmのi型GaAs活性層10
8、p型Al0.7Ga0.3As第2クラッド層109、p
型GaAsエッチング停止層110、及びp型第3クラ
ッド層111を、順次積層する。この結果、半導体レー
ザ部10には、主として光導波作用を奏する第1の素子
領域310と、主として発光作用を有する第2の素子領
域320とが、層厚方向に積層された状態で含まれるこ
とになる。
Further thereon, a light emitting section of the semiconductor laser device
To form n-type Al0.7Ga0 .3As 1st clad
Layer 107, i-type GaAs active layer 10 having a thickness of 0.1 μm
8, p-type Al0.7Ga0.3As second cladding layer 109, p
Type GaAs etching stop layer 110 and p-type third
The pad layers 111 are sequentially stacked. As a result, the semiconductor laser
A first element mainly having an optical waveguide function is provided in the
Region 310 and a second element region mainly having a light emitting action
Region 320 is included in a state of being stacked in the layer thickness direction.
And

【0040】各層の厚さは素子設計において変更可能で
あるが、本実施形態の構成は、光導波層102の中心が
GaAs基板100の上面から1.45μmの距離、及
び半導体レーザ部10の活性層108がGaAs基板1
00の上面から3.55μmの距離に、それぞれ位置す
るように設計されている。
Although the thickness of each layer can be changed in the element design, the configuration of this embodiment is different from the first embodiment in that the center of the optical waveguide layer 102 is at a distance of 1.45 μm from the upper surface of the GaAs substrate 100, Layer 108 is GaAs substrate 1
It is designed to be located at a distance of 3.55 μm from the upper surface of the 00.

【0041】次に、多モード干渉領域20、具体的には
その埋め込み部114の作製方法について、説明する。
多モード干渉領域20の埋め込み部114は、狭義の多
モード干渉領域ということになり、半導体レーザ部10
と光導波路部30との間に形成された幅2μm及び長さ
670μmの多モード導波路114である。
Next, a method of manufacturing the multimode interference region 20, specifically, the buried portion 114 will be described.
The buried portion 114 of the multi-mode interference region 20 is a narrowly-defined multi-mode interference region.
A multi-mode waveguide 114 having a width of 2 μm and a length of 670 μm is formed between the waveguide and the optical waveguide unit 30.

【0042】まず、埋め込み部114の形成領域以外に
おいて、上記のプロセスで形成された層101〜111
を含む多層構造の表面に、SiO2膜(不図示)をパタ
ーニングする。次に、SiO2膜の形成されない部分に
おいて、反応性イオンビームエッチング(RIBE)を
用いて深さ5μmの垂直エッチングを行う。この垂直エ
ッチングは、エッチング時間の制御によって、n型Ga
As基板100に達するまで行われるが、より望ましく
は、エッチング中に残存膜厚をモニタする。
First, the layers 101 to 111 formed by the above-described process are formed in regions other than the region where the buried portion 114 is formed.
An SiO 2 film (not shown) is patterned on the surface of the multilayer structure including Next, in a portion where the SiO 2 film is not formed, vertical etching with a depth of 5 μm is performed using reactive ion beam etching (RIBE). This vertical etching is performed by controlling the etching time so that n-type Ga
The process is performed until the As substrate 100 is reached. More preferably, the remaining film thickness is monitored during the etching.

【0043】その後に、2回目のMOCVD成長を行
い、多モード干渉領域20にAlGaAsで埋め込み部
114を形成する。このとき、図2に示すように、埋め
込み部114の最下部における厚さ0.25μmの部分
と最上部における厚さ0.25μmの部分をAl0.20
0.80As層21及び23でそれぞれ埋め込み、残りの
厚さ4.5μmの部分をAl0.195Ga0.805As層22
で埋め込む。これにより、埋め込み部114は、横方向
には幅2μmのシングルモード導波路として機能し、縦
方向には厚さ4.5μmの多モード導波路として機能す
る。また、埋め込み部114を埋め込む材料におけるア
ルミニウムの混晶比を0.3以下にすれば、SiO2
スクの上への結晶の析出がほとんど発生しない。
Thereafter, a second MOCVD growth is performed to form a buried portion 114 of AlGaAs in the multi-mode interference region 20. At this time, as shown in FIG. 2, a portion having a thickness of 0.25 μm at the lowermost portion of the buried portion 114 and a portion having a thickness of 0.25 μm at the uppermost portion are formed of Al 0.20 G
a 0.80 As layers 21 and 23 are buried respectively, and the remaining portion having a thickness of 4.5 μm is Al 0.195 Ga 0.805 As layer 22.
Embed with Thereby, the buried portion 114 functions as a single-mode waveguide having a width of 2 μm in the horizontal direction and as a multi-mode waveguide having a thickness of 4.5 μm in the vertical direction. Further, if the mixed crystal ratio of aluminum in the material for embedding the embedding portion 114 is set to 0.3 or less, the precipitation of crystals on the SiO 2 mask hardly occurs.

【0044】作製された埋め込み部114は、その高さ
方向の中心線を、活性層108と光導波層102とのほ
ば中間に位置させる。
The buried portion 114 thus prepared has its center line in the height direction positioned almost at the center between the active layer 108 and the optical waveguide layer 102.

【0045】次に、引き続いて行われる半導体レーザ部
10及び光導波路部30の作製プロセスについて、説明
する。
Next, the subsequent manufacturing process of the semiconductor laser unit 10 and the optical waveguide unit 30 will be described.

【0046】まず、先に形成したSiO2マスクをバッ
ファードフッ酸を用いて除去し、その後に、光導波路部
30のみを選択的にエッチングするために、新たなSi
2マスク(不図示)をパターニングする。このマスク
を用いて、光導波路部30において、硫酸系のエッチャ
ントによって第1クラッド層107の途中まで平坦にエ
ッチングし、その後にフッ酸系のエッチャントで第3光
ガイド層105の直上までエッチングする。次に、半導
体レーザ部10と多モード干渉領域20との延長線方向
に幅2μmのリッジ131を、適切なマスクパターンを
使用したアンモニア系のエッチャントによるエッチング
によって形成する。このエッチングは、エッチング停止
層104で自動的に停止する。更に、半導体レーザ部1
0に幅2μmのリッジ111を形成するために、新たな
マスクパターンを使用したフッ酸系のエッチャントによ
るエッチングを行って、エッチング停止層110までエ
ッチングする。これらの一連のエッチングプロセスによ
って、半導体レーザ部10のリッジ111と光導波路部
30のリッジ131とが、一直線上に形成される。この
場合のリッジ131は、第3光ガイド層105から構成
されている。
First, the previously formed SiO 2 mask is removed using buffered hydrofluoric acid, and then a new Si 2 O 3 mask is used to selectively etch only the optical waveguide section 30.
An O 2 mask (not shown) is patterned. Using this mask, in the optical waveguide section 30, the first cladding layer 107 is etched flatly in the middle of the first cladding layer 107 with a sulfuric acid-based etchant, and then etched right above the third light guide layer 105 with a hydrofluoric acid-based etchant. Next, a ridge 131 having a width of 2 μm is formed in the extension direction of the semiconductor laser unit 10 and the multi-mode interference region 20 by etching with an ammonia-based etchant using an appropriate mask pattern. This etching automatically stops at the etching stop layer 104. Further, the semiconductor laser unit 1
In order to form a ridge 111 having a width of 2 μm at 0, etching is performed with a hydrofluoric acid-based etchant using a new mask pattern, and etching is performed up to the etching stop layer 110. Through these series of etching processes, the ridge 111 of the semiconductor laser unit 10 and the ridge 131 of the optical waveguide unit 30 are formed in a straight line. The ridge 131 in this case is constituted by the third light guide layer 105.

【0047】最後に、半導体レーザ部10のリッジ11
1の上面と基板100の裏面とに、上部電極112及び
下部電極113をそれぞれ形成する。
Finally, the ridge 11 of the semiconductor laser unit 10
An upper electrode 112 and a lower electrode 113 are formed on the upper surface of the substrate 1 and the back surface of the substrate 100, respectively.

【0048】上記の様にして形成される多モード干渉領
域20の埋め込み部114の設計方法について、以下に
説明する。
A method of designing the buried portion 114 of the multimode interference region 20 formed as described above will be described below.

【0049】簡単のためにレーザ光のTEモードのみを
考えると、レーザの発振波長λ、埋め込み部114の厚
さW及び屈折率nr、及び埋め込み部114の上下に位
置する層の屈折率ncに対して、埋め込み部114の長
さLは、以下の式1、
For the sake of simplicity, considering only the TE mode of the laser light, the laser oscillation wavelength λ, the thickness W and the refractive index n r of the buried portion 114, and the refractive indices n and For c , the length L of the embedded portion 114 is given by the following equation 1,

【0050】[0050]

【数1】 (Equation 1)

【0051】で表される。Is represented by

【0052】このとき、半導体レーザ部10の活性層1
08と光導波路部30の光導波層102とは、それらの
間の間隙の中心線が、埋め込み部114の基板100の
表面からの高さ方向の中心線に一致するように、設置さ
れる。また、活性層108と光導波層102との間の間
隔Tは、以下の式2、
At this time, the active layer 1 of the semiconductor laser unit 10
08 and the optical waveguide layer 102 of the optical waveguide unit 30 are installed such that the center line of the gap between them coincides with the center line of the buried portion 114 in the height direction from the surface of the substrate 100. The distance T between the active layer 108 and the optical waveguide layer 102 is expressed by the following equation (2).

【0053】[0053]

【数2】 (Equation 2)

【0054】で表されるように設計する。Is designed to be represented by

【0055】このような構造にすることにより、多モー
ド干渉領域20(より正確にはその埋め込み部114)
を伝搬する光は、以下に述べるように、半導体レーザ部
10から光導波路部30へ平行移動する。
With such a structure, the multimode interference region 20 (more precisely, the buried portion 114 thereof)
Light travels in parallel from the semiconductor laser unit 10 to the optical waveguide unit 30 as described below.

【0056】上記で説明した本実施形態の構成では、電
極112及び113の間に電流注入することにより、半
導体レーザ部10がレーザ発振を起こす。このときの発
振波長は、約850nmである。半導体レーザ部10の
活性層108からの出射光は、多モード干渉領域20に
入射する。多モード干渉領域20における伝搬時には、
横モードはほぼ入射時の光分布を保つが、多モード干渉
領域20(より正確にはその埋め込み部114)が縦方
向で多モード導波路構造を有していることから、縦方向
には多モードとなる。
In the configuration of the present embodiment described above, current is injected between the electrodes 112 and 113, so that the semiconductor laser unit 10 causes laser oscillation. The oscillation wavelength at this time is about 850 nm. Light emitted from the active layer 108 of the semiconductor laser unit 10 enters the multimode interference region 20. At the time of propagation in the multimode interference region 20,
Although the transverse mode substantially maintains the light distribution at the time of incidence, since the multimode interference region 20 (more precisely, the buried portion 114) has a multimode waveguide structure in the vertical direction, the multimode interference region 20 has a multimode waveguide structure in the vertical direction. Mode.

【0057】図2には、図1のA−A’断面における光
分布を、模式的に示している。なお、図2において、図
1と同じ構成要素を同じ参照番号で示しており、それら
の説明はここでは省略する。
FIG. 2 schematically shows the light distribution in the AA ′ section of FIG. In FIG. 2, the same components as those in FIG. 1 are indicated by the same reference numerals, and a description thereof will be omitted.

【0058】半導体レーザ部10より出射した縦方向の
光分布は、全幅で約0.9μmである。多モード干渉領
域20では、入射した光は多モード導波路の固有モード
の和として与えられるが、個々の固有モードの伝搬速度
に差が生じるため、ある距難の多モード干渉領域を形成
しておくと、その距離に応じて入射光の分割や平行移動
などが発生する。本実施形態における集積型光結合素子
では、多モード干渉領域20の長さLを、式1より約6
70μmに作製することにより、活性層108より出射
した光の多モード干渉領域への入射時の光分布が、光導
波層102まで維持される。従って、本実施形態の構成
では、半導体レーザ部10からの出射光の光分布がほぼ
そのまま光導波路部30の光導波層102へ入射され
る。光導波路部30においては、そこに形成されている
リッジ131が光導波路部30に屈折率分布を与え、そ
の光導波特性を有利にする。
The distribution of light in the vertical direction emitted from the semiconductor laser unit 10 is about 0.9 μm in the entire width. In the multimode interference region 20, the incident light is given as the sum of the eigenmodes of the multimode waveguide. However, since a difference occurs in the propagation speed of each eigenmode, a multimode interference region having a certain distance is formed. In other words, splitting or parallel movement of incident light occurs according to the distance. In the integrated optical coupling device according to the present embodiment, the length L of the multimode interference region 20 is set to about 6
By forming the light emitting layer to have a thickness of 70 μm, the light distribution when the light emitted from the active layer 108 enters the multimode interference region is maintained up to the optical waveguide layer 102. Therefore, in the configuration of the present embodiment, the light distribution of the light emitted from the semiconductor laser unit 10 enters the optical waveguide layer 102 of the optical waveguide unit 30 as it is. In the optical waveguide section 30, the ridge 131 formed thereon provides the optical waveguide section 30 with a refractive index distribution, which makes the optical waveguide characteristics advantageous.

【0059】光導波路部30における光分布は、全幅が
2.8μmになり、モード不一致による放射損失が存在
する。また、光導波路部30はキャリアドービングされ
ていて光吸収があるが、これは、光導波路部30の長さ
を十分に短くしておけば、問題ない程度に抑えられる。
The light distribution in the optical waveguide section 30 has a total width of 2.8 μm, and there is a radiation loss due to mode mismatch. The optical waveguide section 30 is carrier-doped and absorbs light. However, if the length of the optical waveguide section 30 is made sufficiently short, it can be suppressed to an acceptable level.

【0060】上記のように本実施形態では、光導波路部
30の光導波層102と半導体レーザ部10の光導波層
102とを同一の結晶成長プロセスにより作製すること
で、双方の光導波層の間の位置ずれなどに起因する損失
が無い、良好なモード変換レーザ素子が得られる。ま
た、多モード干渉領域20の埋め込み部114をアルミ
ニウム混晶比が0.3以下であるAlGaAsで形成す
ることにより、マスクの上に結晶が析出することなく、
良好な素子作製が実現される。
As described above, in the present embodiment, by forming the optical waveguide layer 102 of the optical waveguide section 30 and the optical waveguide layer 102 of the semiconductor laser section 10 by the same crystal growth process, both optical waveguide layers are formed. A good mode conversion laser element free from loss due to misalignment between them can be obtained. Further, by forming the buried portion 114 of the multi-mode interference region 20 from AlGaAs having an aluminum mixed crystal ratio of 0.3 or less, no crystal is deposited on the mask,
Good device fabrication is realized.

【0061】なお、上述のようなAlGaAs系材料に
限らず、これ以外の半導体材料の使用も可能である。
It is to be noted that the semiconductor material is not limited to the above-mentioned AlGaAs-based material, but other semiconductor materials can be used.

【0062】(第2の実施形態)本発明の集積型光回路
素子の第2の実施形態を、図3を参照して詳細に説明す
る。具体的には、本実施形態の集積型光変換素子はモー
ド変換型レーザ素子であって、さらに低損失での光結合
を実現する光回路素子の集積化に適した構成を有してい
る。
(Second Embodiment) A second embodiment of the integrated optical circuit device of the present invention will be described in detail with reference to FIG. Specifically, the integrated optical conversion device of the present embodiment is a mode conversion laser device, and has a configuration suitable for integration of an optical circuit device that realizes optical coupling with low loss.

【0063】なお、図3において、図1と同じ構成要素
は、同じ参照番号で示している。
In FIG. 3, the same components as those in FIG. 1 are indicated by the same reference numerals.

【0064】まず、作製方法を説明すると、第1の実施
形態においてと同様に、GaAs基板100の上に通常
のMOCVD法を用いて、光導波路を形成するため、A
0. 22Ga0.78As第1光ガイド層101、厚さ2μm
のAl0.20Ga0.80As光導波層102、Al0.22Ga
0.78As第2光ガイド層103、Al0.8Ga0.2Asエ
ッチング停止層104、及びAl0.22Ga0.78As第3
光ガイド層105を、順次積層する。これらの層は、ノ
ンドープ層として形成する。これによって、半導体レー
ザ部10及び光導波路部30の双方に、光導波路が形成
される。
First, the manufacturing method will be described.
As in the embodiment, the GaAs substrate 100 is usually
In order to form an optical waveguide by using the MOCVD method of
l0. twenty twoGa0.78As first light guide layer 101, thickness 2 μm
Al0.20Ga0.80As optical waveguide layer 102, Al0.22Ga
0.78As second light guide layer 103, Al0.8Ga0.2Ase
Etching stop layer 104 and Al0.22Ga0.78As 3rd
The light guide layers 105 are sequentially stacked. These layers are
It is formed as an doped layer. This allows semiconductor lasers
Optical waveguides are formed on both the optical waveguide 10 and the optical waveguide 30.
Is done.

【0065】次に、n型GaAs電極層106を形成し
た後に、その上に、半導体レーザ素子の発光部を形成す
るため、n型Al0.7Ga0.3As第1クラッド層10
7、厚さ0.1μmのi型GaAs活性層108、p型
Al0.7Ga0.3As第2クラッド層109、p型GaA
sエッチング停止層110、及びp型第3クラッド層1
11を、順次積層する。この結果、半導体レーザ部10
には、主として光導波作用を奏する第1の素子領域31
0と、主として発光作用を有する第2の素子領域320
とが、層厚方向に積層された状態で含まれることにな
る。
Next, after the n-type GaAs electrode layer 106 is formed, the n-type Al 0.7 Ga 0.3 As first cladding layer 10 is formed thereon to form the light emitting portion of the semiconductor laser device.
7. i-type GaAs active layer 108 having a thickness of 0.1 μm, p-type Al 0.7 Ga 0.3 As second cladding layer 109, p-type GaAs
s etching stop layer 110 and p-type third cladding layer 1
11 are sequentially laminated. As a result, the semiconductor laser unit 10
The first element region 31 mainly having an optical waveguide action
0 and the second element region 320 mainly having a light emitting action
Are included in a state of being stacked in the layer thickness direction.

【0066】次に、多モード干渉領域20を、第1の実
施形態と同じ作製方法で形成する(その説明は、ここで
は省略する)。但し、本実施形態では、多モード干渉領
域20の長さを658μmに設定する。
Next, the multi-mode interference region 20 is formed by the same manufacturing method as in the first embodiment (the description is omitted here). However, in the present embodiment, the length of the multi-mode interference region 20 is set to 658 μm.

【0067】次に、引き続いて行われる半導体レーザ部
10及び光導波路部30の作製プロセスを説明すると、
新たなSiO2マスク(不図示)をパターニングし、こ
のマスクを用いて、光導波路部30において、硫酸系の
エッチャントによって第1クラッド層107の途中まで
エッチングし、その後にフッ酸系のエッチャントによる
エッチングを行う。このエッチングは、n型GaAs電
極形成層106で自動的に停止する。このとき、適切な
マスクパターンの使用によって、光導波路部30のエッ
チングに加えて、半導体レーザ部10の下部電極113
の形成箇所にエッチング穴を同時に形成する。
Next, a description will be given of a manufacturing process of the semiconductor laser unit 10 and the optical waveguide unit 30 which is performed subsequently.
A new SiO 2 mask (not shown) is patterned, and using this mask, the optical waveguide section 30 is etched to a point in the first cladding layer 107 with a sulfuric acid-based etchant, and then etched with a hydrofluoric acid-based etchant. I do. This etching automatically stops at the n-type GaAs electrode formation layer 106. At this time, by using an appropriate mask pattern, in addition to etching the optical waveguide section 30, the lower electrode 113 of the semiconductor laser section 10 can be used.
The etching hole is formed at the same time at the formation position of.

【0068】その後に、第1の実施形態と同様のプロセ
スで、半導体レーザ部10のリッジ111と光導波路部
30のリッジ131とを形成する。この場合のリッジ1
31は、電極形成層106及び第3光ガイド層105か
ら構成されている。最後に、半導体レーザ部10のリッ
ジ111の上面と先のエッチングプロセスで形成された
穴部とに、上部電極112及び下部電極113をそれぞ
れ形成する。
Thereafter, the ridge 111 of the semiconductor laser section 10 and the ridge 131 of the optical waveguide section 30 are formed by the same process as in the first embodiment. Ridge 1 in this case
Reference numeral 31 includes an electrode forming layer 106 and a third light guide layer 105. Finally, an upper electrode 112 and a lower electrode 113 are formed on the upper surface of the ridge 111 of the semiconductor laser unit 10 and the hole formed by the previous etching process.

【0069】本実施形態の集積型光回路素子の機能を、
以下に説明する。
The function of the integrated optical circuit device of this embodiment is as follows.
This will be described below.

【0070】本素子では、半導体レーザ部10及び光導
波路部30の屈折率や寸法などは、第1の実施形態と同
様である。本実施形態の構成では、電極形成層106よ
り電流を注入できるので、電流損失を少なくしてレーザ
発振を行うことができる。半導体レーザ部10からの出
射光は多モード干渉領域20に入射し、光導波路部30
に至る。
In this device, the refractive index, dimensions, and the like of the semiconductor laser section 10 and the optical waveguide section 30 are the same as in the first embodiment. In the configuration of this embodiment, current can be injected from the electrode formation layer 106, so that laser oscillation can be performed with a reduced current loss. Light emitted from the semiconductor laser unit 10 enters the multi-mode interference region 20 and is emitted from the optical waveguide unit 30.
Leads to.

【0071】多モード干渉領域20は、第1の実施形態
と同様に、半導体レーザ部10との界面から670μm
の位置で、レーザ出射端面においてと同一の光分布を再
現するが、本実施形態では、多モード干渉領城20の長
さ(L=658μm)を上記の値に一致させていない。
この点を図4(a)及び(b)を参照して更に説明す
る。図4(a)は、先述の第1の実施形態の素子構成を
示し、図4(b)は、本実施形態の素子構成を示す。但
し、個々の層の参照番号は省略している。
The multimode interference region 20 is 670 μm from the interface with the semiconductor laser unit 10 as in the first embodiment.
At the position, the same light distribution as that at the laser emission end face is reproduced, but in this embodiment, the length (L = 658 μm) of the multimode interference region 20 does not match the above value.
This point will be further described with reference to FIGS. FIG. 4A shows the device configuration of the above-described first embodiment, and FIG. 4B shows the device configuration of the present embodiment. However, the reference numbers of the individual layers are omitted.

【0072】図4(a)に示す第1の実施形態の構成で
は、多モード干渉領城20の長さを、多モード干渉領城
20と光導波路部30との界面で、半導体レーザ部10
の活性層108の出射端面と同一光分布が得られる長さ
に一致させている。これに対して、図4(b)に示す本
実施形態の構成では、そのような長さに設定する代わり
に、多モード干渉領城20と光導波路部30との間の結
合効率が最大になるような長さに設定している。これに
より、図4(b)に示すように、多モード干渉領城20
と光導波路部30との界面での光分布の縦方向の幅が、
光導波路部30の光導波層102における光分布の縦方
向の幅に一致させられる。この結果、モード不一致によ
る放射モードの低減が、実現される。
In the configuration of the first embodiment shown in FIG. 4A, the length of the multimode interference region 20 is changed by the interface between the multimode interference region 20 and the optical waveguide unit 30.
And the length at which the same light distribution as that of the emission end face of the active layer 108 can be obtained. On the other hand, in the configuration of the present embodiment shown in FIG. 4B, instead of setting such a length, the coupling efficiency between the multimode interference region 20 and the optical waveguide unit 30 is maximized. The length is set to be as follows. As a result, as shown in FIG.
The vertical width of the light distribution at the interface between the optical waveguide portion 30 and
The width of the light distribution in the optical waveguide layer 102 of the optical waveguide unit 30 is made equal to the vertical width. As a result, the radiation mode can be reduced due to the mode mismatch.

【0073】本願発明者らは、多モード干渉領域20の
長さLを様々に変化させた幾つかの素子を作製して、多
モード干渉領城20と光導波路部30との間の結合効率
を測定した。図5には、その測定結果を示す。これよ
り、0.60以上の結合効率を得るためには、多モード
干渉領域20の長さLは約651〜663μmの範囲に
その最適値がある。このことは、半導体レーザ部10と
光導波路部30との間で縦方向に光分布の幅が異なるこ
とによって初めて有効となる方法であり、本発明だけの
独特の効果である。
The inventors of the present invention have manufactured several devices in which the length L of the multi-mode interference region 20 is variously changed to obtain a coupling efficiency between the multi-mode interference region 20 and the optical waveguide 30. Was measured. FIG. 5 shows the measurement results. Accordingly, in order to obtain a coupling efficiency of 0.60 or more, the length L of the multimode interference region 20 has an optimum value in a range of about 651 to 663 μm. This is a method that is effective only when the width of light distribution in the vertical direction differs between the semiconductor laser unit 10 and the optical waveguide unit 30, and is a unique effect unique to the present invention.

【0074】更に、本実施形態の素子では、光導波路部
30をノンドープとすることにより、光導波路部30で
の光吸収を無くすことができる。
Further, in the device of the present embodiment, light absorption in the optical waveguide portion 30 can be eliminated by making the optical waveguide portion 30 non-doped.

【0075】また、電極形成層106を設けることによ
り、電極113から活性層108までの距離が短くな
り、電流損失を小さくすることができる。この電極形成
層106は、光導波路部30のリッジ131の上面まで
延びているが、光導波層102を伝搬する光はこの電極
形成層106にまで広がらないので、大きな損失を引き
引き起こすことはない。
By providing the electrode forming layer 106, the distance from the electrode 113 to the active layer 108 is shortened, and the current loss can be reduced. Although the electrode forming layer 106 extends to the upper surface of the ridge 131 of the optical waveguide section 30, the light propagating through the optical waveguide layer 102 does not spread to the electrode forming layer 106, and thus does not cause a large loss. .

【0076】以上に説明したように、本実施形態の集積
型光回路素子では、多モード干渉領域20の長さを実際
の光分布と光導波層102の固有モードとの関係を考慮
して調節することで、放射モードを抑制した良好な光結
合が実現される。また、光導波路部30をノンドープと
することで、光導波路部30での光吸収を無くして、そ
の長さを長くすることができる。これによって、光導波
路部30にY分岐光回路などを作製することが可能にな
る。
As described above, in the integrated optical circuit device of this embodiment, the length of the multimode interference region 20 is adjusted in consideration of the relationship between the actual light distribution and the eigenmode of the optical waveguide layer 102. By doing so, good optical coupling in which the radiation mode is suppressed is realized. Further, by making the optical waveguide portion 30 non-doped, light absorption in the optical waveguide portion 30 can be eliminated, and the length can be increased. This makes it possible to manufacture a Y-branch optical circuit or the like in the optical waveguide section 30.

【0077】(第3の実施形態)本発明の集積型光回路
素子の第3の実施形態を、図6を参照して詳細に説明す
る。具体的には、本実施形態の集積型光変換素子はモー
ド変換型レーザ素子であって、第1及び第2の実施形態
における縦方向の光分布変換に加えて、横方向での光分
布変換も実現する構成を有している。
(Third Embodiment) A third embodiment of the integrated optical circuit device of the present invention will be described in detail with reference to FIG. Specifically, the integrated light conversion device of the present embodiment is a mode conversion laser device, and in addition to the vertical light distribution conversion in the first and second embodiments, the light distribution conversion in the horizontal direction. Is also realized.

【0078】図6において、図3と同じ構成要素は同じ
参照番号で示しており、それらの詳細な説明はここでは
省略する。なお、本実施形態の素子の製造プロセスは、
基本的に第2の実施形態におけるプロセスと同様であ
る。
In FIG. 6, the same components as those in FIG. 3 are denoted by the same reference numerals, and a detailed description thereof will be omitted here. The manufacturing process of the device of the present embodiment is as follows.
This is basically the same as the process in the second embodiment.

【0079】本実施形態の構成では、多モード干渉領域
20は、深さ4.75μm及び長さ200μmとし、そ
の埋め込み部114の幅は、半導体レーザ部10に近い
端面で2μm、光導波路部30に近い端面で0.5μm
として、その間で連続的に変化させる。
In the configuration of the present embodiment, the multimode interference region 20 has a depth of 4.75 μm and a length of 200 μm, the width of the buried portion 114 is 2 μm at the end face near the semiconductor laser portion 10, and the optical waveguide portion 30 0.5μm at end face close to
, And continuously changed between them.

【0080】また、図6に示すように、半導体レーザ部
10と多モード干渉領域20との境界部分に、薄い境界
層116を、発振レーザ光の進行方向に対して垂直方向
に形成する。この薄い境界層116の形成は、多モード
干渉領域20の埋め込み部114の形成のためのエッチ
ング及び埋め込みプロセスにて、同時に行われる。
As shown in FIG. 6, a thin boundary layer 116 is formed at the boundary between the semiconductor laser section 10 and the multimode interference region 20 in a direction perpendicular to the traveling direction of the oscillation laser light. The formation of the thin boundary layer 116 is performed simultaneously by the etching and the burying process for forming the buried portion 114 of the multimode interference region 20.

【0081】具体的には、このエッチングでは、n型第
1光ガイド層101が0.25μmの厚さだけ残るよう
に行う。その後に、2回目のMOCVD工程によって、
薄い境界層116と多モード干渉領域20の埋め込み部
114の全体とを、i型Al 0.15Ga0.85Asで埋め込
む。第1及び第2の実施形態では、多モード干渉領域2
0の埋め込み部114の最下部及び最上部の厚さ0.2
5μmの部分をAl0. 20Ga0.80Asで埋め込んでいる
が、本実施形態では、上記のようにAl0.15Ga0.85
sで全体を一様に埋め込む。
Specifically, in this etching, the n-type
One light guide layer 101 is left with a thickness of 0.25 μm.
To do. Then, by the second MOCVD process,
Embedded portion of thin boundary layer 116 and multimode interference region 20
114 and i-type Al 0.15Ga0.85Embed with As
No. In the first and second embodiments, the multimode interference region 2
Thickness of the lowermost and uppermost portions of the buried portion 114 of 0.2
5 μm part is Al0. 20Ga0.80Embedded in As
However, in the present embodiment, as described above,0.15Ga0.85A
The whole is uniformly embedded with s.

【0082】光導波路部30のリッジ131の幅は、第
1及び第2の実施形態では2μmであったが、この実施
形態では4μmにする。第3光ガイド層105の厚さ
は、幅4μmでシングルモード導波路になるように設定
する。本実施形態の場合、多モード干渉領域20の埋め
込み部114は非対称閉じ込め構造となるために、埋め
込み部114の長さL、及び活性層108と光導波層1
02との間隔Tは、先述の式1及び式2で表されない。
本願出願人らは、式1及び式2に基づく計算機シミュレ
ーションなどによって最適構造を検討した上で、その有
効性を実際の素子作製によって確認した。
The width of the ridge 131 of the optical waveguide section 30 is 2 μm in the first and second embodiments, but is set to 4 μm in this embodiment. The thickness of the third light guide layer 105 is set to be a single mode waveguide with a width of 4 μm. In the case of the present embodiment, since the buried portion 114 of the multimode interference region 20 has an asymmetric confinement structure, the length L of the buried portion 114, the active layer 108 and the optical waveguide layer 1
The interval T with 02 is not represented by the above-described equations 1 and 2.
The applicants of the present application have studied the optimum structure by computer simulation or the like based on Expressions 1 and 2, and confirmed the effectiveness of the device by actually manufacturing the device.

【0083】本実施形態の集積型光回路素子の機能につ
いて説明する。
The function of the integrated optical circuit device of this embodiment will be described.

【0084】半導体レーザ部10から出射した光は、多
モード干渉領域20に入射する。多モード干渉領域20
では、その下側のみにアルミニウム混晶比が0.20の
光ガイド層101が形成されており、上側には特別な層
が形成されずに空気に直接に接触している。従って、縦
方向の屈折率分布が非対称である多モード導波構造が得
られる。多モード干渉領域20の長さを最適に設計すれ
ば、第1及び第2の実施形態と同様に、縦方向に光分布
が平行移動して、半導体レーザ部10から出射した光が
光導波路部30の光導波層102へ導かれる。一方、横
方向の光分布は、多モード干渉領域20の埋め込み部1
14の幅が連続的に狭くなるに応じて光が埋め込み部1
14の外側へはみ出し、多モード干渉領域20の終端で
は光分布の全幅が5.5μmまで広がって、光導波路部
30における横方向の光分布と一致する。
The light emitted from the semiconductor laser unit 10 enters the multi-mode interference region 20. Multimode interference region 20
In the figure, the light guide layer 101 having an aluminum mixed crystal ratio of 0.20 is formed only on the lower side, and the upper side is in direct contact with air without forming a special layer. Therefore, a multi-mode waveguide structure in which the refractive index distribution in the vertical direction is asymmetric is obtained. If the length of the multi-mode interference region 20 is optimally designed, the light distribution moves in the vertical direction in the same manner as in the first and second embodiments, and the light emitted from the semiconductor laser unit 10 is transmitted to the optical waveguide unit. The light is guided to 30 optical waveguide layers 102. On the other hand, the light distribution in the horizontal direction depends on the buried portion 1 of the multimode interference region 20.
As the width of the portion 14 continuously narrows, the light is buried in the embedded portion 1.
At the end of the multimode interference region 20, the entire width of the light distribution expands to 5.5 μm, and coincides with the lateral light distribution in the optical waveguide unit 30.

【0085】薄い境界層116は、充分に薄く形成して
いるため、横方向の光の広がりには寄与しないが、電極
112から注入された電流が、多モード干渉領域20の
埋め込み部114の端部から、活性層108並びに第1
及び第2クラッド層107及び109を経て半導体レー
ザ部10から漏れ出ることを防止する電気的絶緑層とし
ての機能を有する。薄い境界層116は、光の広がりに
影響なく且つ電流阻止を行うことができる厚さであれ
ば、薄いほど良い。典型的には0.1〜10μmに設定
され、好ましくは5μm以下であり、より好ましくは2
μm以下である。
Although the thin boundary layer 116 is formed sufficiently thin, it does not contribute to the spread of light in the lateral direction, but the current injected from the electrode 112 causes the end of the buried portion 114 of the multimode interference region 20 From the part, the active layer 108 and the first
And a function as an electrically insulating layer for preventing leakage from the semiconductor laser unit 10 via the second cladding layers 107 and 109. The thinner the boundary layer 116 is, the better the thickness is so long as it does not affect the spread of light and can block current. Typically, it is set to 0.1 to 10 μm, preferably 5 μm or less, more preferably 2 μm or less.
μm or less.

【0086】本実施形態の素子では、マスクパターンの
変化のみで、横方向の光結合が高効率で実現できる。な
お、以上の説明では、多モード干渉領域20の埋め込み
部114の幅をレーザ光の進行方向に連続的に小さくな
るよう変化させているが、段階的に変化させても、同様
の効果が得られる。また、その変化は、直線状であって
も曲線状であってもよい。また、多モード干渉領域20
の埋め込み部114の厚さをレーザ光の進行方向に連続
的或いは段階的に広くすることによっても、上記と同様
の効果が得られる。
In the device of this embodiment, light coupling in the horizontal direction can be realized with high efficiency only by changing the mask pattern. In the above description, the width of the buried portion 114 of the multimode interference region 20 is changed so as to be continuously reduced in the traveling direction of the laser light. However, the same effect can be obtained by changing the width stepwise. Can be Further, the change may be linear or curved. In addition, the multimode interference region 20
The same effect as described above can be obtained by increasing the thickness of the embedded portion 114 continuously or stepwise in the direction of travel of the laser beam.

【0087】また、半導体レーザ部10と多モード干渉
領域20との間にi型の薄い境界層116を形成するこ
とにより、効率的な電流注入が実現されて、レーザの発
振閾値の低下が実現される。
Further, by forming the i-type thin boundary layer 116 between the semiconductor laser section 10 and the multi-mode interference region 20, efficient current injection is realized, and the laser oscillation threshold is lowered. Is done.

【0088】(第4の実施形態)本発明の集積型光回路
素子の第4の実施形態を、図7を参照して詳細に説明す
る。
(Fourth Embodiment) A fourth embodiment of the integrated optical circuit device of the present invention will be described in detail with reference to FIG.

【0089】図7において、図3と同じ構成要素は同じ
参照番号で示しており、それらの詳細な説明はここでは
省略する。なお、本実施形態の素子の製造プロセスは、
基本的に第2の実施形態におけるプロセスと同様であ
る。但し、本実施形態の構成では、多モード干渉領域2
0の埋め込み部114の幅を、15μmと大きく形成す
る。また、半導体レーザ部10のリッジ111の中心線
と光導波路部30のリッジ131の中心線とを幅方向に
6.3μmずれて設けて、多モード干渉領域20の埋め
込み部114の横方向の中心に対して線対称に位置する
ように設計されている。
In FIG. 7, the same components as those in FIG. 3 are denoted by the same reference numerals, and a detailed description thereof will be omitted here. The manufacturing process of the device of the present embodiment is as follows.
This is basically the same as the process in the second embodiment. However, in the configuration of the present embodiment, the multimode interference region 2
The width of the embedded portion 114 of 0 is formed as large as 15 μm. Also, the center line of the ridge 111 of the semiconductor laser unit 10 and the center line of the ridge 131 of the optical waveguide unit 30 are provided with a shift of 6.3 μm in the width direction, and the center of the buried portion 114 of the multimode interference region 20 in the lateral direction is provided. It is designed to be located symmetrically with respect to.

【0090】本実施形態の集積型光回路素子の機能につ
いて説明する。
The function of the integrated optical circuit device of this embodiment will be described.

【0091】第1〜第3の実施形態では、多モード干渉
領域20の埋め込み部114の幅が0.5〜2μmと狭
いため、図8に模式的に示すように、多モード干渉領域
20の表面において、埋め込み部114と非埋め込み部
との境界に凹状又は凸状の形状が生じて、平坦にならな
いことがある。このような場合には、多モード干渉領域
20の埋め込み部114での固有モードの分布に若干の
変化が生じて、結合効率に劣化が生じる。これに対して
本実施形態の構成では、縦及び横方向に広がった埋め込
み部114を設けることによって、実効的に光の分布す
る領域は平坦な埋め込みがなされる。
In the first to third embodiments, since the width of the buried portion 114 of the multimode interference region 20 is as narrow as 0.5 to 2 μm, as shown schematically in FIG. On the surface, a concave or convex shape may occur at the boundary between the buried portion 114 and the non-buried portion, and the surface may not be flat. In such a case, the distribution of the eigenmode in the buried portion 114 of the multi-mode interference region 20 slightly changes, and the coupling efficiency deteriorates. On the other hand, in the configuration of the present embodiment, by providing the buried portion 114 extending in the vertical and horizontal directions, a region where light is effectively distributed is buried flat.

【0092】図9は、本実施形態の構成における多モー
ド干渉領域20(より厳密にはその埋め込み部114)
の内部での光分布を、上面から示したものでる。
FIG. 9 shows the multimode interference region 20 (more precisely, the embedded portion 114) in the configuration of the present embodiment.
Is shown from the top.

【0093】光は、半導体レーザ部10から出射した直
後、或いは光導波路部30へ入射する直前に、半導体レ
ーザ部10と多モード干渉領域20との間の境界領域、
及び多モード干渉領域20と光導波路部30との間の境
界領域に存在する、平坦に埋め込まれていない領域31
を通過する。しかし、この領域31の距離が短いので、
光分布は影響されない。また、図8の場合と比較して、
多モード干渉領域20の光は、平坦に埋め込まれていな
い領域31の直下には分布せず、平坦に埋め込まれた領
域32のみに分布するので、光分布に対する好ましくな
い影響は発生しない。
Immediately after the light exits from the semiconductor laser unit 10 or immediately before the light enters the optical waveguide unit 30, the boundary region between the semiconductor laser unit 10 and the multimode interference region 20.
And a non-flat buried region 31 existing in a boundary region between the multimode interference region 20 and the optical waveguide portion 30
Pass through. However, since the distance of this area 31 is short,
Light distribution is not affected. Also, as compared with the case of FIG.
The light in the multi-mode interference region 20 is not distributed immediately below the region 31 that is not buried flat, but is distributed only in the region 32 that is buried flat, so that there is no undesirable effect on the light distribution.

【0094】このように、本実施形態では、多モード干
渉領域20の埋め込み部114の形成のための結晶成長
時に埋め込み部114の上面が平坦化しない間題を回避
して、その点に起因していた結合効率の低下を防ぐとと
もに、埋め込み部114の平坦化のためのプロセスを省
略することができる。
As described above, in the present embodiment, the problem that the upper surface of the buried portion 114 is not flattened during the crystal growth for forming the buried portion 114 of the multimode interference region 20 is avoided. In addition to preventing a decrease in coupling efficiency, a process for flattening the buried portion 114 can be omitted.

【0095】なお、上記の説明では、半導体レーザ部1
0と光導波路部30とで横方向の光分布の幅がほば等し
いが、この幅が等しくなくても、多モード干渉領域20
の長さを最適に設定することにより、良好な光結合が実
現される。
In the above description, the semiconductor laser unit 1
0 and the width of the light distribution in the horizontal direction between the optical waveguide section 30 and the optical waveguide section 30 are almost equal.
By optimally setting the length, good optical coupling is realized.

【0096】(第5の実施形態)本発明の集積型光回路
素子の第5の実施形態を、図10を参照して詳細に説明
する。具体的には、本実施形態の集積型光変換素子は、
モード変換型レーザ素子である。
(Fifth Embodiment) A fifth embodiment of the integrated optical circuit device of the present invention will be described in detail with reference to FIG. Specifically, the integrated light conversion element of the present embodiment is:
It is a mode conversion type laser element.

【0097】なお、図10において、これまでの実施形
態においてと同じ構成要素は、同じ参照番号で示してい
る。
In FIG. 10, the same components as those in the previous embodiments are denoted by the same reference numerals.

【0098】まず、作製方法を説明すると、第1の実施
形態においてと同様に、GaAs基板100の上に通常
のMOCVD法を用いて、光導波路を形成するため、A
0. 22Ga0.78As第1光ガイド層101、厚さ2μm
のAl0.20Ga0.80As光導波層102、及びAl0.22
Ga0.78As第2光ガイド層103を、順次積層する。
これらの層は、ノンドープ層として形成する。これによ
って、半導体レーザ部10及び光導波路部30の双方
に、光導波路が形成される。
First, the manufacturing method will be described.
As in the embodiment, the GaAs substrate 100 is usually
In order to form an optical waveguide by using the MOCVD method of
l0. twenty twoGa0.78As first light guide layer 101, thickness 2 μm
Al0.20Ga0.80As optical waveguide layer 102 and Al0.22
Ga0.78As second light guide layers 103 are sequentially laminated.
These layers are formed as non-doped layers. This
Thus, both the semiconductor laser section 10 and the optical waveguide section 30
Then, an optical waveguide is formed.

【0099】次に、n型GaAs電極層106を形成し
た後に、その上に、半導体レーザ素子の発光部を形成す
るため、n型Al0.7Ga0.3As第1クラッド層10
7、厚さ0.1μmのi型GaAs活性層108、p型
Al0.7Ga0.3As第2クラッド層109、p型GaA
sエッチング停止層110、及びp型第3クラッド層1
11を、順次積層する。この結果、半導体レーザ部10
には、主として光導波作用を奏する第1の素子領域31
0と、主として発光作用を有する第2の素子領域320
とが、層厚方向に積層された状態で含まれることにな
る。
Next, after the n-type GaAs electrode layer 106 is formed, the n-type Al 0.7 Ga 0.3 As first cladding layer 10 is formed thereon to form the light emitting portion of the semiconductor laser device.
7. i-type GaAs active layer 108 having a thickness of 0.1 μm, p-type Al 0.7 Ga 0.3 As second cladding layer 109, p-type GaAs
s etching stop layer 110 and p-type third cladding layer 1
11 are sequentially laminated. As a result, the semiconductor laser unit 10
The first element region 31 mainly having an optical waveguide action
0 and the second element region 320 mainly having a light emitting action
Are included in a state of being stacked in the layer thickness direction.

【0100】次に、多モード干渉領域20を形成するた
めのRIBEエッチングを行うが、このときのエッチン
グマスクパターンは、光導波路部30の両端部121も
エッチングして、その後の工程で半導体レーザ部10の
リッジ111及び多モード干渉領域20の埋め込み部1
14と一直線上に並ぶメサ構造が形成されるように、設
定する。また、好ましくは、第2の実施形態と同様に、
半導体レーザ部10に下部電極113を形成するための
エッチング穴を、更に同時に形成する。
Next, RIBE etching for forming the multi-mode interference region 20 is performed. The etching mask pattern at this time also etches both end portions 121 of the optical waveguide portion 30 and, in a subsequent step, the semiconductor laser portion. Embedding part 1 of ten ridges 111 and multimode interference region 20
It is set so that a mesa structure aligned with the line 14 is formed. Also, preferably, as in the second embodiment,
An etching hole for forming the lower electrode 113 is formed in the semiconductor laser unit 10 at the same time.

【0101】RIBEエッチングは、第1の実施形態と
同様にGaAs基板100に達するまで行う。その後
に、得られたエッチング溝をAlGaAsで埋め込ん
で、埋め込み部114を形成する。なお、埋め込み部1
14のうちで、最下部及び最上部のそれぞれ厚さ0.2
5μmの部分ではAlGaAsのAl混晶比を0.29
とし、残りの部分では、AlGaAsのAl混晶比を
0.24とする。光導波路部30のメサ構造の端部12
1も、埋め込み部114と同じ上記のプロセスで埋め込
まれる。
The RIBE etching is performed until reaching the GaAs substrate 100 as in the first embodiment. After that, the obtained etching groove is buried with AlGaAs to form a buried portion 114. The embedding unit 1
14, the lowermost and uppermost parts each have a thickness of 0.2
At the 5 μm portion, the Al mixed crystal ratio of AlGaAs is 0.29.
In the remaining part, the Al mixed crystal ratio of AlGaAs is set to 0.24. End 12 of Mesa Structure of Optical Waveguide 30
1 is also embedded in the same process as the embedding section 114.

【0102】多モード干渉領域20の埋め込み部114
は、図10に示すように、その幅が連続的に変化するよ
うに設定し、且つ特に幅が狭い領域で、その幅の変化が
緩やかになるようにした。これにより、埋め込み部11
4の幅が直線的に変化する場合に比べて、多モード干渉
領域20の長さが同一であってもモード変換効率が向上
する。
Embedding section 114 of multimode interference area 20
As shown in FIG. 10, the width was set so as to change continuously, and the change in the width was gradual particularly in a narrow region. Thereby, the embedding unit 11
The mode conversion efficiency is improved even when the lengths of the multi-mode interference regions 20 are the same as compared with the case where the width of the line 4 changes linearly.

【0103】多モード干渉領域20の埋め込み部114
のAl混晶比が、光導波層102のAl混晶比よりも高
く設定されている。このため、横方向の光閉じ込めがア
ンチガイドになって、この領城での漏れ光波による損失
が存在するが、この損失量は0.1dB/100μm程
度であり、問題とはならない。なお、光導波路部30で
は、縦及び横の両方向ともにガイド構造となって、シン
グルモード導波路が形成される。
Embedding part 114 of multimode interference area 20
Is set higher than the Al mixed crystal ratio of the optical waveguide layer 102. For this reason, the light confinement in the lateral direction becomes an anti-guide, and there is a loss due to the leaked light wave in this territory. However, this loss amount is about 0.1 dB / 100 μm, which is not a problem. In the optical waveguide section 30, a single mode waveguide is formed in both the vertical and horizontal directions with a guide structure.

【0104】この様に本実施形態では、半導体レーザ部
10から光導波路部30への高効率な光結合が達成され
ると共に、光導波路部30でのリッジ形成が不要な素子
が実現される。また、光導波路部30の長さが十分に短
い場合には、多モード干渉領域20の埋め込み部114
のAl混晶比を光導波層102のAl混晶比よりも低く
設定することによって、光導波路部30をアンチカイド
として用いることも可能である。この場合にも、漏れ光
波による導波損失は0.1dB/100μm程度であ
り、問題とはならない。
As described above, in this embodiment, highly efficient optical coupling from the semiconductor laser unit 10 to the optical waveguide unit 30 is achieved, and an element that does not require ridge formation in the optical waveguide unit 30 is realized. When the length of the optical waveguide section 30 is sufficiently short, the buried section 114 of the multimode interference region 20 is used.
By setting the Al mixed crystal ratio of the optical waveguide layer 102 to be lower than the Al mixed crystal ratio of the optical waveguide layer 102, the optical waveguide portion 30 can be used as an anti-ideide. Also in this case, the waveguide loss due to the leaked light wave is about 0.1 dB / 100 μm, which is not a problem.

【0105】また、多モード干渉領域20の埋め込み部
114と光導波路部30におけるメサ構造の両端部12
1とを、お互いに異なるAl混晶比を有する半導体材料
で埋め込めば、多モード干渉領域20及び光導波路領域
30の何れにおいてもガイド構造を実現することが可能
になって、低損失で且つ他の光素子と一体集積可能な集
積型半導体レーザ素子が得られる。本発明は、横方向の
光閉じ込め方法に限定されるものではなく、このような
構造も本発明の範疇である。
Further, the buried portion 114 of the multi-mode interference region 20 and both ends 12 of the mesa structure in the optical waveguide portion 30 are formed.
1 is embedded with a semiconductor material having a different Al mixed crystal ratio from each other, a guide structure can be realized in both the multimode interference region 20 and the optical waveguide region 30, and low loss and other An integrated semiconductor laser device that can be integrated with the optical device described above is obtained. The invention is not limited to lateral light confinement methods, and such structures are also within the scope of the invention.

【0106】(第6の実施形態)以下に、本発明の集積
型光回路素子の第6の実施形態を説明する。具体的に
は、本実施形態の集積型光変換素子は、モード変換型レ
ーザ素子である。
(Sixth Embodiment) Hereinafter, a sixth embodiment of the integrated optical circuit device according to the present invention will be described. Specifically, the integrated light conversion device of the present embodiment is a mode conversion laser device.

【0107】図11(a)は、本実施形態の集積型光回
路素子の、多モード干渉領域20の埋め込み部114を
通る断面(図1の線A−A’に相当する)での断面図で
ある。本実施形態の素子は、従来技術によるプロセスや
本発明の第1〜第5の実施形態にて説明したプロセスを
用いて形成することができる。但し、本実施形態では、
半導体レーザ部10と光導波路部30との中間に、更に
光バッファ部40を設けている。光バッファ部40と半
導体レーザ部10との間、及び光バッファ部40と光導
波路部30との間は、それぞれ多モード干渉領域201
及び202で接続される。多モード干渉領域201及び
202を用いた接続では、従来の様な導波層間の位置ず
れや不要層の存在がなく、多段接続による結合効率の劣
化が生じない。
FIG. 11A is a cross-sectional view (corresponding to the line AA ′ in FIG. 1) of the integrated optical circuit device of the present embodiment, which passes through the buried portion 114 of the multimode interference region 20. It is. The device of this embodiment can be formed by using a process according to a conventional technique or a process described in the first to fifth embodiments of the present invention. However, in this embodiment,
An optical buffer section 40 is further provided between the semiconductor laser section 10 and the optical waveguide section 30. A multimode interference region 201 is provided between the optical buffer unit 40 and the semiconductor laser unit 10 and between the optical buffer unit 40 and the optical waveguide unit 30.
And 202. In the connection using the multi-mode interference regions 201 and 202, there is no displacement between the waveguide layers and the existence of unnecessary layers as in the related art, and the coupling efficiency does not deteriorate due to the multi-stage connection.

【0108】本実施形態の構成の効果について説明す
る。
The effect of the configuration of the present embodiment will be described.

【0109】半導体レーザ部10及び光導波路部30に
おける光分布幅をそれぞれw1及びw3とすると、光バツ
ファ部40が設けられていない場合の結合効率η1は、
ほぼ以下の式3、
Assuming that the light distribution widths in the semiconductor laser section 10 and the optical waveguide section 30 are w 1 and w 3 , respectively, the coupling efficiency η 1 when the optical buffer section 40 is not provided is
Equation 3 below,

【0110】[0110]

【数3】 (Equation 3)

【0111】で表される。Is represented by

【0112】これに対して、本実施形態のように光バッ
ファ部40が設けられている場合の結合効率η2は、光
バッファ部40における光分布幅をw2とすると、以下
の式4、
On the other hand, the coupling efficiency η 2 in the case where the optical buffer unit 40 is provided as in the present embodiment is given by the following formula (4), where the light distribution width in the optical buffer unit 40 is w 2 .

【0113】[0113]

【数4】 (Equation 4)

【0114】で表される。Is represented by

【0115】これより、半導体レーザ部10と光導波路
部30との光分布幅が大きく異なるとき(w3≫w1)に
は、w2の値を以下の式5、
When the light distribution widths of the semiconductor laser section 10 and the optical waveguide section 30 are largely different (w 3 ≫w 1 ), the value of w 2 is calculated by the following equation (5).

【0116】[0116]

【数5】 (Equation 5)

【0117】に従って設定することによって、式4で表
される本実施形態での結合効率η2を、式3で表される
光バッファ層40が設けられていない場合の結合効率η
1の約2倍にまで向上させることができる。
By setting according to the equation (4), the coupling efficiency η 2 in the present embodiment represented by the equation (4) is changed to the coupling efficiency η when the optical buffer layer 40 represented by the equation (3) is not provided.
It can be improved to about twice as large as one .

【0118】本実施形態のように光バッファ部40を設
けることで、第1の実施形態と同一の光分布幅を持つ半
導体レーザ部10及び光導波路部30を有する構成にお
いて、結合効率が光バッファ部40を有さない場合の約
1.4倍に向上した。これにより、光導波路部30を半
導体レーザ部10と同一プロセスで形成することがで
き、再成長による結晶品質の低下を招くことなく、良好
な光結合が実現される。この多段接続の効果はテーパ接
続によって得られるものであり、従来技術においてより
も信頼性の高い集積型光回路素子が実現される。
By providing the optical buffer section 40 as in the present embodiment, in the configuration having the semiconductor laser section 10 and the optical waveguide section 30 having the same light distribution width as in the first embodiment, the coupling efficiency is reduced by the optical buffer section. This is about 1.4 times higher than the case without the part 40. Thereby, the optical waveguide section 30 can be formed in the same process as the semiconductor laser section 10, and good optical coupling can be realized without lowering the crystal quality due to regrowth. The effect of the multistage connection is obtained by the taper connection, and an integrated optical circuit element having higher reliability than in the prior art is realized.

【0119】図11(b)は、本実施形態の改変された
素子構成であり、2つの多モード干渉領域201及び2
02が同一の深さで作製されている。この場合にも、2
つの多モード干渉領域201及び202の長さを最適化
することによって、上記と同様の効果が得られる。な
お、図11(b)の構成では、2つの多モード干渉領域
201及び202のエッチングプロセス及び埋め込みプ
ロセスを同時に行えるという利点がある。
FIG. 11B shows a modified device configuration of the present embodiment, in which two multimode interference regions 201 and 2 are provided.
02 are made at the same depth. Also in this case, 2
By optimizing the lengths of the two multi-mode interference regions 201 and 202, the same effect as described above can be obtained. The configuration of FIG. 11B has an advantage that the etching process and the embedding process of the two multimode interference regions 201 and 202 can be performed simultaneously.

【0120】なお、上記では、半導体レーザ部10と光
導波路部30との間を光バッファ部40を用いて多段接
続する構成を説明しているが、本実施形態の構成の適用
は上記に限られるものではない。例えば、厚さの異なる
光導波路間の結合に対しても適用可能であって、そのよ
うな構造も本発明に含まれる。
In the above description, the configuration in which the semiconductor laser section 10 and the optical waveguide section 30 are connected in multiple stages using the optical buffer section 40 has been described. However, the application of the configuration of the present embodiment is limited to the above. It is not something that can be done. For example, the present invention is applicable to coupling between optical waveguides having different thicknesses, and such a structure is also included in the present invention.

【0121】(第7の実施形態)本発明の実施形態を、
以下に説明する。具体的には、本実施形態は、先に説明
した第1の実施形態における集積型光変換素子の異なる
製造方法を説明するものであり、得られる素子は第1の
実施形態における場合よりも向上した特性を有してい
る。
(Seventh Embodiment) The embodiment of the present invention
This will be described below. Specifically, the present embodiment describes a different method of manufacturing the integrated optical conversion device in the first embodiment described above, and the obtained device is improved compared to the case of the first embodiment. It has the following characteristics.

【0122】なお、以下の説明で、これまでの実施形態
においてと同じ構成要素は、同じ参照番号で示してい
る。
In the following description, the same components as those in the previous embodiments are denoted by the same reference numerals.

【0123】まず、作製方法を説明すると、第1の実施
形態においてと同様に、GaAs基板100の上に通常
のMOCVD法を用いて、光導波路を形成する層101
〜105を順次積層する。これによって、半導体レーザ
部10及び光導波路部30の双方に、光導波路が形成さ
れる。次に、上記で得られた積層構造の上に、半導体レ
ーザ素子の発光部を形成する層107〜111を順次積
層する。
First, a manufacturing method will be described. As in the first embodiment, a layer 101 for forming an optical waveguide is formed on a GaAs substrate 100 by using a normal MOCVD method.
To 105 are sequentially laminated. Thus, an optical waveguide is formed in both the semiconductor laser unit 10 and the optical waveguide unit 30. Next, layers 107 to 111 forming a light emitting portion of the semiconductor laser device are sequentially laminated on the laminated structure obtained above.

【0124】続いて、図12Aに示すようにSiO2
スク117を層111の上にパターニングし、これを用
いて多モード干渉領域20を形成するためのRIBEエ
ッチングを、GaAs基板100に達するまで行う。R
IBEエッチングの後に、更にウェットエッチングなど
を行うことによって、RIBEエッチングで得られたエ
ッチング溝の底面を更に平坦化しても良い。その後に、
MOCVDによる選択成長を行って、RIBEエッチン
グで得られたエッチング溝に、多モード干渉領域20の
埋め込み部114(図12B参照)を形成することにな
る3層のAlGaAs成長層を埋め込む(但し、図12
Bでは層を区別して図示していない)。埋め込み部11
4を構成する3つのAlGaAs層のそれぞれの厚さ及
び組成は、第1の実施形態と同じにする。
Subsequently, as shown in FIG. 12A, a SiO 2 mask 117 is patterned on the layer 111, and RIBE etching for forming the multi-mode interference region 20 is performed using the SiO 2 mask 117 until the GaAs substrate 100 is reached. . R
After the IBE etching, the bottom surface of the etching groove obtained by the RIBE etching may be further flattened by further performing wet etching or the like. Then,
By performing selective growth by MOCVD, three AlGaAs growth layers for forming the buried portion 114 (see FIG. 12B) of the multi-mode interference region 20 are buried in the etching groove obtained by the RIBE etching. 12
B does not show the layers separately.) Embedding part 11
The thickness and composition of each of the three AlGaAs layers constituting the fourth embodiment are the same as those of the first embodiment.

【0125】更に、図12Bを参照すると、埋め込まれ
たAlGaAs層の上部に、半導体レーザ部10と光導
波路部30とを接続するようにSiO2膜パターン11
8を形成する。そして、先に形成されていたSiO2
スク117とこのSiO2膜パターン118とを使用し
て、多モード干渉領域20の埋め込み部114に相当す
る箇所のみが残存するように、埋め込まれたAlGaA
s層に対するRIBEエッチングを行う。これによっ
て、多モード干渉領域20における横方向の光閉じ込め
構造を、図12Bのように形成する。
Further, referring to FIG. 12B, an SiO 2 film pattern 11 is formed on the buried AlGaAs layer so as to connect the semiconductor laser section 10 and the optical waveguide section 30.
8 is formed. Then, using the previously formed SiO 2 mask 117 and this SiO 2 film pattern 118, the embedded AlGaAs is formed so that only the portion corresponding to the embedded portion 114 of the multi-mode interference region 20 remains.
Perform RIBE etching on the s layer. Thereby, a lateral light confinement structure in the multimode interference region 20 is formed as shown in FIG. 12B.

【0126】この後、第1の実施形態においてと同様の
プロセスによって、半導体レーザ部10及び光導波路部
30にそれぞれリッジ111及び131を形成する。な
お、このリッジ形成時のウェットエッチングによって、
多モード干渉領域20の埋め込み部114や半導体レー
ザ部10及び光導波路部30の露出した側面119にサ
イドエッチングが行われることを避けるためには、エッ
チングの実施前に、露出面の119を覆うような保護膜
(例えばSiO2膜)を形成するか、或いは半導体材料
やポリイミドなどの適切な材料によって、埋め込み部1
14の側部128(図12C参照)を埋め込んでおけば
良い。但し、このような埋め込みを行う場合には、多モ
ード干渉領域20での横方向モードの安定のために、埋
め込み部114の側部128を埋め込むために使用され
る材料の種類に応じて、埋め込み部114の幅を適切に
設計する必要がある。本実施形態では、半導体材料、具
体的にはAl0.18Ga0.82Asによって、埋め込み部1
14の側部128を埋め込んでいる。
Thereafter, ridges 111 and 131 are formed in the semiconductor laser section 10 and the optical waveguide section 30, respectively, by the same process as in the first embodiment. In addition, by wet etching at the time of this ridge formation,
In order to avoid side etching of the buried portion 114 of the multi-mode interference region 20, the exposed side surface 119 of the semiconductor laser portion 10, and the optical waveguide portion 30, the exposed surface 119 should be covered before the etching. Forming a protective film (for example, a SiO 2 film) or an appropriate material such as a semiconductor material or polyimide.
14 may be embedded in the side 128 (see FIG. 12C). However, when such embedding is performed, embedding is performed according to the type of material used for embedding the side portion 128 of the embedding portion 114 in order to stabilize the lateral mode in the multimode interference region 20. The width of the portion 114 needs to be appropriately designed. In this embodiment, the buried portion 1 is made of a semiconductor material, specifically, Al 0.18 Ga 0.82 As.
Fourteen side portions 128 are embedded.

【0127】最後に、半導体レーザ部10のリッジ11
1の上面に上部電極112を形成し、基板の下面に下部
電極(不図示)を形成して、図12Cに示す構成を得
る。
Finally, the ridge 11 of the semiconductor laser unit 10
An upper electrode 112 is formed on the upper surface of the substrate 1 and a lower electrode (not shown) is formed on the lower surface of the substrate to obtain the configuration shown in FIG. 12C.

【0128】上記のような選択成長を用いる場合には、
図12C或いは図12Dに模式的に示しているように、
成長領域と非成長領域(マスクされた領域)との境界付
近では平坦な埋め込みが実現されずに、成長層が厚くな
ることが知られている。しかし、本実施形態の上記の製
造プロセスでは、多モード干渉領域20の埋め込み部1
14の形成時には、横方向での埋め込み幅が十分に広い
ために、図12C或いは図12Dより、平坦な埋め込み
が実現されない領域は半導体レーザ部10或いは光導波
路部30と多モード干渉領域20との界面の極く近傍に
限られており、多モード干渉領域20の埋め込み部11
4の横方向での厚さの実質的な変化が生じない。
When the selective growth as described above is used,
As schematically shown in FIG. 12C or 12D,
It is known that flat growth is not realized near the boundary between the growth region and the non-growth region (masked region) and the growth layer becomes thick. However, in the above-described manufacturing process of the present embodiment, the buried portion 1 of the multimode interference region 20 is used.
12C or FIG. 12D, a region where flat embedding is not realized is formed between the semiconductor laser unit 10 or the optical waveguide unit 30 and the multi-mode interference region 20 because the embedding width in the lateral direction is sufficiently large when forming the semiconductor laser unit 14. The buried portion 11 of the multimode interference region 20 is limited to the vicinity of the interface.
No substantial change in the lateral thickness of 4 occurs.

【0129】この場合、図12Dに示すように、半導体
レーザ部10から出射した光は、多モード干渉領域20
に放射した後に上下の層で反射されるが、この反射は、
実際には多モード干渉領域20の中央部で生じる。本実
施形態の構成では、多モード干渉領域20の中央部が実
質的に平坦に埋め込まれているので、望ましい反射状態
が実現されて、半導体レーザ部10から出射した光は効
率的に光導波路部30に結合される。
In this case, as shown in FIG. 12D, the light emitted from the semiconductor laser unit 10
And then reflected by the upper and lower layers.
Actually, it occurs at the center of the multimode interference region 20. In the configuration of the present embodiment, since the central portion of the multi-mode interference region 20 is substantially buried flat, a desired reflection state is realized, and light emitted from the semiconductor laser unit 10 efficiently emits light from the optical waveguide unit. 30.

【0130】(第8の実施形態)本発明の第8の実施形
態を、以下に説明する。具体的には、本実施形態は、先
に説明した第1の実施形態における集積型光変換素子の
異なる製造方法を説明するものであり、得られる素子は
第1の実施形態における場合よりも向上した特性を有し
ている。なお、以下の説明で、これまでの実施形態にお
いてと同じ構成要素は、同じ参照番号で示している。
(Eighth Embodiment) An eighth embodiment of the present invention will be described below. Specifically, the present embodiment describes a different method of manufacturing the integrated optical conversion device in the first embodiment described above, and the obtained device is improved compared to the case of the first embodiment. It has the following characteristics. In the following description, the same components as those in the embodiments described above are indicated by the same reference numerals.

【0131】第7の実施形態に関連して説明したよう
に、多モード干渉領域20の埋め込み部114を平坦に
作製すれば、素子特性が向上する。本実施形態では、更
に平坦化された埋め込み部114を得ることができるプ
ロセスを説明する。
As described in connection with the seventh embodiment, if the buried portion 114 of the multi-mode interference region 20 is made flat, the element characteristics are improved. In the present embodiment, a process that can obtain a buried portion 114 that is further flattened will be described.

【0132】まず、GaAs基板100の上に通常のM
OCVD法を用いて、3つのAlGaAs層21〜23
を順次積層する。これら3つのAlGaAs層21〜2
3のそれぞれの厚さ及び組成は、第1の実施形態と同じ
にする。この時点で、多モード干渉領域20の埋め込み
部114の上面及び下面は平坦な面である。
First, an ordinary M is placed on a GaAs substrate 100.
The three AlGaAs layers 21 to 23 are formed by using the OCVD method.
Are sequentially laminated. These three AlGaAs layers 21 and 2
The thickness and composition of each of No. 3 are the same as in the first embodiment. At this point, the upper and lower surfaces of the buried portion 114 of the multimode interference region 20 are flat surfaces.

【0133】次に、多モード干渉領域20の長さ(図1
3Aの面内方向の長さ)が第2の実施形態における素子
構成と同じ658μmになるように、適切な形状のSi
2マスク117を、最上部のAlGaAs層23の上
にパターニングする。そして、このSiO2マスク11
7を用いて、多モード干渉領域20以外の部分をGaA
s基板100に達するまで、ほぼ垂直にRIBEエッチ
ングする。
Next, the length of the multimode interference region 20 (FIG. 1)
The length of the in-plane direction of 3A) is 658 μm, which is the same as the element configuration in the second embodiment.
An O 2 mask 117 is patterned on the uppermost AlGaAs layer 23. Then, this SiO 2 mask 11
7, the portion other than the multi-mode interference region 20 is
The RIBE etching is performed almost vertically until the s substrate 100 is reached.

【0134】次に、半導体レーザ部10及び光導波路部
30の形成プロセスの実施のために、多モード干渉領域
20の側面を囲むSiO2膜117aを、バイアススパ
ッタ法によって形成する。最適なバイアス電圧を基板1
00に印加した状態で実施するこのバイアススパッタ法
により、エッチングされた領域の底面では、イオン照射
によるSiO2膜の脱離と形成とが競合して、SiO2
が実質的に形成されない。従って、多モード干渉領域2
0の側面のみに、SiO2膜117aが形成される。
Next, in order to carry out a process for forming the semiconductor laser section 10 and the optical waveguide section 30, an SiO 2 film 117a surrounding the side surface of the multi-mode interference region 20 is formed by bias sputtering. Optimal bias voltage for substrate 1
By the bias sputtering method performed with the voltage applied to 00, on the bottom surface of the etched region, desorption and formation of the SiO 2 film by ion irradiation compete with each other, and the SiO 2 film is not substantially formed. Therefore, the multimode interference region 2
The SiO 2 film 117a is formed only on the 0 side surface.

【0135】なお、先のRIBEエッチングで使用して
残存しているSiO2マスク117に対しても、このバ
イアススパッタプロセスにおいて、同様の脱離と形成と
の競合が発生するが、その厚さはむしろ減少する傾向に
あるので、その点を考慮して、あらかじめ厚く形成して
おくことが好ましい。
In the bias sputtering process, a similar competition between desorption and formation occurs with respect to the remaining SiO 2 mask 117 used in the previous RIBE etching. Since it tends to decrease rather, it is preferable to form it thicker in advance in consideration of this point.

【0136】次に、上記によって露出した基板100の
表面に、MOCVD選択成長法を用いて、第1の実施形
態においてと同様の光導波路を形成する層101〜10
5を順次積層する。これによって、半導体レーザ部10
及び光導波路部30の双方に、光導波路が形成される。
次に、上記で得られた積層構造の上に、半導体レーザ素
子の発光部を形成する層107〜111を順次積層す
る。この結果、これまでの実施形態においてと同様に、
半導体レーザ部10には、主として光導波作用を奏する
第1の素子領域310と、主として発光作用を有する第
2の素子領域320とが、層厚方向に積層された状態で
含まれることになる。
Next, on the surface of the substrate 100 exposed as described above, the layers 101 to 10 for forming the same optical waveguide as in the first embodiment are formed by using the MOCVD selective growth method.
5 are sequentially laminated. Thereby, the semiconductor laser unit 10
An optical waveguide is formed in both the optical waveguide section 30 and the optical waveguide section 30.
Next, layers 107 to 111 forming a light emitting portion of the semiconductor laser device are sequentially laminated on the laminated structure obtained above. As a result, as in the previous embodiments,
The semiconductor laser unit 10 includes a first element region 310 mainly having an optical waveguide function and a second element region 320 mainly having a light emitting function, which are stacked in a layer thickness direction.

【0137】なお、上記の選択成長においては、SiO
2層117の上では結晶成長は起こらず、結果的に、図
13Aに示すように各層101〜105及び107〜1
11は実質的に水平に形成される。
In the above selective growth, SiO 2
Crystal growth does not occur on the two layers 117, and as a result, as shown in FIG. 13A, each of the layers 101 to 105 and 107 to 1
11 is formed substantially horizontally.

【0138】この後には、第7の実施形態として説明し
たように、多モード干渉領域20における横方向での光
閉じ込めのために、3つのAlGaAs層21〜23か
らなる積層構造の一部をエッチングで除去し、その後
に、それによって除去された部分をポリイミドなどの適
切な材料で埋め込む。さらにその後で、既に説明したリ
ッジ形成プロセスを行って、半導体レーザ部10及び光
導波路部30の最終構造を形成する。
Thereafter, as described in the seventh embodiment, a part of the laminated structure including the three AlGaAs layers 21 to 23 is etched to confine light in the lateral direction in the multimode interference region 20. , And then the removed portion is embedded with a suitable material such as polyimide. Thereafter, the ridge forming process described above is performed to form the final structures of the semiconductor laser unit 10 and the optical waveguide unit 30.

【0139】本実施形態の製造プロセスによれば、多モ
ード干渉領域20の埋め込み層114を構成する各Al
GaAs層21〜23は、平坦なGaAs基板100の
表面に平坦に形成される。これにより、多モード干渉領
域20の特性が向上する。
According to the manufacturing process of this embodiment, each Al forming the buried layer 114 of the multimode interference region 20 is formed.
The GaAs layers 21 to 23 are formed flat on the surface of the flat GaAs substrate 100. Thereby, the characteristics of the multi-mode interference region 20 are improved.

【0140】なお、上記の説明では、集積される光素子
としての半導体レーザ素子を形成するために、選択成長
法を使用して実質的に平行な成長層107〜111を得
ている。しかし、多モード干渉領域20と集積される光
素子との間の結合において、高い結合効率が要求されな
い場合には、選択成長法に代えて、バイアススパッタ法
などの他の成長プロセスで必要な成長層を形成しても良
い。
In the above description, in order to form a semiconductor laser device as an integrated optical device, substantially parallel growth layers 107 to 111 are obtained by using a selective growth method. However, when high coupling efficiency is not required in the coupling between the multimode interference region 20 and the integrated optical element, the growth required by another growth process such as a bias sputtering method instead of the selective growth method is used. A layer may be formed.

【0141】また、上記の説明では、多モード干渉領域
20の埋め込み部114の側部をポリイミドで埋め込ん
でいるが、その代わりに半導体材料によって埋め込むこ
とも可能である。その場合には、3つのAlGaAs層
21〜23の積層構造の形成後に、適切なパターンのマ
スク117を使用して、多モード干渉領域20の埋め込
み部114に相当する箇所の周囲の部分を、図13Bに
示すようにエッチングで除去する。そして、露出した埋
め込み部114の側面に、バイアススパッタ法によって
SiO2膜117aを形成する。その後に、図13Cに
示されるように、半導体レーザ部10及び光導波路部3
0の最終構造を形成する。
In the above description, the side portion of the buried portion 114 of the multi-mode interference region 20 is buried with polyimide, but may be buried with a semiconductor material instead. In this case, after the formation of the laminated structure of the three AlGaAs layers 21 to 23, the portion around the portion corresponding to the buried portion 114 of the multi-mode interference region 20 is illustrated by using a mask 117 having an appropriate pattern. It is removed by etching as shown in FIG. 13B. Then, an SiO 2 film 117a is formed on the exposed side surface of the embedded portion 114 by a bias sputtering method. Thereafter, as shown in FIG. 13C, the semiconductor laser unit 10 and the optical waveguide unit 3
A final structure of 0 is formed.

【0142】このようにすれば、半導体レーザ部10及
び光導波路部30の形成と多モード干渉領域20の埋め
込み部114の側部の埋め込みとを、同一のプロセスで
実施することが可能になる。
In this manner, the formation of the semiconductor laser section 10 and the optical waveguide section 30 and the burying of the side of the buried section 114 of the multimode interference region 20 can be performed by the same process.

【0143】[0143]

【発明の効果】本発明によれば、層厚方向に光分布幅の
異なる複数の光素子の間での高効率な光結合を実現し
て、ー体集積化が可能な集積型光回路素子を得ることが
できる。
According to the present invention, an integrated optical circuit element capable of realizing high-efficiency optical coupling between a plurality of optical elements having different light distribution widths in the layer thickness direction and capable of body integration. Can be obtained.

【0144】また、多モード干渉領域の長さ及び幅を最
適に設定することにより、ある光素子から他の光素子へ
の結合の際に生じる縦方向モードの不一致に関する放射
損失の低減、横モードの変換、及び多モード干渉領域の
作製時の不完全な埋め込み(不完全な平坦化)による結
合損失の低減が、実現される。また、多モード干渉領域
の埋め込み部をアルミニウム混晶比が0.3以下の材料
で形成することによって、マスク上への埋め込み材料の
析出がない良好な素子作製が実施される。
By setting the length and width of the multi-mode interference region optimally, it is possible to reduce the radiation loss related to the inconsistency of the longitudinal mode caused when coupling from one optical element to another optical element, and to reduce the transverse mode. And a reduction in coupling loss due to incomplete embedding (incomplete planarization) during fabrication of the multimode interference region. In addition, by forming the buried portion of the multimode interference region with a material having an aluminum mixed crystal ratio of 0.3 or less, a good device can be manufactured without deposition of the buried material on the mask.

【0145】また、本発明による集積型光回路素子は、
従来の素子構造に比べて簡単化されたプロセスで形成可
能である。具体的には、2回のMOCVD成長によって
作製が可能であり、更に2回目のMOCVD成長では多
モード干渉領域での埋め込み部を形成するのみであるの
で、素子の動作特性に影響を及ぼすような再成長に伴う
結晶品質の低下が、発生しない。
Further, the integrated optical circuit device according to the present invention comprises:
It can be formed by a process simplified compared to the conventional element structure. Specifically, it can be manufactured by two MOCVD growths, and the second MOCVD growth only forms a buried portion in the multi-mode interference region. No deterioration in crystal quality due to regrowth occurs.

【0146】集積される光素子(光素子部)として半導
体レーザ素子(半導体レーザ部)及び光導波路素子(光
導波路部)を用いる場合、多モード干渉領域と半導体レ
ーザ部との間に薄い境界層をi型材料で埋め込むことに
より、半導体レーザ部からの漏れ電流の無い集積型光回
路素子が得られる。また、本発明では、半導体レーザ部
の下部電極の形成時に、光導波路部におけるリッジ形成
プロセスを同時に行うことが可能である。更に、光導波
路部のメサ構造の形成と多モード干渉領域のエッチング
とを同時に行ったり、多モード干渉領域における埋め込
み部の形成と光導波路部のメサ構造の両端部の埋め込み
とを同時に行ったりすることも、可能である。これらに
よって、作製プロセスの簡略化や効率化を図ることがで
きる。
When a semiconductor laser device (semiconductor laser portion) and an optical waveguide device (optical waveguide portion) are used as integrated optical devices (optical device portions), a thin boundary layer is provided between the multimode interference region and the semiconductor laser portion. Embedded in an i-type material, an integrated optical circuit element having no leakage current from the semiconductor laser portion can be obtained. Further, according to the present invention, it is possible to simultaneously perform the ridge forming process in the optical waveguide portion when forming the lower electrode of the semiconductor laser portion. Further, the formation of the mesa structure of the optical waveguide portion and the etching of the multi-mode interference region are simultaneously performed, or the formation of the buried portion in the multi-mode interference region and the burying of both ends of the mesa structure of the optical waveguide portion are simultaneously performed. It is also possible. With these, the manufacturing process can be simplified and efficiency can be improved.

【0147】多モード干渉領域の形成時のエッチングに
よって溝形状を形成すれば、溝部への埋め込みが溝部の
長手方向に対してほぼ平坦に行われるので、多モード干
渉領域の特性が向上する。
If the groove shape is formed by etching at the time of forming the multi-mode interference region, the filling in the groove is made almost flat in the longitudinal direction of the groove, so that the characteristics of the multi-mode interference region are improved.

【0148】更に好ましくは、多モード干渉領域の積層
を、半導体レーザ素子(半導体レーザ部)の発光部とし
て機能する層や半導体レーザ素子(半導体レーザ部)及
び光導波路素子(光導波路部)の光導波層として機能す
る層の積層に先立って行い、その後にエッチングによっ
て半導体レーザ素子(半導体レーザ部)及び光導波路素
子(光導波路部)の作製領域を確保した上でこれらの素
子を形成し、集積型光回路素子を得る。これにより、更
に平坦性の高い多モード干渉領域が得られて、素子特性
が向上する。
More preferably, the lamination of the multi-mode interference region is formed by forming a layer functioning as a light-emitting portion of a semiconductor laser device (semiconductor laser portion) or an optical waveguide of a semiconductor laser device (semiconductor laser portion) and an optical waveguide device (optical waveguide portion). Prior to lamination of the layer functioning as a wave layer, the semiconductor laser element (semiconductor laser section) and the optical waveguide element (optical waveguide section) are formed after securing the fabrication area of these elements by etching. To obtain a shaped optical circuit element. As a result, a multimode interference region with even higher flatness is obtained, and the device characteristics are improved.

【0149】また、複教の多モード干渉領域及び光バッ
ファ層を設けた多段接続構成とすれば、結合効率の更な
る向上が図れる。
Further, if a multi-stage connection structure is provided in which a multi-mode interference region for multiple teachings and an optical buffer layer are provided, the coupling efficiency can be further improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態における集積型光回路
素子として、モード変換型半導体レーザ素子の構成を模
式的に示す斜視図である。
FIG. 1 is a perspective view schematically showing a configuration of a mode conversion type semiconductor laser device as an integrated optical circuit device according to a first embodiment of the present invention.

【図2】図1の第1の実施形態の素子の動作を説明する
断面図である。
FIG. 2 is a cross-sectional view illustrating the operation of the device according to the first embodiment of FIG.

【図3】本発明の第2の実施形態における集積型光回路
素子として、モード変換型半導体レーザ素子の構成を模
式的に示す斜視図である。
FIG. 3 is a perspective view schematically showing a configuration of a mode conversion type semiconductor laser device as an integrated optical circuit device according to a second embodiment of the present invention.

【図4】(a)は、図1に示す第1の実施形態の素子の
動作を説明する断面図であり、(b)は、図3に示す第
2の実施形態の素子の動作を説明する断面図である。
4A is a cross-sectional view illustrating the operation of the device according to the first embodiment illustrated in FIG. 1, and FIG. 4B is a diagram illustrating the operation of the device according to the second embodiment illustrated in FIG. FIG.

【図5】図3に示す第2の実施形態の効果を説明する図
である。
FIG. 5 is a diagram illustrating the effect of the second embodiment shown in FIG.

【図6】本発明の第3の実施形態における集積型光回路
素子として、モード変換型半導体レーザ素子の構成を模
式的に示す斜視図である。
FIG. 6 is a perspective view schematically showing a configuration of a mode conversion type semiconductor laser device as an integrated optical circuit device according to a third embodiment of the present invention.

【図7】本発明の第4の実施形態における集積型光回路
素子として、モード変換型半導体レーザ素子の構成を模
式的に示す斜視図である。
FIG. 7 is a perspective view schematically showing a configuration of a mode conversion type semiconductor laser device as an integrated optical circuit device according to a fourth embodiment of the present invention.

【図8】図7に示す第4の実施形態の構成に関連した課
題を説明する図である。
FIG. 8 is a diagram for explaining a problem related to the configuration of the fourth embodiment shown in FIG. 7;

【図9】図7に示す第4の実施形態の素子の動作を説明
する断面図である。
9 is a cross-sectional view illustrating the operation of the device according to the fourth embodiment shown in FIG.

【図10】本発明の第5の実施形態における集積型光回
路素子として、モード変換型半導体レーザ素子の構成を
模式的に示す斜視図である。
FIG. 10 is a perspective view schematically showing a configuration of a mode conversion type semiconductor laser device as an integrated optical circuit device according to a fifth embodiment of the present invention.

【図11】(a)は、本発明の第6の実施形態における
集積型光回路素子として、モード変換型半導体レーザ素
子のある構成を模式的に示す断面図であり、(b)は、
その改変された構成を模式的に示す断面図である。
FIG. 11A is a cross-sectional view schematically showing a configuration of a mode conversion type semiconductor laser device as an integrated optical circuit device according to a sixth embodiment of the present invention, and FIG.
It is sectional drawing which shows the modified structure typically.

【図12A】本発明の第7の実施形態における集積型光
回路素子の製造方法のあるステップを説明するための模
式的な斜視図である。
FIG. 12A is a schematic perspective view illustrating a step in a method for manufacturing an integrated optical circuit device according to a seventh embodiment of the present invention.

【図12B】本発明の第7の実施形態における集積型光
回路素子の製造方法の他のステップを説明するための模
式的な斜視図である。
FIG. 12B is a schematic perspective view for explaining another step of the method for manufacturing the integrated optical circuit element in the seventh embodiment of the present invention.

【図12C】本発明の第7の実施形態における集積型光
回路素子の製造方法の更に他のステップを説明するため
の模式的な斜視図である。
FIG. 12C is a schematic perspective view for explaining still another step of the method for manufacturing the integrated optical circuit element according to the seventh embodiment of the present invention.

【図12D】本発明の第7の実施形態に従って形成され
る素子の動作を説明する断面図である。
FIG. 12D is a sectional view illustrating the operation of the device formed according to the seventh embodiment of the present invention.

【図13A】本発明の第8の実施形態における集積型光
回路素子の製造方法のあるステップを説明するための模
式的な斜視図である。
FIG. 13A is a schematic perspective view for explaining a step in a method for manufacturing an integrated optical circuit device according to an eighth embodiment of the present invention.

【図13B】本発明の第8の実施形態における集積型光
回路素子の他の製造方法のあるステップを説明するため
の模式的な斜視図である。
FIG. 13B is a schematic perspective view for explaining one step of another manufacturing method of the integrated optical circuit device according to the eighth embodiment of the present invention.

【図13C】図13Bに引き続くある製造ステップを説
明するための模式的な斜視図である。
FIG. 13C is a schematic perspective view for explaining a manufacturing step following FIG. 13B.

【図14】従来技術におけるある集積型光回路素子の構
成を模式的に示す断面図である。
FIG. 14 is a cross-sectional view schematically showing a configuration of a certain integrated optical circuit element in the related art.

【図15】従来技術における他の集積型光回路素子の構
成を模式的に示す断面図である。
FIG. 15 is a cross-sectional view schematically illustrating a configuration of another integrated optical circuit element according to the related art.

【符号の説明】[Explanation of symbols]

10 半導体レーザ部 20 多モード干渉領域 30 光導波路部 40 光バッファ部 100 GaAs基板 101 第1光ガイド層 102 光導波層 103 第2光ガイド層 104 エッチング停止層 105 第3光ガイド層 106 電極形成層 107 第1クラツド層 108 活性層 109 第2クラヅド層 110 エッチング停止層 111 第3クラッド層 112 電極 113 電極 114 埋め込み部 115 バッファ導波層 116 薄い境界層 201、202 多モード干渉領域 REFERENCE SIGNS LIST 10 semiconductor laser unit 20 multimode interference region 30 optical waveguide unit 40 optical buffer unit 100 GaAs substrate 101 first optical guide layer 102 optical waveguide layer 103 second optical guide layer 104 etching stop layer 105 third optical guide layer 106 electrode formation layer 107 First cladding layer 108 Active layer 109 Second cladding layer 110 Etch stop layer 111 Third cladding layer 112 Electrode 113 Electrode 114 Embedding part 115 Buffer waveguide layer 116 Thin boundary layer 201, 202 Multimode interference region

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 層厚方向に積層された第1及び第2の素
子領域を含む第1の光素子部と、 該第1の光素子部から離れた位置に形成された第2の光
素子部と、 該第1の光素子部と該第2の光素子部との間に位置す
る、光の伝搬方向に形成された埋め込み部を有する多モ
ード干渉領域と、を備えており、 該第1の光素子部と該第2の光素子部とが該多モード干
渉領域を介して光学的に結合されている、集積型光回路
素子。
1. A first optical element section including first and second element regions stacked in a layer thickness direction, and a second optical element formed at a position distant from the first optical element section. And a multi-mode interference region having a buried portion formed in the light propagation direction, located between the first optical element portion and the second optical element portion, An integrated optical circuit device, wherein the first optical device portion and the second optical device portion are optically coupled via the multimode interference region.
【請求項2】 前記多モード干渉領域の前記埋め込み部
は、前記第1の光素子部より出射した光が、該第1の光
素子部からの出射時における光分布形状を保ったまま平
行移動して前記第2の光素子部に到達する長さに設定さ
れている、請求項1に記載の集積型光回路素子。
2. The buried portion of the multimode interference region moves parallel to the light emitted from the first optical element while maintaining the light distribution shape at the time of emission from the first optical element. The integrated optical circuit element according to claim 1, wherein the length is set to reach the second optical element section.
【請求項3】 前記多モード干渉領域の前記埋め込み部
の光の伝搬方向に垂直な方向の幅が、連続的或いは段階
的に変化する、請求項1に記載の集積型光回路素子。
3. The integrated optical circuit device according to claim 1, wherein a width of the buried portion of the multimode interference region in a direction perpendicular to a light propagation direction changes continuously or stepwise.
【請求項4】 前記第1の光素子部と前記多モード干渉
領域の間に薄い境界層が形成されている、請求項1に記
載の集積型光回路素子。
4. The integrated optical circuit device according to claim 1, wherein a thin boundary layer is formed between said first optical device section and said multimode interference region.
【請求項5】 層厚方向に積層された、お互いに異なる
光分布幅を有する第1及び第2の素子領域を含む第1の
光素子部と、 該第1の光素子部から出射した光の伝搬方向に形成され
た、該層厚方向と該層厚方向に垂直な面内方向との各々
に多モード導波構造を持った埋め込み部を有する多モー
ド干渉領域と、 該第1の光素子部から該多モード干渉領域を介して離れ
た位置に形成された第2の光素子部と、を備えており、 該第1の光素子部から出射した該光が、該多モード干渉
領域を該第2の光素子部まで伝搬することにより、該第
1の光素子部と該第2の光素子部とが光学的に結合され
ている、集積型光回路素子。
5. A first optical element unit including first and second element regions stacked in a layer thickness direction and having different light distribution widths, and light emitted from the first optical element unit. A multimode interference region having a buried portion having a multimode waveguide structure in each of the layer thickness direction and an in-plane direction perpendicular to the layer thickness direction, formed in the propagation direction of the first light; A second optical element portion formed at a position distant from the element portion via the multimode interference region, wherein the light emitted from the first optical element portion is provided in the multimode interference region. Is propagated to the second optical element section, whereby the first optical element section and the second optical element section are optically coupled to each other.
【請求項6】 前記第2の光素子部は、前記第1の光素
子部と前記多モード干渉領域の前記埋め込み部とに対し
て一直線上に並ぶメサ構造を有している、請求項1から
5の何れか一つに記載の集積型光回路素子。
6. The mesa structure according to claim 1, wherein the second optical element unit has a mesa structure aligned with the first optical element unit and the buried part of the multi-mode interference region. 6. The integrated optical circuit device according to any one of items 1 to 5,
【請求項7】 前記多モード干渉領域の前記埋め込み部
は、2つ以上のサブ領域が積層されて構成されている、
請求項1から6の何れか一つに記載の集積型光回路素
子。
7. The buried portion of the multi-mode interference region is configured by stacking two or more sub-regions.
An integrated optical circuit device according to claim 1.
【請求項8】 層厚方向に積層される第1及び第2の素
子領域を有する第1の光素子部と、該第1の光素子部か
ら離れた位置に配置される第2の光素子部とを、同時に
形成するステップと、 該第1の光素子部と該第2の光素子部との間の領域をエ
ッチングしてエッチング溝を形成する第1のエッチング
ステップと、 該エッチング溝の中に多モード干渉領域の埋め込み部を
形成する埋め込みステップと、を包含する、集積型光回
路素子の製造方法。
8. A first optical element portion having first and second element regions stacked in a layer thickness direction, and a second optical element disposed at a position separated from the first optical element portion Simultaneously forming a portion, a first etching step of etching an area between the first optical element portion and the second optical element portion to form an etching groove, A burying step of forming a buried portion of the multi-mode interference region therein.
【請求項9】 前記第1のエッチングステップでは、前
記多モード干渉領域の形成箇所の全てがエッチングされ
て前記エッチング溝が形成され、 前記埋め込みステップは、 該エッチング溝の全体を前記多モード干渉領域の前記埋
め込み部の構成材料によって埋め込み、第1の埋め込み
層を形成する工程と、 該第1の埋め込み層の所定箇所をエッチングで除去し、
該多モード干渉領域の該埋め込み部に相当する箇所を残
存させる第2のエッチングステップと、 残存した該多モード干渉領域の該埋め込み部の側部を覆
うように、薄膜或いは第2の埋め込み層を形成するステ
ップと、を更に含む、請求項8に記載の集積型光回路素
子の製造方法。
9. In the first etching step, the entirety of the formation portion of the multi-mode interference region is etched to form the etching groove, and in the embedding step, the entirety of the etching groove is formed in the multi-mode interference region. Forming a first buried layer by burying with a constituent material of the buried portion, and removing a predetermined portion of the first buried layer by etching;
A second etching step of leaving a portion corresponding to the buried portion of the multi-mode interference region; The method for manufacturing an integrated optical circuit device according to claim 8, further comprising: forming.
【請求項10】 前記第1のエッチングステップにおい
て、前記第2の光素子部における横方向閉じ込めのため
のメサ構造を同時に形成する、請求項8に記載の集積型
光回路素子の製造方法。
10. The method according to claim 8, wherein in the first etching step, a mesa structure for lateral confinement in the second optical element portion is formed at the same time.
【請求項11】 埋め込み部を有する多モード干渉領域
を形成するステップと、 該多モード干渉領域の周辺の所定の領域をエッチングし
て、少なくとも2つの除去領域を、該多モード干渉領域
の該埋め込み部を間に挟んだ位置に形成するステップ
と、 該少なくとも2つの除去領域の一方に、第1及び第2の
素子領域が層厚方向に積層された第1の光素子部を、他
方に第2の光素子部を、同時に形成するステップと、を
包含する、集積型光回路素子の製造方法。
11. A step of forming a multi-mode interference region having a buried portion, and etching a predetermined region around the multi-mode interference region to remove at least two removed regions from the buried region of the multi-mode interference region. Forming a first optical element portion in which the first and second element regions are stacked in the layer thickness direction on one of the at least two removed regions, and Forming an integrated optical circuit element at the same time.
【請求項12】 前記多モード干渉領域の形成のための
エッチングステップと、前記第2の光素子部における横
方向閉じ込めのためのメサ構造を形成するためのエッチ
ングステップとを、同時に実施する、請求項11に記載
の集積型光回路素子の製造方法。
12. An etching step for forming the multi-mode interference region and an etching step for forming a mesa structure for lateral confinement in the second optical element portion are simultaneously performed. Item 12. The method for manufacturing an integrated optical circuit device according to item 11.
【請求項13】 前記第1の光素子部の上部電極の形成
穴と前記第2の光素子部のリッジとを、同じエッチング
プロセスで同時に形成する、請求項8から12の何れか
一つに記載の集積型光回路素子の製造方法。
13. The method according to claim 8, wherein the formation hole of the upper electrode of the first optical element portion and the ridge of the second optical element portion are simultaneously formed by the same etching process. A manufacturing method of the integrated optical circuit element described in the above.
JP33627198A 1997-11-28 1998-11-26 Integrated optical circuit element and manufacturing method thereof Expired - Fee Related JP3788699B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33627198A JP3788699B2 (en) 1997-11-28 1998-11-26 Integrated optical circuit element and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP32791297 1997-11-28
JP9-327912 1997-11-28
JP33627198A JP3788699B2 (en) 1997-11-28 1998-11-26 Integrated optical circuit element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11223739A true JPH11223739A (en) 1999-08-17
JP3788699B2 JP3788699B2 (en) 2006-06-21

Family

ID=26572691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33627198A Expired - Fee Related JP3788699B2 (en) 1997-11-28 1998-11-26 Integrated optical circuit element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3788699B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800664B1 (en) 2006-04-04 2008-02-01 삼성전자주식회사 Laser module
JP2010226062A (en) * 2009-03-25 2010-10-07 Fujitsu Ltd Optical waveguide element, manufacturing method therefor, semiconductor device, laser module, and optical transmission system
JP2014174335A (en) * 2013-03-08 2014-09-22 Sumitomo Electric Ind Ltd Semiconductor optical waveguide element and method for manufacturing semiconductor optical waveguide element
JP2016042575A (en) * 2014-08-13 2016-03-31 華為技術有限公司Huawei Technologies Co.,Ltd. Method of manufacturing optical integrated circuit
JPWO2018117077A1 (en) * 2016-12-19 2019-10-24 古河電気工業株式会社 Optical integrated device and optical transmitter module

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800664B1 (en) 2006-04-04 2008-02-01 삼성전자주식회사 Laser module
JP2010226062A (en) * 2009-03-25 2010-10-07 Fujitsu Ltd Optical waveguide element, manufacturing method therefor, semiconductor device, laser module, and optical transmission system
US8401352B2 (en) 2009-03-25 2013-03-19 Fujitsu Limited Optical waveguide device, its manufacture method, laser module and optical transmission system
JP2014174335A (en) * 2013-03-08 2014-09-22 Sumitomo Electric Ind Ltd Semiconductor optical waveguide element and method for manufacturing semiconductor optical waveguide element
JP2016042575A (en) * 2014-08-13 2016-03-31 華為技術有限公司Huawei Technologies Co.,Ltd. Method of manufacturing optical integrated circuit
US9568676B2 (en) 2014-08-13 2017-02-14 Caliopa Nv Method for producing an integrated optical circuit
JPWO2018117077A1 (en) * 2016-12-19 2019-10-24 古河電気工業株式会社 Optical integrated device and optical transmitter module

Also Published As

Publication number Publication date
JP3788699B2 (en) 2006-06-21

Similar Documents

Publication Publication Date Title
JP4817255B2 (en) Optical semiconductor device and manufacturing method thereof
US7463663B2 (en) Semiconductor laser diode and integrated semiconductor optical waveguide device
US6597823B2 (en) Integrated optical circuit device and method for producing the same
JP3734900B2 (en) Semiconductor optical waveguide structure, optical device, and manufacturing method thereof
CN115832868A (en) Method for manufacturing double-grating semiconductor laser
JP4857702B2 (en) Manufacturing method of integrated optical semiconductor device
JP2000208862A (en) Semiconductor optical integrated device and its manufacture
US20030219053A1 (en) Index guided laser structure
KR20080014613A (en) Semiconductor optical device and manufacturing method therefor
CN113906640B (en) Semiconductor optical integrated element and method for manufacturing semiconductor optical integrated element
JPH0846292A (en) Semiconductor laser element and manufacture thereof
US6204078B1 (en) Method of fabricating photonic semiconductor device using selective MOVPE
JPH11223739A (en) Integrated optical circuit element and manufacture of the same
JP5323648B2 (en) Semiconductor optical amplifier
JPH0548214A (en) Distributed reflection type semiconductor laser
JP5530229B2 (en) Semiconductor light emitting device and optical pulse tester using the same
JP4769778B2 (en) Optical semiconductor device and manufacturing method thereof
JP3186645B2 (en) Semiconductor laser and method of manufacturing the same
JP2000188441A (en) Photo-semiconductor device and its manufacture
JPH10142434A (en) Optical multiplexing element
JPH11307867A (en) Semiconductor optical integrated element and manufacture thereof
JP4453937B2 (en) Optical integrated device and manufacturing method thereof
EP3890129A1 (en) Laser element and method for producing same
JP2000183443A (en) Semiconductor laser device with spot size converter and its manufacture
JPH10223968A (en) Optical semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060323

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees