JPH11214974A - 電圧駆動型素子用ドライブ回路 - Google Patents

電圧駆動型素子用ドライブ回路

Info

Publication number
JPH11214974A
JPH11214974A JP10026350A JP2635098A JPH11214974A JP H11214974 A JPH11214974 A JP H11214974A JP 10026350 A JP10026350 A JP 10026350A JP 2635098 A JP2635098 A JP 2635098A JP H11214974 A JPH11214974 A JP H11214974A
Authority
JP
Japan
Prior art keywords
voltage
signal
output
turned
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10026350A
Other languages
English (en)
Inventor
Makoto Yoshii
誠 吉井
Yasuhiro Nakano
靖弘 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Takaoka Toko Co Ltd
Original Assignee
Takaoka Electric Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Takaoka Electric Mfg Co Ltd filed Critical Takaoka Electric Mfg Co Ltd
Priority to JP10026350A priority Critical patent/JPH11214974A/ja
Publication of JPH11214974A publication Critical patent/JPH11214974A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】 【課題】 電圧駆動型素子を駆動する電圧波形の乱れを
抑制し、小さな電流定格のスイッチング素子でもって動
作可能とするドライブ回路を提供すること 【解決手段】 スイッチング素子Q1,Q2を交互にオ
ン/オフ制御する制御部10は、ゲート信号Gを受けて
からカウント動作を開始するカウンタ11′と、そのカ
ウンタ出力に基づいてスイッチング素子をオン/オフす
る高周波信号G1,G2を出力する手段(符号12a,
12b,2a,2b,15〜21の論理回路)を備え
る。すると、ゲート信号がオンの時は、デューティ比5
0%のパルスが、第1,第2オア素子12a,12bか
ら出力され、交互にスイッチング素子がオンする。ゲー
ト信号がオンになった直後の一定期間は、論理素子15
〜21の動作により、2つのスイッチング素子を同時に
オン状態にし、その後通常の交互にオン/オフ動作する
ような高周波制御信号を生成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電圧駆動型素子用
ドライブ回路に関するものである。
【0002】
【従来の技術】図1は、従来の直交変換装置用ドライブ
回路を示しており、図2はその回路の各点における状態
を示すタイミングチャートを示している。係るドライブ
回路は、MOSFETやIGBT等の電圧駆動型素子Q
のゲートに、制御信号(ゲート信号)Gがオンの時にゲ
ート電圧G3を印加するようになっている。具体的な回
路の一例としては、図示するように、2入力のアンド素
子2a,bのそれぞれの一方の入力端子にゲート信号G
を与え、他方の入力端子に高周波信号(クロック信号)
φを与えるようにする。この時、一方のアンド素子2a
には、高周波信号をそのまま与え、他方のアンド素子2
bにはノット素子3を介することにより反転させて入力
するようにしている。これにより、各アンド素子2a,
bの出力G1,G2は、ゲート信号がオフ(L)とする
と常にLとなり、ゲート信号がオン(H)の時は高周波
信号に同期して交互にパルスが出力するので、いずれか
の出力がHとなる。つまり、ゲート信号Gを高周波変調
することになる。
【0003】これら両アンド素子2a,bの出力G1,
G2をそれぞれFETやトランジスタなどのスイッチン
グ素子Q1,Q2の制御信号として与えるようにしてい
る。そして、各スイッチング素子Q1,Q2は、トラン
ス6の一次側に直列接続された状態で、電源ラインとア
ースの間に設置されている。これにより、スイッチング
素子Q1,Q2が交互にオンになると、各トランス6の
二次側に交互に電圧が発生する。
【0004】また、各トランス6の二次側は、それぞれ
ダイオード7が接続されており、そこにおいて整流させ
た後、合流させて復調回路8に与えるようにしている。
これにより、復調回路8の出力(復調されたゲート電
圧)G3は、ゲート信号Gとほぼ同じになる。よって、
制御信号Gを絶縁状態で復調可能となり、電圧駆動型素
子Qのオン/オフを制御できる。
【0005】
【発明が解決しようとする課題】高周波信号φとゲート
信号Gの立ち上がりは、同期がとれていないので、図2
に示すように、ゲート信号Gが立ち上がった時には、高
周波信号φのパルスの途中であることが多々ある。そし
て、スイッチング素子5は一定のスイッチング遅れがあ
るため、すぐにHになるわけでない。したがって、ゲー
ト信号が立ち上がった後すぐに高周波信号φが変化する
と、両スイッチング素子5がそれに追従しきれずに、そ
の出力ひいては復調されたゲート電圧G3の波形が乱
れ、電圧駆動型素子Qの動作に影響を与えることにな
る。
【0006】また、電圧駆動型素子Qのゲート電流I
は、図2に示すように、ゲート信号Gすなわち復調され
たゲート電圧G3の立ち上がりの際に突入電流が流れる
ようになる。この電流のピーク時には、いずれか一方の
スイッチング素子Q1またはQ2がオンになり、他方が
オフになっているので、当然のことながら係る電流を一
方のスイッチング素子のみで供給する必要がある。した
がって、係る電流に耐えられるだけの大きな電流定格の
スイッチング素子が必要となる。
【0007】さらに、図2に示すように、ゲート信号つ
まりゲート電圧G3の立ち上がりは一定の時定数により
遅れる。この立ち上がり速度は、ピーク電流が大きくな
るようにすると早くなり瞬時に立ち上がることになる。
しかし、上記したように立ち上がりを早くするために
は、より大きな電流定格のスイッチング素子が必要とな
る。
【0008】そして、そのように大きな定格電流を使用
するためには、素子自体も大きくなるとともに、発熱も
大きいので、大きな冷却(放熱)フィンを設けて自然放
熱したり、冷却ファンを設けて強制冷却する等の冷却機
構を設ける必要があり、装置全体がより大型化してしま
う。
【0009】本発明は、上記した背景に鑑みてなされた
もので、その目的とするところは、上記した問題を解決
し、電圧駆動型素子を駆動する電圧波形が乱れるのを可
及的に抑制するとともに、小さな電流定格のスイッチン
グ素子でもって動作可能とし、しかも、高速駆動(ゲー
ト信号がオンになった時の電圧駆動型素子がオンになる
までの時間を短くする)をすることのできる電圧駆動型
素子用ドライブ回路を提供するものである。
【0010】
【課題を解決するための手段】上記した目的を達成する
ため、本発明に係る電圧駆動型素子用ドライブ回路で
は、一組のスイッチング素子を交互にオン/オフ制御す
ることにより、オン動作中のスイッチング素子に起因す
る回路から電圧駆動型素子のゲート電圧を供給するよう
にした電圧駆動型素子用ドライブ回路であって、前記ス
イッチング素子のスイッチング動作を制御する制御部
が、開始信号(実施の形態では、「ゲート信号G」に対
応する)を受けてからカウント動作を開始するカウンタ
と、そのカウンタの出力に基づいて前記スイッチング素
子をオン/オフする高周波制御信号を出力する制御信号
生成手段(実施の形態では、カウンタの出力端子に接続
された各オア素子12a,12bや、アンド素子2a,
2b及び各論理素子16〜21により実現されている)
とを有し、前記カウンタを動作するクロック信号の周波
数を、前記高周波制御信号より高くした(請求項1)。
【0011】このように構成すると、開始信号がオンす
るタイミングと、クロック信号の立ち上がりが一致しな
くても、高周波制御信号はクロック信号そのものではな
く、そのクロック信号により動作するカウンタ出力に基
づき、所定数分のクロックが入力されて1つの高周波制
御信号のパルスを生成するため、開始信号がオンになっ
た直後に、高周波制御信号の状態が変わることがなく、
スイッチング素子が高周波制御信号に十分追従できる。
その結果、そのスイッチング素子のオン/オフにより動
作する電圧駆動型素子のゲート電圧も歪まなくなる。
【0012】一方、前記制御信号生成手段は、前記開始
信号を受けた直後の一定期間は、前記一組のスイッチン
グ素子を同時にオン状態にし、その後通常の交互にオン
/オフ動作するような高周波制御信号を生成し、出力す
るように構成すると好ましい(請求項2)。すなわち、
ゲート信号がオンになった直後は、図2などに示したよ
うに、大きなゲート電流が流れる。そこで、本発明のよ
うに、開始直後は一組のスイッチング素子が同時にオン
になるようにすると、各スイッチング素子に基づく回路
にてゲート電流が供給される。したがって、仮に従来と
同じゲート電流を流すためには、スイッチング素子の電
流定格を半分近くまで小さいものとすることができる。
また、それにともない冷却手段などの装置も小型化でき
るので、装置全体の小型化並びにコストの低減を行え
る。逆に、同一の素子であれば、供給するゲート電流が
増加するので、ゲート電圧の立ち上がり特性を良好に
し、瞬時に立ち上げることができる。そして、係る場合
に、前記一定期間は、通常動作時の1回のパルスのパル
ス幅の1/2以上で1以下の範囲で設定すると、効果が
より発揮するのでよい(請求項3)。
【0013】
【発明の実施の形態】本発明は、スイッチング素子Q
1,Qをオン/オフ制御する制御部の構造を改良したも
のである。図3は、本発明に係る電圧駆動型素子用ドラ
イブ回路の好適な第1の実施の形態の要部を示してい
る。なお、スイッチング素子Q1.Q2より後段側の回
路構成は、図1に示したものと同様のものを用いること
ができるため、具体的な図示を省略する。
【0014】図1に示すように、2入力のアンド素子2
a,2bを2個用意し、そのアンド素子2a,2bの出
力G1,G2を、スイッチング素子Q1,Q2をオン/
オフする制御信号にしている。そして、ゲート信号Gを
2つのアンド素子2a,2bにそれぞれ入力する点は従
来と同じである。
【0015】ここで本発明では、クロック信号CLK
と、上記ゲート信号Gを制御部10に与え、その制御部
10にて制御信号を生成しスイッチング素子Q1,Q2
をオン/オフするようにしている。そして、この制御部
10は、カウンタ11と、2個のオア素子12a,12
bとから構成されている。
【0016】具体的には、クロック信号CLKの周波数
を、スイッチング素子2をオン/オフさせるための信号
となる高周波信号φ1,φ2の周波数の8倍とし、係る
クロック信号CLKをカウンタ11の入力端子に入力す
る。また、ゲート信号Gをカウンタ11のリセット端子
に入力する。そして、カウンタ11は8進カウンタを用
い、そのカウンタ11の0〜3番の出力端子を第1オア
素子12aに入力させ、4〜7番の出力端子を第2オア
素子12bに入力させるようにし、各オア素子12a,
12bの出力φ1,φ2をそれぞれ対応するアンド素子
2a,2bに入力するようにしている。
【0017】係る構成にすると、図4に示すタイミング
チャートのように動作する。つまり、ゲート信号GがL
の時は、カウンタ11は動作しないし、アンド素子2の
一方の入力がLであるので、アンド素子2a,2bの出
力はLのままとなる。よって、スイッチング素子Q1,
Q2は停止したものとなる。
【0018】そして、この状態でゲート信号Gがオン
(H)となると、アンド素子2a,2bの一方の入力が
Hになるので、両アンド素子2a,2bの出力G1,G
2は、オア素子12a,12bの出力φ1,φ2と同じ
になる。具体的には以下のとおりである。
【0019】まず、ゲート信号Gがオンになると、カウ
ンタ11が動作開始する。カウンタ11は、クロック信
号CLKの立ち上がりを検知して1ずつカウントアップ
するので、図示するように、クロック信号CLKのパル
スの途中でゲート信号Gがオンになった場合であって
も、カウンタ11はその後のカウントクロック信号の立
ち上がりを受けてカウンタ11が1ずつインクリメント
する。これに伴い、カウンタの出力端子の「0」〜
「7」まで順番に単発のパルスが出力する。したがっ
て、出力端子「0」〜「3」からパルス出力している間
は第1オア素子12aの出力がHとなり、出力端子
「4」〜「7」からパルス出力している間は第2オア素
子12bの出力がHとなる。
【0020】上記の動作原理にしたがい、ゲート信号G
がオンの時には、アンド素子2a,2bのいずれか一方
の出力G1またはG2がHとなっているので、従来と同
様の原理にしたがい、図外の電圧駆動型素子Qのゲート
電圧G3は、上記したゲート電圧Gとほぼ同じパルス幅
が印加されることになる。
【0021】本実施の形態では、ゲート信号がオンにな
ってカウンタが開始するので、図示するようにクロック
信号の途中でゲート信号がオンになった場合であって
も、少なくとも3つ分カウントアップする間では第1オ
ア素子12aがオン状態を維持する。つまり、開始直後
の第1オア素子12aから出力φ1のパルス幅であって
も、正常動作時における1つのオア素子の出力パルスの
パルス幅の3/4以上のパルス幅が得られるので、従来
のように高周波信号φが、ゲート信号がオンになった直
後に変わることもなく、スイッチング素子が追従するこ
とができ、電圧駆動型素子に対するゲート電圧が歪むこ
となく印加できる。換言すれば、クロック信号とゲート
信号は同期しないものの、ゲート信号と高周波信号の同
期がとれるため、最終的なゲート電圧も歪まない。
【0022】図5は本発明の第2の実施の形態の要部を
示している。本実施の形態でも、カウンタ11′を用
い、ゲート信号Gがオンになってから係るカウンタ1
1′を動作開始し、そのカウンタ出力に基づいてスイッ
チング素子をオン/オフさせる制御信号を生成してい
る。係る点では上記した第1の実施の形態と同様であ
る。そして本実施の形態では、図6に示すタイミングチ
ャートのように、ゲート信号Gがオンになった直後の動
作を他の通常動作時と異ならせ、両アンド素子2a,2
bの出力G1,G2を共に一定期間オンにし、2つのス
イッチング素子Q1,Q2が同時にオン状態になるよう
にしている。
【0023】そして、係る動作を行わせるための具体的
な構成は、図5に示すように、まず、カウンタ11′と
して10進カウンタを11′用いる。そして、ゲート信
号Gをアンド素子2a,2bとともにこのリセット端子
に入力するようにしている。さらに、クロック信号CL
Kを入力信号としてカウントアップするようにしてい
る。そして、クロック信号の周波数は、スイッチング素
子Q1,Q2をオン/オフ制御する高周波信号の周波数
の10倍になるようにしている。さらにまた、出力端子
の「0〜4」番を第1オア素子12aに入力し、出力端
子の「5〜9」番を第2オア素子12bに入力するよう
にしている。これにより、両オア素子12a,12bか
ら出力される高周波信号φ1,φ2の周波数は、第1実
施の形態と同じになる。
【0024】図3と図5を比較すると明らかなように、
カウンタの出力端子数およびそれに対応してオア素子1
2a,12bの入力端子数が増えたものの、基本的な動
作原理は同じであり、両オア素子12a,12bの出力
φ1,φ2は、ゲート信号Gがオンの間は、同一のパル
ス幅で交互にオン/オフを繰り返す。そして、第2オア
素子12bの出力は、第3オア素子15を介してアンド
素子2bに与えられるので、少なくとも、第2オア素子
12bの出力がオンの時はアンド素子2bの出力もHと
なる(この状態の時には、ゲート信号GもHとなってい
るので)。
【0025】なお、ゲート信号Gがオフ(L)の時に
は、第2オア素子12bの出力φ2はLとなるものの、
カウンタ11′の0番の出力端子がHとなっていること
から第1オア素子12aの出力φ1はHとなる。しか
し、ゲート電圧GがLのため、アンド素子2a,2bの
出力G1,G2は、Lとなる。係る作用は第1の実施の
形態と同じである。
【0026】ここで本実施の形態では、カウンタ11′
の0番出力端子を2入力の第1アンド素子16の一方の
入力端子に与える。この第1アンド素子16の他方の入
力端子には、ゲート信号Gをノット素子17を介して与
えるようになっている。これにより、この第1アンド素
子16の出力は、ゲート信号Gがオフ(L)の時は、カ
ウンタ11′の出力は0番の出力端子がHを保持するの
で、第1アンド素子16の出力はHとなる。一方、ゲー
ト信号Gがオン(H)になると、ノット素子17の出力
がLとなるので、第1アンド素子16の出力はLに落ち
る。
【0027】また、カウンタ11′の0〜3番の出力端
子は、3入力のオア素子18に接続し、このオア素子1
8の出力を第2アンド素子19に入力している。また、
この第2アンド素子19の他方の入力端子には、Dフリ
ップフロップ21のQ出力が与えられている。そして、
上記第1,第2アンド素子16,19の出力をオア素子
20に与え、そのオア素子20の出力を上記したDフリ
ップフロップ21に入力している。また、このDフリッ
プフロップ21も、クロック信号CLKに同期して動作
し、そのQ出力φ3は、上記したように第2アンド素子
19に入力するとともに、第3オア素子15に与えるよ
うになっている。
【0028】係る構成にすると、ゲート信号GがLの時
は、上記したように第1アンド素子16の出力がHとな
っているので、オア素子20の出力もHとなり、Dフリ
ップフロップ21のQ出力もHを保持する。よって、第
2アンド素子19の一方の入力端子にもHが入力され続
ける。なお、この時、第3オア素子15にもHが入力さ
れるものの、上記したようにゲート信号GがLであるた
め、アンド素子2bの出力G2はLのままとなる。
【0029】次に、ゲート信号GがHに立ち上がったと
する。すると、第1アンド素子16の出力はLに落ちる
ものの、上記したようにカウンタ11′の出力端子は、
0番から順にパルス(H)が出力される。したがって、
開始当初はオア素子18の出力がHとなる。また、Dフ
リップフロップ21の出力も、前回入力された値を出力
されるので、ゲート信号Gが立ち上がった次のクロック
信号が入っても、その出力φ3はHとなる。よって、最
初の0番から2番までの3回分のパルスが出力される間
は、第2アンド素子19の出力がHとなるので、オア素
子20ひいてはDフリップフロップ21の出力φ3もH
となる。
【0030】これにより、第3オア素子15の出力もH
となる。したがって、ゲート信号Gがオンになった直後
の1回目のアンド素子2aの出力G1のオン期間の3/
5の間だけ、アンド素子2bの出力G2もオンとなる。
つまり、係る一定の期間は、2つのスイッチング素子Q
1,Q2が同時にオンし、ゲート電流の供給を2つのス
イッチング素子Q1,Q2から供給するようにする。こ
れにより、1個のスイッチング素子の電流定格を小さく
し、小型化を図ることができる。また、逆に今までと同
一の電流定格のものを用いた場合には、ゲート電流を大
きくとることが可能となり、ゲート電圧の立ち上がり特
性を良好にすることができる。
【0031】ところで、NAS電池(ナトリウム・硫黄
電池)は電力貯蔵に優れているという性能を有している
ため、それを変電所などに設置し、電力需要の低いとき
に係るNAS電池に貯蔵し、電力需要が高くなってきた
ならばNAS電池に貯蔵した電力を放出することによ
り、負荷変動を平均化し電力設備の効率的利用を図るこ
とについて研究されている。そして、係るシステムを実
用化するためには、NAS電池(直流)と電力系統(交
流)とを連係させる必要があり、そこで交直変換装置を
大容量・高効率の実用化レベルまで上げる必要がある。
【0032】係る場合には、電圧駆動型素子としてIG
BT素子を用い、電圧形自励式PWM電流制御方式を用
いることにより、高調波含有率を低く高効率を実現する
ことができる。そして、その直交補変装置の一部に上記
した本発明に係るドライブ回路を組み込むと、スイッチ
ングがデジタル制御されて波形歪みの発生を可及的に抑
制することにより、高調波含有率をさらに低減できる。
さらにまた、ゲート信号がオンになった当初に2つのス
イッチング素子を同時にオンにするように構成すること
により、大電流を流すことができるため、上記した大容
量・高効率の向上を図ることができる。つまり、本発明
に係るドライブ回路は、NAS電池用交直変換装置を実
用化するために適した装置となる。もちろん、それ以外
の通常の用途にも適用できるのはいうまでもない。
【0033】なお、上記した各実施の形態で説明した論
理回路を構成する各素子は、それ単独の素子を組み立て
てももちろんよいが、実際には、同様の機能を有するよ
うにDSPやワンチップ・マイコンにより実現すること
ができる。
【0034】
【発明の効果】以上のように本発明に係る電圧駆動型素
子用ドライブ回路では、カウンタの出力に基づいてスイ
ッチング素子のオン/オフを制御する高周波信号を生成
するようにしたため、かかる高周波信号とゲート信号の
同期がとれ、電圧駆動型素子を駆動する電圧波形が乱れ
るのを可及的に抑制することができる。また、請求項
2,3のように構成することにより、小さな電流定格の
スイッチング素子でもって動作可能とし、しかも、高速
駆動(ゲート信号がオンになった時の電圧駆動型素子が
オンになるまでの時間を短くする)をすることができ
る。
【図面の簡単な説明】
【図1】従来例を示すブロック図である。
【図2】そのタイミングチャートである。
【図3】本発明に係る電圧駆動型素子用ドライブ回路の
第1の実施の形態の要部を示すブロック図である。
【図4】そのタイミングチャートである。
【図5】本発明に係る電圧駆動型素子用ドライブ回路の
第2の実施の形態の要部を示すブロック図である。
【図6】そのタイミングチャートである。
【符号の説明】
2a,2b アンド素子 3 ノット素子 6 トランス 7 ダイオード 8 復調回路 10 制御部 11,11′ カウンタ 12a 第1オア素子 12b 第2オア素子 15 第3オア素子 16 第1アンド素子 17 ノット素子 18 オア素子 19 第2アンド素子 20 オア素子 21 Dフリップフロップ Q 電圧駆動型素子 Q1,Q2 スイッチング素子

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 一組のスイッチング素子を交互にオン/
    オフ制御することにより、オン動作中のスイッチング素
    子に起因する回路から電圧駆動型素子のゲート電圧を供
    給するようにした電圧駆動型素子用ドライブ回路であっ
    て、 前記スイッチング素子のスイッチング動作を制御する制
    御部が、 開始信号を受けてからカウント動作を開始するカウンタ
    と、 そのカウンタの出力に基づいて前記スイッチング素子を
    オン/オフする高周波制御信号を出力する制御信号生成
    手段とを有し、 前記カウンタを動作するクロック信号の周波数を、前記
    高周波制御信号より高くしたことを特徴とする電圧駆動
    型素子用ドライブ回路。
  2. 【請求項2】 前記制御信号生成手段は、前記開始信号
    を受けた直後の一定期間は、前記一組のスイッチング素
    子を同時にオン状態にし、その後通常の交互にオン/オ
    フ動作するような高周波制御信号を生成し、出力するも
    のであることを特徴とする請求項1に記載の電圧駆動型
    素子用ドライブ回路。
  3. 【請求項3】 前記一定期間は、通常動作時の1回のパ
    ルスのパルス幅の1/2以上で1以下としたことを特徴
    とする請求項2に記載の電圧駆動型素子用ドライブ回
    路。
JP10026350A 1998-01-26 1998-01-26 電圧駆動型素子用ドライブ回路 Pending JPH11214974A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10026350A JPH11214974A (ja) 1998-01-26 1998-01-26 電圧駆動型素子用ドライブ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10026350A JPH11214974A (ja) 1998-01-26 1998-01-26 電圧駆動型素子用ドライブ回路

Publications (1)

Publication Number Publication Date
JPH11214974A true JPH11214974A (ja) 1999-08-06

Family

ID=12191024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10026350A Pending JPH11214974A (ja) 1998-01-26 1998-01-26 電圧駆動型素子用ドライブ回路

Country Status (1)

Country Link
JP (1) JPH11214974A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015198572A (ja) * 2014-03-31 2015-11-09 エルエス産電株式会社Lsis Co., Ltd. バッテリ逆接続保護システム
JP2016092747A (ja) * 2014-11-11 2016-05-23 コニカミノルタ株式会社 スイッチング素子駆動回路、ヒータ装置および画像形成装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015198572A (ja) * 2014-03-31 2015-11-09 エルエス産電株式会社Lsis Co., Ltd. バッテリ逆接続保護システム
US9653907B2 (en) 2014-03-31 2017-05-16 Lsis Co., Ltd. Protection system against reverse battery connection
JP2016092747A (ja) * 2014-11-11 2016-05-23 コニカミノルタ株式会社 スイッチング素子駆動回路、ヒータ装置および画像形成装置

Similar Documents

Publication Publication Date Title
US8830711B2 (en) Hybrid switch for resonant power converters
US5642273A (en) Resonant snubber inverter
US5710698A (en) Delta connected resonant snubber circuit
US9564832B2 (en) Circuit for synchronously switching series connected electronic switches
JPH07222493A (ja) 電力用電子機器における直流アクチュエータの制御装置
US6940736B2 (en) Multiple switch circuit with limited switch frequency
CN113557658A (zh) 电力转换系统和虚拟dc电压发生器电路
JP3346543B2 (ja) スイッチング電源装置
JPH11214974A (ja) 電圧駆動型素子用ドライブ回路
JP2004040854A (ja) スイッチング電源
US6657872B2 (en) Voltage converter
JP2982364B2 (ja) 誘導加熱用インバータ
JPH10225114A (ja) 同期整流回路
JPH10295082A (ja) 単相インバータの制御方式
McNeill et al. Power device gate driver circuit with reduced number of isolation transformers for switched reluctance machine drive
JP2001298330A (ja) 絶縁型pwm電力増幅器
JP3468222B2 (ja) マグネトロン駆動用電源
JP2947011B2 (ja) 高周波電力装置
JP2002315338A (ja) スイッチング電源装置
JP2024130832A (ja) 電力変換装置及びその制御方法
JPS6132914B2 (ja)
JPH11146660A (ja) 単相インバータ装置
JPH0720375B2 (ja) インバータ制御回路
JPS607912B2 (ja) インバ−タの転流回路
JP3141920B2 (ja) ブリッジ型インバ−タ装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030701