JPH0720375B2 - インバータ制御回路 - Google Patents
インバータ制御回路Info
- Publication number
- JPH0720375B2 JPH0720375B2 JP63330245A JP33024588A JPH0720375B2 JP H0720375 B2 JPH0720375 B2 JP H0720375B2 JP 63330245 A JP63330245 A JP 63330245A JP 33024588 A JP33024588 A JP 33024588A JP H0720375 B2 JPH0720375 B2 JP H0720375B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- inverter
- drive signal
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は直流電力を交流電力に変換するインバータ装置
の制御回路に関する。
の制御回路に関する。
（従来技術及び発明が解決しようとする課題） OA・FA機器の普及に伴い商用電源の停電、遮断に備えて
信頼性の高い電源の必要性が高くなり、いわゆる無停電
電源（以下、UPSと略称する。）の導入の気運が高まっ
ている。UPSが事務所内にも設置されるように状況が変
わってきて、最近ではUPSの小形・軽量化の要求と共に
装置の発生する騒音の抑制及び効率の向上が強く望まれ
ている。
信頼性の高い電源の必要性が高くなり、いわゆる無停電
電源（以下、UPSと略称する。）の導入の気運が高まっ
ている。UPSが事務所内にも設置されるように状況が変
わってきて、最近ではUPSの小形・軽量化の要求と共に
装置の発生する騒音の抑制及び効率の向上が強く望まれ
ている。
これらの要求を満足する技術としてスイッチング周波数
の高周波化、いわゆる高周波スイッチング技術がある。
高周波スイッチングにより、トランス及び交流フィルタ
の小形・軽量化が可能になり、スイッチング周波数を20
kHz以上に高くすることができれば騒音も可聴周波数帯
域外に出て問題は解決される。
の高周波化、いわゆる高周波スイッチング技術がある。
高周波スイッチングにより、トランス及び交流フィルタ
の小形・軽量化が可能になり、スイッチング周波数を20
kHz以上に高くすることができれば騒音も可聴周波数帯
域外に出て問題は解決される。
ところで、スイッチングに使う半導体スイッチの技術を
みると現在UPSに使われているものは主としてバイポー
ラトランジスタとパワーMOSFETである。バイポーラトラ
ンジスタは100KVA以上の大きなUPSにも採用されている
もので最も普及しているが、残念ながらスイッチング速
度が遅く、5kHz程度にしかスイッチング周波数を高めら
れない。これは通電時の電力損失に比べスイッチングに
伴う電力損失の方が大きくなり、熱的に使用限界に達し
てしまうことが制約になっている。
みると現在UPSに使われているものは主としてバイポー
ラトランジスタとパワーMOSFETである。バイポーラトラ
ンジスタは100KVA以上の大きなUPSにも採用されている
もので最も普及しているが、残念ながらスイッチング速
度が遅く、5kHz程度にしかスイッチング周波数を高めら
れない。これは通電時の電力損失に比べスイッチングに
伴う電力損失の方が大きくなり、熱的に使用限界に達し
てしまうことが制約になっている。
一方、パワーMOSFETはスイッチング時間が短いため損失
が少ない、従って高周波スイッチングに耐えられるが、
素子の通電容量が小さいために数KVAまでのUPSに使用さ
れている。大容量のUPSに適用するには技術的にも、経
済的にも難しい面がある。
が少ない、従って高周波スイッチングに耐えられるが、
素子の通電容量が小さいために数KVAまでのUPSに使用さ
れている。大容量のUPSに適用するには技術的にも、経
済的にも難しい面がある。
従って、現在の技術をもっては大容量のUPSに非可聴周
波数帯域である20kHz以上のスイッチング周波数を適用
することは難しく、装置の小形・軽量化、騒音抑制の効
果も充分に発揮できない。
波数帯域である20kHz以上のスイッチング周波数を適用
することは難しく、装置の小形・軽量化、騒音抑制の効
果も充分に発揮できない。
インバータ装置について従来例と問題点を以下に説明す
る。
る。
第６図は、半導体スイッチの制御回路を省略した従来の
インバータ装置の構成例である。破線ブロックで示した
61は、半導体スイッチQ1−Q4を含む高周波インバータ回
路、62は整流回路、64は半導体スイッチQ5−Q8を含むイ
ンバータ回路、65は平滑フィルター回路である。また、
第７図に第６図インバータ装置の動作波形例を示す。
インバータ装置の構成例である。破線ブロックで示した
61は、半導体スイッチQ1−Q4を含む高周波インバータ回
路、62は整流回路、64は半導体スイッチQ5−Q8を含むイ
ンバータ回路、65は平滑フィルター回路である。また、
第７図に第６図インバータ装置の動作波形例を示す。
高周波インバータ回路61の半導体スイッチQ1とQ4、Q2と
Q3の対に第７図に示すオン信号（ｉ）、（ii）を与え、
交互にオンさせると直流電源Ｅの電圧が点ａ、ｂ間に交
流電圧と成って現れる。その交流電圧を高周波の絶縁ト
ランスＴで、１次−２次間を直流的に絶縁した所望のレ
ベルに変圧した交流電圧（第７図（iii））をＡ−Ｂ間
に得る。整流回路62でＡ−Ｂ間の高周波の交流電圧を整
流したのがパルス状直流電圧（第７図（iv））すなわち
Ｆ−Ｇ間電圧である。さらにこのＦ−Ｇ間電圧を平滑フ
ィルタ65で平滑して直流電圧（第７図（Ｖ））を得る。
Q3の対に第７図に示すオン信号（ｉ）、（ii）を与え、
交互にオンさせると直流電源Ｅの電圧が点ａ、ｂ間に交
流電圧と成って現れる。その交流電圧を高周波の絶縁ト
ランスＴで、１次−２次間を直流的に絶縁した所望のレ
ベルに変圧した交流電圧（第７図（iii））をＡ−Ｂ間
に得る。整流回路62でＡ−Ｂ間の高周波の交流電圧を整
流したのがパルス状直流電圧（第７図（iv））すなわち
Ｆ−Ｇ間電圧である。さらにこのＦ−Ｇ間電圧を平滑フ
ィルタ65で平滑して直流電圧（第７図（Ｖ））を得る。
次にインバータ回路64の半導体スイッチQ5−Q8にそれぞ
れ第７図に示す信号（vi）−（ix）を与えるとコンデサ
Cdcの直流電圧を交流PWM電圧（第７図（ｘ）の実線）に
変換できる。この交流PWM電圧を交流フィルタLac,Cacを
介し高調波成分を減衰させて負荷Loadに与える。第７図
（ｘ）の破線で示される電圧が負荷に加わる正弦波電圧
である。
れ第７図に示す信号（vi）−（ix）を与えるとコンデサ
Cdcの直流電圧を交流PWM電圧（第７図（ｘ）の実線）に
変換できる。この交流PWM電圧を交流フィルタLac,Cacを
介し高調波成分を減衰させて負荷Loadに与える。第７図
（ｘ）の破線で示される電圧が負荷に加わる正弦波電圧
である。
この従来例の欠点は、高周波インバータ回路61、インバ
ータ回路64のそれぞれで半導体スイッチに伴う損失が発
生し、半導体スイッチの責務を厳しくしており、また装
置としての効率を低下させている。
ータ回路64のそれぞれで半導体スイッチに伴う損失が発
生し、半導体スイッチの責務を厳しくしており、また装
置としての効率を低下させている。
高周波インバータ回路61のスイッチング周波数を20kHz
以上に高くすれば、高周波変換器の騒音は聴こえなくな
り小形化も可能になる。しかし、20kHz以上のスイッチ
ングに耐える半導体素子はパワーMOSFETなど小容量でし
かも高価なものになってしまう。同じくインバータ回路
64のPWMスイッチング周波数を20kHz以上にすれば、交流
フィルタLac,Cacは小さくてすみ、騒音の問題がなくな
るが、やはり半導体スイッチング特性に問題があり制約
が大きい。
以上に高くすれば、高周波変換器の騒音は聴こえなくな
り小形化も可能になる。しかし、20kHz以上のスイッチ
ングに耐える半導体素子はパワーMOSFETなど小容量でし
かも高価なものになってしまう。同じくインバータ回路
64のPWMスイッチング周波数を20kHz以上にすれば、交流
フィルタLac,Cacは小さくてすみ、騒音の問題がなくな
るが、やはり半導体スイッチング特性に問題があり制約
が大きい。
本発明は上記課題を解決するため、インバータ回路にバ
イポーラトランジスタのようにスイッチング損失の大き
い半導体スイッチを使いながら高周波のPWM制御が行え
るUPSのインバータ制御回路を提供することにある。
イポーラトランジスタのようにスイッチング損失の大き
い半導体スイッチを使いながら高周波のPWM制御が行え
るUPSのインバータ制御回路を提供することにある。
（課題を解決するための手段） 本発明は上記目的を達成するため、直流電源とインバー
タ回路との間に、直流電圧を絶縁した直流PWM電圧に変
換する高周波インバータ回路と整流回路からなるコンバ
ータ回路を挿入し、この直流PWM電圧を複数の半導体ス
イッチを用いて、交流PWM電圧に変換するインバータ回
路と、変換された交流PWM電圧に含まれる高調波電圧を
減衰させる交流フィルタと、コンバータ回路及び、イン
バータ回路の動作を制御する制御回路からなるインバー
タ装置の制御回路において、発振器からのクロックで三
角波電圧を発生する三角波発生回路と前記発振器からの
クロックで正弦波基準電圧を発生する正弦波発生回路
と、三角波電圧と正弦波基準電圧を比較しPWMパルス信
号を発生させる比較回路と、比較回路の出力PWMパルス
信号を一定時間シフトし、その信号を分配回路により分
配して前記コンバータ回路の駆動信号を発生すると同時
に、前記コンバータ回路の駆動信号のオンレベルのある
一定時間前にオンし、前記駆動信号のオフレベルのある
一定時間後にオフするインバータ駆動信号を発生するパ
ルスシフト回路で構成したことを特徴とするインバータ
制御回路を発明の要旨とする。
タ回路との間に、直流電圧を絶縁した直流PWM電圧に変
換する高周波インバータ回路と整流回路からなるコンバ
ータ回路を挿入し、この直流PWM電圧を複数の半導体ス
イッチを用いて、交流PWM電圧に変換するインバータ回
路と、変換された交流PWM電圧に含まれる高調波電圧を
減衰させる交流フィルタと、コンバータ回路及び、イン
バータ回路の動作を制御する制御回路からなるインバー
タ装置の制御回路において、発振器からのクロックで三
角波電圧を発生する三角波発生回路と前記発振器からの
クロックで正弦波基準電圧を発生する正弦波発生回路
と、三角波電圧と正弦波基準電圧を比較しPWMパルス信
号を発生させる比較回路と、比較回路の出力PWMパルス
信号を一定時間シフトし、その信号を分配回路により分
配して前記コンバータ回路の駆動信号を発生すると同時
に、前記コンバータ回路の駆動信号のオンレベルのある
一定時間前にオンし、前記駆動信号のオフレベルのある
一定時間後にオフするインバータ駆動信号を発生するパ
ルスシフト回路で構成したことを特徴とするインバータ
制御回路を発明の要旨とする。
（実施例） 以下、図面に沿って本発明の実施例を説明する。なお、
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲で種々の変更あるいは改良を行い得ることは言う
までもない。
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲で種々の変更あるいは改良を行い得ることは言う
までもない。
まず、はじめに本発明のインバータ制御回路を適用する
インバータ回路について説明する。
インバータ回路について説明する。
第４図は本発明のインバータ制御回路を説明するための
インバータ主回路の構成例、また第５図は第４図の制御
原理を説明するための波形図である。
インバータ主回路の構成例、また第５図は第４図の制御
原理を説明するための波形図である。
これらの図において、高周波インバータ回路41の半導体
スイッチQ1−Q4に第５図（ｉ），（ii）の信号を与えオ
ン・オフさせると交流端子a,b間に高周波のPWM交流電圧
が得られる。この交流電圧を絶縁トランスＴに与えると
１次−２次間を直流的に絶縁し、また所望のレベルに変
圧した交流電圧（iii）を端子Ａ−Ｂ間に得る。この電
圧を整流回路42で整流すると端子Ｆ−Ｇ間に変調された
直流PWM電圧（iv）を得る。43は負荷の無効電力を処理
する無効電力処理回路である。
スイッチQ1−Q4に第５図（ｉ），（ii）の信号を与えオ
ン・オフさせると交流端子a,b間に高周波のPWM交流電圧
が得られる。この交流電圧を絶縁トランスＴに与えると
１次−２次間を直流的に絶縁し、また所望のレベルに変
圧した交流電圧（iii）を端子Ａ−Ｂ間に得る。この電
圧を整流回路42で整流すると端子Ｆ−Ｇ間に変調された
直流PWM電圧（iv）を得る。43は負荷の無効電力を処理
する無効電力処理回路である。
次に、インバータ回路44の半導体スイッチQ5−Q8に
（ｉ），（ii）に同期した信号（ｖ）−（viii）を与え
ると変調された交流PWM電圧（（ｘ）の実線）が端子H,J
間に現れる。この交流PWM電圧は、交流フィルタLac,Cac
で高調波成分が除かれ基本波の交流電圧（（ｘ）の破
線）が負荷Loadに印加される。
（ｉ），（ii）に同期した信号（ｖ）−（viii）を与え
ると変調された交流PWM電圧（（ｘ）の実線）が端子H,J
間に現れる。この交流PWM電圧は、交流フィルタLac,Cac
で高調波成分が除かれ基本波の交流電圧（（ｘ）の破
線）が負荷Loadに印加される。
高周波インバータ回路41と整流回路42で得られる直流PW
M電圧のゼロレベルの期間にインバータ回路44の半導体
スイッチのオン・オフを行わせて、直流PWM電圧を交流P
WM電圧に変換する。
M電圧のゼロレベルの期間にインバータ回路44の半導体
スイッチのオン・オフを行わせて、直流PWM電圧を交流P
WM電圧に変換する。
本発明のインバータ制御回路の実施例を第１図に示す。
また、第２図は第１図の動作を説明するための動作波形
図である。
また、第２図は第１図の動作を説明するための動作波形
図である。
第１図において、１は発振器、２は三角波発生回路、３
は正弦波発生回路、４は比較回路、５はパルスシフト回
路、６は分配回路である。
は正弦波発生回路、４は比較回路、５はパルスシフト回
路、６は分配回路である。
はじめに、各回路の機能について説明する。
三角波発生回路２は発振器１の出力クロックをカウンタ
C1に入力し、カウンタC1のデジタル出力をデジタル−ア
ナログ変換器DAC1に入力してデジタル−アナログ変換器
DAC1から三角波電圧を出力する。正弦波発生回路３は発
振器１の出力クロックをカウンタC2へ入力し、カウンタ
C2のデジタル出力を正弦波データを記憶したメモリROM
に入力する。メモリROMのデジタル出力をデジタル−ア
ナログ変換器DAC2に入力し、出力電圧検出回路７により
出力正弦波電圧の電圧を検出し、その出力電圧を整流し
実効値電圧としてフィードバックされる出力フィードバ
ック電圧VFと乗算され正弦波基準電圧を出力する。
C1に入力し、カウンタC1のデジタル出力をデジタル−ア
ナログ変換器DAC1に入力してデジタル−アナログ変換器
DAC1から三角波電圧を出力する。正弦波発生回路３は発
振器１の出力クロックをカウンタC2へ入力し、カウンタ
C2のデジタル出力を正弦波データを記憶したメモリROM
に入力する。メモリROMのデジタル出力をデジタル−ア
ナログ変換器DAC2に入力し、出力電圧検出回路７により
出力正弦波電圧の電圧を検出し、その出力電圧を整流し
実効値電圧としてフィードバックされる出力フィードバ
ック電圧VFと乗算され正弦波基準電圧を出力する。
前記三角波発生回路２の三角波電圧と正弦波発生回路３
の正弦波基準電圧を比較回路４へ入力し、PWMパルス信
号（第２図（ii））を出力する。
の正弦波基準電圧を比較回路４へ入力し、PWMパルス信
号（第２図（ii））を出力する。
パルスシフト回路５は、シフトレジスタSR1、カウンタC
3、オア回路A1、ノア回路A2、アンド回路A3、ナンド回
路A4で構成されている。
3、オア回路A1、ノア回路A2、アンド回路A3、ナンド回
路A4で構成されている。
パルスシフト回路５は発振器１のクロックをカウンタC3
で分周したクロックCK（第２図（ｉ））を得て、シフト
レジスタSR1へ入力され、比較回路４から入力されたPWM
パルス信号Ｐは、クロックCKでサンプリングされて、ク
ロックCKと同期した信号S1〜S5となる。信号S1は、PWM
パルス信号ＰをこのクロックCKで１クロックシフトした
信号となる。同様にS2,S3,S4,S5信号は、PWMパルス信号
Ｐをそれぞれ２クロック、３クロック、４クロック、５
クロックシフトした信号となる。第２図（iii）、（i
v）、（ｖ）、（vi）、（vii）にその波形を示す。
で分周したクロックCK（第２図（ｉ））を得て、シフト
レジスタSR1へ入力され、比較回路４から入力されたPWM
パルス信号Ｐは、クロックCKでサンプリングされて、ク
ロックCKと同期した信号S1〜S5となる。信号S1は、PWM
パルス信号ＰをこのクロックCKで１クロックシフトした
信号となる。同様にS2,S3,S4,S5信号は、PWMパルス信号
Ｐをそれぞれ２クロック、３クロック、４クロック、５
クロックシフトした信号となる。第２図（iii）、（i
v）、（ｖ）、（vi）、（vii）にその波形を示す。
次に、第４図に示した高周波インバータ回路41及びイン
バータ回路44の半導体スイッチQ1〜Q4、Q5〜Q8の駆動信
号について説明する。
バータ回路44の半導体スイッチQ1〜Q4、Q5〜Q8の駆動信
号について説明する。
高周波インバータ回路41の駆動信号G1−G4は、第３図に
実施例を示す分配回路６において、信号S3と三角波信号
の周波数と同期するデジタル信号Ｔをアンド回路A5で論
理積をとり、第４図の半導体スイッチQ1,Q4の駆動信号G
1,G4を出力する。また、信号S3をナンド回路A7で反転し
前記デジタル信号Ｔとアンド回路A6で論理積をとり第４
図の半導体スイッチQ2,Q3の駆動信号G2,G3を出力する。
第２図（viii），（ix）にその波形を示す。
実施例を示す分配回路６において、信号S3と三角波信号
の周波数と同期するデジタル信号Ｔをアンド回路A5で論
理積をとり、第４図の半導体スイッチQ1,Q4の駆動信号G
1,G4を出力する。また、信号S3をナンド回路A7で反転し
前記デジタル信号Ｔとアンド回路A6で論理積をとり第４
図の半導体スイッチQ2,Q3の駆動信号G2,G3を出力する。
第２図（viii），（ix）にその波形を示す。
高周波インバータ回路41と整流回路42で得られる直流PW
M電圧のゼロレベルの期間にインバータ回路44の半導体
スイッチ素子をオン・オフさせるために、インバータ回
路44の駆動信号を高周波インバータ回路41の駆動信号の
ゼロレベルの期間に発生させる。このために高周波イン
バータの回路41の半導体スイッチQ1、（Q4）の駆動信号
G1（G4）の一定時間t1前にオンし、一定時間t2後にオフ
するインバータ回路44の半導体スイッチQ5の駆動信号G5
は、信号S2,S3,S3の論理和をオア回路A1で取ることによ
り得る。また、信号S1,S2,S3,S4,S5の論理和をノア回路
A2で取りインバータ回路44の半導体スイッチQ6の駆動信
号G6を得る。第２図（ｘ），（xi）にその波形を示す。
M電圧のゼロレベルの期間にインバータ回路44の半導体
スイッチ素子をオン・オフさせるために、インバータ回
路44の駆動信号を高周波インバータ回路41の駆動信号の
ゼロレベルの期間に発生させる。このために高周波イン
バータの回路41の半導体スイッチQ1、（Q4）の駆動信号
G1（G4）の一定時間t1前にオンし、一定時間t2後にオフ
するインバータ回路44の半導体スイッチQ5の駆動信号G5
は、信号S2,S3,S3の論理和をオア回路A1で取ることによ
り得る。また、信号S1,S2,S3,S4,S5の論理和をノア回路
A2で取りインバータ回路44の半導体スイッチQ6の駆動信
号G6を得る。第２図（ｘ），（xi）にその波形を示す。
正弦波信号の周波数の180゜毎に同期するデジタル信号
Ｓでインバータ回路44の半導体スイッチQ7の駆動信号G7
を得る。また、Ｓ信号をナンド回路A4で反転することに
よりインバータ回路44の半導体スイッチQ8の駆動信号G8
を得る。第２図（viii），（xiv）にその波形を示す。
Ｓでインバータ回路44の半導体スイッチQ7の駆動信号G7
を得る。また、Ｓ信号をナンド回路A4で反転することに
よりインバータ回路44の半導体スイッチQ8の駆動信号G8
を得る。第２図（viii），（xiv）にその波形を示す。
前記の一定時間t1,t2は、シフトレジスタSR1の段数と入
力クロックCKの周波数を変更することで任意に設定がで
きる。
力クロックCKの周波数を変更することで任意に設定がで
きる。
インバータ回路44の端子H,Jからみた負荷力率が１でな
い場合、負荷の無効電力により出力の電圧波形に歪を生
じるために、無効電力処理回路43はコンデンサCrの電荷
を半導体スイッチQ9をオン・オフすることにより無効電
力の処理を行う。半導体スイッチQ9の駆動信号G9は、高
周波インバータ回路41の駆動信号G1−G4のオン後ある一
定時間後にオンし、G1−G4のオフ前のある一定時間前に
オフさせるために、信号S2,S3,S4をアンド回路A3で論理
積を取ることにより得る。
い場合、負荷の無効電力により出力の電圧波形に歪を生
じるために、無効電力処理回路43はコンデンサCrの電荷
を半導体スイッチQ9をオン・オフすることにより無効電
力の処理を行う。半導体スイッチQ9の駆動信号G9は、高
周波インバータ回路41の駆動信号G1−G4のオン後ある一
定時間後にオンし、G1−G4のオフ前のある一定時間前に
オフさせるために、信号S2,S3,S4をアンド回路A3で論理
積を取ることにより得る。
よって、高周波インバータ回路の駆動信号のゼロレベル
の期間に、インバータ回路の複数の半導体スイッチをオ
ン・オフすることによって、スイッチング損失の大きい
半導体スイッチ例えば、バイポーラトランジスタを使っ
て20kHz以上の高周波スイッチングが可能となる。
の期間に、インバータ回路の複数の半導体スイッチをオ
ン・オフすることによって、スイッチング損失の大きい
半導体スイッチ例えば、バイポーラトランジスタを使っ
て20kHz以上の高周波スイッチングが可能となる。
（発明の効果） 以上説明したように、本発明によれば直流電源とインバ
ータ回路との間に、直流電圧を絶縁した直流PWM電圧に
変換する高周波インバータ回路と整流回路からなるコン
バータ回路を挿入し、この直流PWM電圧を複数の半導体
スイッチを用いて、交流PWM電圧に変換するインバータ
回路と、変換された交流PWM電圧に含まれる高調波電圧
を減衰させる交流フィルタと、コンバータ回路及び、イ
ンバータ回路の動作を制御する制御回路からなるインバ
ータ装置の制御回路において、発振器からのクロックで
三角波電圧を発生する三角波発生回路と前記発振器から
のクロックで正弦波基準電圧を発生する正弦波発生回路
と、三角波電圧と正弦波基準電圧を比較しPWMパルス信
号を発生させる比較回路と、比較回路の出力PWMパルス
信号を一定時間シフトし、その信号を分配回路により分
配して前記コンバータ回路の駆動信号を発生すると同時
に、前記コンバータ回路の駆動信号のオンレベルのある
一定時間前にオンし、前記駆動信号のオフレベルのある
一定時間後にオフするインバータ駆動信号を発生するパ
ルスシフト回路で構成したことにより発振器、三角波発
生回路の正弦波発生回路と、三角波電圧と正弦波基準電
圧を比較する比較回路と、発振器からのクロックで比較
回路の出力のPWMパルス信号を一定時間シフトして前記
コンバータ回路の駆動信号を発生すると同時に、前記コ
ンバータ回路の駆動信号のオンレベルのある一定時間前
にオンし、前記駆動信号のオフレベルのある一定時間後
にオフする信号を発生するシフトレジスタ、カウンタと
アンド、オア回路で構成されたパルスシフト回路と、そ
の信号で前記インバータ回路の駆動信号を発生する分配
回路で構成し、前記直流PWM電圧を交流PWM電圧に変換す
るインバータ制御回路において、前記直流PWM信号のゼ
ロレベルの期間、インバータ回路を構成する複数の半導
体スイッチのオン・オフスイッチングを行うことによ
り、インバータ回路のスイッチング損失が生じないた
め、インバータ回路の半導体はバイポーラトランジスタ
のようにスイッチング損失の大きい半導体スイッチを使
いながら高周波のPWM制御をおこなうことができ、経済
性の向上が計れる。
ータ回路との間に、直流電圧を絶縁した直流PWM電圧に
変換する高周波インバータ回路と整流回路からなるコン
バータ回路を挿入し、この直流PWM電圧を複数の半導体
スイッチを用いて、交流PWM電圧に変換するインバータ
回路と、変換された交流PWM電圧に含まれる高調波電圧
を減衰させる交流フィルタと、コンバータ回路及び、イ
ンバータ回路の動作を制御する制御回路からなるインバ
ータ装置の制御回路において、発振器からのクロックで
三角波電圧を発生する三角波発生回路と前記発振器から
のクロックで正弦波基準電圧を発生する正弦波発生回路
と、三角波電圧と正弦波基準電圧を比較しPWMパルス信
号を発生させる比較回路と、比較回路の出力PWMパルス
信号を一定時間シフトし、その信号を分配回路により分
配して前記コンバータ回路の駆動信号を発生すると同時
に、前記コンバータ回路の駆動信号のオンレベルのある
一定時間前にオンし、前記駆動信号のオフレベルのある
一定時間後にオフするインバータ駆動信号を発生するパ
ルスシフト回路で構成したことにより発振器、三角波発
生回路の正弦波発生回路と、三角波電圧と正弦波基準電
圧を比較する比較回路と、発振器からのクロックで比較
回路の出力のPWMパルス信号を一定時間シフトして前記
コンバータ回路の駆動信号を発生すると同時に、前記コ
ンバータ回路の駆動信号のオンレベルのある一定時間前
にオンし、前記駆動信号のオフレベルのある一定時間後
にオフする信号を発生するシフトレジスタ、カウンタと
アンド、オア回路で構成されたパルスシフト回路と、そ
の信号で前記インバータ回路の駆動信号を発生する分配
回路で構成し、前記直流PWM電圧を交流PWM電圧に変換す
るインバータ制御回路において、前記直流PWM信号のゼ
ロレベルの期間、インバータ回路を構成する複数の半導
体スイッチのオン・オフスイッチングを行うことによ
り、インバータ回路のスイッチング損失が生じないた
め、インバータ回路の半導体はバイポーラトランジスタ
のようにスイッチング損失の大きい半導体スイッチを使
いながら高周波のPWM制御をおこなうことができ、経済
性の向上が計れる。
また高周波インバータ回路のスイッチング周波数を20kH
z以上にすることによって騒音の成分がなくなり、交流
フィルタのリアクタンスLac、コンデンサCacが小さくな
り装置の小形・軽量化が達成される。
z以上にすることによって騒音の成分がなくなり、交流
フィルタのリアクタンスLac、コンデンサCacが小さくな
り装置の小形・軽量化が達成される。
第１図は本発明の制御回路の一実施例を示すブロック
図、第２図は本発明の制御原理を説明するための波形
図、第３図は分配回路の一実施例を示図、第４図は、制
御回路を適用するためのインバータ主回路の一例を示す
図、第５図は第４図の制御原理を説明するための波形
図、第６図は従来のインバータ装置を示す図、第７図は
従来のインバータ装置の制御を説明する図である。 １……発振器、２……三角波発生回路、３……正弦波発
生回路、４……比較回路、５……パルスシフト回路、６
……分配回路、７……出力電圧検出回路、VF……出力フ
ィードバック電圧、ROM……メモリ、DAC1,2……デジタ
ル−アナログ変換器、C1〜C3……カウンタ、SR1……シ
フトレジスタ、A1……オア回路、A2……ノア回路、A3…
…アンド回路、A4……ナンド回路。
図、第２図は本発明の制御原理を説明するための波形
図、第３図は分配回路の一実施例を示図、第４図は、制
御回路を適用するためのインバータ主回路の一例を示す
図、第５図は第４図の制御原理を説明するための波形
図、第６図は従来のインバータ装置を示す図、第７図は
従来のインバータ装置の制御を説明する図である。 １……発振器、２……三角波発生回路、３……正弦波発
生回路、４……比較回路、５……パルスシフト回路、６
……分配回路、７……出力電圧検出回路、VF……出力フ
ィードバック電圧、ROM……メモリ、DAC1,2……デジタ
ル−アナログ変換器、C1〜C3……カウンタ、SR1……シ
フトレジスタ、A1……オア回路、A2……ノア回路、A3…
…アンド回路、A4……ナンド回路。
Claims (1)
- 【請求項１】直流電源とインバータ回路との間に、直流
電圧を絶縁した直流PWM電圧に変換する高周波インバー
タ回路と整流回路からなるコンバータ回路を挿入し、こ
の直流PWM電圧を複数の半導体スイッチを用いて、交流P
WM電圧に変換するインバータ回路と、変換された交流PW
M電圧に含まれる高調波電圧を減衰させる交流フィルタ
と、コンバータ回路及び、インバータ回路の動作を制御
する制御回路からなるインバータ装置の制御回路におい
て、発振器からのクロックで三角波電圧を発生する三角
波発生回路と前記発振器からのクロックで正弦波基準電
圧を発生する正弦波発生回路と、三角波電圧と正弦波基
準電圧を比較しPWMパルス信号を発生させる比較回路
と、比較回路の出力PWMパルス信号を一定時間シフト
し、その信号を分配回路により分配して前記コンバータ
回路の駆動信号を発生すると同時に、前記コンバータ回
路の駆動信号のオンレベルのある一定時間前にオンし、
前記駆動信号のオフレベルのある一定時間後にオフする
インバータ駆動信号を発生するパルスシフト回路で構成
したことを特徴とするインバータ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330245A JPH0720375B2 (ja) | 1988-12-27 | 1988-12-27 | インバータ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330245A JPH0720375B2 (ja) | 1988-12-27 | 1988-12-27 | インバータ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02174563A JPH02174563A (ja) | 1990-07-05 |
| JPH0720375B2 true JPH0720375B2 (ja) | 1995-03-06 |
Family
ID=18230483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63330245A Expired - Lifetime JPH0720375B2 (ja) | 1988-12-27 | 1988-12-27 | インバータ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720375B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITTO20121112A1 (it) * | 2012-12-20 | 2014-06-21 | Ansaldobreda Spa | Metodo di pilotaggio per inverter ed inverter atto a diminuire le perdite di commutazione |
| CN109975598B (zh) * | 2019-02-13 | 2021-02-09 | 温州大学 | 一种周期信号有效值测量电路 |
-
1988
- 1988-12-27 JP JP63330245A patent/JPH0720375B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02174563A (ja) | 1990-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Balogh et al. | Power-factor correction with interleaved boost converters in continuous-inductor-current mode | |
| US6031737A (en) | AC-DC power supply | |
| US7379309B2 (en) | High-frequency DC-DC converter control | |
| JPH05168252A (ja) | 定周波共振型ｄｃ／ｄｃコンバータ | |
| US5701243A (en) | High-power factor series resonant rectifier circuit | |
| US5181160A (en) | Driving circuit for inverter microwave oven | |
| JP3233138B2 (ja) | インバータ回路 | |
| JPH08228484A (ja) | 位相制御ｓｍｒコンバータ | |
| JPH0720375B2 (ja) | インバータ制御回路 | |
| JP3425331B2 (ja) | 電源装置 | |
| JP2000253663A (ja) | 直流電源装置 | |
| JP2514885B2 (ja) | 直流電源装置 | |
| JPH0161023B2 (ja) | ||
| JPH01231662A (ja) | 直流電源装置 | |
| JPH09252581A (ja) | 無停電電源装置の運転方法 | |
| JP2768813B2 (ja) | インバータ電子レンジの駆動回路 | |
| JPH0833355A (ja) | 高周波トランス結合による搬送波周波数変調のインバータ・システム | |
| JPH01298961A (ja) | インバータ装置 | |
| JP2980439B2 (ja) | 電磁機器の騒音低減方法及び電力変換装置 | |
| JPS5947981A (ja) | 変換装置 | |
| JPH08182339A (ja) | 共振形直流交流変換装置 | |
| JPH0799941B2 (ja) | インバータ装置 | |
| JPH11215824A (ja) | 電源装置 | |
| JPH0487184A (ja) | インバータ電子レンジの駆動回路 | |
| JPH03283289A (ja) | インバータ電子レンジの駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |