JPH0487184A - インバータ電子レンジの駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、低電圧直流電源を高電圧の高周波電流に変換
し、これを倍電圧整流回路により整流してマグネトロン
に電力を供給するインバータ電子レンジの駆動回路に関
するものである。

【従来の技術】

近年、通常は商用交流電源で使用していた電気・電子機
器において、屋外での使用を考慮した機器が各種開発さ
れており、現在家庭内で広く利用されているインバータ
電子レンジにおいても屋外ての使用が試みられている。 従来の典型的なインバータ電子レンジの構成を第８図に
示す。このインバータ電子レンジでは商用電源（１００
Ｖ、５０／６０Ｈｚ）から得られた交流電力は整流回路
で直流電力に変換される。この直流電力は−６共振型イ
ンバータ回路で高周波化され、昇圧トランスで昇圧され
る。トランス出力は倍電圧整流回路で整流され、マグネ
トロンの駆動に利用される。 上記インバータ電子レンジを屋外で使用する際には自動
車用蓄電池等の１２Ｖ、２４Ｖ等の低電圧直流電源で使
用する必要があり、第９図に示すように、低電圧直流電
源とインバータ電子レンジの間にＤＣ／ＡＣインバータ
を設け、低電圧直流電源の出力をＤ　Ｃ／Ａ　Ｃインパ
ルりによって商用交流電源と同じ１００■、５０／６０
Ｈｚの交流電力に変換し、この交流電力でイン）＜−夕
電子レンジを作動させてい１こ。

【発明が解決しようとする課題】

上述したようにインバータ電子レンジを低電■直流電源
で使用する場合、ＤＣ／ＡＣインバータを使用して交流
電力をインバータ電子レンジに入力する方法では、ＤＣ
／ＡＣインバータとインバータ電子レンジのインバータ
回路とで２度の電力変換が行なわれるｆこめ、電力の利
用率が極めて低くなるという問題がある。また、２台の
独立したインバータを必要とすることから電源回路のコ
ストも高くなる。 また、従来のインバータ電子レンジの一石共振型インバ
ータ電源回路に低電圧直流電源を直接に接続するように
仕様を変更することは理論的には可能であるか、電源電
圧を低くする分、電流容量の非常に大きなスイッチング
素子を必要とする。 このような電流容量を持つスイッチング素子は現状では
非常に高価なものとなる。 本発明はこのような現状に鑑みてなされたものであり、
その目的とするところは、低電圧直流電源を電源として
、しかも安価でコンパクト、かつ高出力で高効率なイン
バータ電子し・ンノの駆動回路を提供することにある。

【課題を解決するための手段】

本発明のインバータ電子レンジの駆動回路は、２つのス
イッチング素子と昇圧トランスの１次側巻線とを接続し
て閉ループが形成され、上記２つのスイッチング素子の
接続点と上記昇圧トランスの１次側巻線のセンタータッ
プとが直流電源の両端に接続される２つのプッシュプル
方式インバータ回路を備え、上記２つのプッシュプル方
式インバータ回路の昇圧トランスの２次側巻線の一端を
互いに接続し、さらに、上記２つのプソンユプル方式イ
ンバータ回路の２つの昇圧トランスの２次側巻線の他端
に接続され、マグネトロンに電力を供給する倍電圧整流
回路と、上記２つのインノ・−夕回路の一方のスイッチ
ング素子と他方のスイッチング素子を同じデユーティサ
イクルで交互にオンオフする制御手段を備えたことを特
徴としている。　また、上記昇圧トランスのリーケージ
インダクタンスおよび倍電圧整流回路のコンデンサの容
量値および回路抵抗の値、あるいは上記スイッチング素
子のデユーティサイクルを調整して、上記スイッチング
素子に流れる電流波形の２分の１の周期が上記デユーテ
ィサイクルと等しくなるように設定することが望ましい
。

【作用】

２つのインバータ回路の合計４つのスイッチング素子を
同時にオフした状態（休止期間）から、２つのインバー
タ回路の一方のスイッチング素子を２つ同時にオンする
と、倍電圧コンデンサは昇圧トランスのリーケージイン
ダクタンス、倍電圧整流回路の倍電圧コンデンサのキャ
パシタンス、回路抵抗（但しマグネトロンの抵抗は除く
）で定まる振動の弧を描く電流で充電される。倍電圧コ
ンデンサの充電電圧の大きさは倍電圧コンデンサの初期
電圧とスイッチング素子のオン時間の長さで決まる。次
に、前記と同し２つのスイッチング素子をオフすると、
２つの昇圧トランスに蓄えられに電磁エネルギーが倍電
圧コンデンサに供給されながら電源に回生さね、休止期
間となる。 次に、休止期間の後、２つのインバータ回路の他方のス
イッチング素子をオンすると、昇圧トランスのリーケー
ジインダクタンスと倍電圧コンデンサのキャパンティ、
マグネトロンの抵抗を含む回路抵抗で定まる振動の弧を
描く電流でマグネトロンに電気エネルギーが供給される
。ここでマグネトロンに供給される電力は、倍電圧コン
デンサの電圧とスイッチング素子のオン時間の長さで決
まる。そして上記２つのインバータ回路の他方のスイッ
チング素子がオフすると、昇圧トランスに蓄えられた電
磁エネルギーがマグネトロンに供給されながら電源に回
生される。 以上のスイッチング動作が繰り返されてマグネトロンは
高周波電力を発振する。 また、２つのインバータ回路を直流電源と並列に接続し
て昇圧トランスを２個設けているので、昇圧トランスを
１個設ける場合に較へて昇圧トランス１個当りのトラン
ス巻線比は半減し、昇圧トランスのリーケージインダク
タンスか極めて小さくなり、スイッチング素子の電流波
形の固有周波数の高周波化が図れる。 、また、昇圧トランスのり一ケーンインダクタンスおよ
び倍電圧整流回路の倍電圧コンデンサの容量および回路
抵抗の値、あるいは上記スイッチング素子のデユーティ
サイクルを調整して、上記スイッチング素子に流れる電
流波形の固有周波数の２分の１の周期とスイッチング素
子のオン時間とを等しく設定した場合には、出力される
回路出力電力は最大となる。また、このとき、スイッチ
ング素子のオフからオンへの遷移時およびオンからオフ
への遷移時にスイッチング素子に流れる電流はほぼゼロ
になるため遷移損が非常に小さくなり、スイッチング損
失が低減する。

【実施例】

以下、本発明のインバータ電子レンジの駆動回路につい
て添付図面を参照して詳細に説明する。 第１図は本発明の一実施例を示す回路図である。 第１図に示すように、このインバータ電子レンジは、低
電圧直流電源（例えば自動車用蓄電池）１の直流電力を
高周波電力に変換するプッシュプル方式インバータ回路
（以下、インバータ回路）２および３と、上記インバー
タ回路２および３に設けられ電源電圧を昇圧する昇圧ト
ランス４および５の出力を整流する倍電圧半波整流回路
６を備えており、この倍電圧半波整流回路６の出力によ
ってマグネトロン７か駆動される。昇圧トランス４およ
び５の２次側からは、マグネトロン７のフィラメント加
熱用電源も供給される。 上記倍電圧半波整流回路６は公知の構成を有しており、
２個の高圧ダイオード８ａ、８ｂおよび倍電圧コンデン
サ９を備えている。 上記インバータ回路２および３は、それぞれ２個のパワ
ーＭＯ８ＦＥＴ（メタル・オキサイド・セミコンダクタ
ー・フィールド・エフェクト・トランジスタ）ＩＯａ、
ＩＯｂおよびＩｌａ、Ｉｌｂと、昇圧トランス４および
５を備えている。 また、制御回路１３とスイッチング素子ドライブ回路１
２ａおよび１．２ｂで制御手段を構成しており、上記ス
イッチング素子ドライブ回路１２ａ、１２ｂは上記パワ
ーＭＯ９ＦＥＴ　１０ａ、Ｉ　Ｏｂ　］　Ｉａ１１ｂを
駆動する。 上記パワーＭＯ５ＰＥＴ　Ｉ　Ｏａおよび１０ｂのドレ
インは昇圧トランス４の１次巻線の一端４ａおよび他端
４ｂにそれぞれ接続され、またパワーＭＯＳＦＥＴＩ　
Ｏａおよび１０ｂのソース同士が接続されており、さら
にパワーＭＯＳＦＥＴ　１０ａ、１０ｂのゲートがスイ
ッチング素子ドライブ回路１２ａ、１２ｂにそれぞれ接
続されている。また、上記パワーＭＯ６ＦＥＴ　１１ａ
およびｌｌ’ｂのトレインは昇圧トランス５の１次巻線
の一端５ａおよび他端５ｂにそれぞれ接続され、またパ
ワーＭＯ５ＦＥＴ１１ａおよびｌｌｂのソース同士が接
続されており、さらにパワーＭＯ９ＦＥＴＩ　１ａ、１
　ｌｂのケートがスイッチング素子ドライブ回路！２ａ
１２ｂにそれぞれ接続されている。 また、昇圧トランス４の２次巻線の一端４ｅと昇圧トラ
ンス５の２次巻線の一端５ｂが接続されている。 直流電源ｌは、上記２つのインバータ回路２３と並列に
接続される。すなわち、直流電源ｌの負極側が、パワー
ＭＯＳＦＥＴＩ　ＯａおよびｌＯｂのソース同士の接続
点と、パワーＭＯ９ＰＥＴＩ１ａおよびＩｌｂのソース
の接続点に接続される。 また、直流電源ｌの正極側は、昇圧トランス４の１次巻
線のセンタータップ４Ｃおよび昇圧トランス５のセンタ
ータップ５Ｃに接続される。 ここで、スイッチング素子であるパワーＭＯＳＦＥＴ　
１０ａ、１０ｂ、１１ａ、１　ｌｂが、スイッチング素
子ドライブ回路＋２ａ、１２ｂを介して制御回路Ｉ３に
よって駆動されることにより、昇圧トランス４および５
の１次側を流れる電流か高速にスイッチングされる。な
お、スイッチング素子としては、パワーＭＯ９ＦＥＴに
代えて、Ｉ　ＧＢＴ（インシュレーティド・ゲート・バ
イポーラ・トランジスタ）等の電圧駆動型パワーデバイ
スを用いてもよい。 ・第２図は制御回路１３の回路図である。同図に示すよ
うに、発振回路２１はトグルフリップフロップ２２と鋸
歯状波発生回路２３に接続さメｔ、トグルフリップフロ
ップ２２は２つのＡＮＤゲート２５ａ、２５ｂに、また
鋸歯状波発生回路２３は比較回路２４を介して上記ＡＮ
Ｄゲート２５ａ、２５ｂに接続されている。上記トグル
フリップフロップ２２は発振回路２１の出力信号をトリ
力として、２相分割信号を出力する。上記２相分割信号
は２つのＡＮＤゲート２５ａ、２５ｂにそれぞれ入力さ
れる。一方、上記鋸歯状波発生回路２３に与えられた発
振出力は、発振回路２１の発振周波数に同期した鋸歯状
波に変換された後に、比較回路２４に入力される。そし
て、この比較回路２４において、マグネトロン７の出力
を決定するための基準値（すなわちパワーＭＯＳＰＥＴ
をオンする時間を設定するためのスレッノヨルドレヘル
）と鋸歯状波との比較が行なわれ、比較回路２４の出力
は鋸歯状波の電圧レベルが基準値より大きい期間にハイ
レベルになり、予め設定されたオン時間となるように変
調される。変調された信号は上記ＡＮＤゲート２５ａ、
２５ｂに入力され、トグルフリップフロップ２２で２相
に分割されγ三信号とＡＮＤをとることで、スイッチン
グ素子としての４つのパワーＭＯＳＦＥＴを同時にオフ
する期間を持ちながら、パワーＭＯＳＦＥＴ　Ｉ　Ｏａ
　　Ｉ　ｌａとパワーＭＯ８ＦＥＴＩ　Ｏｂ、Ｉ　ｌｂ
を交互に駆動する。 上記ＡＮＤゲート２５ａおよび２５ｂの出力は、それぞ
れスイッチング素子ドライブ回路１２ａ、］２ｂを経て
、パワＭＯＳＦＥＴｌ０ａ、１０ｂ、Ｉ　１ａ１１ｂの
ゲートに与えられる。ＡＮＤゲート２５ａの出力がハイ
レベルの時、パワーＭＯ８ＦＥＴＩＯａとｌ１ｇはオン
状態になる。またＡＮＤゲート２５ｂの出力がハイレベ
ルの時パワーＭＯ９ＦＥＴ１０ｂとｌｌｂはオン状態に
なる。 第３図は制御回路１３の動作タイミングを示す図である
。同図に示すように、ＡＮＤゲート２５ａ及び２５ｂの
出力は交互にハイレベルになるのて、パワーＭＯ９ＦＥ
Ｔ　１０ａ、Ｉ　ＩａとパワーＭＯ９ＦＥＴＩ　Ｏｂ、
Ｉ　ｌｂも交互にオン状態にされる。 ここでＡＮＤゲート２５ａおよび２５ｂの出力は同時に
ローレベルになる期間、つまりデッドタイムが存在する
ように、基準値か設定されている。なお、デッドタイム
はパワーＭＯ５ＦＥＴ　Ｉ　Ｏａと１０ｂあるいはＩｌ
ａとＩｌｂが同時にオンして短絡状態になるのを防止す
るために設けたものであ次に、本実施例の動作を説明す
る。パワーＭＯＳＰＥＴ　１０ａ、　Ｉ　Ｏｂ、　１１
ａ、　ｌ　ｌｂがともにオフしている状態からインバー
タ回路２のパワーＭＯＳＦＥＴ　Ｉ　Ｏｂとインバータ
回路３のパワーＭＯＳＰＥＴｌ１ｂがオンすると、昇圧
トランス４．５の２次側回路は高圧コンデンサ９、高圧
ダイオード８ａ、昇圧トランス５の２次巻線の一端５ｅ
１２次巻線の他端５ｄ、昇圧トランス４の２次巻線の一
端４ｅ、２次巻線の他端４ｄの閉ループに電流が流れ、
倍電圧コンデンサ９か充電される。なお、倍電圧コンデ
ンサ９の充電電圧の大きさは、倍電圧コンデンサ９の初
期電圧とスイッチング素子としてのパワーＭＯＳＦＥＴ
　Ｉ　Ｏａ　Ｉ　Ｏｂ、　Ｉ　Ｉａ　ｌ】ｂのオン時間
の長さて決まる。 次に、再び上記と同じパワーＭＯ５ＦＥＴＩ　０ｂ１１
ｂをオフすると、昇圧トランス４および５に蓄えられた
電磁エネルギーが倍電圧コンデンサ９に供給されながら
電源１に回生され、４つのパワーＭＯ９ＦＥＴ　Ｉ　Ｏ
ａ、１０ｂ、Ｉ　ｌａ、ｌ　Ｉｂが同時オフする期間に
移る。 次に、インバータ回路２．３のパワーＭＯＳＦＥＴ］Ｏ
ａ、Ｉ］ａかオンすると、昇圧トランス４５の２次側回
路は高圧ダイオード８ｂ、倍電圧コンデンサ９、昇圧ト
ランス４の２次巻線の一端４ｄ。 ２次巻線の他端４ｅ、昇圧トランス５の２次巻線の一端
５ｄ、２次巻線の他端５ｅ、マグネトロン７の閉ループ
に電流が流れ、マグネトロン７に電気エネルギーが供給
される。ここでマグネトロン７に供給される電力は倍電
圧コンデンサ９の電圧とパワーＭＯＳＦＥＴＩ　Ｏａ、
１０ｂ、Ｉ　Ｉａ、Ｉ　ｌｂのオン時間の長さて決まる
。そしてパワーＭ　ＯＳ　ＦＥＴ１０ａ、Ｉｌａをオフ
すると、昇圧トラン４および５に蓄えられ１こ電磁エネ
ルギーはマクネトロン７に供給されなから電源ｌに回生
される。以上の動作か繰り返されてマクネトロン７は高
周波電力の発振を続ける。 上記倍電圧コンデンサ９には昇圧トランス４および５の
リーケージインダクタンスの和、倍電田コンデンサ９の
キャパシタンス、回路抵抗（但しマグネトロン７の抵抗
分は除く）で定まる振動の弧を描くパワーＭＯＳＦ”Ｅ
Ｔ　１０ｂ、ｌ　ｌｂのドレイン電流波形と同様の電流
波形で充電され、またマグネトロン７には昇圧トランス
４および５のリーケージインダクタンスの和と倍電圧コ
ンデンサ９のキャパシタンス、回路抵抗（但しマグネト
ロン７の抵抗分を含む）で定まる振動の弧を描くパワー
ＭＯＳＦＥＴ１０ａ、Ｉ　ｌａのドレイン電流波形と同
様の電流波形で電気エネルギーが供給される。 第４図（ａ）は本実施例におけるパワーＭＯＳＦＥＴに
流れる電流波形を示す図である。同図を参照して回路出
力電力が向上できることを詳細に説明する。上記電流波
形は昇圧トランス４および５のリーケージインダクタン
スの和、倍電圧コンデンサ９のキャパシタンス、回路抵
抗の各位で定まる固有周波数Ｆで振動する。この波形の
２分の１周期をパワーＭＯＳＰＥＴのオン時間Ｔｏｎに
等しくなるように振動させると（Ｔｏｎ＝　１／（２Ｆ
）にすると）、第４図（ａ）に示すようにパワーＭＯＳ
ＦＥＴのオン期間における電流（電流波形のオン期間に
おける積分値）はほぼ最大になり、したがって、回路出
力電力もほぼ最大にできる。なお、Ｔ　ｏｎ＜　１　／
（２Ｆ）、Ｔｏｎ＞　１　／（２Ｆ）にすると、第４図
（ｂ）　、　（ｃ）に示すように、オン期間における電
流か小さくなる。 第５図は本実施例（Ｔｏｎ＝１／（２Ｆ））におけるパ
ワーＭＯ８ＦＥＴのスイッチング損失の説明図である。 第５図参照して、スイッチング損失が低減できることを
説明する。第５図において、破線はパワーＭＯ５ＰＥＴ
の電圧波形であり、実線はパワーＭＯ９ＦＥＴの電流波
形である。また、第５図に示すように、パワーＭＯ５Ｐ
ＥＴのオフからオンへの遷移時のライズタイムＴｒおよ
びオンからオフへの遷移時のフォールタイムＴｆにパワ
ーＭＯ９ＦＥＴに流れるトレイン電流がほぼゼロとなる
ため遷移損の発生が極力抑えられ、スイッチング損失を
低減できる。なお、−船釣なスイッチング素子は、第６
図に示すように、ライズタイムＴｒおよびフォールタイ
ムＴｆにおけるスイッチング電流が大きく遷移損が大き
い。 具体的な昇圧トランス４および５のリーケージインダク
タンスの和と倍電圧コンデンサ９のキャパシタンスの設
定は以下の通りである。 パワーＭＯＳＦＥＴの電流波形の固有周波数Ｆは次式で
示される。 ここで、Ｌ、昇圧トランス４および５のリーケージイン
ダクタンスの和 倍電圧コンデンサのキャパシタンス 回路抵抗 昇圧用トランス巻数比 パワーＭＯＳＦＥＴ　Ｉ　Ｏａ、］　Ｉａお１ｂのオン
時間をＴｏｎとして Ｃ： Ｒ３ ｎ゛ したかって、 よびｌ０ｂｌ となるようにり、Ｃ，Ｈの値を設定する。また逆に、Ｌ
、Ｃ，Ｒで定まる固有周波数の周期の２分のｌにパワー
ＭＯ９ＦＥＴ１０ａ、１１ａおよび１０ｂ、ｌｌｂのオ
ン時間を設定してもよい。 また、本実施例におけるインバータ回路２とインバータ
回路３の並列接続は、スイッチング素子のオン抵抗が半
減できるため回路抵抗低減の役割を有している。したが
って、第７図に示すように、回路抵抗を小さくした分だ
け、スイッチング電流が大きくなり出力をアップするこ
とができる。さらに、インバータ回路を並列接続させる
ことのメリットとして、１石あたりの回路電流低減によ
る導通損低減の効果もある。 ま１こ、先に述べた通り、パワーＭＯ５ＦＥＴＩＯｂｌ
ｌｂがオンして、倍電圧コンデンサ９に充電される期間
の回路抵抗はマグネトロン７の抵抗骨を含まないが、パ
ワーＭＯＳＦＥＴ　Ｉ　Ｏａ、Ｉ　ｌａがオンしてマグ
ネトロン７に電気エネルギーか供給される期間の回路抵
抗はマグネトロン７の抵抗骨を含む。このとき回路抵抗
にはマグネトロン７の抵抗骨として、マグネトロン７の
等価抵抗を１次側に変換した値か加わる。しかしながら
、本回路では低電圧直流電源を電源としており、商用電
源を直接整流するのと比較して、昇圧トランス４および
５の巻数比ｎが高いことがらマクネトロンの７の抵抗骨
は非常に小さい。したがって、パワーＭＯＳ　ＦＥＴ　
Ｉ　Ｏａ、　Ｉ　Ｉ　ａかオン期間でも、またパワーＭ
Ｏ８ＦＥＴ　Ｉ　Ｏｂ、ｌ　ｌｂがオン期間でも同様の
スイッチング電流波形が得られ、どちらの場合であって
もほぼ最大出力が得られる。その上、パワーＭＯＳＦＥ
Ｔのオフ時における遷移損を抑えることかできる。 ところで、駆動回路のコンパクト化を実現するには、ス
イッチング素子のスイッチング周波数の高周波化を要し
、このためには、上記４つのパワーＭＯ５ＰＥＴのオン
時間Ｔｏｎを短縮する必要かある。そして、Ｔｏｎを短
縮するため７こは、回路抵抗Ｒの値か上述の通り定まっ
ているとすると、上記Ｔｏｎの算出式から、昇圧トラン
ス４および５のリーケージインダクタンスの和である■
−あるし）は倍電圧コンデンサ７のキャパシタンスＣの
値を低減すればよいことか１つかる。ここて、昇圧ｌ・
う／ス４および５のリーケージインダクタンスの和であ
るＬについては、第１図に示した本実施例の回路図の通
り２つのインバータ回路２と３を直流電源１と並列に接
続して昇圧トランスを２個設けているので、昇圧トラン
ス１個当りのトランス巻線比が半減でき、昇圧トランス
のリーケージインダクタンスが極めて小さくなる。この
ため、上記スイッチング周波数を高周波化でき、駆動回
路をコンパクト化できるのである。 尚、第１図で示した本実施例の他、直流電源にプッシュ
プル方式インバータを３回路以上並列接続してもよい。 また、上記インバータ回路の各スイッチング素子を２個
以上並列接続してもよい。

【発明の効果】

以上のように、本発明によれば、従来とは異なり、ＤＣ
／ＡＣインハークを使用しないので、安価で電力利用効
率の高い、かつ高出力なインバータ電子レンジの駆動回
路を提供できる。さらに、低電圧の直流電源を直接高周
波電流に変換しているので、駆動回路の中でも最も大き
く、しかも重量のある昇圧用トランスの小型化、軽量化
か可能となり、しかも、２つのインバータ回路を直流電
源と並列に接続して昇圧トランスを２個設けているので
、昇圧トランスを１個設ける場合に比へて昇圧トランス
Ｌ個当りのトランス巻線比は半減し、昇圧トランスのリ
ーケージインダクタンスが極めて小さくなり、スイッチ
ング素子の電流波形の固有周波数が高周波化するので、
駆動回路のコンパクト化が図れる。また、２つのインバ
ータ回路を並列接続しているので、スイッチング素子の
オン抵抗が半減できて回路抵抗を低減できて、回路抵抗
を低減した分たけ、スイッチング電流が大きくなり出力
アップすることかてきる。さらに、インバータ回路を並
列接続させることで、スイッチング素子１個あたりの回
路電流が低減して、導通損が低減できる。またスイッチ
ング素子の電流波形の固有周波数の２分のＩの周期をス
イッチング素子のオン時間と等しく設定した場合には、
回路出力の大きい、しかもスイッチング損失の小さい低
電圧入力のインバータ電子レンジの駆動回路が実現する
。

【図面の簡単な説明】

第１図は本発明の実施例に係るインバータ電子レンジの
駆動回路の回路図、第２図は制御回路のブロック図、第
３図は制御回路の各制御信号の波形図、第４図（ａ）は
本実施例のパワーＭＯＳＦＥＴのスイッチング電流波形
を示す図、第４図（ｂ）。 （Ｃ）は比較例のパワーＭＯＳＦＥＴのスイッチング電
流波形を示す図、第５図は本実施例のパワーＭＯ９ＰＥ
Ｔのスイッチング損失の説明図、第６図は一般的なスイ
ッチング損失のスイッチング損失の説明図、第７図は回
路抵抗とスイッチング電流の関係を示す図、第８図は従
来のインバータ電子レンジの回路ブロック図、第９図は
低電圧直流電源を用し）て従来のインバータ電子レンジ
を駆動する方法を示す図である。 １・・直流電源、２・・イノバータ回路、４．５　昇圧
トランス、 ６・倍電圧半波整流回路、 ］Ｏａ　ｌＯｂ　Ｉｌａ　Ｉｌｂ パワーＭＯ５ＦＥＴ。 ２ｂ・スイッチング素子ドライブ回路。 願人 ブ株式会社

Claims (2)

【特許請求の範囲】
1. （１）２つのスイッチング素子と昇圧トランスの１次側
   巻線とを接続して閉ループが形成され、上記２つのスイ
   ッチング素子の接続点と上記昇圧トランスの１次側巻線
   のセンタータップとが直流電源の両端に接続される２つ
   のプッシュプル方式インバータ回路を備え、 上記２つのプッシュプル方式インバータ回路の昇圧トラ
   ンスの２次側巻線の一端を互いに接続し、さらに、上記
   ２つのプッシュプル方式インバータ回路の２つの昇圧ト
   ランスの２次側巻線の他端に接続され、マグネトロンに
   電力を供給する倍電圧整流回路と、 上記２つのインバータ回路の一方のスイッチング素子と
   他方のスイッチング素子を同じデューティサイクルで交
   互にオンオフする制御手段を備えたことを特徴とするイ
   ンバータ電子レンジの駆動回路。
2. （２）上記昇圧トランスのリーケージインダクタンスお
   よび倍電圧整流回路のコンデンサの容量値および回路抵
   抗の値、あるいは上記スイッチング素子のデューティサ
   イクルを調整して、上記スイッチング素子に流れる電流
   波形の２分の１の周期が上記デューティサイクルと等し
   くなるように設定したことを特徴とする請求項１に記載
   のインバータ電子レンジの駆動回路。