JPH11204527A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11204527A
JPH11204527A JP775298A JP775298A JPH11204527A JP H11204527 A JPH11204527 A JP H11204527A JP 775298 A JP775298 A JP 775298A JP 775298 A JP775298 A JP 775298A JP H11204527 A JPH11204527 A JP H11204527A
Authority
JP
Japan
Prior art keywords
heat treatment
silicon oxide
oxide film
low
melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP775298A
Other languages
English (en)
Inventor
Shingo Shimoaze
真吾 下畦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP775298A priority Critical patent/JPH11204527A/ja
Publication of JPH11204527A publication Critical patent/JPH11204527A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 リン、ホウ素等の不純物を添加した低融点の
シリコン酸化膜を成膜後、融点以上で熱処理を施すこと
によりリフローさせて層間絶縁膜を平坦化する半導体装
置の製造方法において、熱処理によるリフローを円滑に
進行させて、良好な平坦性を有する層間絶縁膜を、工程
数を増大させることなく得る。 【解決手段】 BPSG膜6を形成後、熱処理の雰囲気
ガスN2のみと、N2にエッチングガスHFを添加した雰
囲気とを、切り替えて交互に繰り返して熱処理を行い、
雰囲気ガスN2のみの熱処理による不純物の外方拡散に
より、BPSG膜6表面の濃度低下を生じてリフローを
妨げる濃度低化層6a、6bが形成されても、次にエッ
チングガスHFを添加した雰囲気に切り替えることによ
り、濃度低化層6a、6bがエッチング除去され、良好
にBPSG膜6のリフローが進行して、平坦性の向上し
た層間絶縁膜(BPSG膜6)が形成できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に層間絶縁膜の平坦化方法に関するも
のである。
【0002】
【従来の技術】近年、半導体装置の高集積化に伴う配線
構造の多層化により、層間絶縁膜の平坦化の向上は重要
である。層間絶縁膜は、リン(P)、ホウ素(B)等の
不純物を添加した低融点のシリコン酸化膜、例えば、B
PSG膜、PSG膜またはBPTEOS膜を用いて形成
し、融点以上で熱処理を施すことにより、膜を流動させ
て平坦化(リフロー)を行う方法が従来から広く用いら
れている。従来の層間絶縁膜の平坦化方法を図3に基づ
いて以下に示す。まず、配線層などのパターン1が形成
された半導体基板2上に、例えばCVD法によりBPS
G膜3を0.6〜1.0μm程度の厚さに形成する(図
3(a))。次に、800〜900℃程度の熱処理を、
窒素雰囲気で30分程度半導体基板2に施すことによ
り、BPSG膜3をリフローさせる(図3(b))。こ
れによりBPSG膜3の平坦化を完了する。なお、BP
SG膜3の膜厚は厚い方が平坦性を良好にし易いため、
所望の膜厚よりも厚く形成し、リフロー後にウェットエ
ッチング処理を施し、所望の膜厚のBPSG膜3を得る
場合もある。
【0003】
【発明が解決しようとする課題】上述したように、従来
の半導体装置の製造方法における層間絶縁膜の平坦化
は、不純物を添加したBPSG膜3等の低融点のシリコ
ン酸化膜を堆積した後、窒素雰囲気中の熱処理でリフロ
ーさせることにより行っていた。しかしながら、この様
な熱処理のみでリフローさせる場合、熱処理中にBPS
G膜3に添加されていた不純物が膜表面から外方拡散
し、図4に示すように、BPSG膜3表面の不純物濃度
が低下して低濃度のBPSG層3a(以下、濃度低化層
3aと称す)が形成され、それによりリフローの進行が
妨げられ、良好な平坦化が行えないものであった。
【0004】また、製造工程の条件によっては、BPS
G膜3を堆積後、異物除去等の目的で、水洗等の前処理
を半導体基板2に施した後、上記のような熱処理による
リフローを行うことがあるが、この場合も上記前処理に
より、BPSG膜3表面層の不純物濃度が低下して、良
好なリフローの妨げになるものであった。さらに従来で
は、層間絶縁膜の膜厚と平坦性の要求度により、上述し
たように、リフロー後にウェットエッチング処理を施す
場合もあったが、工程数が増大し、工期が長くなるとい
う問題点があった。
【0005】この発明は、上記のような問題点を解消す
るために成されたものであって、不純物を添加した低融
点のシリコン酸化膜を成膜後、融点以上で熱処理を施す
ことによりリフローさせて層間絶縁膜を平坦化する半導
体装置の製造方法において、熱処理によるリフローを円
滑に進行させて、良好な平坦性を有する所望の膜厚の層
間絶縁膜を、工程数を増大させることなく得ることを目
的とする。
【0006】
【課題を解決するための手段】この発明に係わる請求項
1記載の半導体装置の製造方法は、半導体基板上に、リ
ン、ホウ素等の不純物を含んだ低融点シリコン酸化膜を
形成した後、熱処理によりリフローさせて上記低融点シ
リコン酸化膜を平坦化することにより、層間絶縁膜を形
成する製造方法であって、熱処理による上記低融点シリ
コン酸化膜のリフローの際、熱処理の雰囲気ガスにエッ
チングガスを添加するものである。
【0007】この発明に係わる請求項2記載の半導体装
置の製造方法は、請求項1において、エッチングガスの
添加を熱処理中を通して連続的に行うことにより、低融
点シリコン酸化膜の表面をエッチングしながらリフロー
させるものである。
【0008】この発明に係わる請求項3記載の半導体装
置の製造方法は、請求項1において、熱処理時間を複数
に分割して、雰囲気ガスのみと、エッチングガスを添加
した雰囲気ガスとを、切り替えて交互に繰り返すことに
より、低融点シリコン酸化膜のリフローと、該膜表面の
エッチングとを繰り返すものである。
【0009】この発明に係わる請求項4記載の半導体装
置の製造方法は、請求項1において、低融点シリコン酸
化膜の形成後、熱処理に先立って水洗等の前処理を施
し、その後の熱処理において、熱処理開始から所定の
間、熱処理の雰囲気ガスにエッチングガスを添加するこ
とにより、熱処理開始時にまず上記低融点シリコン酸化
膜の表面をエッチングして、上記低融点シリコン酸化膜
をリフローさせるこものである。
【0010】この発明に係わる請求項5記載の半導体装
置の製造方法は、請求項1において、リン、ホウ素等の
不純物を含んだ低融点シリコン酸化膜と、その上に不純
物を含まないシリコン酸化膜とを、連続的に順次形成
し、その後の熱処理において、熱処理開始から所定の
間、熱処理の雰囲気ガスにエッチングガスを添加するこ
とにより、熱処理開始時にまず上記不純物を含まないシ
リコン酸化膜をエッチングして、上記低融点シリコン酸
化膜をリフローさせるものである。
【0011】この発明に係わる請求項6記載の半導体装
置の製造方法は、請求項1、3、4または5のいずれか
において、低融点シリコン酸化膜の熱処理において、熱
処理終了までの所定の間、熱処理の雰囲気ガスにエッチ
ングガスを添加することにより、上記低融点シリコン酸
化膜を、リフロー終了時に所定の膜厚までエッチングす
るものである。
【0012】この発明に係わる請求項7記載の半導体装
置の製造方法は、請求項1〜6のいずれかにおいて、添
加するエッチングガスが、無水フッ酸、あるいは3フッ
化塩素であるものである。
【0013】この発明に係わる請求項8記載の半導体装
置の製造方法は、請求項1〜7のいずれかにおいて、一
連の熱処理を減圧炉を用いて行うものである。
【0014】この発明に係わる請求項9記載の半導体装
置の製造方法は、半導体基板上に、リン、ホウ素等の不
純物を含んだ低融点シリコン酸化膜を形成した後、熱処
理によりリフローさせて上記低融点シリコン酸化膜を平
坦化することにより、層間絶縁膜を形成する製造方法で
あって、上記熱処理工程を複数に分割して、既に行われ
た熱処理により上記不純物の濃度低下が生じた上記低融
点シリコン酸化膜表面層をエッチング除去する工程を、
分割された上記熱処理工程の間に設けるものである。
【0015】
【発明の実施の形態】実施の形態1.以下、この発明の
実施の形態1を図について説明する。図1は、この発明
の実施の形態1による層間絶縁膜の平坦化方法を示す断
面図である。まず、半導体基板4上に形成された配線層
などのパターン5を覆って全面に、層間絶縁膜となるB
PSG膜6を、例えばCVD法により0.6〜1.0μ
m程度の厚さに形成する(図1(a))。次に、減圧炉
としての減圧CVD装置を用いて、800〜900℃程
度の熱処理を30分程度半導体基板4に施すことによ
り、BPSG膜6をリフローさせる方法について、以下
に詳細に説明する。まず、窒素(N2)雰囲気で800
〜900℃程度の温度に保ち、5〜7分程度の熱処理を
半導体基板4に施す。この熱処理によってBPSG膜6
のリフローが進行するが、BPSG膜6に添加されてい
た不純物が膜表面から外方拡散し、BPSG膜6表面の
不純物濃度が低下して低濃度のBPSG層6a(以下、
濃度低化層6aと称す)が形成され、リフローの進行が
妨げられる(図1(b))。
【0016】次に、800〜900℃程度の温度に保っ
た状態で、例えば、エッチングガスとしての無水フッ酸
(HF)を100〜500sccmに対し、熱処理の雰
囲気ガスとしてのN2を5000〜10000sccm
程度流して希釈した雰囲気で、5〜7分程度の熱処理を
半導体基板4に施す。BおよびPを含むBPSG膜6
(6a)に含まれるP25、B23およびSiO2は、
それぞれ以下のようにエッチングガスHFと反応して、
エッチングされる。 P25+10HF→2PF5+5H2O B23+6HF→2BF3+3H2O SiO2+4HF→SiF4+2H2O これにより、半導体基板6表面の濃度低下層6aは、エ
ッチングガスHFに晒されて約50nmの厚さでエッチ
ングされる。またこのエッチング中にも熱処理によりB
PSG膜6のリフローは進行する(図1(c))。
【0017】次に、再びN2雰囲気のみにして5〜7分
程度の熱処理を半導体基板4に施すと、図1(b)で示
した場合と同様に、BPSG膜6のリフローが進行する
が、不純物の外方拡散によりBPSG膜6表面に再び濃
度低化層6bが形成される(図1(d))。この後、再
度図1(c)で示した場合と同様に、エッチングガスH
Fを熱処理の雰囲気ガスN2で希釈した雰囲気で、5〜
7分程度の熱処理を半導体基板4に施して、約50nm
の厚さで濃度低下層6bをエッチングした後、さらに再
びN2雰囲気のみにして5〜7分程度の熱処理を半導体
基板4に施して、BPSG膜6をリフローさせる(図1
(e))。これによりBPSG膜6の平坦化を完了す
る。
【0018】この実施の形態1では、熱処理の雰囲気ガ
スN2のみと、N2にエッチングガスHFを添加した雰囲
気とを、切り替えて交互に繰り返して熱処理を行ってい
るため、雰囲気ガスN2のみの熱処理による不純物の外
方拡散によりBPSG膜6表面に濃度低化層6a、6b
が形成されても、次にエッチングガスHFを添加した雰
囲気に切り替えることにより、濃度低化層6a、6bが
エッチング除去される。これにより、濃度低化層6a、
6bがBPSG膜6のリフローを妨げるのを防止し、良
好にBPSG膜6のリフローが進行するため、平坦性の
向上した層間絶縁膜(BPSG膜6)が形成できる。ま
た、同一装置を用いて、ガスを切り替えるだけで、リフ
ローとエッチングとの双方を実施でき、層間絶縁膜の平
坦性向上が、容易に達成できる。また、減圧CVD装置
を用いたため、常圧のものに比して、濃度低化層6a、
6bのエッチングの際の面内均一性が良好で、リフロー
の均一性も向上する。
【0019】実施の形態2.上記実施の形態1では、熱
処理の雰囲気ガスN2のみと、N2にエッチングガスHF
を添加した雰囲気とを、切り替えて交互に繰り返して熱
処理を行ったが、熱処理中を通して、熱処理の雰囲気ガ
スN2にエッチングガスHFを添加した雰囲気を用いて
も良い。減圧CVD装置を用いて800〜900℃程度
の温度に保った状態で、例えば、エッチングガスHFを
50〜300sccmに対し、熱処理の雰囲気ガスN
を6000〜15000sccm程度流して希釈した雰
囲気で、30分程度の熱処理を半導体基板4に施すこと
により、BPSG膜6をリフローさせる。これにより、
BPSG膜6の表面をエッチングしながらリフローさせ
ることができ、BPSG膜6表面に不純物濃度が低下し
た濃度低化層が形成されてリフローを妨げるのを防止で
き、上記実施の形態1と同様に平坦性の向上した層間絶
縁膜(BPSG膜6)が、容易に形成できる。
【0020】実施の形態3.次に、この発明の実施の形
態3について説明する。まず、上記実施の形態1と同様
にBPSG膜6を形成後、800〜900℃程度の温度
に保った状態で、N雰囲気のみにして5〜7分程度の
熱処理を半導体基板4に施した後、エッチングガスHF
を100〜500sccmに対し、熱処理の雰囲気ガス
2を5000〜10000sccm程度流して希釈し
た雰囲気で、5〜7分程度の熱処理を施し、再びN2
囲気のみにして5〜7分程度の熱処理を施す。この後、
エッチングガスHFを100〜500sccmに対し、
熱処理の雰囲気ガスN2を5000〜10000scc
m程度流して希釈した雰囲気に再び戻して、15分程度
の熱処理を施して、BPSG膜6が所望の膜厚になるま
で表面を約150nmの厚さでエッチングしながらBP
SG膜6をリフローさせる。これにより、BPSG膜6
をリフローさせて平坦化を完了する。
【0021】この実施の形態3では、BPSG膜6を形
成する際、所望の膜厚よりも厚く形成し、熱処理の最後
に、熱処理の雰囲気ガスN2にエッチングガスHFを添
加した雰囲気で所定の時間、エッチングしながらBPS
G膜6をリフローさせる。一般に、BPSG膜6の膜厚
は厚い方が平坦性を良好にし易いため、所望の膜厚より
も厚く形成することにより、良好な平坦性が確保でき、
熱処理の最終段階でエッチングして所望の膜厚のBPS
G膜6を得る。このため、所望の膜厚で、十分な平坦性
を有する層間絶縁膜を、工程数を増大させること無く、
容易に形成することができる。
【0022】実施の形態4.次に、この発明の実施の形
態4について説明する。図2は、この発明の実施の形態
4による層間絶縁膜の平坦化方法を示す断面図である。
まず、半導体基板4上に形成された配線層などのパター
ン5を覆って全面に、不純物(BおよびP)を高濃度に
含むBPSG膜6と、その上の全面に不純物を含まない
NSG膜7とを、連続的に順次形成する(図2
(a))。次に、減圧CVD装置を用いて、800℃程
度の温度に保った状態で、例えば、エッチングガスHF
を100〜1000sccmに対し、熱処理の雰囲気ガ
スN2を0〜6000sccm程度流して希釈した雰囲
気で、5分程度の熱処理を半導体基板4に施す。これに
より、NSG膜7がエッチング除去される(図2
(b))。この後続いて、800℃程度の温度で、上記
実施の形態1〜3のいずれかの方法を適用して、BPS
G膜6をリフローさせて平坦化を完了する(図2
(c))。
【0023】この実施の形態4では、不純物を高濃度に
含むBPSG膜6上に不純物を含まないNSG膜7を連
続的に形成し、熱処理の最初の段階でNSG膜7をエッ
チングする。BPSG膜6は不純物濃度を高くすると、
リフローさせる熱処理を低温下することができることは
良く知られている。しかし一方、不純物濃度を高くする
と、BPSG膜6の耐湿性が低下するため、通常、不純
物濃度の高いBPSG膜6は形成後に吸湿して異常成長
してしまい、不純物濃度を上げるには限界があった。こ
の実施の形態4では、不純物濃度の高いBPSG膜6と
不純物を含まないNSG膜7とを、連続的に形成するこ
とにより、NSG膜7がBPSG膜6を覆うため、BP
SG膜6が形成後に吸湿して異常成長するのを防止する
ことができる。また、その後の熱処理の最初の段階で、
熱処理の雰囲気ガスN2にエッチングガスHFを添加し
た雰囲気で所定の時間、半導体基板4に熱処理を施すこ
とにより、NSG膜7をエッチングし、続いてその下の
不純物濃度の高いBPSG膜6のリフローが良好に行え
る。
【0024】この様に、BPSG膜6上にNSG膜7を
連続的に形成するため、BPSG膜7の不純物濃度を高
くすることが可能になり、リフローさせる熱処理の低温
下が図れ、微細な半導体装置の製造における信頼性が向
上する。また、熱処理の最初の段階で、雰囲気ガスN2
にエッチングガスHFを添加した雰囲気を用いて、NS
G膜7を容易にエッチングできるため、良好な平坦性を
有する層間絶縁膜を、工程数を増大させること無く、容
易に形成することができる。
【0025】実施の形態5.次に、この発明の実施の形
態5について説明する。まず、上記実施の形態1と同様
にBPSG膜6を形成後、熱処理に先立って、異物除去
等の目的で水洗等の前処理を半導体基板4に施す。この
前処理により、BPSG膜6表面層の不純物濃度が低下
して、濃度低化層6c(図示せず)が形成される。次
に、減圧CVD装置を用いて、800〜900℃程度の
温度に保った状態で、例えば、エッチングガスHFを1
00〜1000sccmに対し、熱処理の雰囲気ガスN
2を0〜6000sccm程度流して希釈した雰囲気
で、5分程度の熱処理を半導体基板4に施す。これによ
り、濃度低化層6cがエッチング除去される。この後続
いて、上記実施の形態1〜3のいずれかの方法を適用し
て、BPSG膜6をリフローさせて平坦化を完了する。
【0026】この実施の形態5では、BPSG膜6形成
後の熱処理前の前処理により形成された濃度低下層6c
を、熱処理の最初の段階で雰囲気ガスN2にエッチング
ガスHFを添加した雰囲気を用いることによりエッチン
グする。これにより、濃度低化層6cがBPSG膜6の
リフローを妨げるのを防止し、良好にBPSG膜6のリ
フローが進行するため、平坦性の向上した層間絶縁膜が
容易に形成できる。
【0027】なお、上記実施の形態1〜5では、エッチ
ングガスに無水HFを用いたが、3フッ化塩素を用いて
も良く、同様の効果を奏する。また、エッチングガスに
無水HFを用いる場合は、拡散炉等を用いて常圧で熱処
理することもでき、その場合、エッチングの際の面内均
一性が減圧の場合ほど良好ではないが、それ以外は上記
実施の形態1〜5と全く同様の効果を奏することができ
る。
【0028】実施の形態6.上記実施の形態1〜5で
は、同一装置内でガスを切り替えるだけで、リフローと
エッチングとの双方を実施でき、層間絶縁膜の平坦性向
上が容易に達成できるものであったが、従来と同様の熱
処理工程を複数に分割して、熱処理工程の間にエッチン
グ工程を設けても良い。まず、上記実施の形態1と同様
にBPSG膜6を形成後、拡散炉を用い、800〜90
0℃程度の第1の熱処理を、N2雰囲気で15分程度半
導体基板4に施すことにより、BPSG膜6をリフロー
させる。この第1の熱処理の後、ウェットエッチングあ
るいはプラズマエッチング等のエッチング処理を施し、
第1の熱処理によってBPSG膜6表面に形成された濃
度低下層6d(図示せず)をエッチング除去する。次
に、再び拡散炉を用い、800〜900℃程度の第2の
熱処理を、N2雰囲気で15分程度半導体基板4に施し
てBPSG膜6をリフローさせ、平坦化を完了する。
【0029】この実施の形態6では、N2雰囲気での熱
処理工程を複数に分割して、熱処理工程の間にエッチン
グ工程を設けることにより、既に行われた熱処理によ
り、濃度低下が生じたBPSG膜6表面の濃度低下層6
dをエッチング除去できる。これにより、濃度低化層6
dがBPSG膜6のリフローを妨げるのを防止し、良好
にBPSG膜6のリフローが進行するため、平坦性の向
上した層間絶縁膜が形成できる。
【0030】なお、上記実施の形態6では、熱処理工程
を2回に分割したが、これに限るものではない。また、
上記実施の形態6において、複数の処理室を有し、各処
理室でそれぞれ異なる処理を枚葉で行うことが可能な、
例えばCVD装置、スパッタ装置等を用いることによ
り、同一装置内での処理中に、異なる処理室に半導体基
板4を搬送し、熱処理とプラズマエッチングとを連続し
て同一装置を用いて行うこともできる。
【0031】また、上記実施の形態1〜6では、BPS
G膜6を用いて層間絶縁膜を形成したが、PSG膜また
はBPTEOS膜等、P、B等の不純物を添加した他の
低融点シリコン酸化膜にも同様に適用することができ
る。
【0032】
【発明の効果】以上のように、この発明に係わる請求項
1記載の半導体装置の製造方法は、熱処理による低融点
シリコン酸化膜のリフローの際、熱処理の雰囲気ガスに
エッチングガスを添加するため、リフローが良好に進行
し、平坦性の向上した層間絶縁膜が容易に形成できる。
【0033】またこの発明に係わる請求項2記載の半導
体装置の製造方法は、請求項1において、エッチングガ
スの添加を熱処理中を通して連続的に行うことにより、
低融点シリコン酸化膜の表面をエッチングしながらリフ
ローさせるため、リフローが良好に進行し、平坦性の向
上した層間絶縁膜が容易に形成できる。
【0034】またこの発明に係わる請求項3記載の半導
体装置の製造方法は、請求項1において、熱処理時間を
複数に分割して、雰囲気ガスのみと、エッチングガスを
添加した雰囲気ガスとを、切り替えて交互に繰り返すこ
とにより、低融点シリコン酸化膜のリフローと、該膜表
面のエッチングとを繰り返すため、リフローが良好に進
行し、平坦性の向上した層間絶縁膜が容易に形成でき
る。
【0035】またこの発明に係わる請求項4記載の半導
体装置の製造方法は、請求項1において、低融点シリコ
ン酸化膜の形成後、熱処理に先立って水洗等の前処理を
施し、その後の熱処理において、熱処理開始から所定の
間、熱処理の雰囲気ガスにエッチングガスを添加するこ
とにより、熱処理開始時にまず上記低融点シリコン酸化
膜の表面をエッチングして、上記低融点シリコン酸化膜
をリフローさせるため、上記前処理により不純物の濃度
低下が生じた上記低融点シリコン酸化膜表面層をエッチ
ング除去でき、平坦性の向上した層間絶縁膜が容易に形
成できる。
【0036】またこの発明に係わる請求項5記載の半導
体装置の製造方法は、請求項1において、リン、ホウ素
等の不純物を含んだ低融点シリコン酸化膜と、その上に
不純物を含まないシリコン酸化膜とを、連続的に順次形
成し、その後の熱処理において、熱処理開始から所定の
間、熱処理の雰囲気ガスにエッチングガスを添加するこ
とにより、熱処理開始時にまず上記不純物を含まないシ
リコン酸化膜をエッチングして、上記低融点シリコン酸
化膜をリフローさせるため、上記低融点シリコン酸化膜
を不純物濃度を高く形成することができ、リフローさせ
る熱処理の低温下が図れ、微細な半導体装置の製造にお
ける信頼性が向上する。また、良好な平坦性を有する層
間絶縁膜を、工程数を増大させること無く、容易に形成
できる。
【0037】またこの発明に係わる請求項6記載の半導
体装置の製造方法は、請求項1、3、4または5のいず
れかにおいて、低融点シリコン酸化膜の熱処理におい
て、熱処理終了までの所定の間、熱処理の雰囲気ガスに
エッチングガスを添加することにより、上記低融点シリ
コン酸化膜を、リフロー終了時に所定の膜厚までエッチ
ングするため、所望の膜厚で、十分な平坦性を有する層
間絶縁膜を、工程数を増大させること無く、容易に形成
することができる。
【0038】またこの発明に係わる請求項7記載の半導
体装置の製造方法は、請求項1〜6のいずれかにおい
て、添加するエッチングガスが、無水フッ酸、あるいは
3フッ化塩素であるため、平坦性の向上した層間絶縁膜
が容易に形成できる。
【0039】またこの発明に係わる請求項8記載の半導
体装置の製造方法は、請求項1〜7のいずれかにおい
て、一連の熱処理を減圧炉を用いて行うため、エッチン
グの際の面内均一性が良好で、平坦性の向上した層間絶
縁膜が容易に形成できる。
【0040】またこの発明に係わる請求項9記載の半導
体装置の製造方法は、熱処理工程を複数に分割して、既
に行われた熱処理により不純物の濃度低下が生じた低融
点シリコン酸化膜表面層をエッチング除去する工程を、
分割された上記熱処理工程の間に設けるため、層間絶縁
膜の平坦性が向上する。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による半導体装置の
製造方法を示す断面図である。
【図2】 この発明の実施の形態4による半導体装置の
製造方法を示す断面図である。
【図3】 従来の半導体装置の製造方法を示す断面図で
ある。
【図4】 従来の半導体装置の製造方法の問題点を示す
断面図である。
【符号の説明】
4 半導体基板、6 低融点シリコン酸化膜としてのB
PSG膜、7 不純物を含まないシリコン酸化膜として
のNSG膜。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に、リン、ホウ素等の不純
    物を含んだ低融点シリコン酸化膜を形成した後、熱処理
    によりリフローさせて上記低融点シリコン酸化膜を平坦
    化することにより、層間絶縁膜を形成する半導体装置の
    製造方法において、熱処理による上記低融点シリコン酸
    化膜のリフローの際、熱処理の雰囲気ガスにエッチング
    ガスを添加することを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 エッチングガスの添加を、熱処理中を通
    して連続的に行うことにより、低融点シリコン酸化膜の
    表面をエッチングしながらリフローさせることを特徴と
    する請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 熱処理時間を複数に分割して、雰囲気ガ
    スのみと、エッチングガスを添加した雰囲気ガスとを、
    切り替えて交互に繰り返すことにより、低融点シリコン
    酸化膜のリフローと、該膜表面のエッチングとを繰り返
    すことを特徴とする請求項1記載の半導体装置の製造方
    法。
  4. 【請求項4】 低融点シリコン酸化膜の形成後、熱処理
    に先立って水洗等の前処理を施し、その後の熱処理にお
    いて、熱処理開始から所定の間、熱処理の雰囲気ガスに
    エッチングガスを添加することにより、熱処理開始時に
    まず上記低融点シリコン酸化膜の表面をエッチングし
    て、上記低融点シリコン酸化膜をリフローさせることを
    特徴とする請求項1記載の半導体装置の製造方法。
  5. 【請求項5】 リン、ホウ素等の不純物を含んだ低融点
    シリコン酸化膜と、その上に不純物を含まないシリコン
    酸化膜とを、連続的に順次形成し、その後の熱処理にお
    いて、熱処理開始から所定の間、熱処理の雰囲気ガスに
    エッチングガスを添加することにより、熱処理開始時に
    まず上記不純物を含まないシリコン酸化膜をエッチング
    して、上記低融点シリコン酸化膜をリフローさせること
    を特徴とする請求項1記載の半導体装置の製造方法。
  6. 【請求項6】 低融点シリコン酸化膜の熱処理におい
    て、熱処理終了までの所定の間、熱処理の雰囲気ガスに
    エッチングガスを添加することにより、上記低融点シリ
    コン酸化膜を、リフロー終了時に所定の膜厚までエッチ
    ングすることを特徴とする請求項1、3、4または5の
    いずれかに記載の半導体装置の製造方法。
  7. 【請求項7】 添加するエッチングガスが、無水フッ
    酸、あるいは3フッ化塩素であることを特徴とする請求
    項1〜6のいずれかに記載の半導体装置の製造方法。
  8. 【請求項8】 一連の熱処理を減圧炉を用いて行うこと
    を特徴とする請求項1〜7のいずれかに記載の半導体装
    置の製造方法。
  9. 【請求項9】 半導体基板上に、リン、ホウ素等の不純
    物を含んだ低融点シリコン酸化膜を形成した後、熱処理
    によりリフローさせて上記低融点シリコン酸化膜を平坦
    化することにより、層間絶縁膜を形成する半導体装置の
    製造方法において、上記熱処理工程を複数に分割して、
    既に行われた熱処理により上記不純物の濃度低下が生じ
    た上記低融点シリコン酸化膜表面層をエッチング除去す
    る工程を、分割された上記熱処理工程の間に設けること
    を特徴とする半導体装置の製造方法。
JP775298A 1998-01-19 1998-01-19 半導体装置の製造方法 Pending JPH11204527A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP775298A JPH11204527A (ja) 1998-01-19 1998-01-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP775298A JPH11204527A (ja) 1998-01-19 1998-01-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11204527A true JPH11204527A (ja) 1999-07-30

Family

ID=11674438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP775298A Pending JPH11204527A (ja) 1998-01-19 1998-01-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11204527A (ja)

Similar Documents

Publication Publication Date Title
US6232217B1 (en) Post treatment of via opening by N-containing plasma or H-containing plasma for elimination of fluorine species in the FSG near the surfaces of the via opening
US6284644B1 (en) IMD scheme by post-plasma treatment of FSG and TEOS oxide capping layer
US6137176A (en) Semiconductor device and method of fabricating the same
US6331495B1 (en) Semiconductor structure useful in a self-aligned contact etch and method for making same
US6319847B1 (en) Semiconductor device using a thermal treatment of the device in a pressurized steam ambient as a planarization technique
JP4413694B2 (ja) スピンオンガラスによるシリコン酸化膜の形成方法
JPH0653337A (ja) 半導体装置の製造方法
JP2937140B2 (ja) 半導体装置の製造方法
JP2000068261A (ja) 半導体装置の製造方法
JPH11204527A (ja) 半導体装置の製造方法
JP3004129B2 (ja) 半導体装置の製造方法
KR100361536B1 (ko) 반도체소자의층간절연막형성방법
JPH09129872A (ja) 半導体素子の製造方法
US6887767B2 (en) Method for manufacturing semiconductor device
JP2006108607A (ja) 半導体素子の絶縁膜形成方法
KR0147650B1 (ko) 반도체 장치의 층간절연막 형성방법
JPH06151416A (ja) 半導体装置及びその製造方法
JPH0817926A (ja) 半導体装置の製造方法
JP3632198B2 (ja) 半導体装置の製造方法
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법
JPH05243226A (ja) 半導体装置の製造方法
KR100575874B1 (ko) 비트라인 형성방법
KR100533646B1 (ko) 피엠디막 형성 방법
JP2001223270A (ja) ビットラインの製造方法
JPH1022283A (ja) 半導体装置の製造方法