JPH1117759A - 多値直交振幅変調装置、多値直交振幅復調装置及びこれらに用いるプログラムを記録した記録媒体並びに多値直交振幅変調方法 - Google Patents

Abstract

(57)【要約】 【課題】復調時のＡＦＣ動作において、周波数誤差の検
出精度を向上させ、引込み速度を早くし、引込み後のＡ
ＦＣの制御を安定にする。 【解決手段】ディジタルデータはコンステレーションマ
ッピング装置３に与えられる。コンステレーションマッ
ピング装置３は、ディジタルデータをワード単位でシン
ボルに対応させ、対応させたシンボルの座標値である
Ｉ，Ｑ信号を出力する。コンステレーションマッピング
装置３はシンボルをコンステレーションの外周形状が正
方形となるように配置を定義している。Ｉ，Ｑ信号はロ
ールオフフィルタ４，５によって帯域制限された後、直
交変調器８によって直交変調されて出力される。コンス
テレーションの位相４５度上の平均的なシンボルの振幅
が大きいので、復調側のＡＦＣ動作において位相誤差の
検出精度が向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、３２ＱＡＭ、１２
８ＱＡＭ等に好適な多値直交振幅変調装置、多値直交振
幅復調装置及びこれらに用いるプログラムを記録した記
録媒体並びに多値直交振幅変調方法に関する。

【０００２】

【従来の技術】従来、信号レベルが２値のディジタル信
号を伝送するために用いられるディジタル変調方式とし
てＱＡＭ（直交振幅変調）（Ｑuadrature Amplitude Mo
dulation ）方式が知られている。

【０００３】ＱＡＭは、ＩＱ平面上の格子状の各座標点
にシンボルを配置し、各シンボルに所定ビット数のディ
ジタル符号を割り当てることにより作成される。図１６
及び図１７はシンボルの幾何学的な配置の様子を表した
コンステレーションを示す説明図である。図１６及び図
１７は丸印によってシンボルを示している。

【０００４】ＱＡＭでは、ＩＱ平面上に配置するシンボ
ルの総数によって、１シンボルに割り当てて伝送可能な
ビット数が決定される。例えば、各象限に４個ずつシン
ボルを配置した１６ＱＡＭでは１シンボルで４ビットの
データを伝送することができ、各象限に１６個ずつシン
ボルを配置した６４ＱＡＭでは１シンボルで６ビットの
データを伝送することができる。

【０００５】ＱＡＭ変調器においては、ディジタルデー
タを所定のビット数毎にパラレルに変換し、変換したパ
ラレルデータをＩＱ平面上の各シンボルに割り当てる。
シンボルのＩ，Ｑ軸の値（Ｉ信号及びＱ信号）を直交変
調して、伝送するＱＡＭ被変調波が作成される。ＱＡＭ
復調器においては、Ｉ，Ｑ信号からＩＱ平面上のシンボ
ル位置を求めて、元のデータを得る。ＱＡＭ復調器は、
受信信号のキャリア周波数を検出し、キャリア周波数を
用いた直交検波によってＩ，Ｑ信号を求める。

【０００６】このようなＱＡＭ復調器における同期検波
においては、復調シンボルの絶対位相を得る必要がある
ので、キャリア再生において周波数制御だけでなく位相
制御も必要となる。即ち、ＱＡＭ復調器では、直交検波
回路にＡＦＣ（自動周波数制御）ループを構成する。更
に、この直交検波回路の出力を同期検波する同期検波回
路にＰＬＬ（位相同期ループ）回路を構成することによ
って最終的なキャリア同期を得て、Ｉ，Ｑ信号を再生す
るようになっている。

【０００７】ところで、ＱＡＭ復調器においてシンボル
位相を検出する場合には、処理を簡単にするために、デ
ータシーケンスが全て第１象限に存在するものとして処
理し、キャリア位相４５°を中心として位相を検出する
コンステレーション除去という手法が用いられることが
ある。第２乃至第４象限に関しては回転移動して第１象
限に存在するものとして処理を行うのである。この場合
には、ＡＦＣループによるキャリア再生において、１シ
ンボル期間に±４５°以上の位相変化を生じる周波数離
調は、シンボルの位相変化と区別することができず検出
不能であるという制約が生じる。シンボルレートに対し
て、４５°／３６０°＝１／８までの周波数離調が検出
可能であり、例えば、シンボルレートが８ＭＨｚの場合
には、４５°を中心として±１ＭＨｚまでの周波数離調
が検出可能である。

【０００８】また、ＱＡＭにおいては、伝送路中の妨害
等によって発生する復調誤りを低減するために、ＩＱ平
面上のシンボルに対する符号の割り当てに際して、グレ
イコードマッピングが採用される。隣接するシンボルは
他のシンボルよりも誤って識別される復調誤りの発生確
率が最も高いので、グレイコードマッピングにおいて
は、ＩＱ平面上で隣接するシンボル間のシンボル間距離
を最小の１にするように各シンボルに符号を割り当て
る。図１６は、このグレイコードマッピングによって各
シンボルに符号が割り当てられている。

【０００９】図１６及び図１７は夫々３２ＱＡＭ及び１
２８ＱＡＭのコンステレーションを示している。ＩＱ平
面上のシンボル数が２の２ｎ（ｎは自然数）乗である場
合には、コンステレーションの外郭が正方形となってグ
レイコードマッピングが可能であるが、３２ＱＡＭ及び
１２８ＱＡＭ等においては、図１６及び図１７に示すよ
うに、コンステレーションが正方形にならない。また、
この場合には、一部のシンボル間において符号間距離が
３となる疑似グレイコードマッピングが採用される。

【００１０】例えば、３２ＱＡＭでは、図１６に示すよ
うに、各象限に８個のシンボルを配置すると共に、各シ
ンボルをＩ，Ｑ原点からできるだけ近い位置に配置す
る。従って、原点からシンボルまでの距離で表される
Ｉ，Ｑ軸の振幅が大きくなる部分、即ち、コンステレー
ション外周の正方形の角にあたる位置にはシンボルが配
置されない。また同様に、１２８ＱＡＭにおいては、図
１７に示すシンボル配置が採用される。この場合におい
ても、ＩＱ平面上の各象限で振幅が大きい外側４個分の
格子点にシンボルが配置されない。

【００１１】ＱＡＭ復調器においては、上述したよう
に、キャリア位相４５°を中心として周波数誤差を検出
するＡＦＣループを採用している。ＡＦＣループでは、
キャリア位相４５°上の原点から遠いシンボルを用いる
ことによって高精度の位相検出が可能である。しかしな
がら、３２ＱＡＭ及び１２８ＱＡＭ等においては各象限
の振幅が大きい部分にシンボルが配置されないことか
ら、６４ＱＡＭ及び２５６ＱＡＭ等に比して、位相検出
の検出精度が低いという問題がある。この結果、ＡＦＣ
ループによる周波数誤差検出の精度も低く、ＡＦＣルー
プの引込み速度が遅くなり、また周波数誤差検出の動作
自体も不安定であり、所定の周波数範囲に引込んだ後
に、再度ＡＦＣループのロックが外れてしまうことがあ
るという問題もある。

【００１２】

【発明が解決しようとする課題】このように、従来、３
２ＱＡＭ及び１２８ＱＡＭ等の多値直交振幅変調方式に
おいては、ＩＱ平面上の４つの象限において、振幅が大
きい部分にシンボルが配置されないことから、復調時の
ＡＦＣ動作において、周波数誤差の検出精度が低く、引
込み速度が遅くなり、引込み後のＡＦＣの制御が不安定
であるという問題点があった。

【００１３】本発明はかかる問題点に鑑みてなされたも
のであって、コンステレーション全体の外周形状が正方
形となるようなシンボル配置を採用することにより、復
調時のＡＦＣ動作において、周波数誤差の検出精度を向
上させ、引込み速度を早くし、引込み後のＡＦＣの制御
を安定にすることができる多値直交振幅変調装置、多値
直交振幅復調装置及びこれらに用いるプログラムを記録
した記録媒体並びに多値直交振幅変調方法を提供するこ
とを目的とする。

【００１４】

【課題を解決するための手段】本発明の請求項１に係る
多値直交振幅変調装置は、直交する同相軸及び直交軸に
よるＩＱ平面上に配置された複数のシンボルに夫々割り
当てられた符号と入力ディジタル信号のワードとの比較
によって前記入力ディジタル信号をワード単位でシンボ
ルに対応させ、対応させたシンボルの前記ＩＱ平面上の
座標値を出力するマッピング手段と、前記座標値を直交
する同相軸キャリア及び直交軸キャリアを用いて直交変
調して送信する変調手段とを具備し、前記マッピング手
段は、前記シンボルの前記ＩＱ平面上における幾何学的
な配置の様子を表したコンステレーションの外周形状が
矩形となるように、前記シンボルの前記ＩＱ平面上にお
ける配置を定義することを特徴とするものであり、本発
明の請求項４に係る多値直交振幅復調装置は、受信信号
が入力され前記受信信号から再生した同相軸キャリア及
び直交軸キャリアを用いて直交復調し復調出力を出力す
る復調手段と、直交する同相軸及び直交軸によるＩＱ平
面上に配置された複数のシンボルの前記ＩＱ平面上にお
ける座標値と前記復調出力との比較によって前記復調出
力をシンボルに対応させ、対応させたシンボルに割り当
てられている符号を出力するデマッピング手段とを具備
し、前記デマッピング手段は、前記シンボルの前記ＩＱ
平面上における幾何学的な配置の様子を表したコンステ
レーションの外周形状が矩形となるように、前記シンボ
ルの前記ＩＱ平面上における配置を定義することを特徴
とするものであり、本発明の請求項５に係る多値直交振
幅変調方法は、直交する同相軸及び直交軸によるＩＱ平
面上にその幾何学的な配置の様子を表したコンステレー
ションの外周形状が矩形となるように配置された複数の
シンボルに夫々割り当てられている符号と入力ディジタ
ル信号のワードとの比較によって前記入力ディジタル信
号をワード単位でシンボルに対応させ、対応させたシン
ボルの前記ＩＱ平面上の座標値を得るマッピング手順
と、前記座標値を直交する同相軸キャリア及び直交軸キ
ャリアを用いて直交変調して送信する変調手順とを具備
したことを特徴とするものであり、本発明の請求項７に
係るコンピュータ読み取り可能な記録媒体は、直交する
同相軸及び直交軸によるＩＱ平面上における幾何学的な
配置の様子を表したコンステレーションの外周形状が矩
形となるように配置された複数のシンボルに夫々割り当
てられた符号と入力ディジタル信号のワードとを比較す
る処理と、この処理の比較結果に基づいて前記複数のシ
ンボルのうちの１つのシンボルを特定し、特定したシン
ボルの前記ＩＱ平面上における座標値を出力する処理と
を実行させるためのプログラムを記録したものである。

【００１５】本発明の請求項１において、マッピング手
段は、入力ディジタル信号のワードとシンボルに夫々割
り当てられた符号との比較によってワードをシンボルに
対応させ、対応させたシンボルのＩＱ平面上の座標値を
出力する。この場合において、マッピング手段は、コン
ステレーションの外周形状が矩形となるようにシンボル
の配置を定義する。座標値は変調手段によって直交変調
されて送信される。コンステレーションの外周形状が矩
形となる位置にシンボルが配置されているので、受信側
において、ＡＦＣループにおける位相誤差の検出精度が
向上する。

【００１６】本発明の請求項４において、復調手段は、
受信信号を直交復調して復調出力を得る。デマッピング
手段は、復調出力と座標値との比較によって復調出力を
シンボルに対応させ、対応させたシンボルに割り当てた
符号を出力する。この場合において、シンボルはコンス
テレーションの外周形状が矩形となるように配置が定義
されている。即ち、受信信号は、コンステレーションの
位相４５度上におけるシンボルの振幅が平均的に大き
く、復調手段におけるＡＦＣループの位相誤差検出精度
が向上する。

【００１７】本発明の請求項５においては、マッピング
手順では、シンボルに割り当てられた符号とワードとの
比較によってワードをシンボルに対応させ、対応させた
シンボルの座標値が得られる。この座標値は変調手順に
おいて直交変調されて送信される。シンボルはコンステ
レーションの外周形状を矩形とするように配置が定義さ
れている。

【００１８】本発明の請求項７において、プログラムに
よってコンピュータは、シンボルに割り当てられた符号
とワードとを比較する。次に、コンピュータは、この比
較結果に基づいて、シンボルを特定し、特定したシンボ
ルの座標値を出力する。シンボルはコンステレーション
の外周形状が矩形となる位置に配置される。

【００１９】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。図１は本発明に係る
多値直交振幅変調装置の一実施の形態を示すブロック図
である。

【００２０】多値直交振幅変調装置１はコンステレーシ
ョンマッピング装置３，ロールオフフィルタ４，５、Ｄ
／Ａ変換器６，７、直交変調器８及び局部発振器９によ
って構成されている。入力端子２には音声信号及び画像
信号等の２値のディジタルデータが入力される。このデ
ィジタルデータはコンステレーションマッピング装置３
に与えられる。

【００２１】図２は図１中のコンステレーションマッピ
ング装置３の具体的な構成を示すブロック図である。ま
た、図３はコンステレーションマッピングを説明するた
めの説明図である。

【００２２】コンステレーションマッピング装置３はシ
リアル／パラレル変換回路11及びマッピングＲＯＭ12に
よって構成されている。シリアル／パラレル変換回路11
にはディジタルデータがシリアルに入力される。シリア
ル／パラレル変換回路11は、入力されたシリアルデータ
を変調方式に対応した所定ビット数のパラレルデータに
変換してマッピングＲＯＭ12に出力するようになってい
る。

【００２３】いま、図１の多値直交振幅変調装置１が３
２ＱＡＭを実現するものであるものとする。この場合に
は、５ビットのデータが１シンボルに割り当てられる。
シリアル／パラレル変換回路11は入力されたシリアルデ
ータを５ビットのパラレルデータに変換する。図２は入
力されるデータ列の例及びパラレル変換後のデータの例
も示している。いま、所定のタイミングにおいて、入力
端子２にデータ列“…０１０１０１０１０１１１０１
…”が入力されるものとする。シリアル／パラレル変換
回路11は、所定のタイミングでシリアル／パラレル変換
を行って、例えば、シリアルのデータ列15，16をパラレ
ルデータ15′（“０１０１０”），16′（“１０１１
１”）に変換して順次出力する。

【００２４】マッピングＲＯＭ12は、入力されるパラレ
ルデータとＩＱ平面上のシンボル位置との対応を示すテ
ーブルを有している。マッピングＲＯＭ12はｍビットの
パラレルデータを２のｍ乗個のシンボル位置を示す座標
データに変換する。図２の例では５ビットのパラレルデ
ータは３２個のシンボル位置の座標データに変換され
る。ＩＱ平面上のシンボル位置はＩ，Ｑ軸の座標によっ
て表され、マッピングＲＯＭ12は、Ｉ，Ｑ軸の座標デー
タを８ビットのＩ，Ｑ信号として出力端子13，14に出力
するようになっている。

【００２５】本実施の形態においては、マッピングＲＯ
Ｍ12は疑似グレイコードマッピングを採用すると共に、
コンステレーション全体の外周形状が正方形となるよう
にマッピングを行うようになっている。なお、３２ＱＡ
Ｍに対応した場合には、コンステレーション上の隣接す
るシンボル相互間の符号間距離は最大で３である。

【００２６】図３はマッピングＲＯＭ12による上位２ビ
ット差動符号化３２ＱＡＭに対応したこのようなシンボ
ルマッピングを示している。図３の破線白丸はシンボル
が配置されていない座標位置を示し、白丸及び黒丸はシ
ンボルが配置された座標位置を示している。また、数字
は各シンボルに割り当てた符号を示している。

【００２７】図３に示すように、ＩＱ平面の第１乃至第
４象限の各シンボルには夫々上位２ビットが“００”，
“１０”，“１１”，“０１”の符号が割り当てられて
いる。ＱＡＭでは、再生キャリアの位相は０，π／２，
π，３π／２のいずれかとなる。このような再生キャリ
アの位相不確定性を考慮してシンボルマッピングを行っ
ている。即ち、上位２ビットの“００”，“１０”，
“１１”，“０１”を夫々ＩＱ平面の第１象限から反時
計回りに割り当てることにより、上位２ビットの差分値
を符号化する上位２ビット差動符号化を行った場合に、
シンボルをコンステレーション上で９０度ずつ回転させ
て、位相不確定性を除去するようになっている。

【００２８】また、図３では、隣接シンボル間の符号化
距離を最小にする疑似グレイコードマッピングが採用さ
れている。図３において、上下左右に隣接するシンボル
同士のうち白丸で示すシンボルと白丸で示すシンボルと
の間のみが符号間距離が３であり、隣接する他のシンボ
ル間では符号間距離は１となっている。

【００２９】本実施の形態においては、マッピングＲＯ
Ｍ12は、ＩＱ平面上の各象限において、正方格子状の各
座標位置のうち原点からの距離が最も小さい座標位置に
はシンボルを配置せず、原点からの距離が大きい座標位
置にシンボルを配置するようになっている。即ち、本実
施の形態においては、原点からの距離が最も大きくキャ
リア位相が４５°上の座標位置にもシンボルが配置され
ており、コンステレーションの外周形状は正方形になっ
ている。

【００３０】即ち、３２ＱＡＭ及び１２８ＱＡＭ等のよ
うに、従来コンステレーションの外周形状が正方形にな
らない変調方式において、原点に最も近いシンボルをコ
ンステレーションの外周の矩形の角の部分に配置するこ
とで、コンステレーションを表現するために必要なビッ
ト数を増加することなくマッピングを変更している。

【００３１】例えば、マッピングＲＯＭ12は、パラレル
データ“１０００１”に対して図３のシンボル17の座標
位置を示すＩ，Ｑ信号を出力する。なお、マッピングＲ
ＯＭ12は、図２のパラレルデータ“０１０１０”に対し
ては図３のシンボル15″の座標位置を示すＩ，Ｑ信号を
出力し、パラレルデータ“１０１１１”に対しては図３
のシンボル16″の座標位置を示すＩ，Ｑ信号を出力す
る。

【００３２】図１において、コンステレーションマッピ
ング装置３からのＩ，Ｑ信号は夫々ロールオフフィルタ
４，５に供給されるようになっている。ロールオフフィ
ルタ４，５は、符号間干渉を除去するために、夫々入力
されたＩ，Ｑ信号を帯域制限してＤ／Ａ変換器６，７に
供給するようになっている。Ｄ／Ａ変換器６，７は夫々
入力されたＩ，Ｑ信号をアナログ信号に変換して直交変
調器８に出力するようになっている。

【００３３】直交変調器８には局部発振器９の発振出力
も与えられる。局部発振器９は所定周波数で位相が９０
度異なる２つのキャリアを出力する。直交変調器８は局
部発振器９からのキャリアとＩ，Ｑ信号との乗算によっ
てＩ，Ｑ信号を直交変調し、ＱＡＭ被変調波を出力端子
10に出力するようになっている。

【００３４】出力端子10からのＱＡＭ被変調波は、図示
しない増幅器及び周波数変換回路を経て、例えば高周波
（ＲＦ）信号に変換されて送信されるようになってい
る。

【００３５】図４は本発明に係る多値直交振幅復調装置
の一実施の形態を示すブロック図である。

【００３６】図１の多値直交振幅変調装置１によって作
成されたＱＡＭ被変調波はケーブル又は地上波等を用い
た伝送路によって伝送される。図４において、選局回路
22には、これらの伝送路を介して伝送されたＲＦ信号が
入力される。選局回路22は受信信号から所望のチャンネ
ルを選局して中間周波（ＩＦ）信号をローパスフィルタ
（以下、ＬＰＦという）23に出力する。ＬＰＦ23は入力
されたＩＦ信号を帯域制限して多値直交振幅復調装置21
のＡ／Ｄ変換器24に出力するようになっている。

【００３７】Ａ／Ｄ変換器24は、後述するタイミング再
生回路29からのクロックを用いてＩＦ信号をディジタル
信号に変換して直交検波回路25に出力する。直交検波回
路25は図示しない乗算器によって構成されており、後述
するＡＦＣ回路28から同相軸キャリア及び直交軸キャリ
アが与えられて、入力信号との乗算によって直交検波を
行い、ベースバンドのＩ，Ｑ信号を得る。

【００３８】直交検波回路25からのベースバンドのＩ，
Ｑ信号はＬＰＦ26に与えられる。ＬＰＦ26は入力された
Ｉ，Ｑ信号の符号間干渉を除去して位相同期回路30、誤
差検出回路27及びタイミング再生回路29に出力する。誤
差検出回路27は、ＬＰＦ26からのＩ，Ｑ信号の周波数誤
差を検出して周波数誤差信号を作成する。例えば、誤差
検出回路27は、入力されたＩ，Ｑ信号からＩＱ平面上で
のシンボル位置を求め、１シンボル毎にその位置を比較
してシンボル間の位相差を周波数誤差信号として求め
る。

【００３９】誤差検出回路27からの周波数誤差信号はＡ
ＦＣ回路28に供給される。ＡＦＣ回路28は、例えば図示
しないループフィルタ及び数値制御発振器（以下、ＮＣ
Ｏという）等によって構成されており、平滑化された周
波数誤差信号に応じて発振して、位相が９０度異なる２
つのキャリアを再生して直交検波回路25に出力するよう
になっている。誤差検出回路27及びＡＦＣ回路28によっ
て、キャリア周波数を制御するＡＦＣ制御が行われる。

【００４０】位相同期回路30は、図示しない複素乗算器
によって構成されており、後述するＰＬＬフィルタ32か
ら同相軸キャリア及び直交軸キャリアが与えられて、入
力されたＩ，Ｑ軸の複素信号と同相軸キャリア及び直交
軸キャリアとの乗算によって同期検波を行い、Ｉ，Ｑ軸
の検波出力を判定／デマッピング回路33に出力するよう
になっている。

【００４１】位相同期回路30の出力は誤差検出回路31に
も与えられる。誤差検出回路31は、Ｉ，Ｑ信号からキャ
リア位相誤差を検出して位相誤差信号を作成する。誤差
検出回路31からの位相誤差信号はＰＬＬフィルタ32に供
給される。ＰＬＬフィルタ32は、例えば図示しないルー
プフィルタ及びＮＣＯ等によって構成されており、平滑
化された位相誤差信号に応じて発振し、位相が９０度異
なる２つのキャリアを位相同期回路30に出力するように
なっている。誤差検出回路31及びＰＬＬフィルタ32によ
って、ＰＬＬ制御が行われて、再生キャリアの位相誤差
が除去される。

【００４２】タイミング再生回路29は、ＬＰＦ26から
Ｉ，Ｑ信号が与えられ、そのサンプリング位相を検出し
てクロックを再生しＡ／Ｄ変換器24に供給するようにな
っている。これにより、タイミング再生回路29は、Ａ／
Ｄ変換器24によるサンプリングがディジタル変調のデー
タ間隔に一致するようにフィードバック制御を行うよう
になっている。

【００４３】判定／デマッピング回路33は、同期検波に
よって得られたＩ，Ｑ信号を元のディジタルデータに戻
して誤り訂正回路31に出力するようになっている。図５
は図４中の判定／デマッピング回路33の具体的な構成を
示すブロック図である。また、図６は判定／デマッピン
グＲＯＭ43の判定を説明するための説明図である。

【００４４】位相同期回路30からのＩ，Ｑ信号は夫々端
子41，42を介して判定／デマッピングＲＯＭ43に供給さ
れる。判定／デマッピングＲＯＭ43は、ＩＱ平面上のシ
ンボル位置と割り当てるパラレルデータとの対応を示す
送信（変調）側と同様のテーブルを有しており、入力さ
れるＩ，Ｑ信号によってＩＱ平面上のシンボル位置を判
定し、判定したシンボル位置に応じたパラレルデータを
出力するようになっている。

【００４５】例えば、判定／デマッピングＲＯＭ43に入
力されるＩ，Ｑ信号によって示される座標位置が図６の
○印で示す座標位置46であるものとする。この場合に
は、判定／デマッピングＲＯＭ43は、図６の破線で示し
たＩ，Ｑ軸方向の各閾値と座標位置46とを比較すること
により、この座標位置46の本来の座標位置はシンボル1
5″の位置であるものと判定し、このシンボル15″に割
り当てられたパラレルデータ“０１０１０”を出力す
る。

【００４６】なお、本実施の形態においては、ＩＱ平面
上の原点に最も近い座標位置には、図６の破線○印に示
すように、シンボルは配置されていない。

【００４７】パラレル／シリアル変換回路44は、入力さ
れたパラレルデータをシリアルデータに変換して出力端
子45に出力するようになっている。出力端子45からのシ
リアルデータは判定／デマッピング回路33の出力として
誤り訂正回路34に供給される。誤り訂正回路34は、入力
されたシリアルデータに誤り訂正処理を施して出力端子
35を介して出力するようになっている。

【００４８】次に、このように構成された実施の形態の
動作について図７乃至図１１を参照して説明する。

【００４９】いま、送信側において、例えば、図２に示
すシリアルのデータ列15，16を含む一連のデータを多値
直交振幅変調して送信するものとし、３２ＱＡＭを用い
た例について説明する。データ列15，16を含むシリアル
データは図１の入力端子２を介してコンステレーション
マッピング装置３に供給される。コンステレーションマ
ッピング装置３のシリアル／パラレル変換回路11によっ
て、シリアルデータ列15，16はパラレルデータ15′，1
6′に変換されてマッピングＲＯＭ12に与えられる。

【００５０】マッピングＲＯＭ12は、マッピングを行っ
て、入力されたパラレルデータをＩＱ平面上のシンボル
位置を示す座標データに変換する。例えば、パラレルデ
ータ15′，16′は、夫々マッピングＲＯＭ12によって、
図３のシンボル15″，16″の座標位置を示すＩ，Ｑ信号
に変換される。

【００５１】本実施の形態においては、マッピングＲＯ
Ｍ12は、疑似グレイコードマッピングを採用すると共
に、コンステレーション全体の外周形状が正方形となる
ようにマッピングを行う。たとえば、パラレルデータ
“１０００１”については、図３のシンボル17に示すよ
うに、ＩＱ平面上で原点からの距離が最も大きい座標位
置に割り当てる。

【００５２】マッピングＲＯＭ12からのＩ，Ｑ信号は、
夫々端子13，14を介してロールオフフィルタ４，５に供
給される。ロールオフフィルタ４，５によってＩ，Ｑ信
号は帯域制限された後に、Ｄ／Ａ変換器６，７に供給さ
れる。Ｄ／Ａ変換器６，７は夫々入力されたＩ，Ｑ信号
をディジタル信号に変換して直交変調器８に出力する。

【００５３】直交変調器８は、局部発振器９からのキャ
リアとＩ，Ｑ信号との乗算によってＩ，Ｑ信号を直交変
調し、ＱＡＭ被変調波を出力端子10に出力する。出力端
子10からのＱＡＭ被変調波は、図示しない増幅器及び周
波数変換回路を経て、例えば高周波（ＲＦ）信号に変換
されて送信される。

【００５４】図１の多値直交振幅変調装置１によって作
成されたＱＡＭ被変調波は図示しない伝送路を介して伝
送される。受信側においては、図４の選局回路22によっ
て受信信号から所望のチャンネルが選局され、選局され
たＩＦ信号はＬＰＦ23によって帯域制限される。このＩ
Ｆ信号はＡ／Ｄ変換器24に与えられて、ディジタル信号
に変換された後直交検波回路25に供給される。

【００５５】直交検波回路25はＡＦＣ回路28から同相軸
及び直交軸の再生キャリアが与えられて、入力されたＩ
Ｆ信号とこれらの再生キャリアの乗算によって直交検波
を行ってＩ，Ｑ信号を得る。このＩ，Ｑ信号はＬＰＦ26
によって符号間干渉が除去されて出力される。

【００５６】ＬＰＦ26の出力は、周波数同期を達成する
ために、誤差検出回路27及びＡＦＣ回路28によるＡＦＣ
ループに供給されると共に、位相同期回路30に与えられ
て、誤差検出回路31及びＰＬＬフィルタ32によるＰＬＬ
ループによって位相同期が達成される。

【００５７】即ち、位相同期回路30は、ＬＰＦ26からの
Ｉ，Ｑ信号とＰＬＬフィルタ32からの再生キャリアとの
乗算によって同期検波を行って、Ｉ，Ｑ軸の検波出力を
得る。位相同期回路30からのＩ，Ｑ信号は誤差検出回路
31に与えられて、キャリア位相誤差が検出される。誤差
検出回路31からの位相誤差信号はＰＬＬフィルタ32に与
えられて、位相誤差が除去された再生キャリアが位相同
期回路30に供給される。こうして、位相同期回路30は、
完全なキャリア同期が得られた再生キャリアを用いて、
Ｉ，Ｑ信号を再生する。

【００５８】位相同期回路30からのＩ，Ｑ信号は、判定
／デマッピング回路33に供給される。判定デマッピング
回路33の判定／デマッピングＲＯＭ43は、入力された
Ｉ，Ｑ信号を夫々ＩＱ平面上の閾値と比較する。

【００５９】図７は判定／デマッピングＲＯＭ43による
シンボル判定を説明するための説明図である。図７に示
すように、判定／デマッピングＲＯＭ43は、ＩＱ平面上
に配置したシンボル（丸印）を等間隔に区画する閾値を
定め、入力されたＩ，Ｑ信号を夫々破線で示したＩ軸の
閾値51及びＱ軸の閾値52と大小比較する。判定／デマッ
ピングＲＯＭ43は、Ｉ，Ｑ信号が閾値51，52によって区
画された領域のうちのいずれの領域内の位置を示してい
るかを求め、求めた領域内の丸印で示したシンボルを
Ｉ，Ｑ信号が示しているものと判定する。

【００６０】例えば、Ｉ，Ｑ信号が図６の白丸の位置46
を示すものである場合には、判定／デマッピングＲＯＭ
43は、位置46が閾値55乃至58によって区画された領域内
に存在することを検出して、Ｉ，Ｑ信号はこの領域内の
シンボル15″を示すものであると判定して、このシンボ
ル15″に割り当てられれたパラレルデータ“０１０１
０”を出力する。

【００６１】このようにして判定／デマッピングＲＯＭ
43によって順次判定出力されたパラレルデータはパラレ
ル／シリアル変換回路44によってシリアルデータに変換
されて出力端子45から誤り訂正回路34に供給される。誤
り訂正回路34は、入力されたデータに誤り訂正処理を施
して出力端子35から出力する。

【００６２】ところで、ＡＦＣループを構成する誤差検
出回路27は、入力されたＩ，Ｑ信号からＩＱ平面におけ
るシンボル位置を求め、１シンボル毎にシンボル位置を
比較することにより、シンボル間の位相差を検出してい
る。

【００６３】例えば、所定の時刻ｔでサンプリングされ
たＱＡＭシンボルのＩＱ平面上の直交座標を(Ｘt ，Ｙt
)とし、次の時刻（ｔ＋１）でサンプリングされたＱＡ
Ｍシンボル座標を（Ｘt ＋△ｘ，Ｙt ＋△ｙ）とする。
また、（Ｘt ，Ｙt ）の極座標表示を（Ｒt ，θt ）と
し、（Ｘt ＋Δｘ，Ｙt ＋Δｙ）の極座標表示を（Ｒt
＋Δｒ，θｔ＋△θ）とする。

【００６４】所定のシンボルの伝送信号について、Ａ／
Ｄ変換器24に入力されるＩＦ信号のキャリア周波数とＡ
ＦＣ回路28が出力する再生キャリアの周波数との差は、
Δθに比例する。ＡＦＣループは、この△θを求めるこ
とにより、入力信号のキャリア周波数と再生キャリア周
波数との差を知り、再生キャリア周波数と入力信号キャ
リア周波数とを一致させるように動作する。

【００６５】ＡＦＣループは順次入力されるＩ，Ｑ信号
からΔθを求める。この場合、符号の変化に応じてコン
ステレーション内のシンボル位置は変化するが、一般的
なデータ伝送においては、その変化は乱数的であるの
で、十分な時間の平均をとることで符号の変化に伴う位
相変化を打ち消すことができ、△θはキャリア周波数ズ
レを反映した位相ズレと見なすことができる。

【００６６】△θはシンボル座標（Ｘt ，Ｙt ）と（Ｘ
t ＋△ｘ，Ｙt ＋Δｙ）によって下記（１）式に示すこ
とができる。

【００６７】 Δθ＝Ａｒｃｔａｎ｛（Ｙt ＋Δｙ）／（Ｘt ＋△ｘ）｝ −Ａｒｃｔａｎ（Ｙt ／Ｘt ） （１） 一方、入力信号はＡ／Ｄ変換器24によってサンプリング
されることから、△ｘとΔｙとは次式に示すように、所
定の最小値（量子化刻み）αの整数倍でのみ表現され
る。

【００６８】Δｘ＝ｎα，Δｙ＝ｍα （但し、
ｎ，ｍは整数） Ｘt とＹt とが共に量子化刻みαに対して比較的小さい
値である場合には、上記（１）式の右辺の第１項の計算
結果はαの値の影響を大きく受ける。つまり、量子化刻
みαの値の大きさによって△θの精度が決定される。

【００６９】一方、Ｘt 及びＹt が量子化刻みαに対し
て比較的大きな値である場合には、（１）式の（Ｙt ＋
△ｙ）／（Ｘt ＋Δｘ）の値はαの値の影響をあまり受
けない。従って、高精度のΔθを得るためには、Ｘt ，
Ｙt が大きい値、即ち、ＩＱ平面上で原点からの距離が
大きいシンボルを用いてキャリア位相誤差を検出した方
がよいことが分かる。

【００７０】本実施の形態においては、図３及び図６に
示すように、キャリア位相４５°上の振幅が最も大きい
シンボルを用いたマッピングを行っている。従って、Ａ
ＦＣループにおける位相検出において、キャリア位相４
５°上の振幅が最も小さいシンボルに代えて、振幅が最
も大きいシンボルを用いることができるので、検出精度
を著しく向上させることができる。

【００７１】図８は検出精度を説明するための説明図で
ある。例えば、単純に原点からの距離で振幅を比較する
と、３２ＱＡＭでは原点から最も離れたシンボルの振幅
は原点に最も近いシンボルの振幅の５倍である。図８に
示すように、第１象限においてシンボルが回転している
ものとすると、同一周波数では原点から最も離れたシン
ボルは最も近いシンボルに対して５倍の長さを遷移す
る。即ち、振幅が大きいシンボルを用いると、周波数誤
差の検出精度も向上し、ＡＦＣループの引き込み速度を
早くすることができると共に、ＡＦＣ動作を安定させる
ことができる。

【００７２】しかし、ＱＡＭシンボルのうち、単純に原
点からの距離が大きいシンボルのみを選別して△θの検
出に用いた場合には、θ検出に用いるデータ数が減少し
てしまい、再生キャリア周波数の制御の精度が低下する
という短所がある。

【００７３】そこで、図１及び図４の実施の形態におい
ては、ＩＱ平面の原点に近接するシンボルを最も遠い位
置に移動させており、Δθ検出に用いるデータ数を減少
させることなく、Δθの検出に用いるシンボルとして原
点からの距離が大きいシンボルの数を増加させることが
でき、データ数の減少による△θ検出精度を低下させる
ことなく、△θの検出精度を向上させることができる。
これにより、ＡＦＣの周波数同期時間を短縮することが
できると共に、周波数同期後の安定性を向上させること
ができる。

【００７４】このように、本実施の形態においては、３
２ＱＡＭ及び１２８ＱＡＭ等においては、原点に近接し
ていたシンボルをコンステレーションの外周形状で原点
から遠い矩形の角に配置することで、原点から遠いシン
ボルを用いたΔθの検出が可能となる。また、従来例で
はコンステレーションの外周をなす矩形の角にはシンボ
ルがマッピングされていなかったので、本実施の形態に
おいてはシンボルの総数は従来例と同数であり、また、
変調波電力も従来例とほぼ同様である。また、シンボル
配置は従来例と異なるが、シンボル判定の閥値は従来と
同様の設定でよいので、回路構成が容易であるという利
点もある。

【００７５】図９は従来例におけるシンボル判定を説明
するための説明図である。従来例においても、Ｉ，Ｑ軸
の閾値61，62を設定し、受信したＩ，Ｑ信号の値を夫々
Ｉ，Ｑ軸の閾値61，62と比較することにより、受信シン
ボルがコンステレーション上のいずれの領域にあるかを
判定する。即ち、図７と図９との比較から明らかなよう
に、本実施の形態では、従来例における原点近傍のシン
ボルＡを原点から最も離れた位置のシンボルＡ′に配置
しているが、シンボル判定の閥値は変更する必要はな
い。

【００７６】このため、従来例に対して、変調側ではシ
ンボルマッピング回路、復調側ではデマッピング回路を
変更することにより、本実施の形態は容易に構成可能で
ある。

【００７７】なお、本実施の形態は３２ＱＡＭについて
説明したが、他の多値直交振幅変復調方式に対応させる
ことができることは明らかであり、例えば１２８ＱＡＭ
にも適用可能である。図１０は１２８ＱＡＭにおけるシ
ンボル配置を示す説明図である。１２８ＱＡＭにおいて
も、３２ＱＡＭと同様に、コンステレーションの外周形
状を正方形にするように、各象限の原点に近い小振幅の
４つのシンボルを原点からの距離が最も多いコンステレ
ーションの外周形状の矩形の角の部分に配置している。

【００７８】また、３２ＱＡＭのコードマッピング法
は、図３に限定されるものではない。コンステレーショ
ン全体における符号間距離が変わらなければ、どのよう
なコードの割り当てを採用してもよいことは当然であ
る。また、図３では上位２ビット差動符号化３２ＱＡＭ
のマッピングの例を示したが、差動符号化に限定したも
のではない。例えば、差動符号化を考慮しない場合に
は、３２ＱＡＭのコードマッピングとして例えば図１１
示すマッピング法が考えられる。図１１では、各象限に
おいて○印で示すシンボル同士の符号間距離は３であ
り、他のシンボル間の符号間距離は１の擬似グレイコー
ドでシンボル配置を行っている。

【００７９】また、上記各実施の形態においては、コン
ステレーションのマッピング及びデマッピングにＲＯＭ
を用いた例を説明したが、例えばアンド回路及びオア回
路等を用いた論理回路によって実現することができるこ
とは明らかである。

【００８０】更に、３２ＱＡＭ及び１２８ＱＡＭの以外
の変調方式にも適用でき、これ以外の多値ＱＡＭの特に
シンボルの総数がｋ×ｋ（ｋは自然数）ではなく、従来
のシンボル配置ではコンステレーションの外周形状が正
方形にならない変調方式に対して適用することにより、
キャリア周波数の検出精度を向上させることができる。

【００８１】更に、シンボル全体の符号間距離が従来の
場合と同等となるように符号割り当てを行っているの
で、復調時のシンボル誤り率が低下することはない。

【００８２】図１２及び図１３は本発明の他の実施の形
態を示すブロック図である。図１２及び図１３において
夫々図１及び図４と同一の構成要素には同一符号を付し
て説明を省略する。本実施の形態はコンステレーション
マッピング及びデマッピングをソフトウェアによって実
現可能にしたものである。

【００８３】図１２において、コンステレーションマッ
ピング装置３に代えてコンステレーションマッピング装
置71を採用すると共に、外部記憶装置72を設けた点が図
１２の実施の形態と異なる。

【００８４】外部記憶装置72は図示しない記憶媒体にコ
ンステレーションマッピングのためのソフトウェアを格
納しており、このソフトウェアを読出してコンステレー
ションマッピング装置71に供給することができるように
なっている。コンステレーションマッピング装置71は、
外部記憶装置72からのソフトウェアを実行することによ
り、コンステレーションマッピング装置３と同様の作用
を呈することができるようになっている。

【００８５】図１３において、判定／デマッピング回路
回路33に代えて判定／デマッピング回路81を採用すると
共に、外部記憶装置82を設けた点が図１３の実施の形態
と異なる。

【００８６】外部記憶装置82は図示しない記憶媒体にコ
ンステレーションの判定／デマッピングのためのソフト
ウェアを格納しており、このソフトウェアを読出して判
定／デマッピング回路81に供給することができるように
なっている。判定／デマッピング回路81は、外部記憶装
置82からのソフトウェアを実行することにより、判定／
デマッピング回路33と同様の作用を呈することができる
ようになっている。

【００８７】次に、このように構成された実施の形態の
動作について図１４及び図１５のフローチャートを参照
して説明する。図１４はコンステレーションマッピング
における処理フローを示し、図１５は判定／デマッピン
グにおける処理フローを示している。

【００８８】変調側においては、コンステレーションの
マッピング処理のみが図１の実施の形態と異なる。コン
ステレーションマッピング装置71は、外部記憶装置72か
らコンステレーションマッピング用のプログラムをロー
ドして、コンステレーションマッピングを行う。図１４
のステップＴ1 乃至Ｔ5 において、コンステレーション
マッピング装置71は、入力されたシリアルデータをＮビ
ットのパラレルデータに変換する。

【００８９】即ち、コンステレーションマッピング装置
71にシリアルデータが１ビット入力される毎に、ステッ
プＴ2 においてカウント用の変数Ｃがインクリメントさ
れて処理をステップＴ3 に移行する。ステップＴ3 では
入力シリアルデータを保持する入力バッファ内のデータ
Ｄｉｎを１ビット左にシフトさせ、次のステップＴ4で
入力バッファの空いた下位ビットに入力ビットＩｎを挿
入して、処理をステップＴ1 に移行する。

【００９０】ステップＴ1 のＮは各シンボルに割り当て
る符号のビット数を示しており、変数ＣがＮに到達する
と、ステップＴ5 においてデータＤｉｎを比較用のバッ
ファにパラレルデータＤｄとして転送する。例えば、３
２ＱＡＭに対応させた場合には、Ｎは５であり、入力バ
ッファに５ビット分のデータが保持されると、比較用バ
ッファに５ビットのパラレルデータＤｄが転送され、ス
テップＴ6 において変数Ｃ及び入力バッファが“０”に
初期化される。

【００９１】図１４のＳ1 乃至ＳM は夫々２のＮ乗（＝
Ｍ）個のシンボルＳ1 乃至ＳM に割り当てたパラレルデ
ータを示している。また、Ｒ（Ｓ1 ）乃至Ｒ（ＳM ）は
夫々コンステレーション上のシンボルＳ1 乃至ＳM の複
素座標を示している。本実施の形態においては、各シン
ボルＳ1 乃至ＳM によるコンステレーションの外周形状
は矩形となるように、Ｒ（Ｓ1 ）乃至Ｒ（ＳM ）の複素
座標が規定されている。

【００９２】ステップＴ7 では比較用バッファに格納さ
れたパラレルデータＤｄがシンボルＳ1 に割り当てられ
たパラレルデータＳ1 に一致しているか否かが判定され
る。一致している場合には、ステップＴ8 において、こ
のシンボルＳ1 の複素座標Ｒ（Ｓ1 ）を出力バッファの
内容Ｄｅとして出力して、処理を終了する。

【００９３】ステップＴ7 でバッファに格納されたパラ
レルデータＤｄがパラレルデータＳ1 に一致していない
場合には、処理をステップＴ9 に移行してパラレルデー
タＤｄがシンボルＳ2 に割り当てられたパラレルデータ
Ｓ2 に一致しているか否かが判定される。一致している
場合には、ステップＴ10において、シンボルＳ2 の複素
座標Ｒ（Ｓ2 ）が出力バッファの内容Ｄｅとして出力さ
れる。

【００９４】以後同様にして、比較用バッファのパラレ
ルデータＤｄと各シンボルＳ3 乃至Ｓ(M-1) に割り当て
られたパラレルデータＳ3 乃至Ｓ(M-1) とが一致するま
で、順次比較が行われる。一致した場合には、そのシン
ボルの複素座標を出力バッファの内容Ｄｅとして出力し
て処理を終了する。

【００９５】ステップＴ11において、パラレルデータＤ
ｄがパラレルデータＳ(M-1) に一致していないことが判
断された場合には、ステップＴ13において、シンボルＳ
M の複素座標Ｒ（ＳM ）を出力バッファの内容Ｄｅとし
て出力する。

【００９６】こうして、コンステレーションマッピング
装置71の図示しない出力バッファから図３と同様のマッ
ピングによるＩ，Ｑ信号が出力される。他の作用は図１
の実施の形態と同様である。

【００９７】一方、復調側においては、コンステレーシ
ョンの判定及びデマッピング処理のみが図４の実施の形
態と異なる。判定／デマッピング回路81は、外部記憶装
置82からコンステレーションの判定及びデマッピング用
のプログラムをロードして、コンステレーションの判定
及びデマッピングを行う。判定／デマッピング回路81に
は、変調器側のコンステレーションマッピング装置71の
出力に対応したＩ，Ｑ信号が入力される。即ち、図１４
のステップＴ8 ，Ｔ10，Ｔ12，Ｔ13によって得られた出
力バッファの内容と同様の信号が得られる。

【００９８】判定／デマッピング回路81に入力される信
号のＩ軸成分をＩｍ（Ｄｅ）としＱ軸成分をＲｅ（Ｄ
ｅ）とする。図１５のステップＴ21乃至Ｔ28及びステッ
プＴ31乃至Ｔ38によって、Ｉ，Ｑ信号がいずれのシンボ
ルを示すものであるかを判定する。ステップＴ21，Ｔ31
において、夫々Ｒｅ（Ｄｅ），Ｉｍ（Ｄｅ）を変数Ｒｅ
ｒ，Ｒｅｉに代入する。ステップＴ22では変数Ｒｅｒが
閾値Ｋ1 よりも小さいか否かが判定される。Ｋ1 よりも
小さい場合には、ステップＴ23において、Ｑ軸成分につ
いてはこの閾値Ｋ1 以下で閾値Ｋ1 にＱ軸座標の値が最
も近いシンボルのＱ軸座標をバッファＤｄｒに格納し
て、処理をステップＴ39に移行する。

【００９９】ステップＴ22で変数Ｒｅｒが閾値Ｋ1 以上
であるものと判定された場合には処理をステップＴ24に
移行して、変数Ｒｅｒが閾値Ｋ2 よりも小さいか否かが
判定される。Ｋ2 よりも小さい場合には、ステップＴ25
において、Ｑ軸成分についてはこの閾値Ｋ2 以下で閾値
Ｋ2 にＱ軸座標の値が最も近いシンボルのＱ軸座標をバ
ッファＤｄｒに格納して、処理をステップＴ39に移行す
る。

【０１００】以後同様にして、変数Ｒｅｒが閾値Ｋ3 ，
Ｋ4 ，…，Ｋｇよりも小さいものと判定されるまで、順
次比較が行われる。閾値よりも小さい場合には、その閾
値以下でその閾値に最も近いＱ軸座標を有するシンボル
のＱ軸座標をバッファＤｄｒに格納して処理をステップ
Ｔ39に移行する。

【０１０１】同様に、ステップＴ32乃至Ｔ38において、
変数Ｒｅｉが閾値Ｌ1 ，Ｌ2 ，…，Ｌｇよりも小さいと
判定されるまで順次比較が行われ、閾値よりも小さい場
合には、その閾値以下でその閾値に最も近いＩ軸座標を
有するシンボルのＩ軸座標をバッファＤｄｉに格納して
処理をステップＴ39に移行する。

【０１０２】ステップＴ39においては、座標が（Ｄｄ
ｒ，Ｄｄｉ）で与えられるシンボルＧ（Ｄｄｒ，Ｄｄ
ｉ）に割り当てられたパラレルデータＤｆが得られる。
このパラレルデータＤｆは、ステップＴ41乃至Ｔ45の処
理によって元のシリアルデータに戻される。

【０１０３】即ち、パラレルデータＤｆはステップＴ43
において最下位ビットが出力バッファＤｏｕｔに供給さ
れる。次のステップＴ44ではパラレルデータＤｆは右に
１ビットだけシフトされる。ステップＴ41，Ｔ42によっ
て変数ＣがインクリメントされながらＮに到達したか否
かが判断される。なお、３２ＱＡＭではＮは５である。
ステップＴ41乃至Ｔ44によってパラレルデータＤｆはシ
リアルデータに変換されて出力バッファＤｏｕｔから出
力される。ステップＴ45では変数Ｃ及び出力バッファＤ
ｏｕｔは初期化されて処理は終了する。

【０１０４】このように、本実施の形態においては、ソ
フトウェア処理によってコンステレーションマッピング
及びデマッピングが可能である。

【０１０５】

【発明の効果】以上説明したように本発明によれば、コ
ンステレーション全体の外周形状が正方形となるような
シンボル配置を採用することにより、復調時のＡＦＣ動
作において、周波数誤差の検出精度を向上させ、引込み
速度を早くし、引込み後のＡＦＣの制御を安定にするこ
とができるという効果を有する。

【図面の簡単な説明】

【図１】本発明に係る多値直交振幅変調装置の一実施の
形態を示すブロック図。

【図２】図１中のコンステレーションマッピング装置３
の具体的な構成を示すブロック図。

【図３】図１中のコンステレーションマッピング装置３
のマッピングを説明するための説明図。

【図４】本発明に係る多値直交振幅復調装置の一実施の
形態を示すブロック図。

【図５】図４中の判定／デマッピング回路33の具体的な
構成を示すブロック図。

【図６】図４中の判定／デマッピング回路33のデマッピ
ングを説明するための説明図。

【図７】実施の形態を説明するための説明図。

【図８】実施の形態を説明するための説明図。

【図９】従来例におけるデマッピングを説明するための
説明図。

【図１０】１２８ＱＡＭに対応した本実施の形態におけ
る他のコンステレーションマッピングを説明するための
説明図。

【図１１】本実施の形態における他のコンステレーショ
ンマッピングを説明するための説明図。

【図１２】本発明の他の実施の形態に係る多値直交振幅
変調装置を示すブロック図。

【図１３】本発明の他の実施の形態に係る多値直交振幅
復調装置を示すブロック図。

【図１４】図１２の実施の形態におけるコンステレーシ
ョンマッピングにおける処理フローを示すフローチャー
ト。

【図１５】図１３の実施の形態におけるは判定／デマッ
ピングにおける処理フローを示すフローチャート。

【図１６】シンボルの幾何学的な配置の様子を表したコ
ンステレーションを示す説明図。

【図１７】シンボルの幾何学的な配置の様子を表したコ
ンステレーションを示す説明図。

【符号の説明】

３…コンステレーションマッピング装置、４，５…ロー
ルオフフィルタ、６，７…Ｄ／Ａ変換器、８…直交変調
器、９…局部発振器

Claims (7)

【特許請求の範囲】
1. 【請求項１】 直交する同相軸及び直交軸によるＩＱ平
   面上に配置された複数のシンボルに夫々割り当てられた
   符号と入力ディジタル信号のワードとの比較によって前
   記入力ディジタル信号をワード単位でシンボルに対応さ
   せ、対応させたシンボルの前記ＩＱ平面上の座標値を出
   力するマッピング手段と、 前記座標値を直交する同相軸キャリア及び直交軸キャリ
   アを用いて直交変調して送信する変調手段とを具備し、 前記マッピング手段は、前記シンボルの前記ＩＱ平面上
   における幾何学的な配置の様子を表したコンステレーシ
   ョンの外周形状が矩形となるように、前記シンボルの前
   記ＩＱ平面上における配置を定義することを特徴とする
   多値直交振幅変調装置。
2. 【請求項２】 前記マッピング手段は、前記シンボルを
   前記ＩＱ平面上の同相軸及び直交軸方向に等間隔に格子
   状に配置すると共に、前記ワードのパターン数が２のｊ
   乗（ｊは２以上の偶数）でない場合には、前記ＩＱ平面
   の原点近傍における格子位置にシンボルを配置しないこ
   とによって前記コンステレーションの外周形状を正方形
   にすることを特徴とする請求項１に記載の多値直交振幅
   変調装置。
3. 【請求項３】 前記マッピング手段は、前記コンステレ
   ーションの外周形状が正方形となるようにＩＱ平面にお
   けるシンボル位置が定義された各シンボルの座標値と前
   記各シンボルに夫々割り当てられた符号との対応を示す
   テーブルと、 前記入力ディジタル信号の各ワードと前記符号との一致
   によって前記テーブルから座標値を読出して出力する出
   力手段とを具備したことを特徴とする請求項１に記載の
   多値直交振幅変調装置。
4. 【請求項４】 受信信号が入力され前記受信信号から再
   生した同相軸キャリア及び直交軸キャリアを用いて直交
   復調し復調出力を出力する復調手段と、 直交する同相軸及び直交軸によるＩＱ平面上に配置され
   た複数のシンボルの前記ＩＱ平面上における座標値と前
   記復調出力との比較によって前記復調出力をシンボルに
   対応させ、対応させたシンボルに割り当てられている符
   号を出力するデマッピング手段とを具備し、 前記デマッピング手段は、前記シンボルの前記ＩＱ平面
   上における幾何学的な配置の様子を表したコンステレー
   ションの外周形状が矩形となるように、前記シンボルの
   前記ＩＱ平面上における配置を定義することを特徴とす
   る多値直交振幅復調装置。
5. 【請求項５】 直交する同相軸及び直交軸によるＩＱ平
   面上にその幾何学的な配置の様子を表したコンステレー
   ションの外周形状が矩形となるように配置された複数の
   シンボルに夫々割り当てられている符号と入力ディジタ
   ル信号のワードとの比較によって前記入力ディジタル信
   号をワード単位でシンボルに対応させ、対応させたシン
   ボルの前記ＩＱ平面上の座標値を得るマッピング手順
   と、 前記座標値を直交する同相軸キャリア及び直交軸キャリ
   アを用いて直交変調して送信する変調手順とを具備した
   ことを特徴とする多値直交振幅変調方法。
6. 【請求項６】 前記マッピング手順は、前記ＩＱ平面上
   に原点を中心とした矩形を定め、この矩形の中に前記ワ
   ードのパターン数以上で最少のｋ×ｋ（ｋは自然数）個
   の格子点を設定し、前記格子点の数よりも前記ワードの
   パターン数の方が少ない場合には、前記格子点のうち前
   記原点近傍の格子点以外の格子点にのみシンボルを定義
   し、各シンボルに割り当てた符号と前記ワードとの一致
   によって前記ワードに対応したシンボルの座標位置を出
   力することを特徴とする請求項５に記載の多値直交振幅
   変調方法。
7. 【請求項７】 直交する同相軸及び直交軸によるＩＱ平
   面上における幾何学的な配置の様子を表したコンステレ
   ーションの外周形状が矩形となるように配置された複数
   のシンボルに夫々割り当てられた符号と入力ディジタル
   信号のワードとを比較する処理と、 この処理の比較結果に基づいて前記複数のシンボルのう
   ちの１つのシンボルを特定し、特定したシンボルの前記
   ＩＱ平面上における座標値を出力する処理とを実行させ
   るためのプログラムを記録したコンピュータ読み取り可
   能な記録媒体。