JPH1116379A - 多値型半導体記憶装置 - Google Patents

多値型半導体記憶装置

Info

Publication number
JPH1116379A
JPH1116379A JP16391297A JP16391297A JPH1116379A JP H1116379 A JPH1116379 A JP H1116379A JP 16391297 A JP16391297 A JP 16391297A JP 16391297 A JP16391297 A JP 16391297A JP H1116379 A JPH1116379 A JP H1116379A
Authority
JP
Japan
Prior art keywords
reference numeral
output
memory cell
word line
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16391297A
Other languages
English (en)
Other versions
JP3169858B2 (ja
Inventor
Yukio Fuji
幸雄 藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP16391297A priority Critical patent/JP3169858B2/ja
Priority to US09/099,404 priority patent/US6016276A/en
Priority to KR1019980023220A priority patent/KR100309299B1/ko
Priority to CN98102638A priority patent/CN1120499C/zh
Priority to TW087109930A priority patent/TW440852B/zh
Publication of JPH1116379A publication Critical patent/JPH1116379A/ja
Application granted granted Critical
Publication of JP3169858B2 publication Critical patent/JP3169858B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】 【課題】 高速かつ安定動作を確保しつつ、チップ面積
を最小にしうる多値型半導体記憶装置を提供する。 【解決手段】 ｎ種類のしきい値のうち１つのしきい値
が設定されたメモリセルと、該メモリセルを選択するワ
ード線と、該ワード線を出力するＸデコーダと、前記メ
モリセルの出力を増幅するセンスアンプと、端のしきい
値を除いたｎ−１種類のしきい値が各々に設定されたｎ
−１個のリファレンスセルと、各々の前記リファレンス
セルの出力を増幅するｎ−１個のリファレンスアンプ
と、各々の該リファレンスアンプの出力と前記センスア
ンプの出力とを入力するｎ−１個の差動増幅器と、前記
ｎ−１個の差動増幅器の出力をエンコードするエンコー
ダと、前記ワード線の電圧に隣り合う前記しきい値の半
分の電圧のオフセットを付けた電圧を全ての前記リファ
レンスアンプに供給する分圧回路とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多値型半導体記憶装
置に関し、特に多値型不揮発性記憶装置の読み出し方式
に関する。
【０００２】
【従来の技術】従来の多値型半導体記憶装置について、
図面を参照して説明する。
【０００３】図６は従来の３段階読み出し方式の回路構
成図である。図７はそのタイミング図を示す。図６及び
図７を参照して、動作について説明をする。
【０００４】メモリセルＣ１（符号２０６）に、図７に
示す４つのしきい値Ｖｔｉ（ｉ＝１，２，３ｏｒ４、Ｖ
ｔ０＜Ｖｔ１＜Ｖｔ２＜Ｖｔ３）の内、Ｖｔ１が設定さ
れているとする。但し、ここでしきい値Ｖｔｉとはセル
のドレイン電流がオフ状態のもれ電流レベル以上となる
ソース−ゲート間電圧である。リファレンスセルＲＣ１
（符号２０７）のしきい値はＶｔ０に、リファレンスセ
ルＲｃ２（符号２０８）のしきい値はＶｔ１に、リファ
レンスセルＲｃ３（符号２０９）のしきい値はＶｔ２に
それぞれ設定する。
【０００５】定電圧回路１（符号２１８）の出力レベル
は、しきい値Ｖｔ０と同一の電圧、定電圧回路２（符号
２１９）の出力レベルは、しきい値Ｖｔ１と同一電圧、
定電圧回路３（符号２２０）の出力レベルは、しきい値
Ｖｔ２と同一の電圧である。従って、定電圧回路１（符
号２１８）の出力レベルＶｔ０がメモリセルのゲートに
与えられた場合、メモリセルに設定されたしきい値がＶ
ｔ０以外であれば（Ｖｔ１、Ｖｔ２又はＶｔ３であれ
ば）メモリセルはＯＦＦ状態となり、定電圧回路２（符
号２１９）の出力レベルＶｔ１がメモリセルのゲートに
与えられた場合、メモリセルのしきい値がＶｔ０もしく
はＶｔ１以外であれば（Ｖｔ２又はＶｔ３であれば）メ
モリセルはＯＦＦ状態となり、また、定電圧回路３（符
号２２０）の出力レベルＶｔ２がメモリセルに与えられ
たとき、メモリセルのしきい値がＶｔ３以外（Ｖｔ０、
Ｖｔ１又はＶｔ２）であればメモリセルはＯＮ状態とな
る（Ｖｔ３である場合のみＯＦＦとなる）。
【０００６】リファレンスセル１乃至３（符号２０７乃
至２０９）のゲートをみると、トランジスタＲＣ１のゲ
ートには定電圧回路１からの出力である第１段階ワード
線レベルが与えられ、トランジスタＲＣ２のゲートには
定電圧回路２からの出力である第２段階ワード線レベル
が与えられ、トランジスタＲＣ３のゲートには定電圧回
路３からの出力である第３段階ワード線レベルが与えら
れる。
【０００７】おのおののリファレンスセルのドレイン
は、それぞれリファレンスアンプ１（符号２０３）、リ
ファレンスアンプ２（符号２０４）、リファレンスアン
プ３（符号２０５）に接続され、センスアンプ２０２が
検出レベルを比較する際の比較相手である基準電圧を発
生する。
【０００８】一般的にセンスアンプ２０２出力とリファ
レンスアンプ１乃至３（２０３乃至２０５）出力とのレ
ベル比較を行う場合、メモリセルのソースドレイン電流
とリファレンスセルのソースドレイン電流とのレシオを
１：２にとることで、拡散バラ付きなどによるしきい値
誤差に対するマージンをとっている。
【０００９】次に動作について説明する。
【００１０】パルス発生回路２１７は、パルス信号Ｐ１
（符号２３１）、／Ｐ１（符号２３２）、Ｐ２（符号２
３３）、／Ｐ２（符号２３４）、Ｐ３（符号２３５）、
／Ｐ３（符号２３６）を発生する。但し、「／」は負論
理であることを示す。
【００１１】まず、パルス信号Ｐ１（符号２３１），Ｐ
２（符号２３２），Ｐ３（符号２３３）の全てがＨレベ
ル（Ｐ１，Ｐ２，Ｐ３はそれぞれの反転信号）の場合、
内部回路は非活性状態である。
【００１２】次にワード線選択信号ＸＰ２３０とパルス
信号Ｐ１（符号２３１）がＬレベルとなると、アクティ
ブ状態となる（Ｔａｃ１期間）。トランスファー１（符
号２４０）およびトランスファー４（符号２４３）がＯ
Ｎになり導通状態となり、ＸＰ信号２３０によりトラン
スファー７（符号２４６）もＯＮになり導通するため、
定電圧回路１の出力レベルＶｔ０がワード線Ｗ００（符
号２５０）を通して供給され（第１段階のワードレベ
ル）、メモリセルＣ１が選択状態となる。
【００１３】ここでは例としてメモリセルＣ１（符号２
０６）には先述したとおりＶｔ１が設定されているため
メモリセルＣ１（符号２０６）はＯＦＦ状態であり、一
方、リファレンスセルＲＣ１（符号２０７）のしきい値
はＶｔ０に設定されているのでリファレンスセルＲＣ１
（符号２０７）はＯＮ状態であり、このときの基準電圧
との比較によりＴａｃｌでのデータはＯＦＦ（Ｈｉｇ
ｈ、論理値１）と判別される。
【００１４】次にパルス信号Ｐ１（符号２３１）が立ち
上がり、Ｐ２（符号２３３）が立ち下がるとき、トラン
スファー１（符号２４０）とトランスファー４（符号２
４３）が非導通状態となり、トランスファー２（符号２
４１）とトランスファー５（符号２４４）が導通状態と
なる（Ｔａｃ２期間）。
【００１５】このとき定電圧回路２の出力レベルＶｔ１
がワード線Ｗ００（符号２５０）を通して供給され（第
２段階ワードレベル）、メモリセルＣ１（符号２０６）
はＯＮ状態、またリファレンスセルＲＣ２（符号２０
８）もＯＮ状態であり、前述電流レシオからＴａｃ２で
のデータはＯＮ（Ｌｏｗ、論理値０）と判別される。
【００１６】次にパルス信号Ｐ２（符号２３３）が立ち
上がり、Ｐ３（符号２３５）が立ち下がるとき、トラン
スファー２（符号２４１）とトランスファー５（符号２
４４）が非導通状態となり、トランスファー３（符号２
４２）とトランスファー６（符号２４５）が導通状態と
なる（Ｔａｃ３期間）。定電圧回路３の出力レベルＶｔ
２がワード線Ｗ００（符号２５０）を通して供給され
（第３段階レベル）、メモリセルＣ１（符号２０６）は
ＯＮ状態、またリファレンスセルＲＣ３（符号２０９）
もＯＮ状態であるが、同一ゲートレベルの場合、Ｖｔが
低い方が電流Ｉｏｎは高くなるため、Ｔａｃ３でのデー
タはＯＮ（Ｌｏｗ、論理値０）と判別される。
【００１７】メモリセルＣ１（符号２０６）にＶｔ１が
設定されている例を説明したが、全ての設定値について
時間Ｔａｃ１、時間Ｔａｃ２、時間Ｔａｃ３での差動増
幅器２０２の出力と出力回路２１４の出力Ｄ０及びＤ１
との関係は表１のようになる。
【００１８】
【表１】 表１ これらの方式は、後述する一括ワード線立ち上げ方式の
多値セル型記憶装置の読み出し方式と比較して、ワード
線レベルとセルに書き込まれたＶｔとの差で、トランジ
スタのＯＮ・ＯＦＦを判別するため、確実な読み出しが
できることが利点であるが、一方で、アクセススピード
が遅いと言う問題点がある。
【００１９】他方、多値セル型半導体記憶装置におい
て、ワード線を一括立ち上げとして読み出す方式につい
ては、いくつかの特許出願が公開されている。
【００２０】その中で、特開昭６２−１４０２９８号公
報にて開示されている例について述べる。
【００２１】図８に上記公報記載の一括ワード線立ち上
げ方式の多値型半導体記憶装置の回路図を示す。
【００２２】この例においては書き込まれたデータの検
出を行う際、３つの基準電圧信号を発生するリファレン
スアンプと１つのセンスアンプ対とからなり、異なる４
つのＩｏｎ（Ｉ１＜Ｉ２＜Ｉ３＜Ｉ４）をもつメモリセ
ルトランジスタのうち、２トランジスタのＩｏｎを組み
合わせ、Ｓ１・Ｓ２，Ｓ２・Ｓ３，Ｓ３・Ｓ４とからな
る組み合わせにより、基準となる電流（Ｉ１＋Ｉ２，Ｉ
２＋Ｉ３，Ｉ３＋Ｉ４）が作られる。さらにセンスアン
プの負荷ＭＯＳトランジスタＱ１と同一サイズの負荷Ｍ
ＯＳトランジスタＱ１１・Ｑ１２とカレントミラー対を
なし、仮にメモリセルに流れる電流が今Ｉ２であったと
すると、Ｑ１に流れる電流はＩ２となり、トランジスタ
Ｑ１１・Ｑ１２に流れる電流は合わせて２×Ｉ２とな
る。しかるに負荷ＭＯＳトランジスタＱ１１・Ｑ１２に
流れる電流はそれぞれのリファレンスアンプにおいて、
２×Ｉ２＞Ｉ１＋Ｉ２、２×Ｉ２＜Ｉ２＋Ｉ３、２×Ｉ
２＜Ｉ３＋Ｉ４なる関係が成り立ち、２×Ｉ２＞Ｉ１＋
Ｉ２なる場合のみ出力レベルはＨとなり、他の場合は全
てＬとして検出することができる。
【００２３】上記例においては、同一ゲート信号を入力
するメモリセルトランジスタとリファレンスアンプにお
いて、メモリセル電流がＩ１とＩ２の２通りの電流があ
った場合、リファレンス電流としてＩ１＋Ｉ２のリファ
レンス電流を作り込み、電流比較を行うものである。
【００２４】この場合先の例と比較すると、メモリセル
に書き込まれたデータは一時期に読み出すことが可能と
なり、高速動作が可能である。しかしながら、メモリセ
ル領域におけるセルＩｏｎはバラ付きが大きく、読み出
し動作が不安定となること、また、リファレンスセルと
して１リファレンスアンプ当たり２つのリファレンスセ
ルが必要となるため、リファレンスセルのチップ内占有
面積が大きくなるという欠点がある。
【００２５】
【発明が解決しようとする課題】従来の半導体記憶装
置、特に多値型半導体記憶装置において、４状態のＶｔ
で書き込まれたデータを読み出す際、ワード線電圧を各
々のＶｔレベルの間に設定し、ワード線を３段階、もし
くはバイナリサーチ式に２段階の立ち上げ動作を行い、
メモリセルがＯＮするかＯＦＦするかを判別して読み出
しを行っていた。
【００２６】ワード線につく寄生容量Ｃ及び抵抗Ｒとし
た場合、所望レベルＶ１に到達する時間はおよそＣとＲ
の積で表わされる。したがって前記ワード線を３段階に
して読み出す場合のスピードは、ワード線レベル確定か
らセンスアンプでの読み出し完了時間Ｔｓとすると、 Ｔａｃ＝３×Ｃ×Ｒ＋３×Ｔｓ と表わすことができる。
【００２７】すなわち、２Ｂｉｔのデータを書き込まれ
たセルを読み出し、変換するためには、通常の１Ｂｉｔ
読み出しスピードの３倍の時間がかかることとなる。
【００２８】そのため、高速市場での要求は満足するこ
とができず、シリアルアクセス方式など、特定読み出し
方式の半導体記憶装置のみしか市場供給することができ
なかった。
【００２９】また、所望電圧レベルを発生するための定
電圧回路、ワード線立ち上げを制御するためのパルス発
生回路及び遅延回路など、特有の回路が必要となり、チ
ップ面積のおよそ２０％をこれら特有の回路が占めてい
た。
【００３０】また、バイナリーサーチ方式の場合、前述
の図６に示す従来の読み出し方式と比較すると、まずＴ
ａｃ１区間において第２段階ワードレベルを発生させ
る。このレベルにおいて、メモリセルがＯＮ、ＯＦＦど
ちらかを判別し、たとえばＯＮであれば次のＴａｃ２の
区間においてワード線レベルを第１段階レベル、ＯＦＦ
であれば第３段階レベルになるようコントロールし、さ
らにメモリセルがＯＮ，ＯＦＦするか判別を行うこと
で、２Ｂｉｔのデータを判別する。そのため、１ワード
線上に複数の選択されるメモリセルがある場合、このワ
ードレベルを確定することはできない。なぜならば、仮
に今１メモリセルがＶｔ１の状態、もう一つのメモリセ
ルがＶｔ２の状態の場合、前記メモリセルはＴａｃ１の
期間においてＯＮするため、次のＴａｃ２の期間におい
てワードレベルは第１段階のレベルにしなければならな
い。ところが、後者のメモリセルはＴａｃ１の期間はＯ
ＦＦ状態であり、Ｔａｃ２の期間においては第３段階の
レベルにしなければ読み出しができないという矛盾が生
じる。すなわち、１メモリセルに対して、１つのワード
線レベルを供給しなければ、この方式においては読み出
し動作が不可能である。
【００３１】このように、バイナリーサーチ方式の場合
は従来の読み出し方式と比較し２倍の時間がかかること
になるが、ワード線駆動回路（Ｘ−ｄｅｃ）が変換すべ
き２Ｂｉｔのデータを格納した１物理セル領域に対して
１つ必要となるため、多Ｂｉｔ出力製品を扱う場合、現
実的にはＸ−ｄｅｃの配置数が増加することにより、チ
ップサイズの増大をまねく。
【００３２】また、特開昭６２−１４０２９８で示され
ている例では、僅かなしきい値の違いによりばらつくＩ
ｏｎを制御しメモリセルへのデータ書き込みを行うこと
はプロセス上難しく、セルＩｏｎバラ付きに対して不安
定となり、また、リファレンスセル配置面積が増大する
という欠点があった。また、１つの比較値を出すために
２つのレファレンスセルが必要となり、更に誤差の分散
が２倍になり、セルＩｏｎばらつきに対して不安定であ
った。
【００３３】本発明は、上記いくつかの欠点を鑑み、高
速かつ安定動作を確保しつつ、チップ面積を最小にしう
る多値型半導体記憶装置を提供するものである。
【００３４】
【課題を解決するための手段】本発明による多値型半導
体記憶装置は、ｎ（ｎは２以上の任意の整数）種類のし
きい値のうち１つのしきい値が設定されたＭＯＳトラン
ジスタ型のメモリセルと、該メモリセルのゲートに接続
するワード線と、該ワード線を出力するＸデコーダと、
前記メモリセルのドレイン出力を増幅するセンスアンプ
と、前記しきい値の端を除いたｎ−１種類のしきい値が
各々に設定されたｎ−１個のＭＯＳトランジスタ型のリ
ファレンスセルと、前記リファレンスセルの各々のドレ
イン出力を増幅するｎ−１個のリファレンスアンプと、
該リファレンスアンプの各々の出力と前記センスアンプ
の出力とを入力するｎ−１個の差動増幅器と、前記ｎ−
１個の差動増幅器の出力をエンコードするエンコーダ
と、前記ワード線を入力し、該ワード線の電圧に隣り合
う前記しきい値の半分の電圧のオフセットを付けた電圧
を全ての前記リファレンスセルのゲートに供給する分圧
回路とを備えることを特徴とする。
【００３５】また、本発明による多値型半導体記憶装置
は、前記センスアンプ及び前記リファレンスアンプが、
入力端子を一端に接続した第１の第１導電型ＭＯＳトラ
ンジスタと、一端を電源に接続し、他端を前記第１の第
１導電型ＭＯＳトランジスタの他端に接続した第２の第
１導電型ＭＯＳトランジスタと、前記入力端子を入力端
子とし、出力端子を前記第１及び第２の第１導電型ＭＯ
Ｓトランジスタのゲートとに接続するインバータと、前
記第１及び第２の第１導電型ＭＯＳトランジスタの接続
点をゲート及び一端に接続し、他端を電源に接続した第
２導電型ＭＯＳトランジスタとを備え、前記第１及び第
２の第１導電型ＭＯＳトランジスタの接続点を出力端子
とすることを特徴とする。
【００３６】更に、本発明による多値型半導体記憶装置
は、前記分圧回路は、入力端子とグランドとの間に直列
に接続された２つの抵抗素子を備え、該２つの抵抗素子
の接点を出力端子とすることを特徴とする。
【００３７】
【発明の実施の形態】次に本発明の実施形態について、
図面を参照しながら説明する。図１は本発明の実施形態
のブロック図である。
【００３８】図１を参照すると、本実施形態は、メモリ
セル１０６と、メモリセル１０６を選択するＸデコーダ
ー１０１と、メモリセル１０６に記憶されたデータを増
幅するセンスアンプ１０２と、Ｘデコーダー１０１の出
力を受け、定レベルを出力する分圧回路１１５と、前記
分圧回路１１５の電圧によりゲート電圧を供給され、そ
れぞれ異なったしきい値に設定されたリファレンスセル
１乃至３（符号１０７乃至１０９）と、リファレンスセ
ル１乃至３（符号１０７乃至１０９）に書き込まれたデ
ータを増幅し、基準電圧信号を出力する３つのリファレ
ンスアンプ１乃至３（符号１０３乃至１０５）と、セン
スアンプ１０２の出力とそれぞれ異なった３状態の読み
出し判定レベルとをそれぞれ入力する差動増幅器１乃至
３（符号１１０乃至１１２）と、差動増幅器１乃至３
（符号１１０乃至１１２）の出力を入力し２出力にエン
コードするエンコーダー１１３と、エンコードされた出
力を増幅し、外部に出力する出力回路１１４とから構成
される。
【００３９】次に動作について説明をする。
【００４０】図２には従来のワード線レベルを３段階に
読み出す方式と同様のタイミング波形が与えられた時の
タイミング図を示す。
【００４１】まずメモリセルＣ１（符号１０６）のしき
い値としては、Ｖｔ０＜Ｖｔ１＜Ｖｔ２＜Ｖｔ３なる関
係があるしきい値の内、１つのしきい値レベルが書き込
まれている。一方、リファレンスセルＲＣ１（符号１０
３），ＲＣ２（符号１０４），ＲＣ３（符号１０５）に
ついてはそれぞれ異なるしきい値レベルが書き込まれて
おり、Ｖｔ３以外の３状態をおのおののリファレンスセ
ルに書き込みを行うものとする。ここでは、リファレン
スセルＲＣ１（符号１０３）のしきい値をＶｔ０，リフ
ァレンスセルＲＣ２（符号１０４）のしきい値をＶｔ
１，リファレンスセルＲＣ３（符号１０５）のしきい値
をＶｔ２と設定する。
【００４２】信号線ＸＰ１２０によりＸデコーダー１０
１が選択され、ワード線Ｗ００（符号１２１）がＨｉｇ
ｈレベルとなり、メモリセル１０６のＣ１が選択状態と
なる。一方、リファレンスセル１乃至３（符号１０７乃
至１０９）にはワード線Ｗ００（符号１２１）のレベル
よりＶｔ１−Ｖｔ０のレベル差の１／２分低い電圧レベ
ルが分圧回路１１５の出力ＲＷ（符号１２２）よりそれ
ぞれ与えられる。
【００４３】メモリセルＣ１（符号１０６）の出力はセ
ンスアンプ１０２により増幅され、検出レベルＳＡ１２
３を発生し、また、リファレンスセルＲＣ１乃至３（符
号１０７乃至１０９）の出力はおのおののリファレンス
アンプ１乃至３（符号１０３乃至１０５）により増幅さ
れ、基準電圧信号ＲＡ０乃至２（符号１２４乃至１２
６）を出力する。検出レベルＳＡ１２３は基準電圧信号
ＲＡ０乃至２（符号１２４乃至１２６）をそれぞれ入力
する３つの差動増幅器１乃至３（符号１１０乃至１１
２）の全てに入力され比較増幅がなされる。３つの差動
増幅器１乃至３（符号１１０乃至１１２）から検出レベ
ルＳＡ１２０とそれぞれの基準電圧信号ＲＡ０乃至２
（符号１２４乃至１２６）との比較増幅結果が確定され
ると、その出力ＳＯ０乃至２（符号１２７乃至１２９）
はエンコーダー１１３に伝達される。エンコーダ１１３
が差動増幅回路１乃至３（符号１１０乃至１１２）から
の３状態の入力を表２に従いエンコードすることで、３
状態のデータを２ビットのデータに変換を行い、この２
ビットを受けた出力回路１１４により外部出力（Ｄ１，
Ｄ０）（符号１３０）が出力される。
【００４４】
【表２】 表２ このようにして、図２に示すタイミング図の内、ワード
線が選択されたＴａｃｌ期間に、一時期に書き込まれた
データが読み出し可能となり、Ｔａｃ２，Ｔａｃ３期間
は全く必要無くなる。
【００４５】
【実施例】次に本発明の実施例について、図面を参照し
ながら説明する。
【００４６】図３は本実施例の多値セル型半導体記憶装
置のセンスアンプ、リファレンスアンプ、差動増幅器、
分圧回路を含む回路図である。ここでは、図１に示すブ
ロック図の中で、３つのリファレンスアンプの内１つの
リファレンスアンプとセンスアンプ、差動増幅器との関
係について示している。
【００４７】センスアンプ１０２はトランジスタＰ１
０，２０とＮ１０，Ｎ２０，Ｎ３０とから構成されるＮ
ＯＲ回路により構成されるフィードバック部分と、高速
化するためのチャージアップトランジスタＮ４０と、パ
ルス入力信号ＰＷをゲートとし、負荷トランジスタＰ３
０とドレインを共通とするＮ５０と、負荷トランジスタ
Ｐ４０とから構成される。
【００４８】リファレンスアンプ（符号１０３、１０４
又は１０５）は、センスアンプとまったく同一の回路構
成をとる。
【００４９】差動増幅器（符号１１０、１１１又は１１
２）は、トランジスタＰ６０，Ｐ７０，Ｎ８０，Ｎ９０
からなり、定電圧レベルＶ１を発生する定電圧回路と、
その信号をゲートとするトランジスタＮ７１と、センス
アンプ検出レベルＳＡ１２３と基準電圧信号ＲＡｉ（ｉ
＝１、２又は３）（符号１２４、１２５又は１２６）を
各々入力するトランジスタＮ６０とＮ６１と、カレント
ミラー対をなすＰ５０とＰ５１とから構成され、その出
力をＳＯｉ（ｉ＝１、２又は３）（符号１２７、１２８
又は１２６）とする。
【００５０】次に分圧回路１１５は、ワード線レベルＷ
００（符号１２１）をソースとするトランジスタＰ８０
とそのドレインに接続する抵抗素子Ｒ１と、前記抵抗Ｒ
１の一端と接続し他端をＧＮＤと接続する抵抗素子Ｒ２
と、前記Ｒ１とＲ２との接点とドレインを共通とし、ソ
ースをＧＮＤに接続するＮ１００とから構成される。
【００５１】ここで、分圧回路１１５の出力とワード線
Ｗ００（符号１２１）との関係及び、メモリセルＣ１
（符号１０６）とリファレンスセルＲＣｉ（ｉ＝１、２
又は３）（符号１０７、１０８又は１０９）との各々に
流れる電流Ｉｖｔ，ｊ（ｊ＝０、１、２又は３）とＩｒ
ｅｆ、ｉ（ｉ＝１、２又は３）との関係について、図４
を参照して説明する。
【００５２】図４はメモリセルＣ１（符号１０６）及び
リファレンスセルＲＣｉ（ｉ＝１、２または３）（符号
１０７、１０８又は１０９）におけるワード線電圧Ｖｇ
−ドレイン電流Ｉｄの関係を示すグラフである。
【００５３】まず、ワードレベルＷ００（符号１２１）
に対するリファレンスワードＲＷ（符号１２２）の電圧
降下量が、隣り合うしきい値Ｖｔの電圧差、すなわち、
Ｖｔ０とＶｔ１との差、Ｖｔ１とＶｔ２との差，又はＶ
ｔ２とＶｔ３との差、の１／２となるよう、分圧回路４
の抵抗Ｒ１とＲ２とを設定する。これは、リファレンス
セルＲＣｉ（ｉ＝１、２または３）（符号１０７、１０
８又は１０９）のしきい値を見かけ上シフトしているこ
とと同じであるので、リファレンスセルＲＣｉ（ｉ＝
１、２または３）（符号１０７、１０８又は１０９）に
設定されているしきい値がメモリセルＣ１（符号１０
６）に設定されているしきい値と同じであっても、リフ
ァレンスセルＲＣｉ（ｉ＝１、２または３）（符号１０
７、１０８又は１０９）に流れる電流値Ｉｒｅｆ、ｉ
（ｉ＝１、２又は３）は、メモリセルＣ１（符号１０
６）に流れる電流値Ｉｖｔ，ｊ（ｊ＝０、１、２又は
３）よりも必ず少なくなる。
【００５４】いまメモリセルＣ１（符号１０６）にＶｔ
０，レファレンスセルＲＣｉ（ｉ＝１、２または３）
（符号１０７、１０８又は１０９）にＶｔ０のレベルの
しきい値が書き込まれているとする（ｉ＝１、ｊ＝０と
する）。ゲートに電圧が印加されていないときのメモリ
セルＣ１（符号１０６）及びリファレンスセルＲＣ１
（符号１０７）のドレイン電圧は、同一構成のバイアス
回路より電位が供給されているため同一である。ここで
ワード線Ｗ００（符号１２１）のレベルを３．５Ｖとし
た場合、メモリセルＣ１（符号１０６）に流れる電流Ｉ
ｖｔはＡ点の電流値Ｉｖｔ０になり、また、レファレン
スセルＲＣ１（符号１０７）を流れる電流Ｉｒｅｆ０
は、ゲート電圧がＷ００−（Ｖｔ１−Ｖｔ０）／２のレ
ベルとなるので、Ｂ点の電流値Ｉｒｅｆ０となる。ま
た、メモリセルＣ１のしきい値ＶｔがＶｔ１の場合、同
様な条件であるとき、メモリセルＣ１（符号１０６）に
流れる電流ＩｖｔはＣ点の電流値Ｉｖｔ１になる。ま
た、図１に示したリファレンスセルＲＣ２（符号１０
８）及びレファレンスセルＲＣ３（符号１０９）の電流
値は、それぞれのしきい値がＶｔ１，Ｖｔ２となってい
るため、それぞれＤ点の値Ｉｒｅｆ１、Ｆ点の値Ｉｒｅ
ｆ２となる。
【００５５】ここで、Ｉｖｔ０＞Ｉｒｅｆ０＞Ｉｖｔ１
なる関係が成り立ち、Ｉｒｅｆ０をＩｖｔ１とＩｖｔ０
の中間値とすることができる。前述した内容も含めてま
とめると、メモリセルＣ１（符号１０６）のしきい値が
レベルＶｔ０，Ｖｔ１，Ｖｔ２，Ｖｔ３である時の各々
の電流値Ｉｖｔ０，Ｉｖｔ１，Ｉｖｔ２，Ｉｖｔ３とリ
ファレンスセルＲＣ１（符号１０７），リファレンスセ
ルＲＣ２（符号１０８），リファレンスセルＲＣ３（符
号１０９）の電流値Ｉｒｅｆ０，Ｉｒｅｆ１，Ｉｒｅｆ
２との間には、図４に従い、 Ivt0 > Iref0 > Ivt1 > Iref1 > Ivt2 > Iref2 > Ivt3 なる関係が成り立つ。
【００５６】次にセンスアンプ検出レベルＳＡ１２３と
リファレンスレベルＲＡｉ（ｉ＝１、２ｏｒ３）（符号
１２４乃至１２６）との関係について、図５を参照して
説明を行う。
【００５７】仮にメモリセルＣ１（符号１０６）のしき
い値ＶｔがＶｔ１の場合、ＳＡ１２３のレベルは負荷ト
ランジスタＰ４０（符号３０１）に電流Ｉｖｔ１が流れ
ることによる電圧降下によりＶSA(C1=Vt1)（符号５０
７）のレベルとなる。一方、リファレンスアンプ１（符
号１０３）の出力ＲＡ０（符号１２４）は、リファレン
スセルＲＣ１（符号１０７）のしきい値がＶｔ０であ
り、ゲートにはワード線Ｗ００（符号１２１）より（１
／２）×（Ｖｔ１−Ｖｔ０）だけ電圧が低いＲＷ（符号
１２２）が供給されるので、ＶRA0（符号５０８）のレ
ベルとなる。同様に、リファレンスアンプ２（符号１０
４）の出力ＲＡ１（符号１２５）は、ＶRA1（符号５０
６）のレベルとなり、リファレンスアンプ３（符号１０
５）の出力ＲＡ２（符号１２６）は、ＶRA2（符号５０
４）のレベルとなる。
【００５８】ここで、ＶRA0＜ＶSA(C1=Vt1)＜ＶRA1＜Ｖ
RA2となる。
【００５９】今の例ではメモリセルＣ１（符号１０６）
のしきい値ＶｔがＶｔ１であるが、図５から明らかなよ
うにＶRA0＜ＶSA(C1=Vt1)であるので、差動増幅器１
（符号１１０）の出力ＳＯ０（符号１２７）はＬｏｗ
（論理値０）となる。同様に、Ｖ RA1＞ＶSA(C1=Vt1)で
あるので、差動増幅器２（符号１１１）の出力ＳＯ１
（符号１２８）はＨｉｇｈ（論理値１）となり、ＶRA2
＞ＶSA(C1=Vt1)であるので、差動増幅器３（符号１１
２）の出力ＳＯ２（符号１２９）もＨｉｇｈ（論理値
１）となる。
【００６０】メモリセルＣ１（符号１０６）のしきい値
ＶｔがＶｔ０，Ｖｔ１，Ｖｔ２，Ｖｔ３の場合の出力Ｓ
Ｏ０乃至ＳＯ２（符号１２７乃至１２９）の値、及び出
力（Ｄ１、Ｄ０）（符号１３０）の関係を表３に示す。
【００６１】
【表３】 表３ ＳＯ０乃至２（符号１２７乃至１２９）の出力は従来例
の出力を反転したものとなっているが、各々の出力にイ
ンバーターをつければ、まったく同一になる。
【００６２】また、高速化のためにセンスアンプ及びリ
ファレンスアンプに設けたトランジスタＮ５０（符号３
０２），Ｎ５１（符号３０３）に一時期パルス信号ＰＷ
（符号３０４）をＨレベルとすることで、ＳＡ（符号１
２３）のレベルとＲＡ０乃至２（符号１２４乃至１２
６）のレベルが一度持ち上がりほぼ同一のレベルとする
ことができ、疑似的なイコライズを行うことで、更なる
高速化を図ることができる。
【００６３】また、これまではワード線Ｗ００（符号１
２１）のレベルが電源ＶＣＣからの供給されるとして説
明をしてきたが、ワード線Ｗ００（符号１２１）のレベ
ルを昇圧回路などでＶＣＣより高いレベルとすれば、図
４から明らかなように、メモリセルＣ１（符号１０６）
及びリファレンスセル１乃至３（符号１０７乃至１０
９）に流れる電流がより多くなるため、さらに高速化し
たり、ＶＣＣを更に低電圧にすることが可能となり、動
作マージンの広い製品を供給することができる。
【００６４】また、本実施形態及び実施例では４値記憶
の半導体記憶装置を説明してきたが、記憶する値の数は
これに限定されるものではなく、一般にｎ値記憶の半導
体記憶装置に本発明を適用することができる。
【００６５】
【発明の効果】以上説明したように本発明によれば、ワ
ード線を３段階に立ち上げたり、バイナリーサーチ方式
を用いて読み出しをする必要が無く、ワード線を一度立
ち上げるだけで読み出しが可能であるので、従来の２値
記憶の半導体記憶装置と同等のスピードが得られ、従来
の４値記憶の半導体記憶装置に比較するとスピードアッ
プが図られている。すなわち、ワード線の寄生抵抗・容
量をＲ・Ｃとし、センススピードをＴｓとすると Ｔａｃ＝Ｃ×Ｒ＋Ｔｓ の関係で読み出しが可能であり、従来のワード線を３段
階に読み出す方式の４値記憶の半導体記憶装置の１／
３、バイナリーサーチ方式の４値記憶の半導体記憶装置
の１／２にアクセスタイムを短縮することができる。
【００６６】また本発明によれば、従来のワード線を３
段階に立ち上げて読み出しを行う場合と比較し、定電圧
回路、トランスファー、遅延回路など、特有の回路が必
要なくなり、２０％の面積低減が計れるので、チップ面
積を縮小する効果がある。
【００６７】また、特開昭６２−１４０２９８号公報に
記載のセンス方式と比較すると、リファレンスセルは１
リファレンスアンプにつき、１リファレンスセルのみで
構成できるため、リファレンスセルの占有面積を１／２
とすることができる。
【００６８】また、特開昭６２−１４０２９８号公報に
記載のセンス方式と比較した場合、この従来方式では拡
散状態におけるＯＮ電流のバラ付きはしきい値のバラ付
きよりも大きく、動作時に不安定なものとなる可能性が
あるのに対し、本発明によれば、メモリセルに書き込ま
れるしきい値のバラ付きを考慮し、隣り合うしきい値の
中間点にリファレンスセルのしきい値が疑似的に設定さ
れるように、リファレンスセルのゲートレベルを隣り合
うしきい値の差の半分だけワード線レベルより低くして
いるため、しきい値のバラ付きを考慮した上でも安定動
作が可能である。
【図面の簡単な説明】
【図１】本発明の実施形態における多値型半導体記憶装
置の概念的ブロック図である。
【図２】本発明による多値型半導体記憶装置の読み出し
タイミング図である。
【図３】本発明の実施例における多値型半導体記憶装置
の等価回路図である。
【図４】メモリセル及びリファレンスセルのゲート電圧
とドレイン電流との関係を示す図である。
【図５】本発明による多値型半導体記憶装置におけるセ
ンスアンプ出力レベルとリファレンスアンプ出力レベル
との比較図である。
【図６】従来の多値型半導体記憶装置の１例のブロック
図である。
【図７】従来の多値型半導体記憶装置の１例の読み出し
タイミング図である。
【図８】他の従来の多値型半導体記憶装置の等価回路図
である。
【符号の説明】
１０１ Ｘデコーダー １０２ センスアンプ １０３〜１０５ リファレンスアンプ １０６ メモリセルトランジスタ １０７〜１０９ リファレンスセルトランジスタ １１０〜１１２ 差動増幅器 １１３ エンコーダー １１４ 出力回路 １１５ 分圧回路 １２１ ワード線 １２２ リファレンスワード線 １２３ センスアンプ検出信号 １２４〜１２６ リファレンス基準電圧信号 １２７〜１２９ 差動出力信号 １３０ 外部出力信号 Ｐ１０，Ｐ２０，Ｐ３０，Ｐ４０，Ｐ１１，Ｐ２１，Ｐ
３１，Ｐ４１，Ｐ６０，Ｐ７０，Ｐ５０，Ｐ５１，Ｐ８
０ Ｐ型ＭＯＳトランジスタ Ｎ１０，Ｎ２０，Ｎ３０，Ｎ４０，Ｎ５０，Ｎ１１，Ｎ
２１，Ｎ３１，Ｎ４１，Ｎ５１，Ｎ６０，Ｎ６１，Ｎ７
０，Ｎ１００ Ｎ型ＭＯＳトランジスタ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ｎ（ｎは２以上の任意の整数）種類のし
    きい値のうち１つのしきい値が設定されたＭＯＳトラン
    ジスタ型のメモリセルと、 該メモリセルのゲートに接続するワード線と、 該ワード線を出力するＸデコーダと、 前記メモリセルのドレイン出力を増幅するセンスアンプ
    と、 前記しきい値の端を除いたｎ−１種類のしきい値が各々
    に設定されたｎ−１個のＭＯＳトランジスタ型のリファ
    レンスセルと、 前記リファレンスセルの各々のドレイン出力を増幅する
    ｎ−１個のリファレンスアンプと、 該リファレンスアンプの各々の出力と前記センスアンプ
    の出力とを入力するｎ−１個の差動増幅器と、 前記ｎ−１個の差動増幅器の出力をエンコードするエン
    コーダと、 前記ワード線を入力し、該ワード線の電圧に隣り合う前
    記しきい値の半分の電圧のオフセットを付けた電圧を全
    ての前記リファレンスセルのゲートに供給する分圧回路
    とを備えることを特徴とする多値型半導体記憶装置。
  2. 【請求項２】 前記センスアンプ及び前記リファレンス
    アンプは、 入力端子を一端に接続した第１の第１導電型ＭＯＳトラ
    ンジスタと、 一端を電源に接続し、他端を前記第１の第１導電型ＭＯ
    Ｓトランジスタの他端に接続した第２の第１導電型ＭＯ
    Ｓトランジスタと、 前記入力端子を入力端子とし、出力端子を前記第１及び
    第２の第１導電型ＭＯＳトランジスタのゲートとに接続
    するインバータと、 前記第１及び第２の第１導電型ＭＯＳトランジスタの接
    続点をゲート及び一端に接続し、他端を電源に接続した
    第２導電型ＭＯＳトランジスタとを備え、 前記第１及び第２の第１導電型ＭＯＳトランジスタの接
    続点を出力端子とすることを特徴とする請求項１に記載
    の多値型半導体記憶装置。
  3. 【請求項３】 前記分圧回路は、入力端子とグランドと
    の間に直列に接続された２つの抵抗素子を備え、該２つ
    の抵抗素子の接点を出力端子とすることを特徴とする請
    求項１又は２に記載の多値型半導体記憶装置。
JP16391297A 1997-06-20 1997-06-20 多値型半導体記憶装置 Expired - Fee Related JP3169858B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP16391297A JP3169858B2 (ja) 1997-06-20 1997-06-20 多値型半導体記憶装置
US09/099,404 US6016276A (en) 1997-06-20 1998-06-18 Semiconductor memory device which can be set one from multiple threshold value
KR1019980023220A KR100309299B1 (ko) 1997-06-20 1998-06-19 다중 임계값으로부터 하나의 임계값이 설정될 수 있는 반도체 메모리 장치
CN98102638A CN1120499C (zh) 1997-06-20 1998-06-22 能够设有多个阈值之一的半导体存储器
TW087109930A TW440852B (en) 1997-06-20 1998-08-14 Semiconductor memory device which can be set one from multiple threshold value

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16391297A JP3169858B2 (ja) 1997-06-20 1997-06-20 多値型半導体記憶装置

Publications (2)

Publication Number Publication Date
JPH1116379A true JPH1116379A (ja) 1999-01-22
JP3169858B2 JP3169858B2 (ja) 2001-05-28

Family

ID=15783196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16391297A Expired - Fee Related JP3169858B2 (ja) 1997-06-20 1997-06-20 多値型半導体記憶装置

Country Status (5)

Country Link
US (1) US6016276A (ja)
JP (1) JP3169858B2 (ja)
KR (1) KR100309299B1 (ja)
CN (1) CN1120499C (ja)
TW (1) TW440852B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386296B1 (ko) * 2000-12-30 2003-06-02 주식회사 하이닉스반도체 멀티레벨을 가지는 플래쉬 메모리를 프로그램/리드하기위한 회로 및 그 방법
WO2004079746A1 (ja) * 2003-03-04 2004-09-16 Fujitsu Limited 不揮発性半導体記憶装置
KR100630405B1 (ko) 2004-03-16 2006-10-02 가부시끼가이샤 도시바 불휘발성 반도체 메모리
JP2009205798A (ja) * 2009-06-18 2009-09-10 Renesas Technology Corp 半導体記憶装置
US7742334B2 (en) 2004-03-30 2010-06-22 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device for writing multivalued data

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282145B1 (en) 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
JP2001273796A (ja) * 2000-03-29 2001-10-05 Nec Microsystems Ltd センスアンプ回路
US6538922B1 (en) * 2000-09-27 2003-03-25 Sandisk Corporation Writable tracking cells
US6711068B2 (en) * 2002-06-28 2004-03-23 Motorola, Inc. Balanced load memory and method of operation
US7237074B2 (en) * 2003-06-13 2007-06-26 Sandisk Corporation Tracking cells for a memory system
US7301807B2 (en) 2003-10-23 2007-11-27 Sandisk Corporation Writable tracking cells
US7345512B2 (en) * 2004-05-04 2008-03-18 Silicon Storage Technology, Inc. Sense amplifier for low voltage high speed sensing
US8259505B2 (en) * 2010-05-28 2012-09-04 Nscore Inc. Nonvolatile memory device with reduced current consumption
CN108281163B (zh) * 2018-02-05 2020-09-25 杭州旗捷科技有限公司 耗材芯片存储器电压反馈方法及耗材芯片

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4648074A (en) * 1984-06-29 1987-03-03 Rca Corporation Reference circuit with semiconductor memory array
JPH0734312B2 (ja) * 1985-12-13 1995-04-12 株式会社リコー センス回路
JPH0738274B2 (ja) * 1988-12-22 1995-04-26 株式会社東芝 不揮発性半導体メモリシステム
JP2586722B2 (ja) * 1990-10-11 1997-03-05 日本電気株式会社 半導体記憶装置
US5202855A (en) * 1991-01-14 1993-04-13 Motorola, Inc. DRAM with a controlled boosted voltage level shifting driver
JPH0574182A (ja) * 1991-09-10 1993-03-26 Nec Corp 不揮発性半導体記憶装置
JP3213434B2 (ja) * 1993-03-25 2001-10-02 新日本製鐵株式会社 不揮発性半導体記憶装置
JP3581393B2 (ja) * 1993-04-26 2004-10-27 新日本製鐵株式会社 不揮発性半導体記憶装置
AU2593595A (en) * 1994-06-02 1996-01-04 Intel Corporation Sensing schemes for flash memory with multilevel cells
US5602774A (en) * 1995-11-16 1997-02-11 University Of Waterloo Low-power BiCMOS/ECL SRAM

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386296B1 (ko) * 2000-12-30 2003-06-02 주식회사 하이닉스반도체 멀티레벨을 가지는 플래쉬 메모리를 프로그램/리드하기위한 회로 및 그 방법
WO2004079746A1 (ja) * 2003-03-04 2004-09-16 Fujitsu Limited 不揮発性半導体記憶装置
US7307885B2 (en) 2003-03-04 2007-12-11 Fujitsu Limited Multi-value nonvolatile semiconductor memory device equipped with reference cell and load balancing circuit
KR100630405B1 (ko) 2004-03-16 2006-10-02 가부시끼가이샤 도시바 불휘발성 반도체 메모리
US7742334B2 (en) 2004-03-30 2010-06-22 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device for writing multivalued data
JP2009205798A (ja) * 2009-06-18 2009-09-10 Renesas Technology Corp 半導体記憶装置

Also Published As

Publication number Publication date
CN1120499C (zh) 2003-09-03
US6016276A (en) 2000-01-18
CN1203426A (zh) 1998-12-30
JP3169858B2 (ja) 2001-05-28
TW440852B (en) 2001-06-16
KR100309299B1 (ko) 2002-01-15
KR19990007167A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US6462986B1 (en) Integrated circuit for storage and retrieval of multiple digital bits per nonvolatile memory cell
KR100371022B1 (ko) 다중비트 메모리셀의 데이터 센싱장치
JP3169858B2 (ja) 多値型半導体記憶装置
US7133311B2 (en) Low power, high speed read method for a multi-level cell DRAM
US7254063B2 (en) Non-volatile semiconductor memory device and method for reading the same
JP4992014B2 (ja) フラッシュメモリ素子のページバッファ及びそのプログラム動作制御方法
US6873531B2 (en) Differential sensing amplifier for content addressable memory
US6097635A (en) Sensing circuit for programming/reading multilevel flash memory
US5796273A (en) Sense amplifier for semiconductor memory device
JP3090066B2 (ja) 多値不揮発性半導体メモリ
JP2697665B2 (ja) 半導体記憶装置及び半導体記憶装置からのデータ読み出し方法
KR100226746B1 (ko) 다중비트셀의데이타센싱장치및방법
US7221595B2 (en) Semiconductor device and method of generating sense signal
US6728134B2 (en) Nonvolatile semiconductor memory device having control circuit
TW202227970A (zh) 檢測錯誤位元的記憶體裝置及其方法
US6490212B1 (en) Bitline precharge matching
US6377497B2 (en) Multilevel storage semiconductor memory read circuit
US6657895B2 (en) Reading circuit and method for a multilevel non-volatile memory
US11366604B1 (en) Method of operating physically unclonable function circuit, physically unclonable function circuit and semiconductor chip
JPH09265786A (ja) 半導体記憶装置
US6459613B1 (en) Current-mode identifying circuit for multilevel flash memories
JP3113520B2 (ja) 不揮発性半導体記憶装置
KR100660535B1 (ko) 시리얼 센싱 동작을 수행하는 노어 플래시 메모리 장치
KR100729350B1 (ko) 시리얼 센싱 동작을 수행하는 노어 플래시 메모리 장치
JPH07153277A (ja) スタティックランダムアクセスメモリ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees