JP2697665B2 - 半導体記憶装置及び半導体記憶装置からのデータ読み出し方法 - Google Patents

半導体記憶装置及び半導体記憶装置からのデータ読み出し方法

Info

Publication number
JP2697665B2
JP2697665B2 JP7576695A JP7576695A JP2697665B2 JP 2697665 B2 JP2697665 B2 JP 2697665B2 JP 7576695 A JP7576695 A JP 7576695A JP 7576695 A JP7576695 A JP 7576695A JP 2697665 B2 JP2697665 B2 JP 2697665B2
Authority
JP
Japan
Prior art keywords
threshold voltage
voltage
memory cell
current
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7576695A
Other languages
English (en)
Other versions
JPH08273380A (ja
Inventor
潔和 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7576695A priority Critical patent/JP2697665B2/ja
Priority to TW085103923A priority patent/TW305999B/zh
Priority to KR1019960009602A priority patent/KR100217272B1/ko
Priority to US08/625,994 priority patent/US5668752A/en
Publication of JPH08273380A publication Critical patent/JPH08273380A/ja
Application granted granted Critical
Publication of JP2697665B2 publication Critical patent/JP2697665B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/32Timing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体記憶装置及び半
導体記憶装置からのデータ読み出し方法に関し、特に1
つのメモリセルに複数ビットの情報が格納された不揮発
性半導体記憶装置(以下、「多値メモリ」という)の読
み出し回路及び読み出し方法に関する。
【0002】
【従来の技術】不揮発性半導体記憶装置(以下、「RO
M」という)の大容量化を実現するためのひとつの手段
として、1個のメモリセルに複数ビットの情報を格納す
る技術が知られている。この技術は例えば特開昭53−
81024号公報に示されている。本公報に記載された
技術は、4種類のマスクを用いてそれぞれ注入濃度の異
なるイオン注入を4回行い、これによって各メモリセル
のしきい値を16段階に設定するというものである。こ
の技術によれば、ひとつのメモリセルに16種類の情
報、すなわち4ビットの情報を格納することができるの
で、1ビットの情報しか格納できない通常のROMに比
べて1/4のセル数で、通常のROMと同一の記憶容量
を得ることができる。
【0003】しかしながら、多値メモリの読み出しにお
いては、選択されたメモリセルがひとつのワード線電圧
(例えば、5V)によってオンするかオフするかを検出
するだけでなく、選択されたメモリセルが、複数段階の
しきい値のうちどのしきい値を有しているのか検出しな
ければならない。かかるしきい値の検出方法としては、
大きく分けて次の2種類の方法が知られている。まず第
1の方法は、選択されたワード線に次々と異なる電圧を
与え、どの電圧を与えた時にしきい値を越えたかを検出
するものであり(例えば、特開平5−47188号公報
に記載のもの)、第2の方法は、選択されたワード線に
所定の一定電圧を与え、これに基づくメモリセルのドレ
イン電流を測定してしきい値を判断するものである。以
下、それぞれの方法について図面を参照して説明する。
【0004】図12は、上記第1の方法により読み出し
を行う多値メモリ400を示す図であり、この多値メモ
リは、ひとつのメモリセルに4種類の情報、すなわち2
ビットの情報を格納するものである。図においては、複
数のメモリセルのうち、選択されたメモリセル200の
みを示し、その他のメモリセルは省略してある。Xデコ
ーダ201は、外部から供給されるXアドレスに基づい
て複数のワード線のうちのひとつを選択するデコーダで
あり、図では複数のワード線のうち選択されたワード線
Xのみを示す。また、Yデコーダ、Yスイッチ等も省略
してある。制御部202は、Xデコーダ201及びセン
ス部204を制御する回路であり、これらXデコーダ2
01及びセンス部204に制御信号203を供給する。
【0005】次に、図12に示す多値メモリ400の動
作について説明する。まず、Xデコーダ201は、Xア
ドレスに基づき選択されたワード線Xを、図13に示す
電圧V1に駆動する。その後、Xデコーダ201は、制
御信号203に応答してワード線Xの電圧を、図13に
示す電圧V2、V3と変化させる(但し、V1<V2<
V3)。ここで、これら電圧V1、V2及びV3と、メ
モリセルの4種類のしきい値VT0、VT1、VT2及
びVT3(但し、VT0<VT1<VT2<VT3)と
の関係は、VT0<V1<VT1<V2<VT2<V3
<VT3となっている。したがって、VT0=0.5
V、VT1=3.0V、VT2=4.5V、VT3=
6.0Vであるとすると、例えばV1、V2及びV3
は、それぞれ2.0V、3.5V及び5.0Vに設定さ
れる。これにより、メモリセル200のしきい値がVT
0であれば、ワード線XがV1である段階でオンし、し
きい値がVT1であればワード線XがV2となった段階
でオンし、VT2であればワード線XがV3となった段
階でオンし、VT3であれば全くオンしない。センス部
204は、制御信号203に基づいて、ワード線にどの
電圧が与えられた時点でメモリセル200がオンしたか
を検出し、この検出結果に基づき2ビットの出力データ
DOUT1及びDOUT2を出力する。以上のように、
図12に示す多値メモリ400は、選択されたワード線
の電圧を次々と変化させることによって、ひとつのメモ
リセルから2ビットのデータの読み出している。
【0006】一方、図14は、上記第2の方法により読
み出しを行う多値メモリ500を示す図であり、この多
値メモリも、ひとつのメモリセルに4種類の情報、すな
わち2ビットの情報を格納する多値メモリである。図1
4においても、複数のメモリセルのうち、選択されたメ
モリセル200のみを示し、その他のメモリセルは省略
してある。Xデコーダ205は、外部から供給されるX
アドレスに基づき、複数のワード線のうちのひとつを選
択し、これを電源電位VCC(5V)に駆動するデコー
ダであり、図では複数のワード線のうち選択されたワー
ド線Xのみを示す。また、Yデコーダ、Yスイッチ等も
省略してある。210、220及び230はセンスアン
プであり、それぞれの詳細は図15に示されている。
【0007】ここで、メモリセルの4種類のしきい値を
それぞれVT0、VT1、VT2及びVT3(但し、V
T0<VT1<VT2<VT3)とし、これら各しきい
値について説明すると、まず、しきい値がVT3のメモ
リセルは、選択されても(すなわち、ワード線が5Vと
なっても)確実にオフさせるため、VT3=6Vに設定
され、VT0のメモリセルは、しきい値が最も低い一
方、非選択の場合には(すなわちワード線が0Vの場合
には)確実にオフさせるため、VT0=0.5Vに設定
される。また、VT1及びVT2については次のように
設定される。まず、VT1のメモリセルは、選択された
場合に流れるセル電流(I1)が、VT0のメモリセル
に流れるセル電流(I0)よりも充分小さく、且つVT
2のメモリセルに流れるセル電流(I2)よりも充分大
きくなければならず、VT2のメモリセルは、セル電流
I2が、セル電流I1よりも充分小さく、且つ常時オフ
状態であるVT3のメモリセルと充分に区別できる程度
のセル電流を流す必要がある。そのため、VT1及びV
T2の設定においては、選択したメモリセルに流れる電
流量がI0であるのかI1であるのかI2であるのか、
あるいは流れていないのかを明確に区別する必要があ
り、そのための比較対象である定電流源として、I0と
I1の中間の電流を流す定電流源と、I1とI2の中間
の電流を流す定電流源と、I2よりも小さい電流を流す
定電流源とが必要となる。これら定電流源が、図15に
示した定電流源IREF1、IREF2及びIREF3
である。すなわち、I0とI1の中間の電流を流す定電
流源がIREF1であり、I1とI2の中間の電流を流
す定電流源がIREF2であり、I2よりも小さい電流
を流す定電流源IREF3である。さらに、これら定電
流源IREF1、IREF2及びIREF3の電流値
と、セル電流I0、I1及びI2との関係をより具体的
に説明すると、これらの電流値の関係は、IREF3<
I2<IREF2<I1<IREF1<I0であるが、
セル電流を正しく検出するためにはそれぞれ隣合う電流
値の比が少なくとも2倍程度必要である。すなわち、I
REF3の電流値を「1」とすると、I2は「2」、I
REF2は「4」、I1は「8」、IREF1は「1
6」、I0は「32」である必要がある。したがって、
各しきい値におけるセル電流の比I2:I1:I0は、
1:4:16となる。これをもとに、VT1及びVT2
の具体的な値を計算する。まず前述のとおり、VT0は
0.5Vであり、しきい値がVT0のメモリセルは3極
管領域で動作するので(VG−VT0>VDであるか
ら)、セル電流I0は次のように表すことができる。
【0008】
【0009】ここで、メモリセルのドレイン電圧が、バ
イアス回路260により1Vにバイアスされているとす
ると、セル電流I0は次のように表される。
【0010】
【0011】一方上述のとおり、各しきい値におけるセ
ル電流の比I2:I1:I0は、1:4:16であるか
ら、セル電流I1及びI2は次のように表される。
【0012】
【0013】また、しきい値がVT1であるメモリセル
は3極管領域で動作し(VG−VT1>VDと考えられ
るので)、しきい値がVT2であるメモリセルは5極管
領域で動作するので(VG−VT1<VDと考えられる
ので)、セル電流I1及びI2はそれぞれ次のように表
される。
【0014】
【0015】(6)(7)式より、VT1=3.5V、
VT2=4.3Vが導き出される。すなわち、この多値
メモリ500では、4種類のしきい値VT0、VT1、
VT2及びVT3を、それぞれ0.5V、3.5V、
4.3V及び6.0Vに設定すれば良いことが分かる。
【0016】次に、図14に示す多値メモリ500の動
作について説明する。まずXデコーダ205は、Xアド
レスに基づき選択されたワード線Xを5Vに駆動する。
これにより、メモリセル200は、しきい値がVT3で
ある場合を除いてオンし、ディジット線SCには電流I
が流れる。この電流Iを流すPチャンネルMOSトラン
ジスタ250と、PチャンネルMOSトランジスタ25
1、252及び253とはそれぞれカレントミラー回路
を構成しているので、これらPチャンネルMOSトラン
ジスタ251、252及び253にも同じく電流Iが流
れる。これらPチャンネルMOSトランジスタ251、
252及び253のドレインには、それぞれ定電流源I
REF1、IREF2及びIREF3が接続されている
ので、節点C210、C220及びC230の電位は、
それぞれ対応する定電流源が流そうとする電流量と電流
Iとの比により決まる。すなわち、メモリセル200の
しきい値がVT0であり流れる電流がI0であれば、節
点C210、C220及びC230の電位はいずれもハ
イレベルとなり、メモリセル200のしきい値がVT1
であり流れる電流がI1であれば、節点C210の電位
はローレベル、節点C220及びC230の電位はとも
にハイレベルとなり、メモリセル200のしきい値がV
T2であり流れる電流がI2であれば、節点C210及
びC220の電位はローレベル、節点C230の電位は
ハイレベルとなり、メモリセル200のしきい値がVT
3でありメモリセルに電流が流れなければ節点C21
0、C220及びC230の電位はいずれもローレベル
となる。これにより、これらセンスアンプ210、22
0及び230からは、それぞれメモリセル200のしき
い値に応じた出力211、221及び231が得られる
ことになる。これら出力211、221及び231は、
デコーダ240により2ビットの出力データDOUT
1、DOUT2に変換され外部に出力される。以上のよ
うに、図14に示す多値メモリ500は、選択されたワ
ード線を所定の電位とし、これにより流れるセル電流と
3つの定電流源の電流値とを比較することによって、ひ
とつのメモリセルから2ビットのデータを読み出してい
る。
【0017】
【発明が解決しようとする課題】上述の多値メモリ40
0では、メモリセル200がどの時点でオンしたかを検
出することにより読み出しを行っているので、センス部
204はメモリセルのオン/オフを判断するだけでよ
く、センス部の回路構成が比較的簡単になるという利点
がある反面、選択されたワード線に3種類の異なる電圧
を次々と与えなければならないため、Xデコーダ201
の回路構成が複雑になる。しかも、ワード線は負荷容量
が大きく、電位が確定するするのに比較的時間がかかる
にもかかわらず、ワード線の電位を3回も変化させてい
るので読み出しスピードが大きく損なわれるという欠点
がある。
【0018】一方、上述の多値メモリ500では、選択
されたワード線に供給する電圧を変化させる必要がない
ので、Xデコーダ201に特殊なデコーダを用いる必要
がないという利点がある反面、センスアンプ210、2
20及び230は、メモリセル200に流れるごく僅か
な電流の違いによりしきい値を判断しているので、製造
上の問題で、実際のしきい値が設定すべきしきい値から
ほんの僅かだけずれ、流れる電流量が変わってしまうと
正常な読み出しが不可能になるという欠点がある。
【0019】特に、後者の欠点は、動作電圧(VCC)
が低ければ低いほど顕著となる。すなわち、上述の多値
メモリ500では動作電圧が5Vであったが、これが3
Vである場合には、メモリセルの4種類のしきい値VT
0、VT1、VT2及びVT3は、それぞれ以下のよう
に設定する必要がある。まず、既述の理由からVT0及
びVT3は、それぞれ0.5V及び4Vに設定される。
これをもとに、VT1及びVT2の具体的な値を計算す
ると、しきい値がVT0であるメモリセルは3極管領域
で動作するので、(1)式よりI0は次のように表され
る。
【0020】
【0021】また、既述のとおり、各しきい値における
セル電流の比I2:I1:I0は、1:4:16でなけ
ればならないから、セル電流I1及びI2は次のように
表される。
【0022】
【0023】一方、しきい値がVT1であるメモリセ
ル、及びしきい値がVT2であるメモリセルはともに5
極管領域で動作するので(VG−VT1<VD,VG−
VT2<VDと考えられるので)、セル電流I1及びI
2はそれぞれ次のように表すことができる。
【0024】
【0025】(11)(12)式より、VT1=2.0
V、VT2=2.5Vが導き出される。
【0026】このように、動作電圧が低い場合、各しき
い値の差は極めて小さいものとなり、特にVT1とVT
2との差は、上記のように動作電圧が3Vである場合、
僅か0.5Vしかない。ここで、しきい値をVT2
(2.5V)に設定すべきメモリセルが、製造上の問題
により、しきい値が僅か0.2Vだけずれて2.3Vと
なってしまった場合を考えると、このメモリセルに流れ
る電流Ixは次のようになる。
【0027】
【0028】しかしながら、すでに説明したように、定
電流源IREF2の電流値とセル電流I2との比は1:
2であり、したがってIREF2の電流値は次のように
表される。
【0029】
【0030】(13)(14)式から、しきい値が僅か
0.2Vずれたメモリセルのセル電流Ixは、IREF
2の電流値と等しくなっており、この状態では正常な読
み出しは不可能であることが分かる。
【0031】したがって、本発明の目的は、3種類の異
なる電圧を次々と発生するデコーダを必要とせず、且つ
僅かなしきい値のズレがあっても正常な読み出しを行う
ことができる半導体記憶装置を提供すること、及びその
ような読み出し方法を提供することである。
【0032】
【課題を解決するための手段】本発明による半導体記憶
装置は、複数のワード線と、複数のディジット線と、ワ
ード線とディジット線の交点にそれぞれ設けられた複数
のメモリセルと、アドレス信号に基づき選択されたワー
ド線を第1及び第2の電圧のいずれか一方に駆動する駆
動手段と、アドレス信号に基づき選択されたディジット
線に流れるセル電流を検出する検出手段とを有し、検出
手段は選択されたワード線が第1の電圧に駆動されてい
るときにはセル電流と第1の定電流との比較を行い、第
2の電圧に駆動されているときにはセル電流と前記第1
の定電流とは異なる第2の定電流との比較を行う。
【0033】また、本発明による半導体記憶装置からの
データ読み出し方法は、選択されたメモリセルトランジ
スタのゲートに第2のしきい値電圧と第3のしきい値電
圧との間の第1の電圧を与えて選択されたメモリセルト
ランジスタのオン/オフを判断するステップと、選択さ
れたメモリセルトランジスタのゲートに第3のしきい値
電圧と第4のしきい値電圧との間の第2の電圧を与えて
選択されたメモリセルトランジスタに流れるセル電流量
により、選択されたメモリセルトランジスタのしきい値
電圧が第1のしきい値電圧であるか否かを判断するステ
ップとを含む。
【0034】
【作用】このように、本発明による半導体記憶装置は、
ワード線が第1の電圧に駆動されているときにはセル電
流と第1の定電流との比較を行い、第2の電圧に駆動さ
れているときにはセル電流と前記第1の定電流とは異な
る第2の定電流との比較を行っているので、ワード線を
第3の電圧に駆動することなく、第2の電圧に駆動した
ままでセル電流と第1の定電流との比較を行うことによ
りすべての比較ができる。したがってワード線を3種類
の電圧に駆動する必要がなくなり、またしきい値のずれ
に対しても充分なマージンが得られる。
【0035】また、本発明による半導体記憶装置からの
データ読み出し方法では、しきい値のずれによるセル電
流の変化の影響が大きい領域ではメモリセルトランジス
タのオン/オフによってしきい値を判断し、セル電流の
変化の影響が小さい領域ではセル電流量の測定によって
しきい値を判断しているので、3種類のワード線電圧を
必要とせず、またしきい値のずれに対しても充分なマー
ジンが得られる。
【0036】
【実施例】本発明の実施例につき、図面を用いて説明す
る。
【0037】図1は、本発明の第1の実施例による多値
メモリ300の全体を示す図であり、この多値メモリ3
00は、ひとつのメモリセルに4種類の情報、すなわち
2ビットの情報を格納するものである。図において、1
はメモリセル部であり、複数の多値メモリセルからな
る。2及び3は、それぞれXデコーダ及びYデコーダ/
Yスイッチであり、これらによって上記複数のメモリセ
ルのうちのひとつが選択され、センス部5に接続され
る。センス部5及びXデコーダ2は、タイミング信号発
生器4からの種々のタイミング信号により制御されてい
る。次に、図2〜図4を用いて、図1に示した多値メモ
リ300の回路構成を詳述する。
【0038】図2は、図1に示したメモリセル部1及び
Yデコーダ/Yスイッチ3をより具体的に示した図であ
り、メモリセル部1は仮想接地式のNOR型ROMであ
る。仮想接地式のNOR型ROMは、通常のROMのよ
うにすべてのメモリセルのソースが接地されているもの
とは異なり、各メモリセルのソースがそれぞれ対応する
仮想接地線に接続されており、アドレス信号に応じて対
応する仮想接地線のみが接地電位に接続されるというも
のである。このような仮想接地式のNOR型ROMであ
るメモリセル部1は、n個のメモリブロックMB1〜M
Bnに分割されており、ブロック選択信号S1〜Snに
よって、対応するひとつのメモリブロックがメインディ
ジット線MD1〜MDm及び仮想接地線VG1〜VGm
−1に接続されるようになっている。各ブロックは、2
(m−1)個のメモリバンクにより構成されており、図
2において、Mb1−1と示されているのがひとつのメ
モリバンクである。各メモリバンクは、32個のメモリ
セルから構成され、同一バンク内においては、各メモリ
セルは、同一の副ディジット線及び同一の副仮想接地線
に接続されている。図2において、Mと示されているの
がひとつのメモリセルであり、SB1と示されているの
がひとつの副ディジット線であり、SVG1と示されて
いるのがひとつの副仮想接地線である。また、Xはワー
ド線、YはY選択線、Sはメモリブロック選択線、GS
は接地選択線であり、ワード線XはXアドレスに基づい
てXデコーダ2により選択され、Y選択線YはYアドレ
スに基づいてYデコーダ38により選択される。メモリ
ブロック選択線S及び接地選択線GSは、それぞれXア
ドレス及びYアドレスに基づいて図示しないデコーダが
それぞれ選択する。ここで、メモリセルMをアクセスす
る場合を例に説明すると、Xアドレスによりワード線X
101及びメモリブロック選択線S1が選択されるとと
もに、Yアドレスにより、Y選択線Y1及び接地選択線
GS1が選択される。これにより、メモリバンクMb1
−1を構成する32個のメモリセルが、出力点SCと接
地(GND)間に接続され、このうち、選択されたワー
ド線X101に対応するメモリセルMの情報が出力点S
Cに現れる。
【0039】ここで、メモリセルの4種類のしきい値
を、それぞれVT0、VT1、VT2及びVT3(但
し、VT0<VT1<VT2<VT3)とし、電源電位
(VCC)が3Vである場合におけるこれらしきい値V
T0〜VT3の具体的な値を、従来技術において示した
それと同一であるとする。すなわち、各しきい値VT
0、VT1、VT2及びVT3は、それぞれ0.5V、
2.0V、2.5V及び4.0Vであるとする。
【0040】また、図3は図1に示したセンス部5の回
路図である。センス部5は、3つの差動増幅器21、2
2及び23を備えており、これら差動増幅器はそれぞ
れ、タイミング信号発生器4から供給されるタイミング
信号φ1、φ3及びφ4のローレベルに応答して活性化
される。これら差動増幅器のうち、差動増幅器21及び
23には基準電位VREF1(2V)が与えられてお
り、差動増幅器22には基準電位VREF2(1.25
V)が与えられている。また、これら差動増幅器21、
22及び23の入力端C1、C2及びC3には、それぞ
れバイアス回路24、25及び26が接続されている。
これらバイアス回路24、25及び26は、それぞれタ
イミング信号φ1、φ3及びφ4のローレベルに応答し
て活性化される回路であり、それぞれ同一の回路構成で
あるが、後に詳述するように、これらバイアス回路を構
成するトランジスタの能力において、それぞれのバイア
ス回路間で差を有している。バイアス回路24を例に、
これらバイアス回路の機能を簡単に説明すると、メモリ
セルがオフ状態にあり出力点SCに電流が流れていない
場合には、入力端C1の電位をインバータ11のしきい
値近傍である約1Vとし、メモリセルがオン状態にあり
出力点SCに電流Iが流れている場合には、インバータ
37の出力電位上昇により、入力端C1の電位を低下さ
せるというものである。一方、差動増幅器21、22及
び23の出力端D1、D2及びD3から出力される信号
は、それぞれインバータ31、32及び33を介してラ
ッチ回路41、42及び43に入力され、それぞれタイ
ミング信号φ1、φ3及びφ4の立ち上がりに応答して
ラッチされる。これらラッチ回路41、42及び43に
ラッチされた値E1、E2及びE3は、デコーダ回路6
によりデコードされ、出力データDOUT1、DOUT
2として外部に出力される。
【0041】また、図4はXデコーダ2の回路図であ
る。Xデコーダ2は、図4に示すように、デコーダ7と
降圧回路8とを含んでおり、降圧回路8は、タイミング
信号発生器4から供給されるタイミング信号φ2がロー
レベルであるときには、その出力27をVCCとし、タ
イミング信号φ2がハイレベルであるときには、その出
力27をVCCより降圧された電圧VDOWN(2.2
5V)とする回路である。かかる出力27は、図のよう
にワード線ドライバに供給されているので、Xデコーダ
2は、入力されるXアドレスに基づき選択するワード線
を、タイミング信号φ2のレベルに応じてVCC(3
V)あるいはVDOWN(2.25V)に駆動する。
【0042】次に、本実施例による多値メモリ300の
動作について、タイミング図である図6を参照して説明
する。なお、図6において、(a)はしきい値がVT0
(0.5V)であるメモリセルが選択された場合、
(b)はしきい値がVT1(2.0V)であるメモリセ
ルが選択された場合、(c)はしきい値がVT2(2.
5V)であるメモリセルが選択された場合、(d)はし
きい値がVT3(4.0V)であるメモリセルが選択さ
れた場合における入力端C1、C2及びC3の電位変化
をそれぞれ示している。
【0043】まず、外部からアドレス信号が供給され、
そのアドレス値が確定すると、図6に示すようにタイミ
ング信号φ1〜φ4が全てハイレベルとなり、これによ
ってバイアス回路24〜26及び差動増幅器21〜23
が全て非活性状態になるとともに、選択されたワード線
XがVDOWN(2.25V)に駆動される。したがっ
て、選択されたメモリセルのしきい値がVT0若しくは
VT1であればメモリセルは導通状態となり、VT2若
しくはVT3であれば非導通状態となる。
【0044】次に、図6に示すとおり、タイミング信号
φ1が一定期間ローレベルに変化し、これによって、バ
イアス回路24及び差動増幅器21が活性化される(フ
ェーズ1)。上述のとおり、選択されたメモリセルのし
きい値がVT0若しくはVT1であればメモリセルは導
通状態となっているので、PチャンネルMOSトランジ
スタ14、15及びNチャンネルMOSトランジスタ1
6を介してメモリセルに電流Iが流れ込み、入力端C1
の電位はPチャンネルMOSトランジスタ15の電流供
給能力と、メモリセルの電流供給能力の比によって定ま
る電位となる。しかしながら、かかるPチャンネルMO
Sトランジスタ15の電流供給能力は、メモリセルの電
流供給能力に比べて充分小さく設計してあり、したがっ
て図5に示すように、メモリセルに僅かな電流が流れる
だけで入力端C1の電位は急速に低下する。すなわち、
メモリセルに僅かでも電流が流れると、入力端C1の電
位は差動増幅器21に供給されている基準電位VREF
1よりも低くなる。したがって、選択されたメモリセル
のしきい値がVT0若しくはVT1である場合、差動増
幅器21の出力端D1のレベルはハイレベルとなる。こ
れがインバータ31によって反転され、タイミング信号
φ1の立ち上がりに同期してラッチ回路41にラッチさ
れる。以上により、選択されたメモリセルのしきい値が
VT0若しくはVT1である場合には、ラッチ回路41
にはローレベルがラッチされることになる。一方、選択
されたメモリセルのしきい値がVT2若しくはVT3で
ある場合には、メモリセルは非導通状態であるので電流
Iは流れず、したがって入力端C1の電位は変化しな
い。すなわち、入力端C1は、VCC−VTH(VTH
は、PチャンネルMOSトランジスタ14のしきい値電
圧)を保持する。このレベルVCC−VTHは、基準電
位VREF1よりも高いので、差動増幅器21の出力端
D1のレベルはローレベルとなり、これがインバータ3
1によって反転される。インバータ31の出力は、タイ
ミング信号φ1の立ち上がりに同期して、ラッチ回路4
1にラッチされるので、選択されたメモリセルのしきい
値がVT2若しくはVT3である場合には、ラッチ回路
41にはハイレベルがラッチされることになる。
【0045】次に、タイミング信号φ2がハイレベルか
らローレベルに変化する。これに応答して降圧回路8
は、その出力27をVCC(3V)とするので、選択さ
れているワード線XはVCC(3V)に駆動される。し
たがって、選択されたメモリセルのしきい値がVT0、
VT1あるいはVT2であればメモリセルは導通状態と
なり、VT3であれば非導通状態となる。
【0046】続いて、タイミング信号φ3が一定期間ロ
ーレベルに変化し、これによってバイアス回路25及び
差動増幅器22が活性化される(フェーズ2)。上述の
とおり、選択されたメモリセルのしきい値がVT0、V
T1あるいはVT2であればメモリセルは導通状態とな
っているので、PチャンネルMOSトランジスタ17、
18及びNチャンネルMOSトランジスタ19を介して
メモリセルに電流Iが流れ込み、入力端C2の電位はP
チャンネルMOSトランジスタ36の電流供給能力と、
メモリセルの電流供給能力の比によって決定される。こ
こで、PチャンネルMOSトランジスタ18の電流供給
能力は、PチャンネルMOSトランジスタ15の電流供
給能力より大きく設計してあり、したがって図5に示す
ように、入力端C2の電位は、入力端C1のようにメモ
リセルに流れる僅かな電流によって急速に低下すること
なく、緩やかに低下する。図5において、I0は選択さ
れたメモリセルのしきい値がVT0である場合にメモリ
セルに流れる電流量を示し、I1は選択されたメモリセ
ルのしきい値がVT1である場合にメモリセルに流れる
電流量を示し、I2は選択されたメモリセルのしきい値
がVT2である場合にメモリセルに流れる電流量を示し
ている。メモリセルのしきい値がVT3である場合は、
上述のとおり電流は流れない。つまり、このフェーズに
おいては、選択されたメモリセルのしきい値がVT0で
ある場合のみ、入力端C2の電位は差動増幅器21に供
給されている基準電位VREF2よりも低くなり、メモ
リセルのしきい値がそれ以外であれば、入力端C2の電
位は基準電位VREF2よりも高くなることが分かる。
したがって、ラッチ回路42には、選択されたメモリセ
ルのしきい値がVT0である場合のみローレベルがラッ
チされ、それ以外の場合にはハイレベルがラッチされる
ことになる。
【0047】最後に、タイミング信号φ4が一定期間ロ
ーレベルに変化し、これによってバイアス回路26及び
差動増幅器23が活性化される(フェーズ3)。このバ
イアス回路26は、図5からも分かるとおり、フェーズ
1で活性化されたバイアス回路24と同様の特性を有し
ている。したがって、メモリセルに僅かな電流が流れた
だけで入力端C3の電位を急速に低下させる。上述のと
おり、選択されているワード線XがVCCに駆動されて
いる場合には、メモリセルのしきい値がVT0、VT1
若しくはVT2であれば導通し、VT3であれば非導通
となるので、選択されたメモリセルのしきい値がVT3
である場合を除き、入力端C3の電位は基準電位VRE
F1よりも低くなる。したがって、ラッチ回路43に
は、選択されたメモリセルのしきい値がVT3である場
合のみハイレベルがラッチされ、それ以外の場合にはロ
ーレベルがラッチされることになる。
【0048】以上の動作により、各しきい値における各
入力端C1〜C3の電位変化は図6(a)〜(d)のよ
うになり、ラッチ回路41、42、及び43に格納され
るレベルは図7に示す状態となる。これらラッチ回路4
1、42、及び43からの出力E1、E2及びE3はデ
コーダ6により2ビットの情報にデコードされて外部に
出力される。
【0049】このように、本実施例では、メモリセルに
格納されたデータの読み出し動作を3つのフェーズに分
け、フェーズ1で、メモリセルのしきい値がVT0若し
くはVT1であるか、VT2若しくはVT3であるかを
メモリセルのオン/オフによって検出し、フェーズ2
で、メモリセルのしきい値がVT0であるか否かを、メ
モリセルに流れる電流と定電流とを比較して検出し、フ
ェーズ3で、メモリセルのしきい値がVT3であるか否
かをメモリセルのオン/オフによって検出している。す
なわち、本実施例では、製造上の問題等によりしきい値
が僅かにずれただけでセル電流が大きく変化し、セル電
流の差によって検出することが困難となるVT1とVT
2との区別においては、ワード線にVT1とVT2の中
間の電位を直接与えてこれを区別する一方、セル電流の
差によって検出することが容易であるVT0とVT1と
の区別においては、ワード線の電位をVT2とVT3と
の区別にそのまま用いることができる電位、すなわちV
T2とVT3の中間の電位としている。
【0050】したがって、製造上の問題等により、4種
類のしきい値電圧VT0、VT1、VT2及びVT3に
ズレが生じても、VT1とVT2との区別及びVT2と
VT3との区別(フェーズ1及び3)に関しては、これ
らしきい値がワード線電圧(2.25Vあるいは3V)
を越えてずれていない限りこれらを確実に区別でき、ま
たVT0とVT1の区別(フェーズ2)に関しては、も
ともとVT0とVT1とは比較的大きく離れており、こ
れらのしきい値が多少ずれてもセル電流の差は依然大き
いので電流量の検出により確実に区別できる。
【0051】これにより、本実施例による多値メモリ
は、従来の多値メモリ400とは異なりワード線電位の
変化は2回でよいので読み出し速度が向上し、且つ従来
の多値メモリ500のように、僅かなしきい値のズレに
よって正常な読み出しが不可能になるということがなく
なる。
【0052】なお、本実施例においては、フェーズ1、
フェーズ2、フェーズ3の順でしきい値の検出を行って
いるが、順番はこれに限定されず、例えばフェーズ1、
フェーズ3、フェーズ2の順で検出を行っても良い。さ
らに、本実施例においては、差動増幅器21及び23の
基準電位としてVREF1(2V)を用いているが、こ
れの代わりに、VREF2(1.25V)を用いてもよ
い。この場合には、必要となる基準電位が1種類とな
り、回路構成がさらに簡単になるという利点があるが、
差動増幅器21及び23の検出速度が若干低下するの
で、フェーズ1及びフェーズ3に要する時間が長くな
る。
【0053】次に、本発明の第2の実施例について説明
する。
【0054】図8は、本実施例による多値メモリに用い
られるセンス部50を示す図である。本実施例による多
値メモリと、上記第1の実施例による多値メモリ300
との違いは、センス部の構成が異なる点であり、その他
の構成は、多値メモリ300と同一である。すなわち、
センス部50では、図3に示したセンス部5のうち、フ
ェーズ1を実行する部分と、フェーズ3を実行する部分
とを共用することにより回路構成をさらに簡素化してい
る。すなわち、フェーズ1及びフェーズ3においてはP
チャンネルMOSトランジスタ71がオンするとともに
差動増幅器61が活性化され、フェーズ2においてはP
チャンネルMOSトランジスタ72がオンするとともに
差動増幅器62が活性化される。また、NチャンネルM
OSトランジスタ73及び74の電流供給能力とメモリ
セルの電流供給能力との関係は、第1の実施例におけ
る、NチャンネルMOSトランジスタ15及び18の電
流供給能力とメモリセルの電流供給能力との関係と同一
である。差動増幅器61の出力端D11から出力される
信号は、インバータ63を介してラッチ回路51及び5
3に共通に供給されているが、これらラッチ回路51及
び53は、それぞれタイミング信号φ1及びφ4を受け
るので、フェーズ1における検出結果はラッチ回路51
に格納され、フェーズ3における検出結果はラッチ回路
53に格納されることになる。
【0055】このように、本実施例においては、フェー
ズ1を実行する部分とフェーズ3を実行する部分とを共
用し、これらを時分割で実行するようにしたので、より
簡単な回路構成によって正確な読み出しが実現される。
なお、本実施例においても、各フェーズの実行順は限定
されず、また差動増幅器61の基準電位としてVREF
2(1.25V)を用いてもよい。
【0056】次に、本発明の第3の実施例について説明
する。
【0057】本実施例は、上記第2の実施例で用いたセ
ンス部50をさらに簡単にしたものであり、すなわち、
センス部50における差動増幅器61と62とを共用す
るものである。図16は、本実施例による多値メモリに
用いるセンス部70を示す図であり、かかるセンス部7
0以外の構成は、第1の実施例による多値メモリ300
と同一である。また、図16においては、図8に示すセ
ンス部50と同一の部分には同一の符号が付してある。
【0058】図16に示すように、センス部70は差動
増幅器をひとつしか備えていない。この差動増幅器75
は、フェーズ1、2及び3のすべてにおいて活性化さ
れ、差動増幅器75の入力端C76は、PチャンネルM
OSトランジスタ73及び74のゲートに共通に接続さ
れている。また、基準電位としてはVREF2が供給さ
れている。したがって、この差動増幅器75は、全ての
フェーズにおいて入力端C76の電位とVREF2との
比較を行うことになるが、入力端C76の電位は、フェ
ーズ1及び3においてはPチャンネルMOSトランジス
タ73が決定し、フェーズ2においてはPチャンネルM
OSトランジスタ74が決定するので、ひとつの差動増
幅器75によって正常な読み出しを行うことができる。
【0059】このように、本実施例においては、各フェ
ーズにおいて使用する差動増幅器を全て共通としたの
で、非常に簡単な回路構成によって正確な読み出しが実
現される。但し、入力端C76は負荷容量が大きいの
で、第1、第2の実施例の場合に比べ、各フェーズにお
いて電位が確定するのに多少時間がかかる。
【0060】次に、本発明の第4の実施例について説明
する。
【0061】本実施例による多値メモリは、第1の実施
例による多値メモリ300と異なり2つのフェーズしか
実行せず、選択されたメモリセルのしきい値がVT0若
しくはVT1であるのか、VT2若しくはVT3である
のかをフェーズ1で判断し、かかる判断結果に基づいて
フェーズ2を実行するものである。すなわち、フェーズ
1においてしきい値がVT0若しくはVT1であると判
断されれば、フェーズ2においてVT0であるのかVT
1であるのかを判断し、逆にフェーズ1においてしきい
値がVT2若しくはVT3であると判断されれば、フェ
ーズ2においてVT2であるのかVT3であるのかを判
断するというものである。
【0062】図9は、本実施例による多値メモリ600
の全体を示す図であり、図1に示した多値メモリ300
と異なる点は、タイミング信号発生回路が出力するタイ
ミング信号の数及びセンス部の構成である。その他の構
成は、多値メモリ300と同一である。以下、センス部
60を詳細に示した図10を用いて、かかるセンス部6
0の構成及びその動作を説明する。
【0063】図10に示すように、センス部60は図8
に示したセンス部50と同様、差動増幅器を2つしか有
していない。また、ラッチ回路は2つであり、これらラ
ッチ回路91及び92にラッチされた値をデコードする
デコーダはなく、これらラッチ回路91及び92にラッ
チされた値はそのまま出力データDOUT1、DOUT
2となり、外部に出力される。このうち、ラッチ回路9
1にラッチされた値DOUT1は、そのままタイミング
信号φ5となり、オアゲート54、56及びノアゲート
57に入力される。
【0064】次に、動作について説明する。まず、タイ
ミング信号φ1、φ2及びφ3は、それぞれ第1の実施
例におけるタイミング信号φ1、φ2及びφ3と同じ信
号であり、したがってこれらタイミング信号は、図6に
示したタイミングで変化する。まず、アドレス値が確定
した直後の段階では、これらタイミング信号φ1、φ2
及びφ3は全てハイレベルであるので、PチャンネルM
OSトランジスタ81及び82はいずれもオフし、差動
増幅器101及び102はいずれも非活性状態となる。
このとき、選択されたワード線XがVDOWN(2.2
5V)に駆動されて、選択されたメモリセルのしきい値
がVT0若しくはVT1であればメモリセルは導通状態
となり、VT2若しくはVT3であれば非導通状態とな
る点は、第1の実施例の場合と同じである。
【0065】次に、図6に示すとおり、タイミング信号
φ1が一定期間ローレベルに変化するので、これによっ
て、PチャンネルMOSトランジスタ81はオンし、差
動増幅器101は活性化される(フェーズ1)。上述の
とおり、選択されたメモリセルのしきい値がVT0若し
くはVT1であればメモリセルは導通状態となっている
ので、タイミング信号φ1の立ち上がり、すなわちフェ
ーズ1の終了に応答してラッチ回路91にローレベルが
ラッチされ、逆にVT2若しくはVT3であれば非導通
状態となっているので、フェーズ1の終了に応答してラ
ッチ回路91にハイレベルがラッチされる。
【0066】次に、タイミング信号φ2がハイレベルか
らローレベルに変化し、これに応答して選択されている
ワード線XはVCC(3V)に駆動される。したがっ
て、選択されたメモリセルのしきい値がVT0、VT1
あるいはVT2であればメモリセルは導通し、VT3で
あれば非導通となる。
【0067】一方、ラッチ回路91にラッチされた値は
制御信号φ5となり、オアゲート54、56及び57に
入力されるので、仮にラッチ回路91にローレベルがラ
ッチされているとすると、オアゲート54の出力はタイ
ミング信号φ3のレベルにかかわらずハイレベルに固定
され、オアゲート56及びノアゲート57の出力は、そ
れぞれタイミング信号φ3と同相及び逆相となる。した
がって、この場合、続くフェーズ2によりタイミング信
号φ3が一定期間ローレベルに変化すると、Pチャンネ
ルMOSトランジスタ82はオンし、差動増幅器102
は活性化される。一方、PチャンネルMOSトランジス
タ81はアンドゲート55からのハイレベル出力により
オフし、差動増幅器101は非活性状態となる。したが
って、選択されているメモリセルのしきい値がVT0で
あれば、タイミング信号φ3の立ち上がり、すなわちフ
ェーズ2の終了に応答してラッチ回路92にローレベル
がラッチされ、逆にVT1であればハイレベルがラッチ
される。
【0068】逆に、ラッチ回路91にハイレベルがラッ
チされているとすれば、オアゲート54の出力はタイミ
ング信号φ3の逆相となり、オアゲート56及びノアゲ
ート57の出力は、タイミング信号φ3のレベルにかか
わらず、それぞれハイレベル及びローレベルとなる。し
たがって、この場合、フェーズ2によりタイミング信号
φ3が一定期間ローレベルに変化すると、Pチャンネル
MOSトランジスタ81はオンし、差動増幅器101は
活性化される一方、PチャンネルMOSトランジスタ8
2はオアゲート56からのハイレベル出力によりオフ
し、差動増幅器102はノアゲート57からのローレベ
ル出力により非活性状態となる。したがって、選択され
ているメモリセルのしきい値がVT2であれば、タイミ
ング信号φ3の立ち上がり、すなわちフェーズ2の終了
に応答してラッチ回路91にローレベルがラッチされ、
逆にVT3であればハイレベルがラッチされる。
【0069】このように、本実施例においては、フェー
ズ1での判断結果、すなわち選択されたメモリセルのし
きい値がVT0若しくはVT1であるのか、VT2若し
くはVT3であるのかによって、フェーズ2での動作を
変えているので、2つのフェーズによってメモリセルの
しきい値を判断することができ、したがってより高速に
読み出しが行われる。
【0070】次に、本発明の第5の実施例について説明
する。
【0071】本実施例による多値メモリも、第1の実施
例による多値メモリ300と異なり2つのフェーズしか
実行しない。この点で、上記第4の実施例による多値メ
モリ600と類似するが、本実施例による多値メモリ
は、上記第4の実施例のように、フェーズ1での判断結
果に基づきフェーズ2での動作を変えるのではなく、第
1の実施例におけるフェーズ2とフェーズ3とを同時に
実行することにより、高速読み出しを行うものである。
【0072】図11は、本実施例による多値メモリに用
いるセンス部100を示す図であり、かかるセンス部1
00以外の構成は、上記第4の実施例による多値メモリ
600と同一である。また、図11に示すとおり、セン
ス部100の回路構成は、第2の実施例において示した
センス部50のそれとほとんど同じである。センス部1
00とセンス部50とが異なる点は、センス部50が3
つのタイミング信号φ1、φ3及びφ4によって制御さ
れているのに対し、センス部100が2つのタイミング
信号φ1及びφ3のみによって制御されている点であ
る。すなわち、センス部50においてタイミング信号φ
4が入力されている部分には、図のようにすべてタイミ
ング信号φ3が入力されている。
【0073】したがって、フェーズ1の動作は第2の実
施例において示したセンス部50の動作と同じである
が、フェーズ2においてタイミング信号φ3がローレベ
ルになると、センス部100内の2つの差動増幅器12
1及び122がともに活性状態となり、且つPチャンネ
ルMOSトランジスタ111及び112はともにオンす
る。これにより、フェーズ2においては、差動増幅器1
21によるメモリセルのオン/オフ判断と、差動増幅器
122によるセル電流Iの測定とが同時に行われる。し
たがって、上記第4の実施例と同様、2つのフェーズに
よってメモリセルのしきい値を判断することができ、よ
り高速な読み出しを行うことができる。
【0074】なお、本実施例におけるフェーズ2では、
セル電流Iが2つの電流経路、すなわちPチャンネルM
OSトランジスタ113を経由する経路と、Pチャンネ
ルMOSトランジスタ114を経由する経路とがある。
そのため、選択されたメモリセルのしきい値がVT0、
VT1若しくはVT2であり、フェーズ2においてセル
電流Iが流れる場合、セル電流Iの多くは電流供給能力
の高いPチャンネルMOSトランジスタ114から供給
されることになり、したがって、フェーズ2においてメ
モリセルに電流が流れていても、入力端C31の電位の
低下はごく僅かなものとなる。したがって、かかる僅か
な電位の低下を検出するには、必要に応じて差動増幅器
121に供給されている基準電位VREF1をよりVC
C−VTHに近づけるか、あるいはPチャンネルMOS
トランジスタ114の電流供給能力を少し小さくし、こ
れに応じて差動増幅器122に供給されている基準電位
VREF2を少し高くすることが考えられる。
【0075】また、上記第1〜第5の実施例まで全て2
ビット出力である場合、すなわちひとつのメモリセルの
みをアクセスする場合を例に説明したが、複数個のメモ
リセル、例えば4個のメモリセルを同時にアクセスして
8ビットデータを出力させても良いし、ひとつのメモリ
セルからの2ビット出力のうち、いずれか一方を出力さ
せても良い。
【0076】
【発明の効果】このように、本発明では、多値メモリの
読み出しにおいて、しきい値のずれによる電流変化の影
響が大きい領域(VT1とVT2との間)のしきい値判
断についてはメモリセルのオン/オフによりこれを判断
し、電流変化の影響が小さい領域(VT0とVT1との
間)のしきい値判断については、他の領域(VT2とV
T3との間)のオン/オフ判断にそのまま使用できる条
件下で電流検出し、しきい値を判断しているので、複雑
なXデコーダを必要とせず、且つ電源電位が低い場合で
も正常な読み出しを行うことができる半導体記憶装置、
及びそのような読み出し方法が提供される。
【図面の簡単な説明】
【図1】本発明の第1の実施例による多値メモリ300
の全体図である。
【図2】図1に示されたメモリセル部1及びYデコーダ
/Yスイッチ3を詳細に示す図である。
【図3】図1に示されたセンス部5を詳細に示す図であ
る。
【図4】図1に示されたXデコーダ2を詳細に示す図で
ある。
【図5】図3に示された入力端C1〜C3のセル電流I
に対する電位変化を示すグラフである。
【図6】図3に示されたセンス部5の動作を示すタイミ
ング図である。
【図7】図3に示されたセンス部5の出力データを示す
表である。
【図8】本発明の第2の実施例による多値メモリに用い
るセンス部50を示す図である。
【図9】本発明の第4の実施例による多値メモリ600
の全体図である。
【図10】図9に示されたセンス部60を詳細に示す図
である。
【図11】本発明の第5の実施例による多値メモリに用
いるセンス部100を示す図である。
【図12】従来の多値メモリ400の全体図である。
【図13】図12に示されたXデコーダ201によるワ
ード線駆動電圧を示すグラフである。
【図14】従来の多値メモリ500の全体図である。
【図15】図14に示されたセンスアンプ210、22
0及び230を詳細に示す図である。
【図16】本発明の第3の実施例による多値メモリに用
いるセンス部70を示す図である。
【符号の説明】
1……メモリセル部、 2……Xデコーダ、 3……Y
デコーダ/Yスイッチ、 4,40……タイミング信号
発生器、 5,50,60,70,100……センス
部、 6,7……デコーダ、 8……降圧回路、 1
4,15,17,18,71〜74,81,82,11
1〜114……PチャンネルMOSトランジスタ、 2
1〜23,61,62,75,101,102,12
1,122……差動増幅器、 24〜26……バイアス
部、 41〜43,51〜53,77〜79,91,9
2,131〜133……ラッチ回路、 φ1〜φ4……
タイミング信号、 φ5……制御信号、 C1〜C3,
C11,C12,C21,C22,C31,C32,C
76……入力端、 SC……出力点、 M……メモリセ
ル、 X……ワード線

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数のワード線と、複数のディジット線
    と、前記ワード線と前記ディジット線の交点にそれぞれ
    設けられた複数のメモリセルと、アドレス信号に基づき
    選択されたワード線を第1及び第2の電圧のいずれか一
    方に駆動する駆動手段と、前記アドレス信号に基づき選
    択されたディジット線に流れるセル電流を検出する検出
    手段とを有し、前記複数のメモリセルは、それぞれしき
    い値電圧が第1、第2、第3及び第4のしきい値電圧の
    いずれかひとつに設定されており、前記第1の電圧は、
    前記第2のしきい値電圧と前記第3のしきい値電圧との
    間の電圧であり、前記第2の電圧は、前記第3のしきい
    値電圧と前記第4のしきい値電圧との間の電圧であり、
    前記検出手段は、前記選択されたワード線が前記第1の
    電圧に駆動されているときには前記セル電流と第1の定
    電流とを比較し、前記第2の電圧に駆動されているとき
    には前記セル電流と前記第1の定電流とは異なる第2の
    定電流とを比較するとともに、前記セル電流と前記第1
    の定電流とを比較することを特徴とする半導体記憶装
    置。
  2. 【請求項2】 複数のワード線と、複数のディジット線
    と、前記ワード線と前記ディジット線の交点にそれぞれ
    設けられた複数のメモリセルと、アドレス信号に基づき
    選択されたワード線を第1及び第2の電圧のいずれか一
    方に駆動する駆動手段と、前記アドレス信号に基づき選
    択されたディジット線に流れるセル電流を検出する検出
    手段とを有し、前記複数のメモリセルは、それぞれしき
    い値電圧が第1、第2、第3及び第4のしきい値電圧の
    いずれかひとつに設定されており、前記第1の電圧は、
    前記第2のしきい値電圧と前記第3のしきい値電圧との
    間の電圧であり、前記第2の電圧は、前記第3のしきい
    値電圧と前記第4のしきい値電圧との間の電圧であり、
    前記検出手段は、前記選択されたワード線が前記第1の
    電圧に駆動されているときには前記セル電流と第1の定
    電流とを比較し、この比較の結果に基づき、前記第2の
    電圧に駆動されているときに前記セル電流と前記第1の
    定電流との比較及び前記第2の定電流との比較のいずれ
    か一方を行うことを特徴とする半導体記憶装置。
  3. 【請求項3】 前記第1のしきい値電圧は前記第2のし
    きい値電圧よりも低く、前記第2のしきい値電圧は前記
    第3のしきい値電圧よりも低く、前記 第3のしきい値電
    圧は前記第4のしきい値電圧よりも低く、前記第1の定
    電流は前記第2の定電流よりも少ないことを特徴とする
    請求項1または2記載の半導体記憶装置。
  4. 【請求項4】 それぞれ第1のしきい値電圧、前記第1
    のしきい値電圧よりも高い第2のしきい値電圧、前記第
    2のしきい値電圧よりも高い第3のしきい値電圧及び前
    記第3のしきい値電圧よりも高い第4のしきい値電圧の
    いずれかひとつのしきい値電圧に設定された複数のメモ
    リセルトランジスタと、アドレス信号に基づき少なくと
    もひとつのメモリセルトランジスタを選択する選択手段
    と、制御信号が第1の論理レベルである場合には前記選
    択手段により選択されたメモリセルトランジスタのゲー
    トに前記第2のしきい値電圧と前記第3のしきい値電圧
    との間の第1の電圧を供給し、前記制御信号が第2の論
    理レベルである場合には前記選択されたメモリセルトラ
    ンジスタのゲートに前記第3のしきい値電圧と前記第4
    のしきい値電圧との間の第2の電圧を供給する手段と、
    前記制御信号が前記第1の論理レベルである期間に前記
    選択されたメモリセルトランジスタのオン/オフを判断
    する手段と、前記制御信号が前記第2の論理レベルであ
    る期間に前記選択されたメモリセルトランジスタのオン
    /オフを判断する手段と、前記制御信号が前記第2の論
    理レベルである期間に前記選択されたメモリセルトラン
    ジスタに流れる電流と定電流とを比較して、前記選択さ
    れたメモリセルトランジスタのしきい値電圧が前記第1
    のしきい値電圧か否かを判断する手段とを備える半導体
    記憶装置。
  5. 【請求項5】 それぞれ第1のしきい値電圧、前記第1
    のしきい値電圧よりも高い第2のしきい値電圧、前記第
    2のしきい値電圧よりも高い第3のしきい値電圧及び前
    記第3のしきい値電圧よりも高い第4のしきい値電圧の
    いずれかひとつのしきい値電圧に設定された複数のメモ
    リセルトランジスタを有する半導体記憶装置からのデー
    タ読み出し方法であって、選択されたメモリセルトラン
    ジスタのゲートに前記第2のしきい値電圧と前記第3の
    しきい値電圧との間の第1の電圧を与えて前記選択され
    たメモリセルトランジスタのオン/オフを判断するステ
    ップと、選択されたメモリセルトランジスタのゲートに
    前記第3のしきい値電圧と前記第4のしきい値電圧との
    間の第2の電圧を与えて前記選択されたメ モリセルトラ
    ンジスタに流れるセル電流量により、前記選択されたメ
    モリセルトランジスタのしきい値電圧が前記第1のしき
    い値電圧であるか否かを判断するステップと、選択され
    たメモリセルトランジスタのゲートに前記第2の電圧を
    与えて前記選択されたメモリセルトランジスタのオン/
    オフを判断するステップとを含む半導体記憶装置からの
    データ読み出し方法。
JP7576695A 1995-03-31 1995-03-31 半導体記憶装置及び半導体記憶装置からのデータ読み出し方法 Expired - Lifetime JP2697665B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7576695A JP2697665B2 (ja) 1995-03-31 1995-03-31 半導体記憶装置及び半導体記憶装置からのデータ読み出し方法
TW085103923A TW305999B (ja) 1995-03-31 1996-03-28
KR1019960009602A KR100217272B1 (ko) 1995-03-31 1996-03-30 다단 반도체 메모리 장치 및 이로부터의 데이타 판독 방법
US08/625,994 US5668752A (en) 1995-03-31 1996-04-01 Multi-stage ROM wherein a cell current of a selected memory cell is compared with a plurality of constant currents when driven to read voltages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7576695A JP2697665B2 (ja) 1995-03-31 1995-03-31 半導体記憶装置及び半導体記憶装置からのデータ読み出し方法

Publications (2)

Publication Number Publication Date
JPH08273380A JPH08273380A (ja) 1996-10-18
JP2697665B2 true JP2697665B2 (ja) 1998-01-14

Family

ID=13585670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7576695A Expired - Lifetime JP2697665B2 (ja) 1995-03-31 1995-03-31 半導体記憶装置及び半導体記憶装置からのデータ読み出し方法

Country Status (4)

Country Link
US (1) US5668752A (ja)
JP (1) JP2697665B2 (ja)
KR (1) KR100217272B1 (ja)
TW (1) TW305999B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3186626B2 (ja) * 1997-01-30 2001-07-11 日本電気株式会社 半導体記憶装置
US6178114B1 (en) * 1999-01-12 2001-01-23 Macronix International Co., Ltd. Sensing apparatus and method for fetching multi-level cell data
US6992938B1 (en) 2001-12-06 2006-01-31 Virage Logic Corporation Methods and apparatuses for test circuitry for a dual-polarity non-volatile memory cell
US7130213B1 (en) * 2001-12-06 2006-10-31 Virage Logic Corporation Methods and apparatuses for a dual-polarity non-volatile memory cell
US6850446B1 (en) 2001-12-06 2005-02-01 Virage Logic Corporation Memory cell sensing with low noise generation
US6788574B1 (en) 2001-12-06 2004-09-07 Virage Logic Corporation Electrically-alterable non-volatile memory cell
US6842375B1 (en) 2001-12-06 2005-01-11 Virage Logic Corporation Methods and apparatuses for maintaining information stored in a non-volatile memory cell
US7002827B1 (en) 2003-02-10 2006-02-21 Virage Logic Corporation Methods and apparatuses for a ROM memory array having a virtually grounded line
US6853572B1 (en) 2003-02-28 2005-02-08 Virage Logic Corporation Methods and apparatuses for a ROM memory array having twisted source or bit lines
US7132350B2 (en) 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
US20050035429A1 (en) * 2003-08-15 2005-02-17 Yeh Chih Chieh Programmable eraseless memory
US7180123B2 (en) * 2003-07-21 2007-02-20 Macronix International Co., Ltd. Method for programming programmable eraseless memory
JP4264022B2 (ja) * 2004-04-06 2009-05-13 パナソニック株式会社 半導体集積回路装置およびその製造方法
US7149142B1 (en) 2004-05-28 2006-12-12 Virage Logic Corporation Methods and apparatuses for memory array leakage reduction using internal voltage biasing circuitry
US7251160B2 (en) * 2005-03-16 2007-07-31 Sandisk Corporation Non-volatile memory and method with power-saving read and program-verify operations
WO2007076451A2 (en) * 2005-12-28 2007-07-05 Sandisk Corporation Body effect sensing method for non-volatile memories
US7802114B2 (en) * 2007-03-16 2010-09-21 Spansion Llc State change sensing
CN111245435B (zh) * 2020-01-15 2023-07-14 深圳君略科技有限公司 一种信号解码系统及其解码方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846798B2 (ja) * 1976-12-27 1983-10-18 富士通株式会社 半導体記憶装置
JPH0547188A (ja) * 1991-08-14 1993-02-26 Matsushita Electric Ind Co Ltd マスクプログラム型読み出し専用メモリ
JPH05128886A (ja) * 1991-10-31 1993-05-25 Nippon Steel Corp 半導体記憶装置
JP2845414B2 (ja) * 1992-09-18 1999-01-13 シャープ株式会社 半導体読み出し専用メモリ

Also Published As

Publication number Publication date
US5668752A (en) 1997-09-16
TW305999B (ja) 1997-05-21
KR100217272B1 (ko) 1999-09-01
JPH08273380A (ja) 1996-10-18

Similar Documents

Publication Publication Date Title
JP2697665B2 (ja) 半導体記憶装置及び半導体記憶装置からのデータ読み出し方法
US5594691A (en) Address transition detection sensing interface for flash memory having multi-bit cells
JP2732826B2 (ja) 不揮発性半導体メモリ装置とそのワードライン駆動方法
US6836431B2 (en) Method of programming/reading multi-level flash memory using sensing circuit
US5485422A (en) Drain bias multiplexing for multiple bit flash cell
EP0763242B1 (en) Sensing schemes for flash memory with multilevel cells
US5717640A (en) ROM type semiconductor memory device with large operating margin
JP4991148B2 (ja) Norフラッシュメモリ装置及びそれのシリアルセンシング方法
US5724284A (en) Multiple bits-per-cell flash shift register page buffer
US6178114B1 (en) Sensing apparatus and method for fetching multi-level cell data
US5796273A (en) Sense amplifier for semiconductor memory device
JP3537010B2 (ja) 半導体記憶装置
JP3090066B2 (ja) 多値不揮発性半導体メモリ
JP2768321B2 (ja) 半導体記憶装置
JPH11110985A (ja) 不揮発性半導体記憶装置およびその書き込み方法
JP4246831B2 (ja) 半導体集積回路装置のデータ判別方法
JPH07169290A (ja) 半導体記憶装置
EP1324344B1 (en) Sense amplifier structure for multilevel non-volatile memory devices and corresponding reading method
US6657895B2 (en) Reading circuit and method for a multilevel non-volatile memory
JP3827534B2 (ja) 半導体記憶装置の基準電圧発生回路及びメモリ読出回路
JPH10326495A (ja) 不揮発性半導体記憶装置
US5889716A (en) Semiconductor memory
JPH11126490A (ja) 不揮発性半導体メモリ
KR0132272B1 (ko) Prom 내장 마이크로 컴퓨터
KR100281799B1 (ko) 다른 워드 라인 전압들을 발생하는 회로를 구비한 반도체 메모리 장치

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970819

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 13

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 16

EXPY Cancellation because of completion of term