JPH11163052A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11163052A JPH11163052A JP9331980A JP33198097A JPH11163052A JP H11163052 A JPH11163052 A JP H11163052A JP 9331980 A JP9331980 A JP 9331980A JP 33198097 A JP33198097 A JP 33198097A JP H11163052 A JPH11163052 A JP H11163052A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- pattern
- main surface
- power supply
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000010586 diagram Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
Abstract
線パターンのインピーダンスを信号配線パターンのイン
ピーダンスに比べて選択的に増大させ、高周波電気信号
の電源配線パターンへの混入を最小化する。 【解決手段】 実装基板上に、半導体チップ上の電源配
線パターンに対応して凹部を形成し、前記電源配線パタ
ーンと実装基板上の接地パターンとの間隔を増大させ
る。
Description
関し、特にフリップチップ実装構造を有する半導体装置
に関する。フリップチップ実装技術は、電極パッドを形
成された半導体チップを実装基板上に、前記電極パッド
を形成された面が前記実装基板上の配線パターンに面す
るように裏返した状態で、はんだバンプを介して実装す
る技術であり、ボンディングワイヤを使った場合のよう
な寄生インダクタンスの問題が回避でき、特に携帯電話
等の無線通信システムや自動車用ミリ波レーダ等の高周
波・広帯域用途で使われる半導体装置において広く使わ
れている。フリップチップ実装技術は表面実装技術であ
るため、半導体装置あるいはかかる半導体装置を使った
電子装置を安価に製造することを可能にする。
造の半導体装置10の構成を示す。図9を参照するに、
半導体装置10は配線パターン1Aを担持した実装基板
1と、前記実装基板1上に実装される半導体チップ2と
よりなり、前記半導体チップ2はその主面上に電極等を
含む配線パターン2Aを担持する。半導体チップ2は前
記実装基板1上に、前記主面が前記実装基板1に面する
ように反転した状態で実装されており、チップ2上の配
線パターン2Aは実装基板1上の対応する配線パターン
1Aにはんだバンプ3により電気的および機械的に接続
されている。
フリップチップ構造の半導体装置では、実装基板1と半
導体チップ2との間の距離、あるいは配線パターン1
A、2Aの幅は、前記配線パターン1Aあるいは2Aを
介しての信号伝達が促進されるように、前記配線パター
ン1A,2Aが所定の最適インピーダンス、典型的には
50Ωのインピーダンスを有するように設計される。
置では、配線パターン1Aあるいは2A中の信号ライン
も、また配線パターン1Aあるいは2A中の電源ライン
も同じ50Ωのインピーダンスを有するため、高周波信
号が電源ラインにリークしやすい問題があった。この問
題を回避するには電源ラインとして使われる配線パター
ンのインピーダンスを、配線幅を狭める等により増大さ
せればよいが、電源ラインでは配線幅を減少させるのは
電流供給能力を減少させることになり、好ましくない。
規で有用な半導体装置を提供することを概括的課題とす
る本発明のより具体的な課題は、フリップチップ構成の
半導体装置において、簡単な構成により、配線パターン
のインピーダンスを所望値に設定できる半導体装置を提
供することにある。
チップ構成の半導体装置において、配線パターンのイン
ピーダンスを、電源供給系配線パターンのインピーダン
スが高くなるように設定できる半導体装置を提供するこ
とにある。
を、請求項1に記載したように、第1の主面を有し、前
記第1の主面上に第1の配線パターンを担持する基板
と、第2の主面を有し、前記第2の主面上に第2の配線
パターンを担持し、前記基板上に前記第2の主面が前記
第1の主面に対面するように配設される半導体チップ
と、前記第1の配線パターンと前記第2の配線パターン
とを相互に電気的および機械的に接続する接続手段とよ
りなる半導体装置において、前記第2の配線パターンは
電源配線パターンを含み、前記第1の主面と前記第2の
主面との間隔は、前記第2の主面上の前記電源配線パタ
ーンに対応する部分において選択的に増大されているこ
とを特徴とする半導体装置により、または請求項2に記
載したように、前記基板の前記第1の主面上には、前記
電源配線パターンに対応して凹部が形成されていること
を特徴とする請求項1記載の半導体装置により、または
請求項3に記載したように、前記半導体チップの前記第
2の主面上には、前記電源配線パターンに対応して凹部
が形成されていることを特徴とする請求項2または3記
載の半導体装置により、または請求項4に記載したよう
に、前記第1の配線パターンは接地パターンを含み、前
記接地パターンは前記凹部の表面を覆うように形成され
ていることを特徴とする請求項2記載の半導体装置によ
り、または請求項5に記載したように、前記凹部は斜面
により画成されており、前記接地パターンは前記斜面上
をも覆うことを特徴とする請求項4記載の半導体装置に
より、または請求項6に記載したように、前記第1の基
板上の前記第1の配線パターンは、前記第1の主面上に
形成された第1の接地パターンを含み、前記基板は、前
記第1の配線パターンの下に、前記第1の主面に実質的
に平行な別の接地パターンをさらに含み、前記凹部は前
記第1の接地パターン中に形成され、前記別の接地パタ
ーンを露出することを特徴とする請求項2記載の半導体
装置により、または請求項7に記載したように、前記基
板は、前記第1の主面に対向する主面上に接地パターン
を担持することを特徴とする請求項2記載の半導体装置
により、または請求項8に記載したように、前記第2の
配線パターンは、マイクロストリップ線路を含むことを
特徴とする請求項1〜7のうち、いずれか一項記載の半
導体装置により、解決する。 [作用]本発明によれば、前記電源配線パターンのイン
ピーダンスを、前記基板上の第1の主面あるいは前記半
導体チップ上の第2の主面に、前記電源配線パターンに
対応して凹部を形成することにより、前記半導体チップ
上の信号ラインのインピーダンスに対して増大させるこ
とが可能になり、信号ラインから電源配線パターンへの
信号のリークの問題が軽減される。本発明では、前記電
源配線パターンのインピーダンスを増大させるにあた
り、前記電源配線パターンの幅を狭める必要がないた
め、電源配線パターンの抵抗が増大することはない。
理を説明する図である図1を参照するに、実装基板11
の上面上には接地電極パターン11Aが、全面を覆うよ
うに形成されており、前記実装基板11上には、主面上
に電極パッド12A〜12Dを形成された半導体チップ
が、前記主面が前記実装基板11の上面に対面するよう
に、はんだバンプ等の接続手段13により、フリップチ
ップ実装されている。
12Dは接地電極であり、はんだバンプ13により前記
接地電極パターン11Aに電気的および機械的に接続さ
れており、また電極12Bは信号配線パターンの一部を
形成している。信号配線パターン12Bは前記実装基板
11上の接地電極パターン11Aに対面し、例えば50
Ωの所定インピーダンスを有するマイクロストリップ線
路を形成する。また、このために、前記信号配線パター
ン12Bと前記接地電極パターン11Aとの間隔H1 は
所定値、例えば約15μmに設定される。
2上において電源配線パターンの一部を構成する電極パ
ッド12Cに対応して、前記実装基板11の主面に凹部
11Bが形成されている。前記凹部11Bは前記接地電
極パターン11Aにより覆われているが、前記電源配線
パターン12Cと前記凹部11B上の接地電極パターン
11Aとの間の間隔H2 は前記間隔H1 よりも増大され
ており、その結果前記電源配線パターン12Cのインピ
ーダンスは前記信号配線パターン12Bのインピーダン
スよりも増大する。
て、幅が10μmの場合と20μmの場合に前記間隔な
いし高さH2 を様々に変化させた場合のインピーダンス
を計算した結果を示す。図2を参照するに、パターン幅
が10μmの場合、予想される通り、パターン幅が20
μmの場合よりもインピーダンスは高いが、いずれの場
合でも、インピーダンスは高さH2 の増大と共に増大
し、高さH2 を100μmまで増大させた場合、インピ
ーダンスは約100Ωあるいはそれ以上に達することが
わかる。
一実施例によるフリップチップ半導体装置20の構成を
示す。ただし、図3(A)は前記フリップチップ半導体
装置20の一部を構成する半導体チップ21の下面上に
形成される配線パターンを、また図3(B)は、前記図
3(A)の配線パターンに対応して前記半導体装置20
の一部を構成する実装基板22上に形成される配線パタ
ーンを示す。
プ21の下面上には、半導体チップ21中に直列接続し
て形成された一対のFETの各々のゲート電極に共通に
接続され、入力電圧信号を供給する入力信号配線パター
ン21Aと、前記信号ラインパターン21Aに接続さ
れ、これに電源電圧をバイアス電圧として供給する第1
の電源配線パターン21Bと、前記各々のFETのドレ
イン電極に共通に接続され、出力電圧信号を担持する出
力信号配線パターン21Cと、前記配線パターン21C
に接続され、これに電源電圧を供給する第2の電源配線
パターン21Dとが形成されており、さらに前記各々の
FETのソース電極パターン21Eおよび21Fが形成
されている。また、前記電源配線パターン21Bおよび
21Dは、それぞれダイオードあるいは抵抗よりなる保
護素子21G、21Hにより接地端子に接続されてい
る。
基板22の主面は接地パターン22Gにより一様に覆わ
れ、さらに前記接地パターン22G中には、前記電極パ
ターン21Aに対応して信号配線パターン22Aが、対
応するカットアウト部22G a 中に形成される。同様
に、前記電極パターン21Bに対応する電源配線パター
ン22Bが、対応するカットアウト部22Gb 中に、ま
た前記電極パターン21Cに対応する信号配線パターン
22Cが対応するカットアウト部22Gc 中に、さらに
前記電源配線パターン22Dに対応する電源配線パター
ン22Dが、対応するカットアウト部22Gd 中に形成
される。ただし、図3(B)中、図3(A)の半導体チ
ップ21を実装した場合のチップ21上の配線パターン
を、前記接地パターン22Gおよびパターン22A〜2
2Dに重畳して、破線で示してある。
の、ラインA−A’に沿った断面図を示す。図4を参照
するに、前記実装基板22中には前記接地パターン22
Gの下側にさらに別の接地パターン22Hが埋設されて
おり、前記接地パターン22Gと前記接地パターン22
Hとは、導体プラグ22gにより相互に接続されてい
る。また、前記基板22上には前記半導体チップ21上
の電源配線パターン21Bに対応して凹部22G1 が形
成されており、前記凹部22G1 において前記下側接地
パターン22Hが露出している。同様に、前記電源配線
パターン21Dに対応して前記実装基板22上には凹部
22G2 が形成されており、前記下側接地パターン22
Hは前記凹部22G2 においても、前記凹部22G1 に
おけると同様に露出されている。
1Aあるいは21Cは、前記実装基板22上の接地パタ
ーン22Gと所定の間隔で対向し、所定のインピーダン
スを有するマイクロストリップ線路を形成するが、前記
電源配線パターン21Bあるいは21Dは、前記下側接
地パターン22Hと対向するため、前記信号配線パター
ン21Aあるいは21Cよりも高いインピーダンスを有
する。このため、信号配線パターン21Aあるいは21
C上の高周波信号が前記電源配線パターン21Bあるい
は21Dを伝播して、半導体装置が使われている電子装
置中の他の部分に干渉を生じる問題が実質的に軽減され
る。
形例を示す。ただし、図5は図3のラインB−B’に沿
った断面図に対応する断面図である。図5の変形例で
は、前記下側接地パターン22Hの更に下側に別の接地
パターン22Iが、導体プラグ22hにより前記接地パ
ターン22Hに接続・形成され、さらに前記凹部22G
1 中に、前記接地パターン22Iを露出する別の開口部
を形成する。その際、前記接地パターン22Iを露出す
る開口部の径を前記凹部22G1 の径Lよりも小さく設
定することにより、かかる凹部ないし溝における接地パ
ターン22Iのインピーダンスの急変を緩和でき、かか
る凹部における信号の反射等の問題を軽減できる。
22G2 は、周知のエッチング技術により、容易に形成
することができる。図6は、本発明の第2実施例による
フリップチップ半導体装置30の構成を示す。ただし、
図6も、図3中ラインB−B’に沿った断面図に対応す
る断面図である。
装置30は、下面に図3の信号配線パターン21Aに対
応する信号配線パターン31Aおよびこれに連続し図3
の電源配線パターン21Bに対応する電源配線パターン
31Bを形成された半導体チップ31と、主面上に前記
接地電極パターン22Gに対応する接地電極パターン3
2Aおよび前記電源配線パターン22Bに対応する電源
配線パターン32Bを形成され、前記半導体チップ31
を、前記配線パターン31A,31Bが前記配線パター
ン32A,32Bに対面する状態で担持する実装基板3
2とよりなり、前記半導体チップ31は前記実装基板3
2上に、前記チップ31上の電極中に含まれる電源パタ
ーン31Bを、前記実装基板32上の電源配線パターン
32Bにはんだバンプ33により電気的および機械的に
結合することにより実装される。
に含まれ高周波信号を担持する信号配線パターン31A
は、前記接地電極パターン32Aに対して所定の間隔H
1 で保持され、所定の例えば50Ωのインピーダンスを
有するマイクロストリップラインを形成する。これに対
し、前記実装基板32上には、前記チップ31上の電源
配線パターン電極31Bに対応して凹部ないし溝32G
が形成され、その結果前記電源配線パターン31Bと前
記溝32G上の前記接地電極パターン32Aとの間の間
隔H2 は前記凹部32Gにおいて前記間隔H1 よりも大
きくなっている。これに伴い、前記電源配線パターン3
1Bのインピーダンスは前記信号配線パターン31Aの
インピーダンスよりも高くなる。
域32Gaにおいて滑らかな側壁で画成されており、こ
のため前記凹部32Gにおけるインピーダンスの変化が
ゆるやかになり、前記チップ31上において前記凹部3
2Gを横切って延在する配線電源パターン31Cにおけ
るインピーダンスの急変、およびこれに伴う信号の反射
の問題が、図5の実施例の場合と同様に最小化される。
プチップ半導体装置40の構成を示す。図7を参照する
に、前記フリップチップ半導体装置40は、図示してい
ない信号電極の他に接地電極41Aおよび電源配線パタ
ーン41Bを担持する半導体チップ41と、前記半導体
チップ41がはんだバンプ43によりフリップチップ実
装される、接地電極パターン42Aを一様な厚さに形成
された実装基板42とよりなるが、前記電源配線パター
ン41Bに対応して前記半導体チップ41の下面には凹
部ないし溝41Gが形成され、前記電源配線パターン4
1Bはかかる凹部41Gに形成される。
41Bのインピーダンスを選択的に増大させ、信号配線
パターンからの高周波電気信号の電源配線パターンへの
リークを軽減することが可能になる。図8は、本発明の
第4実施例によるフリップチップ半導体装置50の構成
を示す。
装置50は下面に電極パターン51A〜51Dを形成さ
れた半導体チップ51と、主面上に接地電極パターン5
2Aを形成され、前記半導体チップ51を、前記電極パ
ターン51A〜51Dが前記接地電極パターン52Aに
対面する状態で担持する実装基板52とよりなり、前記
半導体チップ51は前記実装基板52上に、前記電極中
に含まれる接地電極パターン51A,51Dを前記接地
電極パターン51Aにはんだバンプ53により電気的お
よび機械的に結合することにより実装される。
に含まれ高周波信号を担持する信号電極配線パターンを
形成する電極パターン51Bは、前記接地電極パターン
52Aに対して所定の間隔H1 で保持され、所定の例え
ば50Ωのインピーダンスを有するマイクロストリップ
ラインを形成する。これに対し、前記実装基板52上の
接地電極パターン52Aには、前記チップ51の電極中
に含まれ電源配線パターンを構成する電極パターン51
Cに対応してカットアウト52Gが形成され、その結果
前記電源配線パターン51Cのインピーダンスは前記信
号配線パターン51Bのインピーダンスよりも高くな
る。
実装基板52が露出しているが、このような構成でも、
前記電源配線パターン51Cのインピーダンスを信号配
線パターン51Bよりも増大させることが可能になる。
一方、前記カットアウト52Gを形成した構成では、前
記電源配線パターンのインピーダンスが不安定になりや
すいので、図8の例では、実装基板52の対向主面上に
別の接地電極52Bを設けている。接地電極52Bは、
実装基板52中に埋設してもよい。
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した本発明の要旨内
において様々な変形・変更が可能である。
ば、第1の主面を有し、前記第1の主面上に第1の配線
パターンを担持する基板と、第2の主面を有し、前記第
2の主面上に第2の配線パターンを担持し、前記基板上
に前記第2の主面が前記第1の主面に対面するように配
設される半導体チップと、前記第1の配線パターンと前
記第2の配線パターンとを相互に電気的および機械的に
接続する接続手段とよりなる半導体装置において、前記
第2の配線パターンは電源配線パターンを含み、前記第
1の主面と前記第2の主面との間隔を、前記第2の主面
上の前記電源配線パターンに対応する部分において選択
的に増大させることにより、前記電源配線パターンのイ
ンピーダンスを、前記第2の配線パターンに含まれる信
号配線パターンのインピーダンスよりも増大させること
ができ、前記信号配線パターンから前記電源配線パター
ンへの高周波電気信号のリークを軽減することが可能に
なる。
リップチップ半導体装置の構成を示す図である。
を示す断面図である。
体装置の構成を示す図である。
体装置の構成を示す図である。
体装置の構成を示す図である。
図である。
〜22D,31A〜31D,41A〜41B,51A〜
51D 配線パターン 2,12,21,31,41,51 半導体チップ 3,13 はんだバンプ 11A,22G,22G1 ,22G2 ,22H,22
I,32A,42A,52A,52B 接地パターン 11B,22A〜22D,32G,41G 凹部 22Ga 〜22Gd ,52Gカットアウト 22g,22h 導体プラグ
Claims (8)
- 【請求項1】 第1の主面を有し、前記第1の主面上に
第1の配線パターンを担持する基板と、 第2の主面を有し、前記第2の主面上に第2の配線パタ
ーンを担持し、前記基板上に前記第2の主面が前記第1
の主面に対面するように配設される半導体チップと、 前記第1の配線パターンと前記第2の配線パターンとを
相互に電気的および機械的に接続する接続手段とよりな
る半導体装置において、 前記第2の配線パターンは電源配線パターンを含み、 前記第1の主面と前記第2の主面との間隔は、前記第2
の主面上の前記電源配線パターンに対応する部分におい
て選択的に増大されていることを特徴とする半導体装
置。 - 【請求項2】 前記基板の前記第1の主面上には、前記
電源配線パターンに対応して凹部が形成されていること
を特徴とする請求項1記載の半導体装置。 - 【請求項3】 前記半導体チップの前記第2の主面上に
は、前記電源配線パターンに対応して凹部が形成されて
いることを特徴とする請求項2または3記載の半導体装
置。 - 【請求項4】 前記第1の配線パターンは接地パターン
を含み、前記接地パターンは前記凹部の表面を覆うよう
に形成されていることを特徴とする請求項2記載の半導
体装置。 - 【請求項5】 前記凹部は斜面により画成されており、
前記接地パターンは前記斜面上をも覆うことを特徴とす
る請求項4記載の半導体装置。 - 【請求項6】 前記第1の基板上の前記第1の配線パタ
ーンは、前記第1の主面上に形成された第1の接地パタ
ーンを含み、前記基板は、前記第1の配線パターンの下
に、前記第1の主面に実質的に平行な別の接地パターン
をさらに含み、前記凹部は前記第1の接地パターン中に
形成され、前記別の接地パターンを露出することを特徴
とする請求項2記載の半導体装置。 - 【請求項7】 前記基板は、前記第1の主面に対向する
主面上に接地パターンを担持することを特徴とする請求
項2記載の半導体装置。 - 【請求項8】 前記第2の配線パターンは、マイクロス
トリップ線路を含むことを特徴とする請求項1〜7のう
ち、いずれか一項記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33198097A JP3556450B2 (ja) | 1997-12-02 | 1997-12-02 | 半導体装置 |
US09/105,006 US6051889A (en) | 1997-12-02 | 1998-06-26 | Semiconductor device having a flip-chip structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33198097A JP3556450B2 (ja) | 1997-12-02 | 1997-12-02 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11163052A true JPH11163052A (ja) | 1999-06-18 |
JP3556450B2 JP3556450B2 (ja) | 2004-08-18 |
Family
ID=18249803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33198097A Expired - Fee Related JP3556450B2 (ja) | 1997-12-02 | 1997-12-02 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6051889A (ja) |
JP (1) | JP3556450B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168225A (ja) * | 1999-12-13 | 2001-06-22 | Seiko Epson Corp | 半導体チップのパッケージ |
US6713318B2 (en) * | 2001-03-28 | 2004-03-30 | Intel Corporation | Flip chip interconnection using no-clean flux |
US6495397B2 (en) | 2001-03-28 | 2002-12-17 | Intel Corporation | Fluxless flip chip interconnection |
JP4214470B2 (ja) * | 2003-08-12 | 2009-01-28 | セイコーエプソン株式会社 | Saw発振器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5510758A (en) * | 1993-04-07 | 1996-04-23 | Matsushita Electric Industrial Co., Ltd. | Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps |
JPH09213831A (ja) * | 1996-01-30 | 1997-08-15 | Mitsubishi Electric Corp | 半導体装置,及びその製造方法 |
-
1997
- 1997-12-02 JP JP33198097A patent/JP3556450B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-26 US US09/105,006 patent/US6051889A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6051889A (en) | 2000-04-18 |
JP3556450B2 (ja) | 2004-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6472293B2 (en) | Method for manufacturing an interconnect structure for stacked semiconductor device | |
US7649499B2 (en) | High-frequency module | |
US7728780B2 (en) | Antenna device and information terminal device | |
JP2002368157A (ja) | モノリシック・マイクロ波集積回路パッケージ | |
US6414387B1 (en) | Semiconductor device including a chip having high-frequency circuit blocks | |
JP2003163310A (ja) | 高周波半導体装置 | |
JP3556450B2 (ja) | 半導体装置 | |
JP2001036309A (ja) | マルチチップモジュール接続構造 | |
JP3492594B2 (ja) | 半導体モジュール | |
JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
JP2003218472A (ja) | モジュールおよび表面実装モジュール | |
JP2538072B2 (ja) | 半導体装置 | |
JP2008227720A (ja) | 伝送線路接続構造 | |
JP4045181B2 (ja) | 半導体装置 | |
JP3769388B2 (ja) | 光半導体装置 | |
JP2000269382A (ja) | 半導体装置及び半導体チップの実装方法 | |
JP2000294733A (ja) | 高周波フリップチップ実装基板のパターンレイアウト | |
JPH0613437A (ja) | 半導体装置 | |
JP2001118981A (ja) | マルチチップモジュール | |
JP2594172Y2 (ja) | 半導体装置 | |
JP3804244B2 (ja) | 高周波回路装置 | |
JP2791301B2 (ja) | マイクロ波集積回路及びマイクロ波回路装置 | |
JP2003309212A (ja) | 半導体装置及び内部整合型回路モジュール | |
JPH0936171A (ja) | 集積回路装置 | |
KR20000011461A (ko) | 반도체장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040512 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |