JPH11160398A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH11160398A JPH11160398A JP9329968A JP32996897A JPH11160398A JP H11160398 A JPH11160398 A JP H11160398A JP 9329968 A JP9329968 A JP 9329968A JP 32996897 A JP32996897 A JP 32996897A JP H11160398 A JPH11160398 A JP H11160398A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- scan path
- scan
- function
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 スキャンパス回路付き機能回路のスキャンパ
ス回路をスキャンパス動作させ、且つ、スキャンパス回
路の入力を任意の電位に固定することによりその内部回
路の動作を停止させて低電力化が図れ、且つ、クロック
スキューの低減できる高性能な半導体集積回路を提供す
ることを目的とする。 【解決手段】 動作モードによって例えばスキャンパス
回路付き第１の機能回路４が未使用回路になる場合、コ
ントロール回路１からのコントロール信号ｆにより第１
のスキャンパス制御回路２を制御し、スキャンパス回路
６内の全フリップフロップ（ＦＦ）をシフトレジスタに
してスキャンパス動作をさせるための制御信号ｊと、ス
キャンパス回路６の電位を‘Ｌ’固定（または‘Ｈ’固
定）にするための入力信号ｈを出力する。これによっ
て、第１の機能回路４のＦＦ及びＦＦ間の論理回路によ
る消費電流は低減し低電力化が実現される。
ス回路をスキャンパス動作させ、且つ、スキャンパス回
路の入力を任意の電位に固定することによりその内部回
路の動作を停止させて低電力化が図れ、且つ、クロック
スキューの低減できる高性能な半導体集積回路を提供す
ることを目的とする。 【解決手段】 動作モードによって例えばスキャンパス
回路付き第１の機能回路４が未使用回路になる場合、コ
ントロール回路１からのコントロール信号ｆにより第１
のスキャンパス制御回路２を制御し、スキャンパス回路
６内の全フリップフロップ（ＦＦ）をシフトレジスタに
してスキャンパス動作をさせるための制御信号ｊと、ス
キャンパス回路６の電位を‘Ｌ’固定（または‘Ｈ’固
定）にするための入力信号ｈを出力する。これによっ
て、第１の機能回路４のＦＦ及びＦＦ間の論理回路によ
る消費電流は低減し低電力化が実現される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に
関し、特に消費電力を低減することができる低電力化回
路を有する半導体集積回路に関する。
関し、特に消費電力を低減することができる低電力化回
路を有する半導体集積回路に関する。
【０００２】
【従来の技術】複数の機能回路を有する半導体集積回路
を動作させた場合、動作モードによって使用する機能回
路（以下、使用回路と称す）と使用しない機能回路（以
下、未使用回路と称す）が発生する。この場合、未使用
回路に例えばクロック信号がそのまま入力されている
と、未使用回路の内部回路が動作するため消費電力が発
生する。従来、この未使用回路の低消費電力化を図るた
めの１つとして、未使用回路へのクロック信号を停止さ
せる機能を有する低電力化回路の提案がなされている。
を動作させた場合、動作モードによって使用する機能回
路（以下、使用回路と称す）と使用しない機能回路（以
下、未使用回路と称す）が発生する。この場合、未使用
回路に例えばクロック信号がそのまま入力されている
と、未使用回路の内部回路が動作するため消費電力が発
生する。従来、この未使用回路の低消費電力化を図るた
めの１つとして、未使用回路へのクロック信号を停止さ
せる機能を有する低電力化回路の提案がなされている。
【０００３】この従来の低電力化回路は、未使用回路を
選択するための選択回路と、選択回路により選択された
未使用回路へのクロック信号を停止させるためのクロッ
ク制御回路とで構成されている。以下、図面を参照しな
がら従来の低電力化回路について説明する。
選択するための選択回路と、選択回路により選択された
未使用回路へのクロック信号を停止させるためのクロッ
ク制御回路とで構成されている。以下、図面を参照しな
がら従来の低電力化回路について説明する。
【０００４】図２は、従来の低電力化回路を有する半導
体集積回路の構成を示すブロック図である。図２におい
て、１１は未使用回路を選択するための選択回路、１２
は選択回路からの出力により未使用回路へのクロック信
号を制御するクロック制御回路、１３は第１の機能回
路、１４は第２の機能回路、ａはクロック信号、ａ１は
第１の機能回路へのクロック信号、ａ２は第２の機能回
路へのクロック信号、ｂ１は第１の機能回路を選択する
ための選択信号、ｂ２は第２の機能回路を選択するため
の選択信号である。クロック制御回路１２は、クロック
信号ａと選択信号ｂ１を入力とし第１の機能回路１３へ
のクロック信号ａ１を出力する第１のＡＮＤ回路１５
と、クロック信号ａと選択信号ｂ２を入力とし第２の機
能回路１４へのクロック信号ａ２を出力する第２のＡＮ
Ｄ回路１６とで構成されている。
体集積回路の構成を示すブロック図である。図２におい
て、１１は未使用回路を選択するための選択回路、１２
は選択回路からの出力により未使用回路へのクロック信
号を制御するクロック制御回路、１３は第１の機能回
路、１４は第２の機能回路、ａはクロック信号、ａ１は
第１の機能回路へのクロック信号、ａ２は第２の機能回
路へのクロック信号、ｂ１は第１の機能回路を選択する
ための選択信号、ｂ２は第２の機能回路を選択するため
の選択信号である。クロック制御回路１２は、クロック
信号ａと選択信号ｂ１を入力とし第１の機能回路１３へ
のクロック信号ａ１を出力する第１のＡＮＤ回路１５
と、クロック信号ａと選択信号ｂ２を入力とし第２の機
能回路１４へのクロック信号ａ２を出力する第２のＡＮ
Ｄ回路１６とで構成されている。
【０００５】以上のように構成された従来の低電力化回
路を有する半導体集積回路の動作について以下に説明す
る。
路を有する半導体集積回路の動作について以下に説明す
る。
【０００６】動作モードによって例えば第１の機能回路
１３が使用状態（使用回路）、第２の機能回路１４が未
使用状態（未使用回路）になる場合、選択回路１１から
は‘Ｈ’の選択信号ｂ１と‘Ｌ’の選択信号ｂ２が出力
される。
１３が使用状態（使用回路）、第２の機能回路１４が未
使用状態（未使用回路）になる場合、選択回路１１から
は‘Ｈ’の選択信号ｂ１と‘Ｌ’の選択信号ｂ２が出力
される。
【０００７】この選択信号ｂ１、ｂ２によって、クロッ
ク制御回路１２の第１のＡＮＤ回路１５からは、一方の
入力である選択信号ｂ１が‘Ｈ’となるため、他方の入
力であるクロック信号ａに応じて第１の機能回路１３に
クロック信号ａ１が出力される。しかしながら、第２の
ＡＮＤ回路１６からは、一方の入力である選択信号ｂ２
が‘Ｌ’となるため、他方の入力であるクロック信号ａ
に関係なく第２の機能回路１４へのクロック信号ａ２は
出力されない。従って、未使用回路となる第２の機能回
路１４には、クロック信号ａ２が出力されず、内部回路
の動作が停止するので消費電力の発生がなく低電力化を
図ることができる。
ク制御回路１２の第１のＡＮＤ回路１５からは、一方の
入力である選択信号ｂ１が‘Ｈ’となるため、他方の入
力であるクロック信号ａに応じて第１の機能回路１３に
クロック信号ａ１が出力される。しかしながら、第２の
ＡＮＤ回路１６からは、一方の入力である選択信号ｂ２
が‘Ｌ’となるため、他方の入力であるクロック信号ａ
に関係なく第２の機能回路１４へのクロック信号ａ２は
出力されない。従って、未使用回路となる第２の機能回
路１４には、クロック信号ａ２が出力されず、内部回路
の動作が停止するので消費電力の発生がなく低電力化を
図ることができる。
【０００８】
【発明が解決しようとする課題】上記従来の構成では選
択される機能回路毎にクロック信号を分離して各クロッ
ク信号をクロック制御回路で制御する必要がある。この
場合、クロック制御回路で制御されたクロック信号では
クロック信号間でスキューが発生し易く、スキュー調整
が困難という課題がある。
択される機能回路毎にクロック信号を分離して各クロッ
ク信号をクロック制御回路で制御する必要がある。この
場合、クロック制御回路で制御されたクロック信号では
クロック信号間でスキューが発生し易く、スキュー調整
が困難という課題がある。
【０００９】本発明は、上記のような従来の課題を解決
するもので、機能回路に設けたスキャンパス回路をスキ
ャンパス動作させ、且つ、任意の電位に固定することに
より使用しない機能回路の内部回路の動作を停止させて
低電力化を図ることができ、且つ、クロックスキューの
低減できる低電力化回路を有する高性能な半導体集積回
路を提供することを目的とする。
するもので、機能回路に設けたスキャンパス回路をスキ
ャンパス動作させ、且つ、任意の電位に固定することに
より使用しない機能回路の内部回路の動作を停止させて
低電力化を図ることができ、且つ、クロックスキューの
低減できる低電力化回路を有する高性能な半導体集積回
路を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の半導体集積回路
は、複数のスキャンパス回路付き機能回路と、前記複数
のスキャンパス回路付き機能回路のそれぞれのスキャン
パス回路を制御するための複数のスキャンパス制御回路
と、前記複数のスキャンパス制御回路をコントロールす
るコントロール回路とを備え、動作モードによって使用
しないスキャンパス回路付き機能回路が発生した場合、
前記コントロール回路からのコントロール信号によって
スキャンパス制御回路を制御して、前記使用しないスキ
ャンパス回路付き機能回路のスキャンパス回路をスキャ
ンパス動作させ、且つ、前記スキャンパス回路の入力を
任意の電位に固定することを特徴とする。
は、複数のスキャンパス回路付き機能回路と、前記複数
のスキャンパス回路付き機能回路のそれぞれのスキャン
パス回路を制御するための複数のスキャンパス制御回路
と、前記複数のスキャンパス制御回路をコントロールす
るコントロール回路とを備え、動作モードによって使用
しないスキャンパス回路付き機能回路が発生した場合、
前記コントロール回路からのコントロール信号によって
スキャンパス制御回路を制御して、前記使用しないスキ
ャンパス回路付き機能回路のスキャンパス回路をスキャ
ンパス動作させ、且つ、前記スキャンパス回路の入力を
任意の電位に固定することを特徴とする。
【００１１】この構成によれば、動作モード時に使用し
ないスキャンパス回路付き機能回路が発生した場合に
は、その使用しない機能回路のスキャンパス回路をスキ
ャンパス動作させ、且つ、入力を任意の電位に固定する
ことによって低電力化を図ることができる。従って、複
数のスキャンパス回路付き機能回路にクロック信号を共
通に入力した状態でも、選択的に未使用回路となるスキ
ャンパス回路付き機能回路を低電力化することができる
ため、従来の低電力化回路のようにクロック信号を分離
する必要がなく、クロック信号間のスキュー調整が簡素
化でき安定した動作を得ることができる。
ないスキャンパス回路付き機能回路が発生した場合に
は、その使用しない機能回路のスキャンパス回路をスキ
ャンパス動作させ、且つ、入力を任意の電位に固定する
ことによって低電力化を図ることができる。従って、複
数のスキャンパス回路付き機能回路にクロック信号を共
通に入力した状態でも、選択的に未使用回路となるスキ
ャンパス回路付き機能回路を低電力化することができる
ため、従来の低電力化回路のようにクロック信号を分離
する必要がなく、クロック信号間のスキュー調整が簡素
化でき安定した動作を得ることができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１３】図１は、本発明の実施の形態の低電力化回
路を有する半導体集積回路の構成を示すブロック図であ
る。図１において、１は機能回路の使用状態に応じてス
キャンパス制御回路をコントロールするためのコントロ
ール回路、２はコントロール回路からの出力に応じて第
１の機能回路のスキャンパス回路を制御するための第１
のスキャンパス制御回路、３はコントロール回路からの
出力に応じて第２の機能回路のスキャンパス回路を制御
するための第２のスキャンパス制御回路、４はスキャン
パス回路付き第１の機能回路、５はスキャンパス回路付
き第２の機能回路、６、７はスキャンパス回路、ｃはク
ロック信号、ｄは第１の機能回路への通常入力信号、ｅ
は第２の機能回路への通常入力信号、ｆは第１のスキャ
ンパス制御回路のコントロール信号、ｇは第２のスキャ
ンパス制御回路のコントロール信号、ｈは第１の機能回
路のスキャンパス回路への入力信号、ｉは第２の機能回
路のスキャンパス回路への入力信号、ｊは第１の機能回
路のスキャンパス回路の制御信号、ｋは第２の機能回路
のスキャンパス回路の制御信号である。
路を有する半導体集積回路の構成を示すブロック図であ
る。図１において、１は機能回路の使用状態に応じてス
キャンパス制御回路をコントロールするためのコントロ
ール回路、２はコントロール回路からの出力に応じて第
１の機能回路のスキャンパス回路を制御するための第１
のスキャンパス制御回路、３はコントロール回路からの
出力に応じて第２の機能回路のスキャンパス回路を制御
するための第２のスキャンパス制御回路、４はスキャン
パス回路付き第１の機能回路、５はスキャンパス回路付
き第２の機能回路、６、７はスキャンパス回路、ｃはク
ロック信号、ｄは第１の機能回路への通常入力信号、ｅ
は第２の機能回路への通常入力信号、ｆは第１のスキャ
ンパス制御回路のコントロール信号、ｇは第２のスキャ
ンパス制御回路のコントロール信号、ｈは第１の機能回
路のスキャンパス回路への入力信号、ｉは第２の機能回
路のスキャンパス回路への入力信号、ｊは第１の機能回
路のスキャンパス回路の制御信号、ｋは第２の機能回路
のスキャンパス回路の制御信号である。
【００１４】以上のように構成された本実施の形態の低
電力化回路を有する半導体集積回路について、その一動
作例を以下に説明する。
電力化回路を有する半導体集積回路について、その一動
作例を以下に説明する。
【００１５】動作モードによって例えばスキャンパス回
路付き第１の機能回路４が未使用回路、スキャンパス回
路付き第２の機能回路５が使用回路になる場合、コント
ロール回路１から第１のスキャンパス制御回路２に対し
て第１の機能回路４のスキャンパス回路６をスキャンパ
ス動作させるためのコントロール信号ｆが出力される。
このコントロール信号ｆが入力されると第１のスキャン
パス制御回路２では、第１の機能回路４のスキャンパス
回路６に対して、スキャンパス回路６内の全フリップフ
ロップ（ＦＦ）をシフトレジスタにしてスキャンパス動
作をさせるための制御信号ｊを出力する。さらに、第１
のスキャンパス制御回路２から第１の機能回路４のスキ
ャンパス回路６の入力信号ｈが通常入力信号ｄから
‘Ｌ’固定（または‘Ｈ’固定）に切り替えられる。
路付き第１の機能回路４が未使用回路、スキャンパス回
路付き第２の機能回路５が使用回路になる場合、コント
ロール回路１から第１のスキャンパス制御回路２に対し
て第１の機能回路４のスキャンパス回路６をスキャンパ
ス動作させるためのコントロール信号ｆが出力される。
このコントロール信号ｆが入力されると第１のスキャン
パス制御回路２では、第１の機能回路４のスキャンパス
回路６に対して、スキャンパス回路６内の全フリップフ
ロップ（ＦＦ）をシフトレジスタにしてスキャンパス動
作をさせるための制御信号ｊを出力する。さらに、第１
のスキャンパス制御回路２から第１の機能回路４のスキ
ャンパス回路６の入力信号ｈが通常入力信号ｄから
‘Ｌ’固定（または‘Ｈ’固定）に切り替えられる。
【００１６】これにより、第１の機能回路４のスキャン
パス回路６内のＦＦはスキャンパス動作を開始し、スキ
ャンパス回路６の入力信号ｈに近い位置にあるＦＦから
１クロックサイクルごとに順次‘Ｌ’固定（または
‘Ｈ’固定）に設定され最終的に全ＦＦ出力が‘Ｌ’固
定（または‘Ｈ’固定）となる。従って、第１の機能回
路４のスキャンパス回路内６の全ＦＦ出力が固定される
ことによって、ＦＦ及びＦＦ間の論理回路による消費電
流は低減し低電力化が実現される。
パス回路６内のＦＦはスキャンパス動作を開始し、スキ
ャンパス回路６の入力信号ｈに近い位置にあるＦＦから
１クロックサイクルごとに順次‘Ｌ’固定（または
‘Ｈ’固定）に設定され最終的に全ＦＦ出力が‘Ｌ’固
定（または‘Ｈ’固定）となる。従って、第１の機能回
路４のスキャンパス回路内６の全ＦＦ出力が固定される
ことによって、ＦＦ及びＦＦ間の論理回路による消費電
流は低減し低電力化が実現される。
【００１７】一方、コントロール回路１から第２のスキ
ャンパス制御回路３に対しては、第２の機能回路５のス
キャンパス回路７を通常動作させる、すなわちスキャン
パス動作させないコントロール信号ｇが出力される。第
２のスキャンパス制御回路３では、この通常動作させる
ためのコントロール信号ｇが入力されると、第２の機能
回路５のスキャンパス回路７内の全フリップフロップ
（ＦＦ）が通常動作するように制御信号ｋをスキャンパ
ス回路７に出力する。さらに、第２のスキャンパス制御
回路３から第２の機能回路５のスキャンパス回路７への
入力信号ｉが通常入力信号ｅとなるように出力する。従
って、第２の機能回路５のスキャンパス回路７はスキャ
ンパス動作はせず、入力信号ｉとして通常入力信号ｅが
入力されるので、第２の機能回路は通常動作が行われ
る。
ャンパス制御回路３に対しては、第２の機能回路５のス
キャンパス回路７を通常動作させる、すなわちスキャン
パス動作させないコントロール信号ｇが出力される。第
２のスキャンパス制御回路３では、この通常動作させる
ためのコントロール信号ｇが入力されると、第２の機能
回路５のスキャンパス回路７内の全フリップフロップ
（ＦＦ）が通常動作するように制御信号ｋをスキャンパ
ス回路７に出力する。さらに、第２のスキャンパス制御
回路３から第２の機能回路５のスキャンパス回路７への
入力信号ｉが通常入力信号ｅとなるように出力する。従
って、第２の機能回路５のスキャンパス回路７はスキャ
ンパス動作はせず、入力信号ｉとして通常入力信号ｅが
入力されるので、第２の機能回路は通常動作が行われ
る。
【００１８】以上のように、本実施の形態によれば、動
作モードによって使用しないスキャンパス回路付き機能
回路４が発生した場合には、その使用しない機能回路４
のスキャンパス回路６をスキャンパス動作させ、且つ、
スキャンパス回路６の入力を‘Ｌ’固定（または‘Ｈ’
固定）することによって低電力化を図ることができる。
従って、第１の機能回路４および第２の機能回路５にク
ロック信号を共通に入力した状態でも、選択的に未使用
回路となる第１の機能回路４のみを低電力化することが
できるため、従来の低電力化回路のようにクロック信号
を分離する必要がなく、クロック信号間のスキュー調整
が簡素化でき安定した動作を実現することができる。
作モードによって使用しないスキャンパス回路付き機能
回路４が発生した場合には、その使用しない機能回路４
のスキャンパス回路６をスキャンパス動作させ、且つ、
スキャンパス回路６の入力を‘Ｌ’固定（または‘Ｈ’
固定）することによって低電力化を図ることができる。
従って、第１の機能回路４および第２の機能回路５にク
ロック信号を共通に入力した状態でも、選択的に未使用
回路となる第１の機能回路４のみを低電力化することが
できるため、従来の低電力化回路のようにクロック信号
を分離する必要がなく、クロック信号間のスキュー調整
が簡素化でき安定した動作を実現することができる。
【００１９】なお、上記実施の形態では、２個のスキャ
ンパス回路付き機能回路４、５を用いて説明したが、複
数のスキャンパス回路付き機能回路においても同様に、
動作モードによって使用しないスキャンパス回路付き機
能回路が発生した場合には、その使用しないスキャンパ
ス回路付き機能回路のスキャンパス回路をスキャンパス
動作させ、且つ、任意の電位に固定することによって低
電力化を図ることができる。
ンパス回路付き機能回路４、５を用いて説明したが、複
数のスキャンパス回路付き機能回路においても同様に、
動作モードによって使用しないスキャンパス回路付き機
能回路が発生した場合には、その使用しないスキャンパ
ス回路付き機能回路のスキャンパス回路をスキャンパス
動作させ、且つ、任意の電位に固定することによって低
電力化を図ることができる。
【００２０】また、コントロール回路の入力として各機
能回路の動作状態を決定する動作モード例えばＣＰＵか
らの命令を用いれば、各機能回路の動作状態に応じて即
座に各スキャンパス制御回路をコントロールするための
コントロール信号を出力することができる。
能回路の動作状態を決定する動作モード例えばＣＰＵか
らの命令を用いれば、各機能回路の動作状態に応じて即
座に各スキャンパス制御回路をコントロールするための
コントロール信号を出力することができる。
【００２１】
【発明の効果】以上のように本発明によれば、動作モー
ドによって使用しないスキャンパス回路付き機能回路が
発生した場合、その機能回路に設けたスキャンパス回路
をスキャンパス動作させ、且つ、スキャンパス回路の入
力を任意の電位に固定することによって、機能回路の内
部回路の動作を停止させて低電力化を図ることができ、
且つ、クロックスキューの低減された高性能な半導体集
積回路を得ることができる。
ドによって使用しないスキャンパス回路付き機能回路が
発生した場合、その機能回路に設けたスキャンパス回路
をスキャンパス動作させ、且つ、スキャンパス回路の入
力を任意の電位に固定することによって、機能回路の内
部回路の動作を停止させて低電力化を図ることができ、
且つ、クロックスキューの低減された高性能な半導体集
積回路を得ることができる。
【図１】本発明の実施の形態の低電力化回路を有する半
導体集積回路の構成を示すブロック図
導体集積回路の構成を示すブロック図
【図２】従来の低電力化回路を有する半導体集積回路の
構成を示すブロック図
構成を示すブロック図
１ コントロール回路 ２ 第１のスキャンパス制御回路 ３ 第２のスキャンパス制御回路 ４ スキャンパス回路付き第１の機能回路 ５ スキャンパス回路付き第２の機能回路 ６、７ スキャンパス回路 ｃ クロック信号 ｄ 第１の機能回路への通常入力信号 ｅ 第２の機能回路への通常入力信号 ｆ 第１のスキャンパス制御回路のコントロール信号 ｇ 第２のスキャンパス制御回路のコントロール信号 ｈ 第１の機能回路のスキャンパス回路への入力信号 ｉ 第２の機能回路のスキャンパス回路への入力信号 ｊ 第１の機能回路のスキャンパス回路の制御信号 ｋ 第２の機能回路のスキャンパス回路の制御信号
Claims (1)
- 【請求項１】 複数のスキャンパス回路付き機能回路
と、前記複数のスキャンパス回路付き機能回路のそれぞ
れのスキャンパス回路を制御するための複数のスキャン
パス制御回路と、前記複数のスキャンパス制御回路をコ
ントロールするコントロール回路とを備え、動作モード
によって使用しないスキャンパス回路付き機能回路が発
生した場合、前記コントロール回路からのコントロール
信号によってスキャンパス制御回路を制御して、前記使
用しないスキャンパス回路付き機能回路のスキャンパス
回路をスキャンパス動作させ、且つ、前記スキャンパス
回路の入力を任意の電位に固定することを特徴とする半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9329968A JPH11160398A (ja) | 1997-12-01 | 1997-12-01 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9329968A JPH11160398A (ja) | 1997-12-01 | 1997-12-01 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11160398A true JPH11160398A (ja) | 1999-06-18 |
Family
ID=18227288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9329968A Pending JPH11160398A (ja) | 1997-12-01 | 1997-12-01 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11160398A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001208800A (ja) * | 2000-01-28 | 2001-08-03 | Samsung Electronics Co Ltd | Ｓｃａｎ信号変換回路を具備した半導体集積回路装置 |
| JP2005140759A (ja) * | 2003-11-10 | 2005-06-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路及び半導体集積回路の故障検出方法 |
| JP2006114785A (ja) * | 2004-10-15 | 2006-04-27 | Nec Electronics Corp | Ｄｒａｍ混載ａｓｉｃ，及びｄｒａｍ混載ａｓｉｃ設計方法 |
| JP2010223793A (ja) * | 2009-03-24 | 2010-10-07 | Fujitsu Semiconductor Ltd | 半導体集積回路およびそのテスト方法 |
-
1997
- 1997-12-01 JP JP9329968A patent/JPH11160398A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001208800A (ja) * | 2000-01-28 | 2001-08-03 | Samsung Electronics Co Ltd | Ｓｃａｎ信号変換回路を具備した半導体集積回路装置 |
| JP2005140759A (ja) * | 2003-11-10 | 2005-06-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路及び半導体集積回路の故障検出方法 |
| JP2006114785A (ja) * | 2004-10-15 | 2006-04-27 | Nec Electronics Corp | Ｄｒａｍ混載ａｓｉｃ，及びｄｒａｍ混載ａｓｉｃ設計方法 |
| JP2010223793A (ja) * | 2009-03-24 | 2010-10-07 | Fujitsu Semiconductor Ltd | 半導体集積回路およびそのテスト方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI405408B (zh) | 可連續提供電源之切換控制方法及其相關裝置與電源供應系統 | |
| US20220247411A1 (en) | Clock-gating synchronization circuit and method of clock-gating synchronization | |
| JP2002323540A (ja) | スキャンテスト用回路 | |
| JPH11160398A (ja) | 半導体集積回路 | |
| JPH10242809A (ja) | スキャン用フリップフロップ回路 | |
| JP2005100269A (ja) | 半導体集積回路 | |
| JPH11145786A (ja) | フリップフロップのリセット回路 | |
| US7345520B2 (en) | Delay control in semiconductor device | |
| JP3466755B2 (ja) | 電子機器 | |
| JPH0756660A (ja) | バス回路における消費電力削減制御方法および回路 | |
| JPH06112782A (ja) | 半導体集積回路 | |
| JP2002311092A (ja) | スキャンフリップフロップと、スキャンパス回路およびその設計方法 | |
| JPH11306074A (ja) | 情報処理装置 | |
| US7365572B2 (en) | Multipath input buffer circuits | |
| US20050235069A1 (en) | Microcontroller | |
| JP2002271188A (ja) | 半導体集積回路装置 | |
| JP2002222921A (ja) | 半導体集積回路 | |
| JP2001015692A (ja) | 低消費電力型半導体集積回路装置 | |
| JP2000180510A (ja) | 半導体集積回路およびその設計方法 | |
| JP2001257566A (ja) | イネーブル付きラッチ回路 | |
| JP2002150787A (ja) | 半導体集積回路 | |
| JPH06164342A (ja) | クロック信号生成回路 | |
| JPH10111345A (ja) | スキャンテスト回路 | |
| JP2002351418A (ja) | 液晶表示装置駆動用出力制御回路 | |
| JPH0613877A (ja) | 半導体集積回路 |