JP2002351418A - 液晶表示装置駆動用出力制御回路 - Google Patents
液晶表示装置駆動用出力制御回路Info
- Publication number
- JP2002351418A JP2002351418A JP2001156219A JP2001156219A JP2002351418A JP 2002351418 A JP2002351418 A JP 2002351418A JP 2001156219 A JP2001156219 A JP 2001156219A JP 2001156219 A JP2001156219 A JP 2001156219A JP 2002351418 A JP2002351418 A JP 2002351418A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- input
- level shift
- compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 レベルシフト手段の遅延動作に起因する遅延
時間を的確に短縮できる液晶表示装置駆動用出力制御回
路を得る。 【解決手段】 入力端子Ｔ１からの入力信号を印加され
るレベルシフタ１と、レベルシフタ１の出力に応じて作
動し出力信号を出力端子Ｔ２に導出する出力バッファ２
とを備え、入力端子Ｔ１からの入力信号の印加によりレ
ベルシフタ１を側路して補償入力を出力バッファ２に供
給する補償入力回路４を設け、補償入力回路４による補
償入力によってレベルシフトタ１の遅延動作に起因する
遅延時間を短縮するようにした。
時間を的確に短縮できる液晶表示装置駆動用出力制御回
路を得る。 【解決手段】 入力端子Ｔ１からの入力信号を印加され
るレベルシフタ１と、レベルシフタ１の出力に応じて作
動し出力信号を出力端子Ｔ２に導出する出力バッファ２
とを備え、入力端子Ｔ１からの入力信号の印加によりレ
ベルシフタ１を側路して補償入力を出力バッファ２に供
給する補償入力回路４を設け、補償入力回路４による補
償入力によってレベルシフトタ１の遅延動作に起因する
遅延時間を短縮するようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、液晶表示装置駆
動用出力制御回路、特に、マイクロコンピュータに内蔵
されている液晶表示装置（以下、ＬＣＤという）のＳＥ
Ｇ出力すなわちデータ電極駆動用出力の遅延時間短縮化
を図るものである。
動用出力制御回路、特に、マイクロコンピュータに内蔵
されている液晶表示装置（以下、ＬＣＤという）のＳＥ
Ｇ出力すなわちデータ電極駆動用出力の遅延時間短縮化
を図るものである。
【０００２】近年の多機能，高性能化に伴い、ＬＣＤの
ＳＥＧ出力端子を他の機能の出力端子と共用で使用する
ことがある。このときの出力遅延時間がＣＭＯＳタイプ
の出力端子と同等の性能を提供することで、高性能化を
図る。
ＳＥＧ出力端子を他の機能の出力端子と共用で使用する
ことがある。このときの出力遅延時間がＣＭＯＳタイプ
の出力端子と同等の性能を提供することで、高性能化を
図る。
【０００３】
【従来の技術】マイクロコンピュータ（以下、マイコン
という）に内蔵されているＬＣＤのＳＥＧ出力は、マイ
コンの電源電圧とは異なる電位を用いるので図４に示す
ようにマイコン内部にレベルシフタと呼ばれる回路を付
加し、動作に支障を来さないように工夫している。
という）に内蔵されているＬＣＤのＳＥＧ出力は、マイ
コンの電源電圧とは異なる電位を用いるので図４に示す
ようにマイコン内部にレベルシフタと呼ばれる回路を付
加し、動作に支障を来さないように工夫している。
【０００４】この回路は電源電圧（Ｖｃｃ）がＬＣＤ用
電源（ＶＬ）に比べ電圧が低いとき、すなわちレベルシ
フタの電源電圧より入力信号“Ｈ”レベルが低くても正
しく動作させるために、１段目のＮＯＴ回路のＰ／Ｎバ
ランスをＮｃｈが強くなるように設計されている。
電源（ＶＬ）に比べ電圧が低いとき、すなわちレベルシ
フタの電源電圧より入力信号“Ｈ”レベルが低くても正
しく動作させるために、１段目のＮＯＴ回路のＰ／Ｎバ
ランスをＮｃｈが強くなるように設計されている。
【０００５】よって、１段目のＮＯＴ回路出力“イ”が
“Ｈ”レベルを出力する動作遅延時間が長くなり、結果
ＳＥＧ出力の遅延時間も通常のＣＭＯＳ出力に比べ長く
なる。図５に、そのときのタイムチャートを示す。
“Ｈ”レベルを出力する動作遅延時間が長くなり、結果
ＳＥＧ出力の遅延時間も通常のＣＭＯＳ出力に比べ長く
なる。図５に、そのときのタイムチャートを示す。
【０００６】しかし、ＳＥＧ出力としては問題になるレ
ベルではない。近年においてマイコンの多機能化，高性
能化のため一つの端子に複数の機能を割り当てて使用し
ている。ＳＥＧ出力と出力遅延時間が短いことを要求さ
れる機能を同一端子に割り当てることができない。ある
いは同一端子に割り当てた場合に遅延時間の長さにより
不具合を発生する可能性がある。
ベルではない。近年においてマイコンの多機能化，高性
能化のため一つの端子に複数の機能を割り当てて使用し
ている。ＳＥＧ出力と出力遅延時間が短いことを要求さ
れる機能を同一端子に割り当てることができない。ある
いは同一端子に割り当てた場合に遅延時間の長さにより
不具合を発生する可能性がある。
【０００７】
【発明が解決しようとする課題】この発明は、レベルシ
フト手段の遅延動作に起因する遅延時間を的確に短縮で
きる液晶表示装置駆動用出力制御回路を得ようとするも
のである。
フト手段の遅延動作に起因する遅延時間を的確に短縮で
きる液晶表示装置駆動用出力制御回路を得ようとするも
のである。
【０００８】
【課題を解決するための手段】第１の発明に係る液晶表
示装置駆動用出力制御回路では、入力端子からの入力信
号を印加されるレベルシフト手段と、前記レベルシフト
手段の出力に応じて作動し出力信号を出力端子に導出す
る出力バッファ手段とを備え、前記入力端子からの入力
信号の印加により前記レベルシフト手段を側路して補償
入力を前記出力バッファ手段に供給する補償入力手段を
設け、前記補償入力手段による補償入力によって前記レ
ベルシフト手段の遅延動作に起因する遅延時間を短縮す
るようにしたものである。
示装置駆動用出力制御回路では、入力端子からの入力信
号を印加されるレベルシフト手段と、前記レベルシフト
手段の出力に応じて作動し出力信号を出力端子に導出す
る出力バッファ手段とを備え、前記入力端子からの入力
信号の印加により前記レベルシフト手段を側路して補償
入力を前記出力バッファ手段に供給する補償入力手段を
設け、前記補償入力手段による補償入力によって前記レ
ベルシフト手段の遅延動作に起因する遅延時間を短縮す
るようにしたものである。
【０００９】第２の発明に係る液晶表示装置駆動用出力
制御回路では、入力端子からの入力信号を印加される第
１のＮＯＴ回路と第１のＮＯＴ回路の出力を受ける第２
のＮＯＴ回路とにより構成されるレベルシフト手段と、
前記レベルシフト手段の出力に応じて作動し出力信号を
出力端子に導出する出力バッファ手段とを備え、前記入
力端子からの入力信号と前記第１のＮＯＴ回路の出力と
の論理和の否定処理を行いその処理出力により前記レベ
ルシフト手段を側路して補償入力を前記出力バッファ手
段に供給する補償入力手段を設け、前記補償入力手段に
よる補償入力によって前記レベルシフト手段の遅延動作
に起因する遅延時間を短縮するようにしたものである。
制御回路では、入力端子からの入力信号を印加される第
１のＮＯＴ回路と第１のＮＯＴ回路の出力を受ける第２
のＮＯＴ回路とにより構成されるレベルシフト手段と、
前記レベルシフト手段の出力に応じて作動し出力信号を
出力端子に導出する出力バッファ手段とを備え、前記入
力端子からの入力信号と前記第１のＮＯＴ回路の出力と
の論理和の否定処理を行いその処理出力により前記レベ
ルシフト手段を側路して補償入力を前記出力バッファ手
段に供給する補償入力手段を設け、前記補償入力手段に
よる補償入力によって前記レベルシフト手段の遅延動作
に起因する遅延時間を短縮するようにしたものである。
【００１０】第３の発明に係る液晶表示装置駆動用出力
制御回路では、入力端子からの入力信号を印加される第
１のＮＯＴ回路と第１のＮＯＴ回路の出力を受ける第２
のＮＯＴ回路とにより構成されるレベルシフト手段と、
前記レベルシフト手段の出力に応じて作動し出力信号を
出力端子に導出する出力バッファ手段とを備え、前記入
力端子からの入力信号と前記第１のＮＯＴ回路の出力と
を入力として受けるＮＯＲ回路と、前記ＮＯＲ回路の出
力により導通し前記レベルシフト手段を側路して補償入
力を前記出力バッファ手段に供給するスイッチ手段とを
有する補償入力手段を設け、前記補償入力手段による補
償入力によって前記レベルシフト手段の遅延動作に起因
する遅延時間を短縮するようにしたものである。
制御回路では、入力端子からの入力信号を印加される第
１のＮＯＴ回路と第１のＮＯＴ回路の出力を受ける第２
のＮＯＴ回路とにより構成されるレベルシフト手段と、
前記レベルシフト手段の出力に応じて作動し出力信号を
出力端子に導出する出力バッファ手段とを備え、前記入
力端子からの入力信号と前記第１のＮＯＴ回路の出力と
を入力として受けるＮＯＲ回路と、前記ＮＯＲ回路の出
力により導通し前記レベルシフト手段を側路して補償入
力を前記出力バッファ手段に供給するスイッチ手段とを
有する補償入力手段を設け、前記補償入力手段による補
償入力によって前記レベルシフト手段の遅延動作に起因
する遅延時間を短縮するようにしたものである。
【００１１】第４の発明に係る液晶表示装置駆動用出力
制御回路では、第１ないし第３の発明において、前記補
償入力手段の動作を有効にするか無効にするかを制御す
る制御手段を設けたものである。
制御回路では、第１ないし第３の発明において、前記補
償入力手段の動作を有効にするか無効にするかを制御す
る制御手段を設けたものである。
【００１２】第５の発明に係る液晶表示装置駆動用出力
制御回路では、入力端子からの入力信号を印加される第
１のＮＯＴ回路と第１のＮＯＴ回路の出力を受ける第２
のＮＯＴ回路とにより構成されるレベルシフト手段と、
前記レベルシフト手段の出力に応じて作動し出力信号を
出力端子に導出する出力バッファ手段とを備え、前記入
力端子からの入力信号と前記第１のＮＯＴ回路の出力と
作動切替制御信号を入力として受ける３入力ＮＯＲ回路
と、前記３入力ＮＯＲ回路の出力により導通し前記レベ
ルシフト手段を側路して補償入力を前記出力バッファ手
段に供給するスイッチ手段とを有する補償入力手段を設
け、前記補償入力手段による補償入力によって前記レベ
ルシフト手段の遅延動作に起因する遅延時間を短縮する
とともに、前記３入力ＮＯＲ回路に入力される作動切替
制御信号により前記補償入力手段の動作を有効にするか
無効にするかを制御するようにしたものである。
制御回路では、入力端子からの入力信号を印加される第
１のＮＯＴ回路と第１のＮＯＴ回路の出力を受ける第２
のＮＯＴ回路とにより構成されるレベルシフト手段と、
前記レベルシフト手段の出力に応じて作動し出力信号を
出力端子に導出する出力バッファ手段とを備え、前記入
力端子からの入力信号と前記第１のＮＯＴ回路の出力と
作動切替制御信号を入力として受ける３入力ＮＯＲ回路
と、前記３入力ＮＯＲ回路の出力により導通し前記レベ
ルシフト手段を側路して補償入力を前記出力バッファ手
段に供給するスイッチ手段とを有する補償入力手段を設
け、前記補償入力手段による補償入力によって前記レベ
ルシフト手段の遅延動作に起因する遅延時間を短縮する
とともに、前記３入力ＮＯＲ回路に入力される作動切替
制御信号により前記補償入力手段の動作を有効にするか
無効にするかを制御するようにしたものである。
【００１３】
【発明の実施の形態】実施の形態１．この発明による実
施の形態１を図１および図２について説明する。図１は
実施の形態１における回路構成を示す接続図である。図
２は実施の形態１における動作を示すタイムチャートで
ある。
施の形態１を図１および図２について説明する。図１は
実施の形態１における回路構成を示す接続図である。図
２は実施の形態１における動作を示すタイムチャートで
ある。
【００１４】図において、１はレベルシフタ、２は出力
バッファ、３は電源切替回路、４は補償入力回路、Ｔ１
は入力端子、Ｔ２は出力端子、ＰＳは電源切替制御信号
入力端子である。
バッファ、３は電源切替回路、４は補償入力回路、Ｔ１
は入力端子、Ｔ２は出力端子、ＰＳは電源切替制御信号
入力端子である。
【００１５】図１は、この発明による実施の形態１にお
ける構成を示す回路図である。従来回路における構成
に、レベルシフタ１における１段目のＮＯＴ回路の入力
と出力“イ”を入力とする２入力ＮＯＲ回路Ａ、およ
び、そのＮＯＲ回路Ａをゲートに接続し、ドレインを出
力回路の入力側に接続するＮｃｈトランジスタＢを追加
したものである。この２入力ＮＯＲ回路ＡおよびＮｃｈ
トランジスタＢは補償入力回路４を構成する。
ける構成を示す回路図である。従来回路における構成
に、レベルシフタ１における１段目のＮＯＴ回路の入力
と出力“イ”を入力とする２入力ＮＯＲ回路Ａ、およ
び、そのＮＯＲ回路Ａをゲートに接続し、ドレインを出
力回路の入力側に接続するＮｃｈトランジスタＢを追加
したものである。この２入力ＮＯＲ回路ＡおよびＮｃｈ
トランジスタＢは補償入力回路４を構成する。
【００１６】このＮＯＲ回路Ａにより、レベルシフタ１
における１段目のＮＯＴ回路の出力“イ”が信号反転す
るまでの間のみ、すなわち信号が遅延している間“Ｈ”
レベルを出力する。この“Ｈ”レベル出力を受けたＮｃ
ｈトランジスタＢにより出力回路の入力信号“Ｑ”を従
来回路より早く“Ｌ”レベルに設定することができる。
図２に、そのときのタイムチャートを示す。
における１段目のＮＯＴ回路の出力“イ”が信号反転す
るまでの間のみ、すなわち信号が遅延している間“Ｈ”
レベルを出力する。この“Ｈ”レベル出力を受けたＮｃ
ｈトランジスタＢにより出力回路の入力信号“Ｑ”を従
来回路より早く“Ｌ”レベルに設定することができる。
図２に、そのときのタイムチャートを示す。
【００１７】図２の最下段に示す出力波形のように、出
力の遅延時間は確実に短縮されるものであり、このよう
な出力が図１に示す出力端子Ｔ２から液晶表示装置への
ＳＥＧ出力として、すなわち、液晶表示装置のデータ電
極駆動用出力として導出され、液晶表示装置駆動用出力
回路としての性能を向上できるものである。
力の遅延時間は確実に短縮されるものであり、このよう
な出力が図１に示す出力端子Ｔ２から液晶表示装置への
ＳＥＧ出力として、すなわち、液晶表示装置のデータ電
極駆動用出力として導出され、液晶表示装置駆動用出力
回路としての性能を向上できるものである。
【００１８】この発明による実施の形態１によれば、入
力端子Ｔ１からの入力信号を印加される第１のＮＯＴ回
路と第１のＮＯＴ回路の出力を受ける第２のＮＯＴ回路
とにより構成されるレベルシフタ１からなるレベルシフ
ト手段と、前記レベルシフタ１からなるレベルシフト手
段の出力に応じて作動し出力信号を出力端子Ｔ２に導出
する出力バッファ２からなる出力バッファ手段とを備
え、前記入力端子Ｔ１からの入力信号と前記第１のＮＯ
Ｔ回路の出力との論理和の否定処理をＮＯＲ回路Ａによ
り行いその処理出力により前記レベルシフタ１からなる
レベルシフト手段を側路して補償入力を前記出力バッフ
ァ２からなる出力バッファ手段に供給する補償入力回路
４からなる補償入力手段を設け、前記補償入力回路４か
らなる補償入力手段による補償入力によって前記レベル
シフタ１からなるレベルシフト手段の遅延動作に起因す
る遅延時間を短縮するようにしたので、入力端子Ｔ１か
らの入力信号と第１のＮＯＴ回路の出力との論理処理に
より、レベルシフト手段の遅延動作に起因する遅延時間
を的確に短縮できる液晶表示装置駆動用出力制御回路を
得ることができる。
力端子Ｔ１からの入力信号を印加される第１のＮＯＴ回
路と第１のＮＯＴ回路の出力を受ける第２のＮＯＴ回路
とにより構成されるレベルシフタ１からなるレベルシフ
ト手段と、前記レベルシフタ１からなるレベルシフト手
段の出力に応じて作動し出力信号を出力端子Ｔ２に導出
する出力バッファ２からなる出力バッファ手段とを備
え、前記入力端子Ｔ１からの入力信号と前記第１のＮＯ
Ｔ回路の出力との論理和の否定処理をＮＯＲ回路Ａによ
り行いその処理出力により前記レベルシフタ１からなる
レベルシフト手段を側路して補償入力を前記出力バッフ
ァ２からなる出力バッファ手段に供給する補償入力回路
４からなる補償入力手段を設け、前記補償入力回路４か
らなる補償入力手段による補償入力によって前記レベル
シフタ１からなるレベルシフト手段の遅延動作に起因す
る遅延時間を短縮するようにしたので、入力端子Ｔ１か
らの入力信号と第１のＮＯＴ回路の出力との論理処理に
より、レベルシフト手段の遅延動作に起因する遅延時間
を的確に短縮できる液晶表示装置駆動用出力制御回路を
得ることができる。
【００１９】また、この発明による実施の形態１によれ
ば、入力端子Ｔ１からの入力信号を印加される第１のＮ
ＯＴ回路と第１のＮＯＴ回路の出力を受ける第２のＮＯ
Ｔ回路とにより構成されるレベルシフタ１からなるレベ
ルシフト手段と、前記レベルシフタ１からなるレベルシ
フト手段の出力に応じて作動し出力信号を出力端子に導
出する出力バッファ２出力バッファ手段とを備え、前記
入力端子Ｔ１からの入力信号と前記第１のＮＯＴ回路の
出力とを入力として受けるＮＯＲ回路Ａと、前記ＮＯＲ
回路Ａの出力により導通し前記レベルシフタ１からなる
レベルシフト手段を側路して補償入力を前記出力バッフ
ァ２からなる出力バッファ手段に供給するＮｃｈトラン
ジスタＢからなるスイッチ手段とを有する補償入力手段
を設け、前記補償入力手段による補償入力によって前記
レベルシフタ１からなるレベルシフト手段の遅延動作に
起因する遅延時間を短縮するようにしたので、ＮＯＲ回
路ＡおよびＮｃｈトランジスタＢからなるスイッチ手段
の動作により、レベルシフト手段の遅延動作に起因する
遅延時間を的確に短縮できる液晶表示装置駆動用出力制
御回路を得ることができる。
ば、入力端子Ｔ１からの入力信号を印加される第１のＮ
ＯＴ回路と第１のＮＯＴ回路の出力を受ける第２のＮＯ
Ｔ回路とにより構成されるレベルシフタ１からなるレベ
ルシフト手段と、前記レベルシフタ１からなるレベルシ
フト手段の出力に応じて作動し出力信号を出力端子に導
出する出力バッファ２出力バッファ手段とを備え、前記
入力端子Ｔ１からの入力信号と前記第１のＮＯＴ回路の
出力とを入力として受けるＮＯＲ回路Ａと、前記ＮＯＲ
回路Ａの出力により導通し前記レベルシフタ１からなる
レベルシフト手段を側路して補償入力を前記出力バッフ
ァ２からなる出力バッファ手段に供給するＮｃｈトラン
ジスタＢからなるスイッチ手段とを有する補償入力手段
を設け、前記補償入力手段による補償入力によって前記
レベルシフタ１からなるレベルシフト手段の遅延動作に
起因する遅延時間を短縮するようにしたので、ＮＯＲ回
路ＡおよびＮｃｈトランジスタＢからなるスイッチ手段
の動作により、レベルシフト手段の遅延動作に起因する
遅延時間を的確に短縮できる液晶表示装置駆動用出力制
御回路を得ることができる。
【００２０】実施の形態２．この発明による実施の形態
２を図３について説明する。図３は実施の形態２におけ
る回路構成を示す接続図である。この実施の形態２にお
いて、ここで説明する特有の構成以外の構成について
は、先に説明した実施の形態１の構成と同様の構成を有
し、同様の作用を奏するものである。図中、同一または
相当部分には同一の符号を付けている。
２を図３について説明する。図３は実施の形態２におけ
る回路構成を示す接続図である。この実施の形態２にお
いて、ここで説明する特有の構成以外の構成について
は、先に説明した実施の形態１の構成と同様の構成を有
し、同様の作用を奏するものである。図中、同一または
相当部分には同一の符号を付けている。
【００２１】図において、１はレベルシフタ、２は出力
バッファ、３は電源切替回路、４は補償入力回路、Ｔ１
は入力端子、Ｔ２は出力端子、ＰＳは電源切替制御信号
入力端子、ＣＳは有効無効制御用制御信号入力端子であ
る。
バッファ、３は電源切替回路、４は補償入力回路、Ｔ１
は入力端子、Ｔ２は出力端子、ＰＳは電源切替制御信号
入力端子、ＣＳは有効無効制御用制御信号入力端子であ
る。
【００２２】図５は、この発明による実施の形態２の回
路構成を示す接続図である。この実施の形態２では、実
施の形態１で用いた２入力ＮＯＲ回路Ａを３入力ＮＯＲ
回路Ｃに変更したものである。この３入力ＮＯＲ回路Ｃ
およびＮｃｈトランジスタＢは補償入力回路４を構成す
る。
路構成を示す接続図である。この実施の形態２では、実
施の形態１で用いた２入力ＮＯＲ回路Ａを３入力ＮＯＲ
回路Ｃに変更したものである。この３入力ＮＯＲ回路Ｃ
およびＮｃｈトランジスタＢは補償入力回路４を構成す
る。
【００２３】新たに入力が増えたことによってこのＮＯ
Ｒ回路Ｃを有効無効の制御ができる。この端子の使用状
況によって出力遅延時間を早くするしないを制御でき
る。
Ｒ回路Ｃを有効無効の制御ができる。この端子の使用状
況によって出力遅延時間を早くするしないを制御でき
る。
【００２４】この発明による実施の形態２によれば、入
力端子からの入力信号を印加される第１のＮＯＴ回路と
第１のＮＯＴ回路の出力を受ける第２のＮＯＴ回路とに
より構成されるレベルシフタ１からなるレベルシフト手
段と、前記レベルシフタ１からなるレベルシフト手段の
出力に応じて作動し出力信号を出力端子に導出する出力
バッファ２からなる出力バッファ手段とを備え、前記入
力端子からの入力信号と前記第１のＮＯＴ回路の出力と
作動切替制御信号を入力として受ける３入力ＮＯＲ回路
Ｃと、前記３入力ＮＯＲ回路Ｃの出力により導通し前記
レベルシフタ１からなるレベルシフト手段を側路して補
償入力を前記出力バッファ２からなる出力バッファ手段
に供給するＮｃｈトランジスタＢからなるスイッチ手段
とを有する補償入力手段を設け、前記補償入力手段によ
る補償入力によって前記レベルシフタ１からなるレベル
シフト手段の遅延動作に起因する遅延時間を短縮すると
ともに、前記３入力ＮＯＲ回路Ｃに入力される作動切替
制御信号により前記補償入力手段の動作を有効にするか
無効にするかを制御するようにしたので、補償入力手段
の動作によりレベルシフト手段の遅延動作に起因する遅
延時間を的確に短縮できるとともに、補償入力手段にお
ける動作の有効無効を制御できる液晶表示装置駆動用出
力制御回路を得ることができる。
力端子からの入力信号を印加される第１のＮＯＴ回路と
第１のＮＯＴ回路の出力を受ける第２のＮＯＴ回路とに
より構成されるレベルシフタ１からなるレベルシフト手
段と、前記レベルシフタ１からなるレベルシフト手段の
出力に応じて作動し出力信号を出力端子に導出する出力
バッファ２からなる出力バッファ手段とを備え、前記入
力端子からの入力信号と前記第１のＮＯＴ回路の出力と
作動切替制御信号を入力として受ける３入力ＮＯＲ回路
Ｃと、前記３入力ＮＯＲ回路Ｃの出力により導通し前記
レベルシフタ１からなるレベルシフト手段を側路して補
償入力を前記出力バッファ２からなる出力バッファ手段
に供給するＮｃｈトランジスタＢからなるスイッチ手段
とを有する補償入力手段を設け、前記補償入力手段によ
る補償入力によって前記レベルシフタ１からなるレベル
シフト手段の遅延動作に起因する遅延時間を短縮すると
ともに、前記３入力ＮＯＲ回路Ｃに入力される作動切替
制御信号により前記補償入力手段の動作を有効にするか
無効にするかを制御するようにしたので、補償入力手段
の動作によりレベルシフト手段の遅延動作に起因する遅
延時間を的確に短縮できるとともに、補償入力手段にお
ける動作の有効無効を制御できる液晶表示装置駆動用出
力制御回路を得ることができる。
【００２５】この発明による実施の形態により、これま
でＬＣＤのＳＥＧ出力端子と他の機能の出力端子と共用
した場合の問題点である出力信号の出力遅延時間が大き
いという問題を解決することができる。また、制御信号
を追加することによって、従来の特性との切替すること
も可能となる。
でＬＣＤのＳＥＧ出力端子と他の機能の出力端子と共用
した場合の問題点である出力信号の出力遅延時間が大き
いという問題を解決することができる。また、制御信号
を追加することによって、従来の特性との切替すること
も可能となる。
【００２６】
【発明の効果】第１の発明によれば、入力端子からの入
力信号を印加されるレベルシフト手段と、前記レベルシ
フト手段の出力に応じて作動し出力信号を出力端子に導
出する出力バッファ手段とを備え、前記入力端子からの
入力信号の印加により前記レベルシフト手段を側路して
補償入力を前記出力バッファ手段に供給する補償入力手
段を設け、前記補償入力手段による補償入力によって前
記レベルシフト手段の遅延動作に起因する遅延時間を短
縮するようにしたので、レベルシフト手段の遅延動作に
起因する遅延時間を的確に短縮できる液晶表示装置駆動
用出力制御回路を得ることができる。
力信号を印加されるレベルシフト手段と、前記レベルシ
フト手段の出力に応じて作動し出力信号を出力端子に導
出する出力バッファ手段とを備え、前記入力端子からの
入力信号の印加により前記レベルシフト手段を側路して
補償入力を前記出力バッファ手段に供給する補償入力手
段を設け、前記補償入力手段による補償入力によって前
記レベルシフト手段の遅延動作に起因する遅延時間を短
縮するようにしたので、レベルシフト手段の遅延動作に
起因する遅延時間を的確に短縮できる液晶表示装置駆動
用出力制御回路を得ることができる。
【００２７】第２の発明によれば、入力端子からの入力
信号を印加される第１のＮＯＴ回路と第１のＮＯＴ回路
の出力を受ける第２のＮＯＴ回路とにより構成されるレ
ベルシフト手段と、前記レベルシフト手段の出力に応じ
て作動し出力信号を出力端子に導出する出力バッファ手
段とを備え、前記入力端子からの入力信号と前記第１の
ＮＯＴ回路の出力との論理和の否定処理を行いその処理
出力により前記レベルシフト手段を側路して補償入力を
前記出力バッファ手段に供給する補償入力手段を設け、
前記補償入力手段による補償入力によって前記レベルシ
フト手段の遅延動作に起因する遅延時間を短縮するよう
にしたので、入力端子からの入力信号と第１のＮＯＴ回
路の出力との論理処理により、レベルシフト手段の遅延
動作に起因する遅延時間を的確に短縮できる液晶表示装
置駆動用出力制御回路を得ることができる。
信号を印加される第１のＮＯＴ回路と第１のＮＯＴ回路
の出力を受ける第２のＮＯＴ回路とにより構成されるレ
ベルシフト手段と、前記レベルシフト手段の出力に応じ
て作動し出力信号を出力端子に導出する出力バッファ手
段とを備え、前記入力端子からの入力信号と前記第１の
ＮＯＴ回路の出力との論理和の否定処理を行いその処理
出力により前記レベルシフト手段を側路して補償入力を
前記出力バッファ手段に供給する補償入力手段を設け、
前記補償入力手段による補償入力によって前記レベルシ
フト手段の遅延動作に起因する遅延時間を短縮するよう
にしたので、入力端子からの入力信号と第１のＮＯＴ回
路の出力との論理処理により、レベルシフト手段の遅延
動作に起因する遅延時間を的確に短縮できる液晶表示装
置駆動用出力制御回路を得ることができる。
【００２８】第３の発明によれば、入力端子からの入力
信号を印加される第１のＮＯＴ回路と第１のＮＯＴ回路
の出力を受ける第２のＮＯＴ回路とにより構成されるレ
ベルシフト手段と、前記レベルシフト手段の出力に応じ
て作動し出力信号を出力端子に導出する出力バッファ手
段とを備え、前記入力端子からの入力信号と前記第１の
ＮＯＴ回路の出力とを入力として受けるＮＯＲ回路と、
前記ＮＯＲ回路の出力により導通し前記レベルシフト手
段を側路して補償入力を前記出力バッファ手段に供給す
るスイッチ手段とを有する補償入力手段を設け、前記補
償入力手段による補償入力によって前記レベルシフト手
段の遅延動作に起因する遅延時間を短縮するようにした
ので、ＮＯＲ回路およびスイッチ手段の動作により、レ
ベルシフト手段の遅延動作に起因する遅延時間を的確に
短縮できる液晶表示装置駆動用出力制御回路を得ること
ができる。
信号を印加される第１のＮＯＴ回路と第１のＮＯＴ回路
の出力を受ける第２のＮＯＴ回路とにより構成されるレ
ベルシフト手段と、前記レベルシフト手段の出力に応じ
て作動し出力信号を出力端子に導出する出力バッファ手
段とを備え、前記入力端子からの入力信号と前記第１の
ＮＯＴ回路の出力とを入力として受けるＮＯＲ回路と、
前記ＮＯＲ回路の出力により導通し前記レベルシフト手
段を側路して補償入力を前記出力バッファ手段に供給す
るスイッチ手段とを有する補償入力手段を設け、前記補
償入力手段による補償入力によって前記レベルシフト手
段の遅延動作に起因する遅延時間を短縮するようにした
ので、ＮＯＲ回路およびスイッチ手段の動作により、レ
ベルシフト手段の遅延動作に起因する遅延時間を的確に
短縮できる液晶表示装置駆動用出力制御回路を得ること
ができる。
【００２９】第４の発明によれば、第１ないし第３の発
明において、前記補償入力手段の動作を有効にするか無
効にするかを制御する制御手段を設けたので、補償入力
手段の動作によりレベルシフト手段の遅延動作に起因す
る遅延時間を的確に短縮できるとともに、補償入力手段
における動作の有効無効を制御できる液晶表示装置駆動
用出力制御回路を得ることができる。
明において、前記補償入力手段の動作を有効にするか無
効にするかを制御する制御手段を設けたので、補償入力
手段の動作によりレベルシフト手段の遅延動作に起因す
る遅延時間を的確に短縮できるとともに、補償入力手段
における動作の有効無効を制御できる液晶表示装置駆動
用出力制御回路を得ることができる。
【００３０】第５の発明によれば、入力端子からの入力
信号を印加される第１のＮＯＴ回路と第１のＮＯＴ回路
の出力を受ける第２のＮＯＴ回路とにより構成されるレ
ベルシフト手段と、前記レベルシフト手段の出力に応じ
て作動し出力信号を出力端子に導出する出力バッファ手
段とを備え、前記入力端子からの入力信号と前記第１の
ＮＯＴ回路の出力と作動切替制御信号を入力として受け
る３入力ＮＯＲ回路と、前記３入力ＮＯＲ回路の出力に
より導通し前記レベルシフト手段を側路して補償入力を
前記出力バッファ手段に供給するスイッチ手段とを有す
る補償入力手段を設け、前記補償入力手段による補償入
力によって前記レベルシフト手段の遅延動作に起因する
遅延時間を短縮するとともに、前記３入力ＮＯＲ回路に
入力される作動切替制御信号により前記補償入力手段の
動作を有効にするか無効にするかを制御するようにした
ので、補償入力手段の動作によりレベルシフト手段の遅
延動作に起因する遅延時間を的確に短縮できるととも
に、３入力ＮＯＲ回路により補償入力手段における動作
の有効無効を制御できる液晶表示装置駆動用出力制御回
路を得ることができる。
信号を印加される第１のＮＯＴ回路と第１のＮＯＴ回路
の出力を受ける第２のＮＯＴ回路とにより構成されるレ
ベルシフト手段と、前記レベルシフト手段の出力に応じ
て作動し出力信号を出力端子に導出する出力バッファ手
段とを備え、前記入力端子からの入力信号と前記第１の
ＮＯＴ回路の出力と作動切替制御信号を入力として受け
る３入力ＮＯＲ回路と、前記３入力ＮＯＲ回路の出力に
より導通し前記レベルシフト手段を側路して補償入力を
前記出力バッファ手段に供給するスイッチ手段とを有す
る補償入力手段を設け、前記補償入力手段による補償入
力によって前記レベルシフト手段の遅延動作に起因する
遅延時間を短縮するとともに、前記３入力ＮＯＲ回路に
入力される作動切替制御信号により前記補償入力手段の
動作を有効にするか無効にするかを制御するようにした
ので、補償入力手段の動作によりレベルシフト手段の遅
延動作に起因する遅延時間を的確に短縮できるととも
に、３入力ＮＯＲ回路により補償入力手段における動作
の有効無効を制御できる液晶表示装置駆動用出力制御回
路を得ることができる。
【図１】 この発明による実施の形態１における回路構
成を示す接続図である。
成を示す接続図である。
【図２】 この発明による実施の形態１における動作を
示すタイムチャートである。
示すタイムチャートである。
【図３】 この発明による実施の形態２における回路構
成を示す接続図である。
成を示す接続図である。
【図４】 従来技術における回路構成を示す接続図。
【図５】 従来技術における動作を示すタイムチャート
である。
である。
１ レベルシフタ、２ 出力バッファ、３ 電源切替回
路、４ 補償入力回路、Ａ ２入力ＮＯＲ回路、Ｂ Ｎ
ｃｈトランジスタ、Ｃ ３入力ＮＯＲ回路、Ｔ１ 入力
端子、Ｔ２ 出力端子、ＰＳ 電源切替制御信号入力端
子、ＣＳ 有効無効制御用制御信号入力端子。
路、４ 補償入力回路、Ａ ２入力ＮＯＲ回路、Ｂ Ｎ
ｃｈトランジスタ、Ｃ ３入力ＮＯＲ回路、Ｔ１ 入力
端子、Ｔ２ 出力端子、ＰＳ 電源切替制御信号入力端
子、ＣＳ 有効無効制御用制御信号入力端子。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NC11 NC16 NC22 NC58 NC62 ND32 ND33 ND34 5C006 AC21 AF46 BB11 BC11 BF26 BF34 BF46 FA13 FA18 5C080 AA10 BB05 DD30 JJ03 JJ04
Claims (5)
- 【請求項１】 入力端子からの入力信号を印加されるレ
ベルシフト手段と、前記レベルシフト手段の出力に応じ
て作動し出力信号を出力端子に導出する出力バッファ手
段とを備え、前記入力端子からの入力信号の印加により
前記レベルシフト手段を側路して補償入力を前記出力バ
ッファ手段に供給する補償入力手段を設け、前記補償入
力手段による補償入力によって前記レベルシフト手段の
遅延動作に起因する遅延時間を短縮するようにしたこと
を特徴とする液晶表示装置駆動用出力制御回路。 - 【請求項２】 入力端子からの入力信号を印加される第
１のＮＯＴ回路と第１のＮＯＴ回路の出力を受ける第２
のＮＯＴ回路とにより構成されるレベルシフト手段と、
前記レベルシフト手段の出力に応じて作動し出力信号を
出力端子に導出する出力バッファ手段とを備え、前記入
力端子からの入力信号と前記第１のＮＯＴ回路の出力と
の論理和の否定処理を行いその処理出力により前記レベ
ルシフト手段を側路して補償入力を前記出力バッファ手
段に供給する補償入力手段を設け、前記補償入力手段に
よる補償入力によって前記レベルシフト手段の遅延動作
に起因する遅延時間を短縮するようにしたことを特徴と
する液晶表示装置駆動用出力制御回路。 - 【請求項３】 入力端子からの入力信号を印加される第
１のＮＯＴ回路と第１のＮＯＴ回路の出力を受ける第２
のＮＯＴ回路とにより構成されるレベルシフト手段と、
前記レベルシフト手段の出力に応じて作動し出力信号を
出力端子に導出する出力バッファ手段とを備え、前記入
力端子からの入力信号と前記第１のＮＯＴ回路の出力と
を入力として受けるＮＯＲ回路と、前記ＮＯＲ回路の出
力により導通し前記レベルシフト手段を側路して補償入
力を前記出力バッファ手段に供給するスイッチ手段とを
有する補償入力手段を設け、前記補償入力手段による補
償入力によって前記レベルシフト手段の遅延動作に起因
する遅延時間を短縮するようにしたことを特徴とする液
晶表示装置駆動用出力制御回路。 - 【請求項４】 前記補償入力手段の動作を有効にするか
無効にするかを制御する制御手段を設けたことを特徴と
する請求項１ないし請求項３のいずれかに記載の液晶表
示装置駆動用出力制御回路。 - 【請求項５】 入力端子からの入力信号を印加される第
１のＮＯＴ回路と第１のＮＯＴ回路の出力を受ける第２
のＮＯＴ回路とにより構成されるレベルシフト手段と、
前記レベルシフト手段の出力に応じて作動し出力信号を
出力端子に導出する出力バッファ手段とを備え、前記入
力端子からの入力信号と前記第１のＮＯＴ回路の出力と
作動切替制御信号を入力として受ける３入力ＮＯＲ回路
と、前記３入力ＮＯＲ回路の出力により導通し前記レベ
ルシフト手段を側路して補償入力を前記出力バッファ手
段に供給するスイッチ手段とを有する補償入力手段を設
け、前記補償入力手段による補償入力によって前記レベ
ルシフト手段の遅延動作に起因する遅延時間を短縮する
とともに、前記３入力ＮＯＲ回路に入力される作動切替
制御信号により前記補償入力手段の動作を有効にするか
無効にするかを制御するようにしたことを特徴とする液
晶表示装置駆動用出力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156219A JP2002351418A (ja) | 2001-05-25 | 2001-05-25 | 液晶表示装置駆動用出力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001156219A JP2002351418A (ja) | 2001-05-25 | 2001-05-25 | 液晶表示装置駆動用出力制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002351418A true JP2002351418A (ja) | 2002-12-06 |
Family
ID=19000253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001156219A Withdrawn JP2002351418A (ja) | 2001-05-25 | 2001-05-25 | 液晶表示装置駆動用出力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002351418A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007010894A (ja) * | 2005-06-29 | 2007-01-18 | Nec Electronics Corp | 駆動回路及び表示装置 |
-
2001
- 2001-05-25 JP JP2001156219A patent/JP2002351418A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007010894A (ja) * | 2005-06-29 | 2007-01-18 | Nec Electronics Corp | 駆動回路及び表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897696B2 (en) | Duty-cycle adjustable buffer and method and method for operating same | |
| US6717453B2 (en) | Level shift circuit having at least two separate signal paths | |
| JP2004260242A (ja) | 電圧レベルシフタ | |
| US6424186B1 (en) | Circuit for dynamic signal drive strength compensation | |
| JP4005086B2 (ja) | 半導体集積回路 | |
| US6222397B1 (en) | Output circuit with switching function | |
| JP2002351418A (ja) | 液晶表示装置駆動用出力制御回路 | |
| JPH04284021A (ja) | 出力回路 | |
| JPH10209848A (ja) | Ｉｃチップの出力回路 | |
| JPH1198000A (ja) | 出力バッファ回路 | |
| KR100430455B1 (ko) | 출력 인터페이스 회로 | |
| JP2000049584A (ja) | レベルシフト回路を備えた電圧出力回路 | |
| US20060132181A1 (en) | Multipath input buffer circuits | |
| US6300801B1 (en) | Or gate circuit and state machine using the same | |
| JP3214462B2 (ja) | 半導体集積回路 | |
| KR100197984B1 (ko) | 매칭 딜레이 회로 | |
| EP0608515A1 (en) | Programmable drive output buffer | |
| JPH11160398A (ja) | 半導体集積回路 | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| KR20040099649A (ko) | 액정표시장치 | |
| JPH05259880A (ja) | 入出力バッファ回路 | |
| KR100336556B1 (ko) | 클럭신호제어회로 | |
| JP2908254B2 (ja) | 三値論理入力回路 | |
| JP3005560B1 (ja) | 入力回路 | |
| JPS63114319A (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060410 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071214 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |