JP2002150787A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 論理ブロックを構成する複数のフリップフロ
ップ回路相互間の同期状態を簡潔な構成で確保でき、し
かも、低消費電力化を実現できる半導体集積回路および
その動作方法を得る。 【解決手段】 それぞれ論理ブロック２，４を構成する
複数のフリップフロップ回路１を備えた半導体集積回路
において、前記複数のフリップフロップ回路１に共通の
同期クロック信号を供給するとともに、一部のフリップ
フロップ回路の動作不要時に、そのフリップフロップ回
路１に供給されるクロック信号をフリップフロップ回路
外部からのクロック停止信号３，５により停止するよう
にした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、低消費電力が必
要な電子機器の論理回路の設計について、設計を効率よ
く、ゲート数の増加も抑えて低消費化を実現する論理回
路を備えた半導体集積回路に関するものである。

【０００２】

【従来の技術】従来の集積回路の論理設計では、フリッ
プフロップ回路（以下、ＦＦ回路という）間のデータ転
送のときタイミングマージンを確保するためシステムク
ロックを全て統一にし、そのクロック信号のスキューを
管理することにより同じタイミングで動作させるように
している（同期設計）。この場合、常にクロック信号が
動作するため全ての論理ブロックが動作し、半導体集積
回路（ＩＣ）にした時の消費電力が大きくなる。従っ
て、携帯機器などの低消費電力が必要な機器には不向き
である。

【０００３】これを避けるために、分周したクロック信
号や、イネーブル信号とゲートして歯抜けとなったクロ
ック信号を使用し、動作していない論理ブロックの動作
を止める必要がある。しかし、これらのクロック信号を
それぞれ制御することは困難であり、特に異なるクロッ
ク信号間についてはクロック信号のスキューが管理でき
ないためデータの受け渡し動作を保証することができな
い。そのため、タイミングの厳しい部分では、ＦＦ回路
間に遅延素子を挿入するなどして対応しなければなら
ず、設計効率の悪化や、ゲート数の増加の原因となって
いる。

【０００４】従来例を図３に示す。図３において、論理
ブロックＡ：２を構成するＦＦ回路のＴ端子および論理
ブロックＢ：４を構成するＦＦ回路のＴ端子には、共通
の同期クロック信号８が供給される。このように、従来
の集積回路の設計では、データ転送を行うのに全てのク
ロック信号を共通にし、各論理ブロック間のデータ転送
を行うようにしている（同期設計）。

【０００５】この回路構成では全てのクロック信号を統
一しているので、クロック信号のスキューを小さくする
ことができ、データ転送を正確に行うことができる。し
かし、図３の場合には、クロック信号に従って全ての論
理回路が動作するのでＩＣにした場合は消費電力が非常
に高くなってしまい、携帯電話などの充電池を使うよう
な携帯機器に搭載すると使用時間を短くしてしまうなど
の不具合がある。

【０００６】そのため、このような携帯機器に使うＩＣ
に使用する論理回路は、図４のような構成になってい
る。図４において、論理ブロックＡ：２を構成するＦＦ
回路のＴ端子および論理ブロックＢ：４を構成するＦＦ
回路のＴ端子には、それぞれ非同期クロック信号１０が
供給され、互いに異なるクロック信号が供給される。従
来の低消費電力化を考慮した論理設計では、図４に示し
たように、非同期クロック１０を使用し各論理ブロック
を別々に動作させることでブロックを止める制御を行
う。非同期クロック信号１０は、元々のシステムクロッ
クを分周して周期を低くしたものや、イネーブル信号を
用いて、ある一定期間クロックを停止させ歯抜けとなっ
たクロック信号である。

【０００７】しかし、このような論理回路の場合、非同
期なクロック毎にそのファンアウト数やレイアウトした
時の領域が異なるため、クロック間のスキューや遅延を
制御するのは不可能である。従って、非同期クロック信
号１０により作動される論理ブロック間のデータ転送を
行う際には、遅延素子９を設けてデータ転送に充分なホ
ールドマシーンを確保する必要がある。論理回路の規模
が大きいと、遅延素子９があらゆる場所に必要となり、
また、非同期クロック信号１０の遅延のバラツキも大き
くなって、遅延素子９がたくさん必要となるので非常に
ゲート数が増加してしまう。また、ある程度ゲート数が
増加した後でないと、どの程度のホールドマシーンを確
保すれば良いか判断ができないため、レイアウト設計と
遅延素子９追加の繰り返し設計作業が発生し、設計効率
が非常に悪くなる。

【０００８】

【発明が解決しようとする課題】この発明は、論理ブロ
ックを構成する複数のフリップフロップ回路相互間の同
期状態を簡潔な構成で確保でき、しかも、低消費電力化
を実現できる半導体集積回路およびその動作方法を得よ
うとするものである。

【０００９】

【課題を解決するための手段】第１の発明に係る半導体
集積回路では、それぞれ論理ブロックを構成する複数の
フリップフロップ回路を備えた半導体集積回路におい
て、前記複数のフリップフロップ回路に共通のクロック
信号を供給するとともに、フリップフロップ回路外部か
らの信号により前記複数のフリップフロップ回路のうち
一部のフリップフロップ回路の消費電力を低減するよう
にしたものである。

【００１０】第２の発明に係る半導体集積回路では、そ
れぞれ論理ブロックを構成する複数のフリップフロップ
回路を備えた半導体集積回路において、前記複数のフリ
ップフロップ回路に共通のクロック信号を供給するとと
もに、フリップフロップ回路外部からの信号により前記
複数のフリップフロップ回路のうち一部のフリップフロ
ップ回路の機能を停止するようにしたものである。

【００１１】第３の発明に係る半導体集積回路では、そ
れぞれ論理ブロックを構成する複数のフリップフロップ
回路を備えた半導体集積回路において、前記複数のフリ
ップフロップ回路に共通のクロック信号を供給するとと
もに、フリップフロップ回路外部からの信号により前記
複数のフリップフロップ回路のうち一部のフリップフロ
ップ回路のクロック信号を停止するようにしたものであ
る。

【００１２】第４の発明に係る半導体集積回路では、そ
れぞれ論理ブロックを構成する複数のフリップフロップ
回路を備えた半導体集積回路において、前記複数のフリ
ップフロップ回路に共通のクロック信号を供給するとと
もに、それぞれのフリップフロップ回路にフリップフロ
ップ回路外部からの信号により前記フリップフロップ回
路の消費電力を低減するスイッチ手段を設けたものであ
る。

【００１３】第５の発明に係る半導体集積回路では、そ
れぞれ論理ブロックを構成する複数のフリップフロップ
回路を備えた半導体集積回路において、前記複数のフリ
ップフロップ回路に共通のクロック信号を供給するとと
もに、それぞれのフリップフロップ回路にフリップフロ
ップ回路外部からの信号により前記フリップフロップ回
路の機能を停止するスイッチ手段を設けたものである。

【００１４】第６の発明に係る半導体集積回路では、そ
れぞれ論理ブロックを構成する複数のフリップフロップ
回路を備えた半導体集積回路において、前記複数のフリ
ップフロップ回路に共通のクロック信号を供給するとと
もに、それぞれのフリップフロップ回路にフリップフロ
ップ回路外部からの信号により前記フリップフロップ回
路に供給されたクロック信号を停止するスイッチ手段を
設けたものである。

【００１５】第７の発明に係る半導体集積回路では、そ
れぞれ論理ブロックを構成する複数のフリップフロップ
回路を備えた半導体集積回路において、前記複数のフリ
ップフロップ回路のＴ端子に共通のクロック信号を供給
するとともに、それぞれのフリップフロップ回路にフリ
ップフロップ回路外部からの信号により前記フリップフ
ロップ回路のＴ端子に供給されたクロック信号を停止し
Ｄ入力端子から入力されＱ出力端子から導出されるフリ
ップフロップ回路出力を停止するスイッチ手段を設けた
ものである。

【００１６】第８の発明に係る半導体集積回路の動作方
法では、それぞれ論理ブロックを構成する複数のフリッ
プフロップ回路を備えた半導体集積回路を動作させるに
あたり、前記複数のフリップフロップ回路に共通のクロ
ック信号を供給し前記複数のフリップフロップ回路を同
期して動作させるとともに、前記複数のフリップフロッ
プ回路のうち一部のフリップフロップ回路の動作不要時
に、フリップフロップ回路外部からの信号により前記動
作不要なフリップフロップ回路の消費電力を低減するよ
うにしたものである。

【００１７】第９の発明に係る半導体集積回路の動作方
法では、それぞれ論理ブロックを構成する複数のフリッ
プフロップ回路を備えた半導体集積回路を動作させるに
あたり、前記複数のフリップフロップ回路に共通のクロ
ック信号を供給し前記複数のフリップフロップ回路を同
期して動作させるとともに、前記複数のフリップフロッ
プ回路のうち一部のフリップフロップ回路の動作不要時
に、フリップフロップ回路外部からの信号により前記動
作不要なフリップフロップ回路の機能を停止するように
したものである。

【００１８】第１０の発明に係る半導体集積回路の動作
方法では、それぞれ論理ブロックを構成する複数のフリ
ップフロップ回路を備えた半導体集積回路において、前
記複数のフリップフロップ回路に共通のクロック信号を
供給し前記複数のフリップフロップ回路を同期して動作
させるとともに、前記複数のフリップフロップ回路のう
ち一部のフリップフロップ回路の動作不要時に、フリッ
プフロップ回路外部からの信号により前記動作不要なフ
リップフロップ回路のクロック信号を停止するようにし
たものである。

【００１９】

【発明の実施の形態】実施の形態１．この発明による実
施の形態を図１および図２について説明する。図１は、
この発明による実施の形態における論理回路構成を全体
的に示したものである。図において、１は停止機能付Ｆ
Ｆ回路、２は機能ブロックＡ、３はクロック停止信号
Ａ、４は機能ブロックＢ、５はクロック停止信号Ｂ、６
は入力データ、７は出力データ、８は同期クロック供給
回路である。機能ブロックＡ：２および機能ブロック
Ｂ：４は、それぞれ停止機能付ＦＦ回路１によって構成
されている。

【００２０】入力データ６は、同期クロック供給回路８
からの同期クロック信号によってデータ転送されるが、
論理ブロックＡ：２を通過したデータが、論理ブロック
Ｂ：４の動作に不必要な場合があるときに、クロック停
止信号Ｂ：５で制御することにより、論理ブロックＢ：
４の動作を止めることが可能である。これにより、論理
ブロックＢ：４は動作が停止するため、論理回路全体の
低消費電力化を行うことができる。

【００２１】図３に示す従来の集積回路の設計では、デ
ータ転送を行うのに、全てのクロック信号を共通にし、
各論理ブロック間のデータ転送を行うようにしている
（同期設計）。この回路構成では全てのクロック信号を
統一しているので、クロック信号のスキューを小さくす
ることができ、データ転送を正確に行うことができる。
しかし、図３の場合には、クロック信号に従って全ての
論理回路が動作するのでＩＣにした場合は消費電力が非
常に高くなってしまい、携帯電話などの充電池を使うよ
うな携帯機器に搭載すると使用時間を短くしてしまうな
どの不具合がある。

【００２２】そのため、このような携帯機器に使うＩＣ
に使用する論理回路は、図４のような構成になってい
る。従来の低消費電力化を考慮した論理設計では図４に
示したように、非同期クロック供給回路１０による非同
期クロック信号を使用し各論理ブロックを別々に動作さ
せることでブロックを止める制御を行う。非同期クロッ
ク供給回路１０による非同期クロック信号は、元々のシ
ステムクロックを分周して周期を低くしたものや、イネ
ーブル信号を用いて、ある一定期間クロックを停止させ
歯抜けとなったクロック信号である。

【００２３】しかし、このような論理回路の場合、非同
期なクロック信号毎にそのファンアウト数やレイアウト
した時の領域が異なるため、クロック信号間のスキュー
や遅延を制御するのは不可能である。従って、非同期ク
ロック供給回路１０による非同期クロック信号が供給さ
れるＦＦ回路からなる論理ブロック間のデータ転送を行
う際には、遅延素子９を設けてデータ転送に充分なホー
ルドマシーンを確保する必要がある。論理回路の規模が
大きいと、遅延素子９があらゆる場所に必要となり、ま
た、非同期クロック１０の遅延のバラツキも大きくなっ
て、遅延素子９がたくさん必要となるので非常にゲート
数が増加してしまう。また、ある程度ゲート数が増加し
た後でないとどの程度のホールドマシーンを確保すれば
良いか判断ができないため、レイアウト設計と遅延素子
９追加の繰り返し設計作業が発生し、設計効率が非常に
悪くなる。

【００２４】この発明による実施の形態においては、図
１のように統一の同期クロック供給回路８によって供給
される共通の同期クロック信号を用いることにより上記
のようなゲート数増加や設計効率の悪化は発生しない。
また、停止機能付ＦＦ回路１を使うことによりシステム
動作に関係ないブロックの動作を止めることにより低消
費電力化を行うことができる。

【００２５】この発明についての刊行物による先行技術
としては、特開平１０−１６３８２０号公報があるが、
この先行技術は、ＦＦ回路内部に比較回路および制御回
路等を設け、元々蓄えていたデータと新たに入力された
データとを比較することにより、ＦＦ回路内部のクロッ
ク信号を動作させるかどうかを制御するものであって、
煩雑な構成を必要とするものである。この発明による実
施の形態においては、ＦＦ回路外部からのクロック停止
信号でＦＦ回路内部のクロック信号を動作させるかどう
かを制御するものである。そのクロック停止信号は、非
同期の設計においてクロック信号をそれぞれ制御してい
た制御信号に相当する信号であって、簡潔な構成で得ら
れるものであり、低消費電力化を実現できるばかりでな
く、設計効率が良くなる点で前述した先行技術とは明確
に異なるものである。

【００２６】停止機能付ＦＦ回路１の内部回路構成を図
２に示す。図２（ａ）はＴ（クロック）端子部分を示す
接続図、図２（ｂ）はＤ（入力）端子およびＱ（出力）
端子部分を示す接続図である。図において、Ｔはクロッ
ク端子、Ｄは入力端子、Ｑは出力端子、１１はスイッチ
手段を構成するスイッチ回路である。このような内部回
路構成を有する停止機能付ＦＦ回路１は、図１に示す論
理ブロックＡ：２および論理ブロックＢ：４に、それぞ
れ設けられ、各論理ブロック：２，４をそれぞれ構成す
るものである。

【００２７】論理ブロックＡ：２および論理ブロック
Ｂ：４（図１）の論理動作が必要とされる動作形態にお
いては、各論理ブロック２，４を構成するそれぞれの停
止機能付ＦＦ回路１は、クロック停止信号３が印加され
ずスイッチ回路１１はオン状態にある。この状態では、
図２（ａ）に示すクロック信号入力端子としてのＴ端子
から入力されたクロック信号は１個または２個のインバ
ータを介して制御信号ＴＯ1 およびＴＯ2 が導出され
る。この制御信号ＴＯ1 およびＴＯ2 は、図２（ｂ）に
示すＤ端子およびＱ端子部分に設けられインバータに接
続された４個のトランスファーゲートを制御するため、
その制御端子におけるＴＯ1 ，ＴＯ2 表示箇所にそれぞ
れ供給され、ＦＦ回路１は論理ブロック２，４に要求さ
れる所望の論理動作を遂行する。

【００２８】これに対し、論理ブロックＡ：２および論
理ブロックＢ：４（図１）のいずれか、例えば論理ブロ
ックＢ：４の論理動作が必要とされない動作形態におい
ては、論理ブロックＢ：４を構成する停止機能付ＦＦ回
路１のスイッチ回路１１には、クロック停止信号Ｂ：５
（図１，図２）が印加され、スイッチ回路１１はオフ状
態とされる。クロック信号入力端子としてのＴ端子から
入力されるクロック信号はスイッチ回路１１のオフ状態
により無効となり、論理ブロックＢ：４を構成する停止
機能付ＦＦ回路１は、その論理動作を停止する。

【００２９】このように、ＦＦ回路１は内部にインバー
タ回路等がありクロックが動作したときにそれらが動作
するため電流が流れ、消費電力が高くなる。回路動作形
態によって、論理動作を必要としない論理ブロック、例
えば論理ブロックＢ：４（図１）がある場合には、その
論理ブロックＢ：４を構成するＦＦ回路１のスイッチ回
路１１にクロック停止信号Ｂ：５（図１，図２）をＴ
（クロック）端子によるクロック信号の入力直前に入れ
る。これにより、ＦＦ回路１の動作を停止し、低消費電
力化が可能となる。スイッチ回路１１は、ＡＮＤ回路や
ＯＲ回路の論理ゲートやセレクタ回路などで構成するこ
とができる。また、停止機能付ＦＦ回路１としては、リ
セット機能付ＦＦ回路にも展開することができる。

【００３０】この発明による実施の形態によれば、それ
ぞれ論理ブロックＡ：２および論理ブロックＢ：４を構
成する複数のフリップフロップ回路１を備えた半導体集
積回路において、前記複数のフリップフロップ回路１の
Ｔ端子に共通の同期クロック信号を供給するとともに、
それぞれのフリップフロップ回路１にフリップフロップ
回路外部からの信号により前記フリップフロップ回路の
Ｔ端子に供給されたクロック信号を停止しＤ入力端子か
ら入力されＱ出力端子から導出されるフリップフロップ
回路出力を停止するスイッチ回路１１からなるスイッチ
手段を設け、前記複数のフリップフロップ回路１のうち
一部のフリップフロップ回路の動作不要時に、前記動作
不要なフリップフロップ回路のクロック信号を停止し、
そのフリップフロップ回路の機能を停止して消費電力を
低減するようにしたので、論理ブロック２，４を構成す
る複数のフリップフロップ回路１相互間の同期状態を簡
潔な構成で確保でき、しかも、それぞれのフリップフロ
ップ回路１に、その動作不要時に、フリップフロップ回
路外部からの信号により前記フリップフロップ回路のＴ
端子に供給されたクロック信号を停止しＤ入力端子から
入力されＱ出力端子から導出されるフリップフロップ回
路出力を停止するスイッチ回路１１からなるスイッチ手
段を設けることによって、低消費電力化を実現できる半
導体集積回路を得ることができる。

【００３１】また、この発明による実施の形態によれ
ば、それぞれ論理ブロック２，４を構成する複数のフリ
ップフロップ回路１を備えた半導体集積回路を動作させ
るにあたり、前記複数のフリップフロップ回路１に共通
の同期クロック信号を供給し前記複数のフリップフロッ
プ回路１を同期して動作させるとともに、前記複数のフ
リップフロップ回路１のうち一部のフリップフロップ回
路の動作不要時に、フリップフロップ回路外部からの信
号により前記動作不要なフリップフロップ回路のクロッ
ク信号を停止するようにしたので、論理ブロックを構成
する複数のフリップフロップ回路相互間の同期状態を簡
潔な構成で確保でき、しかも、一部のフリップフロップ
回路の動作不要時に、外部からの信号により前記動作不
要なフリップフロップ回路のクロック信号を停止し、そ
のフリップフロップ回路の機能を停止することによっ
て、低消費電力化を実現できる半導体集積回路の動作方
法を得ることができる。

【００３２】

【発明の効果】第１の発明によれば、それぞれ論理ブロ
ックを構成する複数のフリップフロップ回路を備えた半
導体集積回路において、前記複数のフリップフロップ回
路に共通のクロック信号を供給するとともに、フリップ
フロップ回路外部からの信号により前記複数のフリップ
フロップ回路のうち一部のフリップフロップ回路の消費
電力を低減するようにしたので、論理ブロックを構成す
る複数のフリップフロップ回路相互間の同期状態を簡潔
な構成で確保でき、しかも、低消費電力化を実現できる
半導体集積回路を得ることができる。

【００３３】第２の発明によれば、それぞれ論理ブロッ
クを構成する複数のフリップフロップ回路を備えた半導
体集積回路において、前記複数のフリップフロップ回路
に共通のクロック信号を供給するとともに、フリップフ
ロップ回路外部からの信号により前記複数のフリップフ
ロップ回路のうち一部のフリップフロップ回路の機能を
停止するようにしたので、論理ブロックを構成する複数
のフリップフロップ回路相互間の同期状態を簡潔な構成
で確保でき、しかも、フリップフロップ回路外部からの
信号により一部のフリップフロップ回路の機能を停止す
ることによって低消費電力化を実現できる半導体集積回
路を得ることができる。

【００３４】第３の発明によれば、それぞれ論理ブロッ
クを構成する複数のフリップフロップ回路を備えた半導
体集積回路において、前記複数のフリップフロップ回路
に共通のクロック信号を供給するとともに、フリップフ
ロップ回路外部からの信号により前記複数のフリップフ
ロップ回路のうち一部のフリップフロップ回路のクロッ
ク信号を停止するようにしたので、論理ブロックを構成
する複数のフリップフロップ回路相互間の同期状態を簡
潔な構成で確保でき、しかも、フリップフロップ回路外
部からの信号により一部のフリップフロップ回路のクロ
ック信号を停止することによって低消費電力化を実現で
きる半導体集積回路を得ることができる。

【００３５】第４の発明によれば、それぞれ論理ブロッ
クを構成する複数のフリップフロップ回路を備えた半導
体集積回路において、前記複数のフリップフロップ回路
に共通のクロック信号を供給するとともに、それぞれの
フリップフロップ回路にフリップフロップ回路外部から
の信号により前記フリップフロップ回路の消費電力を低
減するスイッチ手段を設けたので、論理ブロックを構成
する複数のフリップフロップ回路相互間の同期状態を簡
潔な構成で確保でき、しかも、それぞれのフリップフロ
ップ回路にフリップフロップ回路外部からの信号により
前記フリップフロップ回路の消費電力を低減するスイッ
チ手段を設けることによって低消費電力化を実現できる
半導体集積回路を得ることができる。

【００３６】第５の発明によれば、それぞれ論理ブロッ
クを構成する複数のフリップフロップ回路を備えた半導
体集積回路において、前記複数のフリップフロップ回路
に共通のクロック信号を供給するとともに、それぞれの
フリップフロップ回路にフリップフロップ回路外部から
の信号により前記フリップフロップ回路の機能を停止す
るスイッチ手段を設けたので、論理ブロックを構成する
複数のフリップフロップ回路相互間の同期状態を簡潔な
構成で確保でき、しかも、それぞれのフリップフロップ
回路にフリップフロップ回路外部からの信号により前記
フリップフロップ回路の機能を停止するスイッチ手段を
設けることによって低消費電力化を実現できる半導体集
積回路を得ることができる。

【００３７】第６の発明によれば、それぞれ論理ブロッ
クを構成する複数のフリップフロップ回路を備えた半導
体集積回路において、前記複数のフリップフロップ回路
に共通のクロック信号を供給するとともに、それぞれの
フリップフロップ回路にフリップフロップ回路外部から
の信号により前記フリップフロップ回路に供給されたク
ロック信号を停止するスイッチ手段を設けたので、論理
ブロックを構成する複数のフリップフロップ回路相互間
の同期状態を簡潔な構成で確保でき、しかも、それぞれ
のフリップフロップ回路にフリップフロップ回路外部か
らの信号により前記フリップフロップ回路のクロック信
号を停止するスイッチ手段を設けることによって低消費
電力化を実現できる半導体集積回路を得ることができ
る。

【００３８】第７の発明によれば、それぞれ論理ブロッ
クを構成する複数のフリップフロップ回路を備えた半導
体集積回路において、前記複数のフリップフロップ回路
のＴ端子に共通のクロック信号を供給するとともに、そ
れぞれのフリップフロップ回路にフリップフロップ回路
外部からの信号により前記フリップフロップ回路のＴ端
子に供給されたクロック信号を停止しＤ入力端子から入
力されＱ出力端子から導出されるフリップフロップ回路
出力を停止するスイッチ手段を設けたので、論理ブロッ
クを構成する複数のフリップフロップ回路相互間の同期
状態を簡潔な構成で確保でき、しかも、それぞれのフリ
ップフロップ回路にフリップフロップ回路外部からの信
号により前記フリップフロップ回路のＴ端子に供給され
たクロック信号を停止するスイッチ手段を設けることに
よって低消費電力化を実現できる半導体集積回路を得る
ことができる。

【００３９】第８の発明によれば、それぞれ論理ブロッ
クを構成する複数のフリップフロップ回路を備えた半導
体集積回路を動作させるにあたり、前記複数のフリップ
フロップ回路に共通のクロック信号を供給し前記複数の
フリップフロップ回路を同期して動作させるとともに、
前記複数のフリップフロップ回路のうち一部のフリップ
フロップ回路の動作不要時に、フリップフロップ回路外
部からの信号により前記動作不要なフリップフロップ回
路の消費電力を低減するようにしたので、論理ブロック
を構成する複数のフリップフロップ回路相互間の同期状
態を簡潔な構成で確保でき、しかも、低消費電力化を実
現できる半導体集積回路の動作方法を得ることができ
る。

【００４０】第９の発明によれば、それぞれ論理ブロッ
クを構成する複数のフリップフロップ回路を備えた半導
体集積回路を動作させるにあたり、前記複数のフリップ
フロップ回路に共通のクロック信号を供給し前記複数の
フリップフロップ回路を同期して動作させるとともに、
前記複数のフリップフロップ回路のうち一部のフリップ
フロップ回路の動作不要時に、フリップフロップ回路外
部からの信号により前記動作不要なフリップフロップ回
路の機能を停止するようにしたので、論理ブロックを構
成する複数のフリップフロップ回路相互間の同期状態を
簡潔な構成で確保でき、しかも、フリップフロップ回路
外部からの信号により動作不要なフリップフロップ回路
の機能を停止することによって低消費電力化を実現でき
る半導体集積回路の動作方法を得ることができる。

【００４１】第１０の発明によれば、それぞれ論理ブロ
ックを構成する複数のフリップフロップ回路を備えた半
導体集積回路を動作させるにあたり、前記複数のフリッ
プフロップ回路に共通のクロック信号を供給し前記複数
のフリップフロップ回路を同期して動作させるととも
に、前記複数のフリップフロップ回路のうち一部のフリ
ップフロップ回路の動作不要時に、フリップフロップ回
路外部からの信号により前記動作不要なフリップフロッ
プ回路のクロック信号を停止するようにしたので、論理
ブロックを構成する複数のフリップフロップ回路相互間
の同期状態を簡潔な構成で確保でき、しかも、フリップ
フロップ回路外部からの信号により動作不要なフリップ
フロップ回路のクロック信号を停止することによって低
消費電力化を実現できる半導体集積回路の動作方法を得
ることができる。

【図面の簡単な説明】

【図１】 この発明による実施の形態における全体構成
を示す接続図である。

【図２】 この発明による実施の形態におけるＦＦ回路
の内部構成を示す接続図である。

【図３】 従来技術における構成を示す接続図である。

【図４】 従来技術における他の構成を示す接続図であ
る。

【符号の説明】

１ 停止機能付ＦＦ回路、２ 機能ブロックＡ、３ ク
ロック停止信号Ａ、４機能ブロックＢ、５ クロック停
止信号Ｂ、６ 入力データ、７ 出力データ、８ 同期
クロック供給回路、１１ スイッチ回路。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 それぞれ論理ブロックを構成する複数の
   フリップフロップ回路を備えた半導体集積回路におい
   て、前記複数のフリップフロップ回路に共通のクロック
   信号を供給するとともに、フリップフロップ回路外部か
   らの信号により前記複数のフリップフロップ回路のうち
   一部のフリップフロップ回路の消費電力を低減するよう
   にしたことを特徴とする半導体集積回路。
2. 【請求項２】 それぞれ論理ブロックを構成する複数の
   フリップフロップ回路を備えた半導体集積回路におい
   て、前記複数のフリップフロップ回路に共通のクロック
   信号を供給するとともに、フリップフロップ回路外部か
   らの信号により前記複数のフリップフロップ回路のうち
   一部のフリップフロップ回路の機能を停止するようにし
   たことを特徴とする半導体集積回路。
3. 【請求項３】 それぞれ論理ブロックを構成する複数の
   フリップフロップ回路を備えた半導体集積回路におい
   て、前記複数のフリップフロップ回路に共通のクロック
   信号を供給するとともに、フリップフロップ回路外部か
   らの信号により前記複数のフリップフロップ回路のうち
   一部のフリップフロップ回路のクロック信号を停止する
   ようにしたことを特徴とする半導体集積回路。
4. 【請求項４】 それぞれ論理ブロックを構成する複数の
   フリップフロップ回路を備えた半導体集積回路におい
   て、前記複数のフリップフロップ回路に共通のクロック
   信号を供給するとともに、それぞれのフリップフロップ
   回路にフリップフロップ回路外部からの信号により前記
   フリップフロップ回路の消費電力を低減するスイッチ手
   段を設けたことを特徴とする半導体集積回路。
5. 【請求項５】 それぞれ論理ブロックを構成する複数の
   フリップフロップ回路を備えた半導体集積回路におい
   て、前記複数のフリップフロップ回路に共通のクロック
   信号を供給するとともに、それぞれのフリップフロップ
   回路にフリップフロップ回路外部からの信号により前記
   フリップフロップ回路の機能を停止するスイッチ手段を
   設けたことを特徴とする半導体集積回路。
6. 【請求項６】 それぞれ論理ブロックを構成する複数の
   フリップフロップ回路を備えた半導体集積回路におい
   て、前記複数のフリップフロップ回路に共通のクロック
   信号を供給するとともに、それぞれのフリップフロップ
   回路にフリップフロップ回路外部からの信号により前記
   フリップフロップ回路に供給されたクロック信号を停止
   するスイッチ手段を設けたことを特徴とする半導体集積
   回路。
7. 【請求項７】 それぞれ論理ブロックを構成する複数の
   フリップフロップ回路を備えた半導体集積回路におい
   て、前記複数のフリップフロップ回路のＴ端子に共通の
   クロック信号を供給するとともに、それぞれのフリップ
   フロップ回路にフリップフロップ回路外部からの信号に
   より前記フリップフロップ回路のＴ端子に供給されたク
   ロック信号を停止しＤ入力端子から入力されＱ出力端子
   から導出されるフリップフロップ回路出力を停止するス
   イッチ手段を設けたことを特徴とする半導体集積回路。
8. 【請求項８】 それぞれ論理ブロックを構成する複数の
   フリップフロップ回路を備えた半導体集積回路を動作さ
   せるにあたり、前記複数のフリップフロップ回路に共通
   のクロック信号を供給し前記複数のフリップフロップ回
   路を同期して動作させるとともに、前記複数のフリップ
   フロップ回路のうち一部のフリップフロップ回路の動作
   不要時に、フリップフロップ回路外部からの信号により
   前記動作不要なフリップフロップ回路の消費電力を低減
   するようにしたことを特徴とする半導体集積回路の動作
   方法。
9. 【請求項９】 それぞれ論理ブロックを構成する複数の
   フリップフロップ回路を備えた半導体集積回路を動作さ
   せるにあたり、前記複数のフリップフロップ回路に共通
   のクロック信号を供給し前記複数のフリップフロップ回
   路を同期して動作させるとともに、前記複数のフリップ
   フロップ回路のうち一部のフリップフロップ回路の動作
   不要時に、フリップフロップ回路外部からの信号により
   前記動作不要なフリップフロップ回路の機能を停止する
   ようにしたことを特徴とする半導体集積回路の動作方
   法。
10. 【請求項１０】 それぞれ論理ブロックを構成する複数
    のフリップフロップ回路を備えた半導体集積回路を動作
    させるにあたり、前記複数のフリップフロップ回路に共
    通のクロック信号を供給し前記複数のフリップフロップ
    回路を同期して動作させるとともに、前記複数のフリッ
    プフロップ回路のうち一部のフリップフロップ回路の動
    作不要時に、フリップフロップ回路外部からの信号によ
    り前記動作不要なフリップフロップ回路のクロック信号
    を停止するようにしたことを特徴とする半導体集積回路
    の動作方法。