JPH11121743A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11121743A
JPH11121743A JP28225997A JP28225997A JPH11121743A JP H11121743 A JPH11121743 A JP H11121743A JP 28225997 A JP28225997 A JP 28225997A JP 28225997 A JP28225997 A JP 28225997A JP H11121743 A JPH11121743 A JP H11121743A
Authority
JP
Japan
Prior art keywords
gate electrode
oxide film
resist
diffusion layer
resists
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28225997A
Other languages
English (en)
Other versions
JP3064991B2 (ja
Inventor
Jinsuke Sudou
仁介 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9282259A priority Critical patent/JP3064991B2/ja
Publication of JPH11121743A publication Critical patent/JPH11121743A/ja
Application granted granted Critical
Publication of JP3064991B2 publication Critical patent/JP3064991B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 二重拡散層の拡散抵抗のばらつき及び、ゲー
ト電極−低濃度拡散層間の容量のばらつきを少なくし、
かつ高耐圧化と自己整合型を実現する。 【解決手段】 ゲート電極6を形成し、その後にレジス
ト5を残置したまま高い加速電圧の下にイオン注入を行
う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に高加速度電圧のイオン注入による高耐圧
化と自己整合型の低濃度拡散層の形成を目的とする半導
体装置の製造方法に関する。
【0002】
【従来の技術】従来、この種の高耐圧化を目的とする半
導体装置の製造方法は、高電界が印加されるドレイン拡
散層の耐圧を高めることを目的とし、高い加速電圧にお
いて不純物をイオン注入し深接合な低濃度拡散層をゲー
ト電極形成前に形成している。
【0003】図3は、従来の高耐圧化を目的とする半導
体装置の製造方法の一例を示す断面図である。図3で
は、Nチャネル型MOS(Metal Oxlde S
cmiconductor)トランジスタを例にとって
説明する。
【0004】まず図3(a)において、P型シリコン基
板1にLOCOS(LOCal Oxldation
of Sllicon)法により酸化膜を選択的に成長
させフィールド酸化膜2を形成する。
【0005】ところで、ゲート電極に対し自己整合的に
深接合な低濃度拡散層を形成するためには、ゲート電極
を形成した後、ゲート電極をマスクとして高い加速電圧
でイオン注入する技術が必要である。しかし、従来技術
ではゲート電極をイオン種が突き抜けるため、ゲート電
極を形成する前に深接合な低濃度拡散層を形成してい
る。
【0006】したがって次に、フォトリソグラフィー技
術によりレジスト11をパターン形成した後、N型不純
物であるリンを高い加速電圧でイオン注入し深接合なN
-型拡散層7を形成する。
【0007】次いで図3(b)において、フォトリソグ
ラフィー技術により選択的にP型不純物であるボロンを
高い加速電圧でイオン注入し、P型のチャネルストッパ
ー層3を形成する。次いで、熱酸化法によりゲート酸化
膜4を成長させ、その上にCVD(Chomical
Vapor Deposition)法によりポリシリ
コンを堆積させる。次いで、フォトリソグラフィー技術
によりレジスト5をパターン形成した後、ドライエッチ
ング法によりゲート電極6を所望の形状に形成する。次
いでレジスト5を剥離する。
【0008】次いで図3(c)において、CVD法によ
り酸化膜を堆積させた後、この酸化膜をドライエッチン
グ法によりゲート電極6の側壁のみに酸化膜を残し、サ
イドウォールスペーサ8を形成する。次いで、フォトリ
ソグラフィー技術により選択的にN型不純物であるヒ素
をイオン注入しN+型拡散層9を形成することにより、
実質的なソース/ドレイン拡散層である二重拡散層10
が形成される。
【0009】
【発明が解決しようとする課題】しかしながら、従来例
では、二重拡散層の拡散抵抗のばらつきが大きく、集積
回路の設計に不利であるという課題がある。
【0010】その理由は、低濃度拡散層はゲート電極形
成前に形成し自己整合的に形成しておらず、高濃度拡散
層はゲート電極形成後にサイドウォールスペーサに対し
自己整合的に形成しているため、低濃度拡散層と高濃度
拡散層間隔のばらつきが生じるためである。
【0011】さらにゲート電極−低濃度拡散層間の容量
ばらつきが大きく、集積回路の設計に不利であるという
課題がある。
【0012】その理由は、ゲート電極形成前に低濃度拡
散層を形成しているため、ゲート電極形成時の目ずれに
よるゲート電極と低濃度拡散層の重なり領域のばらつき
が生じるためである。
【0013】さらにチャネルストッパー層に余分なイオ
ン注入がなされ、チャネルストッパー層が反転されやす
くなり、その結果、半導体装置の特性が変動するという
課題がある。
【0014】その理由は、チャネルストッパー層直上の
フィールド酸化膜上にイオン種の突き抜け防止膜がない
ため、高い加速電圧でイオン注入するとイオン種がフィ
ールド酸化膜を突き抜けるためである。
【0015】また、特開平3−215971号公報で提
示されている製造方法を図4に示す。図4は説明のた
め、特開平3−215971号公報で示されている製造
方法の断面図に、チャネルストッパー層3を付記し、N
チャネル型MOSトランジスタのみを抜き出した断面図
として記載している。ここで示されている製造方法は、
ゲート電極6上にレジスト5を残置させ(図4
(a))、LDD(Lightly Doped Dr
ain)領域12をゲート電極6に対し自己整合的に形
成させる(図4(b))方法である。LDD領域12
は、浅接合な低濃度拡散層であるため、低い加速電圧で
イオン注入し形成されている。
【0016】しかしながら、深接合な低濃度拡散層をゲ
ート電極6に対し自己整合的に形成するため、高い加速
電圧でイオン注入すると、レジスト5が残置されている
ゲート電極6をイオン種は突き抜けないが、レジスト6
が残置されていないチャネルストッパー層3直上のフィ
ールド酸化膜2をイオン種が突き抜ける。したがって、
特開平3−215971号公報で示されている製造方法
では、深接合な低濃度拡散層を形成するには課題が残
る。
【0017】本発明の目的は、二重拡散層の拡散抵抗の
ばらつき及び、ゲート電極−低濃度拡散層間の容量のば
らつきが小さく、チャネルストッパー層への余分なイオ
ン注入がない高耐圧化と自己整合型を目的とする半導体
装置の製造方法を提供することにある。
【0018】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、ゲート電極
の上にレジストを残置させ、かつチャネルストッパー層
直上のフィールド酸化膜上にゲート電極及び、レジスト
を残置させ、ゲート電極とレジストをマスクとし、高い
加速電圧でイオン注入し、深接合な低濃度拡散層をゲー
ト電極に対し自己整合的に形成するものである。
【0019】また本発明に係る半導体装置の製造方法
は、ゲート電極上にレジスト及び絶縁膜を残置させ、か
つチャネルストッパー層直上のフィールド酸化膜上にゲ
ート電極、レジスト及び絶縁膜を残置させ、ゲート電極
とレジスト及び絶縁膜をマスクとし、高い加速電圧でイ
オン注入し、深接合な低濃度拡散層をゲート電極に対し
自己整合的に形成するものである。
【0020】本発明によれば、ゲート電極を形成した後
にレジストを残置させたまま高い加速電圧でイオン注入
している。このため、ゲート電極と自己整合的に深接合
な低濃度拡散層を形成でき、二重拡散層の拡散抵抗のば
らつき及び、ゲート電極−低濃度拡散層間の容量のばら
つきを小さくでき、かつ高耐圧化を実現できる。
【0021】また、本発明によれば、チャネルストッパ
ー層直上のフィールド酸化膜上にゲート電極及び、レジ
ストを残置させてイオン注入している。このため、高い
加速電圧でイオン注入を行っても、イオン種がフィール
ド酸化膜を突き抜けチャネルストッパー層に注入される
ことを妨げている。
【0022】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
【0023】(実施形態1)図1は、本発明の実施形態
1に係る半導体装置の製造方法を工程順に示す断面図で
ある。図1では、Nチャネル型MOSトランジスタを例
にとって説明する。
【0024】まず図1(a)において、P型シリコン基
板1に酸化膜を選択的に成長させ、数千Åのフィールド
酸化膜2を形成する。次いで、フォトリソグラフィー技
術により選択的にP型不純物を数百KeVの加速電圧で
イオン注入し、P型のチャネルストッパー層3を形成す
る。次いで、数百Åのゲート酸化膜4を成長させ、その
上に数千Åのポリシリコンを堆積させる。次いで、数μ
mのレジスト5を塗布し、乾燥させ、従来のゲート電極
を形成するパターンとチャネルストッパー層3直上のフ
ィールド酸化膜2上にゲート電極及び、レジスト5を残
すように、レジスト5をパターンに形成し、その後、ド
ライエッチング法によりゲート電極6を形成する。
【0025】次いで図1(b)において、レジスト5を
ゲート電極6上に残置させたまま、ゲート電極6及びレ
ジスト5をマスクとして、N型不純物を数百KeVの加
速電圧でイオン注入し、接合深さ数μmのN-型拡散層
7をゲート電極6に対し自己整合的に形成する。次い
で、レジスト5を剥離する。
【0026】次いで図1(c)において、全面に酸化膜
を堆積させた後、この酸化膜をドライエッチング法によ
りゲート電極6の側壁のみに酸化膜を残し、サイドウォ
ールスペーサ8を形成する。次いで、フォトリソグラフ
ィー技術により選択的にN型不純物をイオン注入しN+
型拡散層9を形成することにより、実質的なソース/ド
レイン拡散層である二重拡散層10を形成する。
【0027】(実施例1)図1に示す本発明の実施形態
1に係る具体例を実施例1として説明する。
【0028】まず図1(a)に示すように、P型シリコ
ン基板1にLOCOS法により酸化膜を選択的に成長さ
せ、約5000Åのフィールド酸化膜2を形成する。次
いで、フォトリソグラフィー技術により選択的にP型不
純物であるボロンを加速電圧800KeV、トーズ量
1.0×1013cm-2の条件でイオン注入し、P型のチ
ャネルストッパー層3をフィールド酸化膜直下に形成す
る。次いで、熱酸化法により約400Åのゲート酸化膜
4を成長させ、その上にCVD法により約1500Åの
ポリシリコンを堆積させる。次いで、塩化ホスホリル
(POCl3)を気相拡散させ、ポリシリコンをN型化
に導体化する。
【0029】次いで、約1μmのレジスト5を全面に塗
布し、乾燥させる。次いで、このレジスト5を、従来の
ゲート電極を形成するパターンとチャネルストッパー層
直上のフィールド酸化膜2上にゲート電極とレジスト5
を残すパターンに、フォトリソグラフィー技術により形
成する。次いで、ドライエッチング法によりポリシリコ
ンをエッチングし、ゲート電極6を形成する。
【0030】次いで図1(b)に示すように、レジスト
5をゲート電極6上に残置させたまま、ゲート電極6及
びレジスト5をマスクとして、N型不純物であるリンを
加速電圧700KeV、ドーズ量1.5×1013cm-2
の条件でイオン注入し、接合深さ約1.5μmのN-
拡散層7をゲート電極6に対し自己整合的に形成する。
また、チャネルストッパー層3直上のフィールド酸化膜
2上に残されたゲート電極6及びレジスト5により、チ
ャネルストッパー層3にN型不純物であるリンは注入さ
れない。
【0031】次いで図1(c)に示すように、レジスト
5を有機溶媒で酸剥離する。チャネルストッパー層3直
上のフィールド酸化膜2上のゲート電極6は、製造工程
数を増加させないため残置させたままとする。残置させ
たゲート電極6はチャネルストッパー層3直上のフィー
ルド酸化膜2上にあるため、チャネルストッパー層3を
N型に反転させることがなく、半導体装置の特性に影響
を及ぼさない。
【0032】次いで、CVD法により約2000ÅのC
VD酸化膜を全面に堆積させた後、この酸化膜をドライ
エッチング法によりゲート電極6の側壁のみに酸化膜を
残し、サイドウォールスペーサ8を形成する。次いで、
フォトリソグラフィー技術により選択的にパターン形成
されたレジストとサイドウォールスペーサ8をマスクと
して、自己整合的にN型不純物であるヒ素を加速電圧7
0KeV、ドーズ量3.0×1015cm-2の条件でイオ
ン注入しN+拡散層9を形成することにより、実質的な
ソース/ドレイン拡散層である二重拡散層10が自己整
合的に形成される。
【0033】(実施形態2)図2は、本発明の実施形態
2に係る半導体装置の製造方法を工程順に示す断面図で
ある。
【0034】図1に示す実施形態1では、低濃度拡散層
を数百KeVの加速電圧でイオン注入し形成していた
が、図2に示す実施形態2では深接合な低濃度拡散層を
形成することを目的とし、高い加速電圧でイオン注入さ
れた場合においても、イオン種の突き抜けを確実に防止
するため、ポリシリコンとレジスト5の間に絶縁膜21
を挾む製造方法である。
【0035】図2(a)において、P型のチャネルスト
ッパー層3を形成させた後、数百Åのゲート酸化膜4を
成長させ、その上に数千Åのポリシリコンを堆積させ
る。次いで、数千Åの絶縁膜21、例えば酸化膜をポリ
シリコン上に堆積させる。次いで数μmのレジスト5を
塗布、乾燥させ、このレジスト5を、従来のゲート電極
を形成するパターンとチャネルストッパー層3直上のフ
ィールド酸化膜2上にゲート電極,絶縁膜21及びレジ
スト5を残すパターンに、形成した後、ドライエッチン
グ法によりゲート電極6を形成する。
【0036】次いで図2(b)において、レジスト5及
び、絶縁膜21をゲート電極6上に残置させたまま、ゲ
ート電極6及び、絶縁膜21及び、レジスト5をマスク
としてN型不純物を数千KeVの加速電圧でイオン注入
し、接合深さ数μmのN-型拡散層7をゲート電極6に
対し自己整合的に形成する。次いで、レジスト5を剥離
し、ゲート電極6上の絶縁膜21を残したままとする。
【0037】次いで図2(c)において、実施形態1と
同様な製造方法により、二重拡散層10を形成する。
【0038】(実施例2)図2に示す本発明の実施形態
2に係る具体例を実施例2として説明する。
【0039】まず図2(a)に示すように、実施例1と
同様な製造方法でP型シリコン基板1に約5000Åの
フィールド酸化膜2を形成し、P型のチャネルストッパ
ー層3をフィールド酸化膜直下に形成し、約400Åの
ゲート酸化膜4を成長させ、その上に約1500Åのポ
リシリコンを堆積させる。次いでポリシリコンをN型化
に導体化する。
【0040】次いで、CVD法により絶縁膜の一つであ
る酸化膜21を全面に約5000Å堆積させる。次い
で、約1μmのレジスト5を全面に塗布し、乾燥させ
る。次いで、このレジスト5を、従来のゲート電極を形
成するパターンとチャネルストッパー層直上のフィール
ド酸化膜2上にゲート電極と酸化膜21とレジスト5を
残すパターンに、フォトリソグラフィー技術により形成
する。次いで、ドライエッチング法により酸化膜21と
ポリシリコンをエッチングし、ゲート電極6を形成す
る。
【0041】次いで図2(b)に示すように、レジスト
5及び、酸化膜21をゲート電極6上に残置させたま
ま、ゲート電極6及び、酸化膜21及び、レジスト5を
マスクとしてN型不純物であるリンを加速電圧2Me
V、ドーズ量1.5×1013cm-2の条件でイオン注入
し、接合深さ約4μmのN-型拡散層7をゲート電極6
に対し自己整合的に形成する。
【0042】次いで図2(c)に示すように、レジスト
5を有機溶媒で酸剥離する。ゲート電極6上の酸化膜2
1は、製造工程数を増加させないため残置させておく。
酸化膜21は絶縁膜であるため、ゲート電極6上に残置
させても何ら問題はない。また、実施例1と同様の理由
により、チャネルストッパー層3直上のフィールド酸化
膜2上のゲート電極6及び酸化膜21は残置させたまま
とする。
【0043】次いで、実施例1と同様に、約2000Å
のCVD酸化膜を全面に堆積させた後、サイドウォール
スペーサ8を形成し、自己整合的にN型不純物であるヒ
素をイオン注入することによりN+拡散層9を形成し、
二重拡散層10を自己整合的に形成する。
【0044】
【発明の効果】以上説明したように本発明によれば、低
濃度拡散層の形成とゲート電極との形成による0.3μ
m程度の目ずれがなくなり、二重拡散層の拡散抵抗のば
らつき、およびゲート電極−低濃度拡散層間の容量のば
らつきを小さく抑えることができる。
【0045】その理由は、ゲート電極形成後に低濃度拡
散層を自己整合的に形成しているためである。
【0046】さらに、ゲート電極を形成した後にも拘わ
らず、深接合な低濃度拡散層を形成でき、その結果、高
耐圧化を実現できる。
【0047】その理由は、ゲート電極の上にイオン種の
突き抜け防止膜を残置させたまま、高い加速電圧でイオ
ン注入しているためである。
【0048】さらに、高い加速電圧でイオン注入して
も、製造工程数を増加させることなくチャネルストッパ
ー層への余分なイオン注入を防止することができる。
【0049】その理由は、チャネルストッパー層直上の
フィールド酸化膜上にイオン種の突き抜け防止膜を残置
させたまま、高い加速電圧でイオン注入しているためで
ある。
【図面の簡単な説明】
【図1】本発明の実施形態1を工程順に示す断面図であ
る。
【図2】本発明の実施形態2を工程順に示す断面図であ
る。
【図3】従来の高耐圧化を目的とする半導体装置の製造
方法を工程順に示す断面図である。
【図4】従来の自己整合型半導体装置の製造方法を工程
順に示す断面図である。
【符号の説明】
1 P型シリコン基板 2 フィールド酸化膜 3 チャネルストッパー層 4 ゲート酸化膜 5 レジスト 6 ゲート電極 7 N-型拡散層 8 サイドウォールスペーサ 9 N+拡散層 10 二重拡散層 11 レジスト 12 N-型LDD領域 21 絶縁膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ゲート電極上にレジストを残置させ、か
    つチャネルストッパー層直上のフィールド酸化膜上にゲ
    ート電極及びレジストを残置させ、 ゲート電極とレジストをマスクとし、高い加速電圧でイ
    オン注入し、深接合な低濃度拡散層をゲート電極に対し
    自己整合的に形成することを特徴とする半導体装置の製
    造方法。
  2. 【請求項2】 ゲート電極上にレジスト及び絶縁膜を残
    置させ、かつチャネルストッパー層直上のフィールド酸
    化膜上にゲート電極、レジスト及び絶縁膜を残置させ、 ゲート電極とレジスト及び絶縁膜をマスクとし、高い加
    速電圧でイオン注入し、深接合な低濃度拡散層をゲート
    電極に対し自己整合的に形成することを特徴とする半導
    体装置の製造方法。
JP9282259A 1997-10-15 1997-10-15 半導体装置の製造方法 Expired - Fee Related JP3064991B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9282259A JP3064991B2 (ja) 1997-10-15 1997-10-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9282259A JP3064991B2 (ja) 1997-10-15 1997-10-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11121743A true JPH11121743A (ja) 1999-04-30
JP3064991B2 JP3064991B2 (ja) 2000-07-12

Family

ID=17650132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9282259A Expired - Fee Related JP3064991B2 (ja) 1997-10-15 1997-10-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3064991B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298187A (ja) * 2000-03-15 2001-10-26 Hynix Semiconductor Inc 高電圧トランジスタの製造方法
JP2002368123A (ja) * 2001-06-07 2002-12-20 Nec Corp Mos型半導体装置の製造方法
JP2010067748A (ja) * 2008-09-10 2010-03-25 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0577339U (ja) * 1992-03-24 1993-10-22 日本電信電話株式会社 地下ケーブル撤去装置用架台

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298187A (ja) * 2000-03-15 2001-10-26 Hynix Semiconductor Inc 高電圧トランジスタの製造方法
JP2002368123A (ja) * 2001-06-07 2002-12-20 Nec Corp Mos型半導体装置の製造方法
JP2010067748A (ja) * 2008-09-10 2010-03-25 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP3064991B2 (ja) 2000-07-12

Similar Documents

Publication Publication Date Title
JP3831602B2 (ja) 半導体装置の製造方法
JP2509412B2 (ja) 半導体装置の製造方法
JP3064991B2 (ja) 半導体装置の製造方法
JP3206419B2 (ja) 半導体装置の製造方法
JPH09172062A (ja) 半導体装置及びその製造方法
JP3161767B2 (ja) 半導体素子の製造方法
JP2931243B2 (ja) 半導体素子の製造方法
JPH02153538A (ja) 半導体装置の製造方法
KR20050069170A (ko) 반도체 장치의 모스 트랜지스터 제조 방법
JPS62285468A (ja) Ldd電界効果トランジスタの製造方法
KR100190045B1 (ko) 반도체장치의 제조방법 및 그 구조
KR20000041809A (ko) 트랜지스터의 제조방법
JP3366709B2 (ja) Mosトランジスタの製造方法
JPH04346476A (ja) Mos型fetの製造方法
KR0166888B1 (ko) 박막트랜지스터 제조방법
KR100210331B1 (ko) 수평 이중 확산 mos 트랜지스터의 제조 방법
JPH05110071A (ja) 半導体装置
JPH0964361A (ja) 半導体装置の製造方法
KR20000019155A (ko) 실리사이드 형성 방법 및 이를 이용한 반도체소자 제조 방법
JPS62261174A (ja) 半導体装置の製造方法
JPS61101077A (ja) 半導体装置の製造方法
JPS6373667A (ja) Mos半導体装置の製造方法
KR100266689B1 (ko) 고전압 수평 확산 모스 트랜지스터 제조방법
JP3132880B2 (ja) 半導体装置の製造方法
KR100529447B1 (ko) 반도체 장치의 모스 트랜지스터 제조 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees