JPH11102870A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH11102870A JPH11102870A JP26390897A JP26390897A JPH11102870A JP H11102870 A JPH11102870 A JP H11102870A JP 26390897 A JP26390897 A JP 26390897A JP 26390897 A JP26390897 A JP 26390897A JP H11102870 A JPH11102870 A JP H11102870A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- silicon
- semiconductor substrate
- selective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 欠陥のない選択エピタキシャル成長層を形成
することのできる半導体基板の製造方法を提供する。 【解決手段】 半導体基板の表面に形成されたシリコン
酸化膜に形成された開口部に選択的エピタキシャル成長
を行うに際し、シリコン酸化膜側壁に非選択性のシリコ
ン層を形成し、選択エピタキシャル成長を行うようにし
ているので、ファセットがなく欠陥のない選択エピタキ
シャル成長層を形成することができる。
することのできる半導体基板の製造方法を提供する。 【解決手段】 半導体基板の表面に形成されたシリコン
酸化膜に形成された開口部に選択的エピタキシャル成長
を行うに際し、シリコン酸化膜側壁に非選択性のシリコ
ン層を形成し、選択エピタキシャル成長を行うようにし
ているので、ファセットがなく欠陥のない選択エピタキ
シャル成長層を形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板の製造方
法に係り、特にシリコン基板表面における単結晶シリコ
ン膜の選択エピタキシャル成長法に関する。
法に係り、特にシリコン基板表面における単結晶シリコ
ン膜の選択エピタキシャル成長法に関する。
【０００２】
【従来の技術】従来より微細で複雑な構造を形成するた
めのプロセス技術として選択エピタキシャル成長技術が
注目されている。
めのプロセス技術として選択エピタキシャル成長技術が
注目されている。
【０００３】この選択エピタキシャル成長技術は、シリ
コン基板上にシリコン酸化膜が選択的に形成され、シリ
コン基板表面の一部領域が露出している場合に、シリコ
ン酸化膜上にはシリコンを堆積させずに露出したシリコ
ン表面にのみ単結晶シリコンをエピタキシャル成長させ
るものである。
コン基板上にシリコン酸化膜が選択的に形成され、シリ
コン基板表面の一部領域が露出している場合に、シリコ
ン酸化膜上にはシリコンを堆積させずに露出したシリコ
ン表面にのみ単結晶シリコンをエピタキシャル成長させ
るものである。
【０００４】図３は従来の選択エピタキシャル成長を行
った半導体基板を示す。面方位（１００）のシリコン基
板１の上に分離絶縁膜としてのシリコン酸化膜１２が堆
積されており、このシリコン酸化膜に設けられた開口部
３内に選択エピタキシャル成長法によりエピタキシャル
層４が形成されている。
った半導体基板を示す。面方位（１００）のシリコン基
板１の上に分離絶縁膜としてのシリコン酸化膜１２が堆
積されており、このシリコン酸化膜に設けられた開口部
３内に選択エピタキシャル成長法によりエピタキシャル
層４が形成されている。
【０００５】
【発明が解決しようとする課題】しかしながら、この選
択エピタキシャル成長技術は実用化されるまでには至っ
ていない。
択エピタキシャル成長技術は実用化されるまでには至っ
ていない。
【０００６】その理由は、面方位（１００）のシリコン
基板１の露出面に選択的にエピタキシャル成長をさせる
と、図３に示すように、エピタキシャル成長により得ら
れた単結晶シリコン膜４とシリコン酸化膜２との界面に
（１１１）面方位を有するファセット５と呼ばれる面が
発達し、このファセット成長のために平坦なエピタキシ
ャル成長表面を得ることができなかったからである。こ
のファセットは、選択エピタキシャル成長領域と酸化膜
領域との間に間隙および凹凸を作り、ゲート配線の断線
を誘起したり、微細加工を困難にしたり、素子を形成し
た場合には絶縁膜としてのシリコン酸化膜とエピタキシ
ャル成長層の界面におけるリーク電流の発生などの問題
を引き起こしていた。
基板１の露出面に選択的にエピタキシャル成長をさせる
と、図３に示すように、エピタキシャル成長により得ら
れた単結晶シリコン膜４とシリコン酸化膜２との界面に
（１１１）面方位を有するファセット５と呼ばれる面が
発達し、このファセット成長のために平坦なエピタキシ
ャル成長表面を得ることができなかったからである。こ
のファセットは、選択エピタキシャル成長領域と酸化膜
領域との間に間隙および凹凸を作り、ゲート配線の断線
を誘起したり、微細加工を困難にしたり、素子を形成し
た場合には絶縁膜としてのシリコン酸化膜とエピタキシ
ャル成長層の界面におけるリーク電流の発生などの問題
を引き起こしていた。
【０００７】本発明はこのような問題を解決するために
なされたもので、欠陥や品質劣化のない選択エピタキシ
ャル成長層を形成することのできる半導体基板の製造方
法を提供することを目的とする。
なされたもので、欠陥や品質劣化のない選択エピタキシ
ャル成長層を形成することのできる半導体基板の製造方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明にかかる半導体基
板の製造方法によれば、半導体基板の表面に形成された
シリコン酸化膜をパターニングして前記半導体基板表面
が露出する開口部を形成する工程と、前記開口部の周囲
の前記シリコン酸化膜の側壁に非選択性のシリコン層を
形成する工程と、前記シリコン酸化膜の開口部内で露出
した前記半導体基板の表面に選択エピタキシャル成長法
によりエピタキシャル層を成長させる工程とを備えたこ
とを特徴とする。
板の製造方法によれば、半導体基板の表面に形成された
シリコン酸化膜をパターニングして前記半導体基板表面
が露出する開口部を形成する工程と、前記開口部の周囲
の前記シリコン酸化膜の側壁に非選択性のシリコン層を
形成する工程と、前記シリコン酸化膜の開口部内で露出
した前記半導体基板の表面に選択エピタキシャル成長法
によりエピタキシャル層を成長させる工程とを備えたこ
とを特徴とする。
【０００９】この方法によれば、シリコン酸化膜の側壁
がエピタキシャル成長に対して非選択性となっているた
め、単結晶シリコン膜とシリコン酸化膜との界面にファ
セット成長が生じにくく、欠陥のない選択エピタキシャ
ル成長層を形成することができる。
がエピタキシャル成長に対して非選択性となっているた
め、単結晶シリコン膜とシリコン酸化膜との界面にファ
セット成長が生じにくく、欠陥のない選択エピタキシャ
ル成長層を形成することができる。
【００１０】側壁を非選択性にするためには、シリコン
酸化膜の側壁にシリコンイオン過剰に打ち込むか、選択
的にアモルファスシリコン層を形成することが好まし
い。
酸化膜の側壁にシリコンイオン過剰に打ち込むか、選択
的にアモルファスシリコン層を形成することが好まし
い。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態のいくつかを説明する。
施の形態のいくつかを説明する。
【００１２】図１は本発明のかかる半導体基板の製造方
法の第１の実施の形態を示す工程別断面図である。
法の第１の実施の形態を示す工程別断面図である。
【００１３】図１（ａ）に示すように面方位（１００）
のシリコン基板１１を熱酸化し、分離絶縁膜としてのシ
リコン酸化膜１２を厚さ２μｍに形成し、レジストを用
いたリソグラフィー技術とＣＦ４／Ｈ２ガスによる反応
性イオンエッチング（ＲｌＥ）によってシリコン酸化膜
に開口部１３を形成する。この開口部１３では半導体基
板表面１１ａが露出している。
のシリコン基板１１を熱酸化し、分離絶縁膜としてのシ
リコン酸化膜１２を厚さ２μｍに形成し、レジストを用
いたリソグラフィー技術とＣＦ４／Ｈ２ガスによる反応
性イオンエッチング（ＲｌＥ）によってシリコン酸化膜
に開口部１３を形成する。この開口部１３では半導体基
板表面１１ａが露出している。
【００１４】次に図１（ｂ）に示すように、シリコン酸
化膜１２の上部にのみレジスト１４が残存した状態で、
このレジストをイオン注入マスクとしてシリコン酸化膜
側壁にイオン注入技術によりＳｉイオンを打ち込む。こ
のときのイオン注入条件は、加速エネルギー１０Ｋｅ
Ｖ、ドーズ量５×１０１５／ｃｍ２であり、注入方向は
注入効率を上げるため、基板面と適当な角度をなすよう
に選択される。これにより、シリコン酸化膜側壁に過剰
にシリコンを含むシリコンイオン注入層１６が形成され
る。なお、イオン注入条件はシリコン酸化膜の側壁に過
剰シリコンを含む層が形成される条件であれば、上述し
た例に限ることなく採用することができる。
化膜１２の上部にのみレジスト１４が残存した状態で、
このレジストをイオン注入マスクとしてシリコン酸化膜
側壁にイオン注入技術によりＳｉイオンを打ち込む。こ
のときのイオン注入条件は、加速エネルギー１０Ｋｅ
Ｖ、ドーズ量５×１０１５／ｃｍ２であり、注入方向は
注入効率を上げるため、基板面と適当な角度をなすよう
に選択される。これにより、シリコン酸化膜側壁に過剰
にシリコンを含むシリコンイオン注入層１６が形成され
る。なお、イオン注入条件はシリコン酸化膜の側壁に過
剰シリコンを含む層が形成される条件であれば、上述し
た例に限ることなく採用することができる。
【００１５】続いて、露出したシリコン基板表面を適切
な方法で清浄化した後、図１（ｃ）のように開口部１３
内に選択エピタキシャル成長を行い、エピタキシャル層
１７を形成する。この選択エピタキシャル成長の代表的
な条件は、温度８００℃、圧力６．７×１０２Ｐａ、反
応ガスとしてジクロルシラン（ＳｉＨ２Ｃｌ２）を流量
１００ＳＣＣＭで流し、キャリアガスとしてＨＣｌを流
量１０ＳＣＣＭおよびＨ２を流量１０００ＳＣＣＭで流
すものである。
な方法で清浄化した後、図１（ｃ）のように開口部１３
内に選択エピタキシャル成長を行い、エピタキシャル層
１７を形成する。この選択エピタキシャル成長の代表的
な条件は、温度８００℃、圧力６．７×１０２Ｐａ、反
応ガスとしてジクロルシラン（ＳｉＨ２Ｃｌ２）を流量
１００ＳＣＣＭで流し、キャリアガスとしてＨＣｌを流
量１０ＳＣＣＭおよびＨ２を流量１０００ＳＣＣＭで流
すものである。
【００１６】この結果、シリコン酸化膜の側壁とエピタ
キシャル成長膜との界面にファセットのない選択エピタ
キシャル成長層を得ることができた。
キシャル成長膜との界面にファセットのない選択エピタ
キシャル成長層を得ることができた。
【００１７】このような手法により側壁部へのシリコン
イオンの注入によりファセットが形成されない理由は次
のように説明することができる。
イオンの注入によりファセットが形成されない理由は次
のように説明することができる。
【００１８】今、面方位＜１１０＞に平行なシリコン酸
化膜側壁界面でのファセット形成を考えてみると、シリ
コン表面には面方位（１００）上の原子列と面方位（１
１１）上の原子列が交互に並んだ表面構造を持ってい
る。
化膜側壁界面でのファセット形成を考えてみると、シリ
コン表面には面方位（１００）上の原子列と面方位（１
１１）上の原子列が交互に並んだ表面構造を持ってい
る。
【００１９】通常の場合、表面原子は、側壁に最も近い
面方位（１００）上の原子列にあるダングリングボンド
（ホローブリッジサイト）に取り込まれると、面方位
（１１１）上の原子に相当する原子となる。この原子は
シリコン酸化膜側壁があるために次のホローブリッジサ
イトを構成することができないために、図３のように面
方位（１１１）のファセットが形成される。
面方位（１００）上の原子列にあるダングリングボンド
（ホローブリッジサイト）に取り込まれると、面方位
（１１１）上の原子に相当する原子となる。この原子は
シリコン酸化膜側壁があるために次のホローブリッジサ
イトを構成することができないために、図３のように面
方位（１１１）のファセットが形成される。
【００２０】しかしながら、本発明ではこのシリコン酸
化膜側壁にシリコンイオンが過剰に打ち込まれ、ホロー
ブリッジサイトを形成できる原子が存在しているため、
面方位（１１１）のファセットが形成されなかったもの
と考えられる。
化膜側壁にシリコンイオンが過剰に打ち込まれ、ホロー
ブリッジサイトを形成できる原子が存在しているため、
面方位（１１１）のファセットが形成されなかったもの
と考えられる。
【００２１】このように、この実施の形態ではファセッ
ト成長が生じず、欠陥のないエピタキシャル成長層が得
られる。また、このような半導体基板を用いて半導体装
置を作製すれば、絶縁膜とエピタキシャル成長層界面に
おいて生じるリーク電流を抑制することができる。
ト成長が生じず、欠陥のないエピタキシャル成長層が得
られる。また、このような半導体基板を用いて半導体装
置を作製すれば、絶縁膜とエピタキシャル成長層界面に
おいて生じるリーク電流を抑制することができる。
【００２２】図２は本発明の第２の実施の形態を示す工
程別断面図である。
程別断面図である。
【００２３】第１の実施の形態と同様に面方位（１０
０）のシリコン基板１１を熱酸化し、厚さ２μｍのシリ
コン酸化膜１２を形成し、レジストを用いたリソグラフ
ィー技術とＣＦ４／Ｈ２ガスによるＲｌＥによってシリ
コン酸化膜に開口部１３を設ける（図２（ａ））。
０）のシリコン基板１１を熱酸化し、厚さ２μｍのシリ
コン酸化膜１２を形成し、レジストを用いたリソグラフ
ィー技術とＣＦ４／Ｈ２ガスによるＲｌＥによってシリ
コン酸化膜に開口部１３を設ける（図２（ａ））。
【００２４】次に全面にアモルファスＳｉを気相成長法
により堆積させ、ＲｌＥによりエッチバックを行って分
離酸化膜側壁部のみにアモルファスＳｉ層２１を残した
（図２（ｂ））。
により堆積させ、ＲｌＥによりエッチバックを行って分
離酸化膜側壁部のみにアモルファスＳｉ層２１を残した
（図２（ｂ））。
【００２５】この状態で第１の実施の形態と同じ条件で
開口部内に選択エピタキシャル成長を行わせれば、アモ
ルファス層もエピタキシャル成長に対して選択性を有し
ないため、図２（ｃ）に示すようにファセットのないエ
ピタキシャル層２２が形成できる。
開口部内に選択エピタキシャル成長を行わせれば、アモ
ルファス層もエピタキシャル成長に対して選択性を有し
ないため、図２（ｃ）に示すようにファセットのないエ
ピタキシャル層２２が形成できる。
【００２６】以上の実施の形態ではジクロルシラン（Ｓ
ｉＨ２Ｃｌ２）及びＨＣｌガスを用いた選択エピタキシ
ャル成長法を示したが、シラン（ＳｉＨ４）、ジシラン
（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、トリクロ
ルシラン（ＳｉＨＣｌ３），テトラクロルシラン（Ｓｉ
Ｃｌ４）でもよく、これにＣｌ２、Ｆ２等のハロゲンや
ＨＣｌ、ＨＦ等のハロゲン化水素を添加しても良い。ま
た、適用する基板もシリコンウェーハとしたが、表面に
シリコン層が存在するＳＯＳ基板やＳＯＩ基板にも適用
することができる。
ｉＨ２Ｃｌ２）及びＨＣｌガスを用いた選択エピタキシ
ャル成長法を示したが、シラン（ＳｉＨ４）、ジシラン
（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、トリクロ
ルシラン（ＳｉＨＣｌ３），テトラクロルシラン（Ｓｉ
Ｃｌ４）でもよく、これにＣｌ２、Ｆ２等のハロゲンや
ＨＣｌ、ＨＦ等のハロゲン化水素を添加しても良い。ま
た、適用する基板もシリコンウェーハとしたが、表面に
シリコン層が存在するＳＯＳ基板やＳＯＩ基板にも適用
することができる。
【００２７】
【発明の効果】本発明によれば、半導体基板の表面に形
成されたシリコン酸化膜に形成された開口部に選択的エ
ピタキシャル成長を行うに際し、シリコン酸化膜側壁に
非選択性のシリコン層を形成し、選択エピタキシャル成
長を行うようにしているので、ファセットがなく欠陥の
ない選択エピタキシャル成長層を形成することができ
る。
成されたシリコン酸化膜に形成された開口部に選択的エ
ピタキシャル成長を行うに際し、シリコン酸化膜側壁に
非選択性のシリコン層を形成し、選択エピタキシャル成
長を行うようにしているので、ファセットがなく欠陥の
ない選択エピタキシャル成長層を形成することができ
る。
【図１】従来技術により製造した半導体基板の断面図で
ある。
ある。
【図２】本発明の第１の実施例の形態にかかる半導体基
板の製造方法を示す工程別断面図である。
板の製造方法を示す工程別断面図である。
【図３】本発明の第２の実施の形態にかかる半導体基板
の製造方法を示す工程別断面図である。
の製造方法を示す工程別断面図である。
１１ シリコン基板 １２ シリコン酸化膜 １３ 開口 １４ レジスト １５ シリコンイオン １６ シリコンイオン注入層 １７ エピタキシャル層 ２１ アモルファスシリコン層 ２２ エピタキシャル層
Claims (3)
- 【請求項１】半導体基板の表面に形成されたシリコン酸
化膜をパターニングして前記半導体基板表面が露出する
開口部を形成する工程と、 前記開口部の周囲の前記シリコン酸化膜の側壁に非選択
性のシリコン層を形成する工程と、 前記シリコン酸化膜の開口部内で露出した前記半導体基
板の表面に選択エピタキシャル成長法によりエピタキシ
ャル層を成長させる工程とを備えた半導体基板の製造方
法。 - 【請求項２】前記非選択性のシリコン層を形成する工程
が、前記シリコン酸化膜の側壁にシリコンイオンを打ち
込む工程であることを特徴とする請求項１に記載の半導
体基板の製造方法。 - 【請求項３】前記非選択性のシリコン層を形成する工程
が、表面にシリコン酸化膜パターンが形成された半導体
基板上にアモルファスシリコン層を形成する工程と、前
記シリコン酸化膜側壁に堆積された前記アモルファスシ
リコン層を残存させるように他の部分のアモルファスシ
リコン層を除去する工程よりなることを特徴とする半導
体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26390897A JPH11102870A (ja) | 1997-09-29 | 1997-09-29 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26390897A JPH11102870A (ja) | 1997-09-29 | 1997-09-29 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11102870A true JPH11102870A (ja) | 1999-04-13 |
Family
ID=17395945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26390897A Pending JPH11102870A (ja) | 1997-09-29 | 1997-09-29 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11102870A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008530782A (ja) * | 2005-02-04 | 2008-08-07 | エーエスエム アメリカ インコーポレイテッド | シリコン含有膜の選択的堆積 |
-
1997
- 1997-09-29 JP JP26390897A patent/JPH11102870A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008530782A (ja) * | 2005-02-04 | 2008-08-07 | エーエスエム アメリカ インコーポレイテッド | シリコン含有膜の選択的堆積 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4790909B2 (ja) | 横方向成長による窒化ガリウム層の製造 | |
| US4698316A (en) | Method of depositing uniformly thick selective epitaxial silicon | |
| JPH05121317A (ja) | Ｓｏｉ構造形成方法 | |
| US4891092A (en) | Method for making a silicon-on-insulator substrate | |
| JP5008786B2 (ja) | プレーナ・ヘテロ構造の製造方法 | |
| US6479354B2 (en) | Semiconductor device with selective epitaxial growth layer and isolation method in a semiconductor device | |
| US6972228B2 (en) | Method of forming an element of a microelectronic circuit | |
| JP4150076B2 (ja) | 半導体装置の製造方法 | |
| JP2003124314A (ja) | 半導体素子の製造方法 | |
| JPH11102870A (ja) | 半導体基板の製造方法 | |
| JPH0574669A (ja) | 半導体装置の製造方法 | |
| JP3206943B2 (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JPS6388821A (ja) | 気相成長方法 | |
| JP2000100931A (ja) | 半導体装置及びその製造方法 | |
| JP2720677B2 (ja) | Ｍｉｓトランジスタとその形成方法 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JPH0626181B2 (ja) | 半導体基板の製造方法 | |
| JPH07183370A (ja) | 半導体装置の製造方法 | |
| JPH0258248A (ja) | 半導体装置の製造方法 | |
| JPH03125458A (ja) | 単結晶領域の形成方法及びそれを用いた結晶物品 | |
| JPH03292723A (ja) | シリコン単結晶薄膜の作製方法 | |
| JPH0113210B2 (ja) | ||
| JPH08227994A (ja) | 半導体装置の製造方法 | |
| KR20020055475A (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| JP2005085777A (ja) | 半導体微細構造の製造方法および半導体デバイス |