JPH1097939A - チップインダクタの製造方法 - Google Patents

チップインダクタの製造方法

Info

Publication number
JPH1097939A
JPH1097939A JP25260096A JP25260096A JPH1097939A JP H1097939 A JPH1097939 A JP H1097939A JP 25260096 A JP25260096 A JP 25260096A JP 25260096 A JP25260096 A JP 25260096A JP H1097939 A JPH1097939 A JP H1097939A
Authority
JP
Japan
Prior art keywords
laminate
chip inductor
metal wire
polishing
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25260096A
Other languages
English (en)
Other versions
JP3608308B2 (ja
Inventor
Takeki Morimoto
雄樹 森本
Takeshi Oda
武司 織田
Osamu Makino
治 牧野
Takao Hata
考生 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP25260096A priority Critical patent/JP3608308B2/ja
Publication of JPH1097939A publication Critical patent/JPH1097939A/ja
Application granted granted Critical
Publication of JP3608308B2 publication Critical patent/JP3608308B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

(57)【要約】 【課題】 電子回路の電源ラインに発生するノイズを抑
制する部品において、積層体から突出した金属線を折曲
げることなく短時間で低背化処理し、量産化に適したチ
ップインダクタの製造方法を提供することを目的とす
る。 【解決手段】 第1の磁性体シート32と、第1の磁性
体シート32の上面の中央に固着された金属線33と、
第1の磁性体シート32の上面の金属線33を覆うよう
に設けられた第2の磁性体シート35とからなる積層体
36を、比重が1.0〜2.5g/cm3の研磨材を用
いてバレル研磨後、積層体36の対向する側面に側面電
極を形成する製造方法を提供することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、小型デジタル電子
機器等の高密度実装回路基板に用いられ、電子回路の直
流電源ラインに発生するノイズを抑制するチップインダ
クタの製造方法に関するものである。
【0002】
【従来の技術】近年、チップインダクタは、デジタル機
器等の小型・薄形化に伴い高密度実装回路基板からのノ
イズを抑制するノイズ対策部品として用途が拡大されて
いる。
【0003】従来のチップインダクタの製造方法は、特
開平7−192947号公報に、磁性材料中に導電材を
供給し、押出し手段により成形して個片に切断し、研磨
・低背化処理後、この個片を焼成し、対向する側面に側
面電極を形成するものが開示されている。
【0004】以下、従来のチップインダクタの製造方法
について、図面を参照しながら説明する。
【0005】図5は従来のチップインダクタの断面図で
ある。図において、1はフェライト材料とバインダ等の
混合物等からなる磁性体である。2は磁性体の断面の略
中央に設けられた銀等からなる金属線である。3は磁性
体1の対向する側面に金属線2と電気的に接続するよう
に設けられた銀等の金属からなる側面電極である。4は
側面電極3を覆うように設けられたニッケルめっき層で
ある。5はニッケルめっき層4を覆うように設けられた
半田層である。
【0006】以上のように構成された従来のチップイン
ダクタの製造方法について、図面を参照しながら説明す
る。
【0007】図6、図7は従来のチップインダクタの製
造工程を示す断面図である。まず、図6(a)に示すよ
うに、粉末フェライト材料とバインダとを混練した磁性
材料からなる磁性体シート6の中心部に銀等からなる金
属線7を挿入して押出し手段により成形し、乾燥後、カ
ッター等の切断部材で個片8に切断する。
【0008】次に、図6(b)に示すように、個片8を
研磨ドラム(図示せず)内に研磨材と共に投入し、表面
を研磨処理によって面取りして中間積層体9を形成す
る。
【0009】次に、図6(c)に示すように、中間積層
体9を焼成炉に入れて約1200℃まで加熱すると、約
900℃において磁性体シート6は収縮し始め、最終的
にはもとの体積の約15%収縮する。このため、金属線
7が磁性体シート6から突出された積層体10が形成さ
れる。
【0010】次に、図7(a)に示すように、磁性体シ
ート6から突出した金属線7を、積層体10の側面に沿
って折曲げて低背化処理し、積層体10の対向する側面
に金属線7と電気的に接続するように銀等の金属ペース
トで一対の側面電極11を形成する。
【0011】最後に、図7(b)に示すように、一対の
側面電極11を覆うように、電極ニッケルめっき浴によ
りニッケルめっき層12を形成した後、ニッケルめっき
層12を覆うように、電極めっき手段により半田層13
を形成して従来のチップインダクタを製造していた。
【0012】
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法では、個片8を研磨ドラムに投入して研磨
処理する際、個片8の表面は面取りされるが、金属線7
は磁性体シート6よりも硬く短時間で所望の大きさまで
には潰れないため、積層体10から突出した金属線7を
折曲げて低背化する必要があり、低背化処理するための
工程が多くなるという課題を有していた。
【0013】上記課題を解決するために本発明は、積層
体から突出した金属線を折曲げることなく短時間で低背
化処理し、量産化に適したチップインダクタの製造方法
を提供することを目的とするものである。
【0014】
【課題を解決するための手段】上記目的を達成するため
に本発明は、焼成された積層体を比重が1.0〜2.5
g/cm3の研磨材を用いてバレル研磨する工程を有す
るものである。
【0015】
【発明の実施の形態】本発明の請求項1に記載の発明
は、第1の磁性体シートの上面の中央に金属線を固着す
る工程と、前記第1の磁性体シートの上面に固着された
前記金属線を覆うように前記第1の磁性体シートと同サ
イズの第2の磁性体シートを重ねて積層し焼成する工程
と、焼成された前記積層体を比重が1.0〜2.5g/
cm3の研磨材を用いてバレル研磨する工程と、前記積
層体の対向する端面に前記金属線と電気的に接続するよ
うに端面電極を形成する工程とを有するものである。
【0016】また、請求項2に記載の発明は、請求項1
の研磨材の体積は、0.001〜1cm3であるもので
ある。
【0017】上述した請求項により、積層体から突出し
た金属線を折曲げることなく低背化し、量産化に適する
という作用を有するものである。
【0018】また、比重が1.0〜2.5g/cm3
研磨材を用いてバレル研磨するため、積層体から突出し
た金属線を折曲げることなく、短時間で低背化処理する
ことができるという作用を有するものである。
【0019】以下、本発明の一実施の形態におけるチッ
プインダクタの製造方法について、図面を参照しながら
説明する。
【0020】図1(a)は本発明の一実施の形態におけ
るチップインダクタの内部を透視した斜視図、図1
(b)は同A−A断面図である。
【0021】図において、21はフェライト等からなる
第1の磁性体シートである。22は第1の磁性体シート
21の上面の略中央に固着された銅、銀または銀パラジ
ウム等からなる金属線である。
【0022】23は第1の磁性体シート21の上面の金
属線22を覆うように設けられたフェライト等からなる
第2の磁性体シートである。24は金属線22を介して
第1、第2の磁性体シート21,23とを一体成形して
なる積層体である。25は積層体24の対向する側面に
金属線22と電気的に接続するように設けられた銀等か
らなる一対の側面電極である。
【0023】以上のように構成された本発明の一実施の
形態におけるチップインダクタの製造方法について、図
面を参照しながら説明する。
【0024】図2、図3は本発明の一実施の形態におけ
るチップインダクタの製造工程を示す斜視図である。
【0025】まず、図2(a)に示すように、支持体3
1の上面に、Ni−Zn−Cu系等からなるフェライト
粉末に樹脂等を加えて混練した磁性体ペーストを、ドク
ターブレード法、押出し成形法等でシート状にし、第1
の磁性体シート32を作製する。
【0026】次に、図2(b)に示すように、第1の磁
性体シート32の上面に、直径が約0.1mmで銅、銀
または銀パラジウム等からなる金属線33を、金属線3
3の端部34が第1の磁性体シート32からはみ出すよ
うに、かつフェライトの収縮率を考慮して約1.5mm
間隔で固着する。
【0027】次に、図2(c)に示すように、第1の磁
性体シート32に固着された金属線33を覆うように第
1の磁性体シート32と同サイズの第2の磁性体シート
35を重畳し、約50〜100℃に加熱しながら、約1
00kg/cm2の圧力で加圧し、積層シート36を形
成する。
【0028】次に、図2(d)に示すように、積層シー
ト36と、積層シート36から突出した金属線33の端
部34とを超硬刃等を用いて所定のサイズになるように
縦横に裁断し、図3(a)に示すように、この内部の略
中央に金属線41を有する中間積層体42を形成する。
【0029】次に、図3(b)に示すように、前工程で
得られた中間積層体42を焼成炉に入れて約920℃で
焼成し、積層体43を形成する。この際、焼成により金
属線41が約1%収縮するのに対し、中間積層体42中
に含まれるフェライトは約17%収縮するため、積層体
43は、内部の金属線41が側面からそれぞれ約0.2
mm突出した形状となる。
【0030】次に、前工程で得られた積層体43を内壁
がゴムまたはウレタン製で内容積が1000cm3のポ
ット(図示せず)に、比重が約1.0〜2.5g/cm
3で1個当たりの体積が約0.001〜1cm3/個であ
る研磨材を約400cm3と、研磨補助材としての炭化
珪素等の粉末と、純水を約400cm3とを投入する。
さらに、このポット内に積層体43を10万個投入し、
回転数を約150〜200r.p.mとして約30分間
回転させた後、積層体43をポットから取り出して、十
分に洗浄・乾燥し、図3(c)に示すように、積層体4
3の角部44が丸みをおびるようにバレル研磨する。こ
のとき、突出した金属線41は、研磨時に側面と平行に
なるように押し潰され、突出部45は約0.03mmで
あり、積層体43の側面は、ほぼ平坦になる。
【0031】最後に、図3(d)に示すように、前工程
で得られた積層体43の対向する側面に、金属線41と
電気的に接続するように銀等の金属ペーストを印刷また
はディップ塗布等により側面電極46を形成するもので
ある。
【0032】以下、上述した製造方法におけるバレル研
磨の条件について詳細に説明する。ここで、バレル研磨
における低背化処理のための積層体の角部の面取り量
は、0.05mm以内とする。これは、低背化処理のた
めの面取り量が0.05mm以上になると、この積層体
から形成されたチップインダクタを基板等に実装する
際、チップ立ち等の不具合が生じるので好ましくないた
めであり、面取り量を0.005mm以内にするために
は、バレル研磨時間は3時間以内が良い。また、研磨材
の比重が1.0g/cm3未満では、研磨の際に投入す
る純水に浮いてしまうため、研磨の効果がほとんどない
ことから、研磨材の比重は1.0g/cm 3以上とす
る。
【0033】図4はバレル研磨する工程における研磨材
の比重と研磨に必要な時間との関係を表した図であり、
研磨材には体積が約65.5×10-3cm3のものを用
いた。
【0034】図より明らかなように、研磨材の比重が
1.0g/cm3未満の場合は、研磨の効果が少なく、
3時間以上バレル研磨を行っても、低背化処理のための
面取り量である0.005mmと比較してほとんど面取
り量がなく、金属線も十分に潰れないため、低背化する
ことができない。また、研磨材の比重が2.5g/cm
3以上のものでは、研磨に必要な時間は約15分であ
り、ほぼ一定となるが、研磨材の比重が2.5g/cm
3を越えると、面取り量が0.005mmと比較して多
くなりすぎるため、比重は2.5g/cm3以下が良
い。したがって、研磨材の比重が1.0〜2.5g/c
3であるものは、面取り量と研磨時間との条件を備
え、低背化できるものである。
【0035】また、(表1)はバレル研磨に用いる研磨
材の比重と体積とを変えて研磨に必要な時間を比較した
表である。
【0036】
【表1】
【0037】(表1)から明らかなように、研磨材の体
積が1.0×10-3cm3未満および1000.0×1
-3cm3より大きいものは、研磨に要する時間が3時
間より多くかかるため、低背化処理のための面取り量で
ある0.005mmと比較して面取り量を多くしてしま
う。面取り量に影響を与えない3時間以内で研磨できる
ものは、研磨材の体積が1.0×10-3cm3以上10
00.0×10-3cm3以下の範囲にあるものである。
【0038】
【発明の効果】以上のように本発明は、積層体から突出
した金属線を折曲げることなく短時間で低背化処理し、
量産化に適したチップインダクタの製造方法を提供する
ことができるものである。
【図面の簡単な説明】
【図1】(a)本発明の一実施の形態におけるチップイ
ンダクタの内部を透視した斜視図 (b)同A−A断面図
【図2】同製造工程を示す斜視図
【図3】同製造工程を示す斜視図
【図4】同要部であるバレル研磨する工程における研磨
材の比重と研磨に必要な時間との関係を示す図
【図5】従来のチップインダクタの断面図
【図6】同製造工程を示す断面図
【図7】同製造工程を示す断面図
【符号の説明】
21 第1の磁性体シート 22 金属線 23 第2の磁性体シート 24 積層体 25 側面電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 秦 考生 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 第1の磁性体シートの上面の中央に金属
    線を固着する工程と、前記第1の磁性体シートの上面に
    固着された前記金属線を覆うように前記第1の磁性体シ
    ートと同サイズの第2の磁性体シートを重ねて積層体を
    形成し焼成する工程と、焼成された前記積層体を比重が
    1.0〜2.5g/cm3の研磨材を用いてバレル研磨
    する工程と、前記積層体の対向する端面に前記金属線と
    電気的に接続するように端面電極を形成する工程とから
    なるチップインダクタの製造方法。
  2. 【請求項2】 研磨材の体積は、0.001〜1cm3
    である請求項1記載のチップインダクタの製造方法。
JP25260096A 1996-09-25 1996-09-25 チップインダクタの製造方法 Expired - Fee Related JP3608308B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25260096A JP3608308B2 (ja) 1996-09-25 1996-09-25 チップインダクタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25260096A JP3608308B2 (ja) 1996-09-25 1996-09-25 チップインダクタの製造方法

Publications (2)

Publication Number Publication Date
JPH1097939A true JPH1097939A (ja) 1998-04-14
JP3608308B2 JP3608308B2 (ja) 2005-01-12

Family

ID=17239628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25260096A Expired - Fee Related JP3608308B2 (ja) 1996-09-25 1996-09-25 チップインダクタの製造方法

Country Status (1)

Country Link
JP (1) JP3608308B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373489B1 (ko) * 2001-06-20 2003-02-25 주식회사 쎄라텍 표면 실장형 칩 인덕터 및 제조 방법
US9613742B2 (en) 2013-02-13 2017-04-04 Murata Manufacturing Co., Ltd. Electronic component
JP2019046914A (ja) * 2017-08-31 2019-03-22 Tdk株式会社 電子部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373489B1 (ko) * 2001-06-20 2003-02-25 주식회사 쎄라텍 표면 실장형 칩 인덕터 및 제조 방법
US9613742B2 (en) 2013-02-13 2017-04-04 Murata Manufacturing Co., Ltd. Electronic component
JP2019046914A (ja) * 2017-08-31 2019-03-22 Tdk株式会社 電子部品

Also Published As

Publication number Publication date
JP3608308B2 (ja) 2005-01-12

Similar Documents

Publication Publication Date Title
CN108242321B (zh) 电子部件
JP5280500B2 (ja) 巻線型インダクタ
WO2015115180A1 (ja) 電子部品及びその製造方法
JP3531543B2 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2013045927A (ja) 電子部品及びその製造方法
JP2001210545A (ja) チップ型電子部品及びチップ型コンデンサ
JP2003508907A (ja) 電解質コンデンサ用アノード、電解質コンデンサ、およびアノードの製造方法
JP6029819B2 (ja) 電子部品及びその製造方法
CN1494093A (zh) 线圈元件及其制造方法
JP2002118026A (ja) 表面実装型チップインダクターの製造方法
JPH1097939A (ja) チップインダクタの製造方法
JPS6053005A (ja) フラツトトランスフア用誘導性電子部品
JP2009158735A (ja) 面実装コイル部品
JP2013045928A (ja) 巻線型インダクタ及びその製造方法
JP3456106B2 (ja) チップ型インピーダンス素子
JP3287536B2 (ja) トリミングコンデンサ
JPS6014416A (ja) 電子部品の製造方法
JP2004297023A (ja) 表面実装型電子部品
JP3306200B2 (ja) チップ状固体電解コンデンサの製造方法
JP2003077739A (ja) チップ型インダクタ
JPH1027712A (ja) 高電流型積層チップインダクタ
JPS63283012A (ja) 薄形固体電解コンデンサの製造方法
JPH0729625Y2 (ja) 積層型lc複合部品
JP3277804B2 (ja) セラミック電子部品のめっき方法
JPH09270354A (ja) インダクタ部品の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041004

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071022

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101022

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111022

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees