JP3608308B2 - チップインダクタの製造方法 - Google Patents
チップインダクタの製造方法 Download PDFInfo
- Publication number
- JP3608308B2 JP3608308B2 JP25260096A JP25260096A JP3608308B2 JP 3608308 B2 JP3608308 B2 JP 3608308B2 JP 25260096 A JP25260096 A JP 25260096A JP 25260096 A JP25260096 A JP 25260096A JP 3608308 B2 JP3608308 B2 JP 3608308B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wire
- abrasive
- laminate
- chip inductor
- magnetic sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、小型デジタル電子機器等の高密度実装回路基板に用いられ、電子回路の直流電源ラインに発生するノイズを抑制するチップインダクタの製造方法に関するものである。
【０００２】
【従来の技術】
近年、チップインダクタは、デジタル機器等の小型・薄形化に伴い高密度実装回路基板からのノイズを抑制するノイズ対策部品として用途が拡大されている。
【０００３】
従来のチップインダクタの製造方法は、特開平７−１９２９４７号公報に、磁性材料中に導電材を供給し、押出し手段により成形して個片に切断し、研磨・低背化処理後、この個片を焼成し、対向する側面に側面電極を形成するものが開示されている。
【０００４】
以下、従来のチップインダクタの製造方法について、図面を参照しながら説明する。
【０００５】
図５は従来のチップインダクタの断面図である。
図において、１はフェライト材料とバインダ等の混合物等からなる磁性体である。２は磁性体の断面の略中央に設けられた銀等からなる金属線である。３は磁性体１の対向する側面に金属線２と電気的に接続するように設けられた銀等の金属からなる側面電極である。４は側面電極３を覆うように設けられたニッケルめっき層である。５はニッケルめっき層４を覆うように設けられた半田層である。
【０００６】
以上のように構成された従来のチップインダクタの製造方法について、図面を参照しながら説明する。
【０００７】
図６、図７は従来のチップインダクタの製造工程を示す断面図である。
まず、図６（ａ）に示すように、粉末フェライト材料とバインダとを混練した磁性材料からなる磁性体シート６の中心部に銀等からなる金属線７を挿入して押出し手段により成形し、乾燥後、カッター等の切断部材で個片８に切断する。
【０００８】
次に、図６（ｂ）に示すように、個片８を研磨ドラム（図示せず）内に研磨材と共に投入し、表面を研磨処理によって面取りして中間積層体９を形成する。
【０００９】
次に、図６（ｃ）に示すように、中間積層体９を焼成炉に入れて約１２００℃まで加熱すると、約９００℃において磁性体シート６は収縮し始め、最終的にはもとの体積の約１５％収縮する。このため、金属線７が磁性体シート６から突出された積層体１０が形成される。
【００１０】
次に、図７（ａ）に示すように、磁性体シート６から突出した金属線７を、積層体１０の側面に沿って折曲げて低背化処理し、積層体１０の対向する側面に金属線７と電気的に接続するように銀等の金属ペーストで一対の側面電極１１を形成する。
【００１１】
最後に、図７（ｂ）に示すように、一対の側面電極１１を覆うように、電極ニッケルめっき浴によりニッケルめっき層１２を形成した後、ニッケルめっき層１２を覆うように、電極めっき手段により半田層１３を形成して従来のチップインダクタを製造していた。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来の製造方法では、個片８を研磨ドラムに投入して研磨処理する際、個片８の表面は面取りされるが、金属線７は磁性体シート６よりも硬く短時間で所望の大きさまでには潰れないため、積層体１０から突出した金属線７を折曲げて低背化する必要があり、低背化処理するための工程が多くなるという課題を有していた。
【００１３】
上記課題を解決するために本発明は、積層体から突出した金属線を折曲げることなく短時間で低背化処理し、量産化に適したチップインダクタの製造方法を提供することを目的とするものである。
【００１４】
【課題を解決するための手段】
上記目的を達成するために本発明は、焼成された積層体を研磨材を用いてバレル研磨するのと同時に積層体から突出した金属線を押し潰す工程を有するものである。
【００１５】
【発明の実施の形態】
本発明の請求項１に記載の発明は、第１の磁性体シートの上面の中央に金属線を固着する工程と、前記第１の磁性体シートの上面に固着された前記金属線を覆うように前記第１の磁性体シートと同サイズの第２の磁性体シートを重ねて積層体を形成し焼成する工程と、焼成された前記積層体を研磨材を用いてバレル研磨するのと同時に前記積層体から突出した前記金属線を押し潰す工程と、前記積層体の対向する端面に前記金属線と電気的に接続するように端面電極を形成する工程とを有するものである。
【００１６】
また、請求項２に記載の発明は、請求項１の研磨材の体積が、０．００１〜１ｃｍ3であるものである。さらに、請求項３に記載の発明は、請求項１の研磨材の比重が、１．０〜２．５ｇ／ｃｍ 3 であるものである。
【００１７】
上述した請求項により、積層体から突出した金属線を折曲げることなく低背化し、量産化に適するという作用を有するものである。
【００１８】
また、比重が１．０〜２．５ｇ／ｃｍ３の研磨材を用いてバレル研磨するため、積層体から突出した金属線を折曲げることなく、短時間で低背化処理することができるという作用を有するものである。
【００１９】
以下、本発明の一実施の形態におけるチップインダクタの製造方法について、図面を参照しながら説明する。
【００２０】
図１（ａ）は本発明の一実施の形態におけるチップインダクタの内部を透視した斜視図、図１（ｂ）は同Ａ−Ａ断面図である。
【００２１】
図において、２１はフェライト等からなる第１の磁性体シートである。２２は第１の磁性体シート２１の上面の略中央に固着された銅、銀または銀パラジウム等からなる金属線である。
【００２２】
２３は第１の磁性体シート２１の上面の金属線２２を覆うように設けられたフェライト等からなる第２の磁性体シートである。２４は金属線２２を介して第１、第２の磁性体シート２１，２３とを一体成形してなる積層体である。２５は積層体２４の対向する側面に金属線２２と電気的に接続するように設けられた銀等からなる一対の側面電極である。
【００２３】
以上のように構成された本発明の一実施の形態におけるチップインダクタの製造方法について、図面を参照しながら説明する。
【００２４】
図２、図３は本発明の一実施の形態におけるチップインダクタの製造工程を示す斜視図である。
【００２５】
まず、図２（ａ）に示すように、支持体３１の上面に、Ｎｉ−Ｚｎ−Ｃｕ系等からなるフェライト粉末に樹脂等を加えて混練した磁性体ペーストを、ドクターブレード法、押出し成形法等でシート状にし、第１の磁性体シート３２を作製する。
【００２６】
次に、図２（ｂ）に示すように、第１の磁性体シート３２の上面に、直径が約０．１ｍｍで銅、銀または銀パラジウム等からなる金属線３３を、金属線３３の端部３４が第１の磁性体シート３２からはみ出すように、かつフェライトの収縮率を考慮して約１．５ｍｍ間隔で固着する。
【００２７】
次に、図２（ｃ）に示すように、第１の磁性体シート３２に固着された金属線３３を覆うように第１の磁性体シート３２と同サイズの第２の磁性体シート３５を重畳し、約５０〜１００℃に加熱しながら、約１００ｋｇ／ｃｍ２の圧力で加圧し、積層シート３６を形成する。
【００２８】
次に、図２（ｄ）に示すように、積層シート３６と、積層シート３６から突出した金属線３３の端部３４とを超硬刃等を用いて所定のサイズになるように縦横に裁断し、図３（ａ）に示すように、この内部の略中央に金属線４１を有する中間積層体４２を形成する。
【００２９】
次に、図３（ｂ）に示すように、前工程で得られた中間積層体４２を焼成炉に入れて約９２０℃で焼成し、積層体４３を形成する。この際、焼成により金属線４１が約１％収縮するのに対し、中間積層体４２中に含まれるフェライトは約１７％収縮するため、積層体４３は、内部の金属線４１が側面からそれぞれ約０．２ｍｍ突出した形状となる。
【００３０】
次に、前工程で得られた積層体４３を内壁がゴムまたはウレタン製で内容積が１０００ｃｍ３のポット（図示せず）に、比重が約１．０〜２．５ｇ／ｃｍ３で１個当たりの体積が約０．００１〜１ｃｍ３／個である研磨材を約４００ｃｍ３と、研磨補助材としての炭化珪素等の粉末と、純水を約４００ｃｍ３とを投入する。さらに、このポット内に積層体４３を１０万個投入し、回転数を約１５０〜２００ｒ．ｐ．ｍとして約３０分間回転させた後、積層体４３をポットから取り出して、十分に洗浄・乾燥し、図３（ｃ）に示すように、積層体４３の角部４４が丸みをおびるようにバレル研磨する。このとき、突出した金属線４１は、研磨時に側面と平行になるように押し潰され、突出部４５は約０．０３ｍｍであり、積層体４３の側面は、ほぼ平坦になる。
【００３１】
最後に、図３（ｄ）に示すように、前工程で得られた積層体４３の対向する側面に、金属線４１と電気的に接続するように銀等の金属ペーストを印刷またはディップ塗布等により側面電極４６を形成するものである。
【００３２】
以下、上述した製造方法におけるバレル研磨の条件について詳細に説明する。ここで、バレル研磨における低背化処理のための積層体の角部の面取り量は、０．０５ｍｍ以内とする。これは、低背化処理のための面取り量が０．０５ｍｍ以上になると、この積層体から形成されたチップインダクタを基板等に実装する際、チップ立ち等の不具合が生じるので好ましくないためであり、面取り量を０．００５ｍｍ以内にするためには、バレル研磨時間は３時間以内が良い。また、研磨材の比重が１．０ｇ／ｃｍ３未満では、研磨の際に投入する純水に浮いてしまうため、研磨の効果がほとんどないことから、研磨材の比重は１．０ｇ／ｃｍ３以上とする。
【００３３】
図４はバレル研磨する工程における研磨材の比重と研磨に必要な時間との関係を表した図であり、研磨材には体積が約６５．５×１０−３ｃｍ３のものを用いた。
【００３４】
図より明らかなように、研磨材の比重が１．０ｇ／ｃｍ３未満の場合は、研磨の効果が少なく、３時間以上バレル研磨を行っても、低背化処理のための面取り量である０．００５ｍｍと比較してほとんど面取り量がなく、金属線も十分に潰れないため、低背化することができない。また、研磨材の比重が２．５ｇ／ｃｍ３以上のものでは、研磨に必要な時間は約１５分であり、ほぼ一定となるが、研磨材の比重が２．５ｇ／ｃｍ３を越えると、面取り量が０．００５ｍｍと比較して多くなりすぎるため、比重は２．５ｇ／ｃｍ３以下が良い。したがって、研磨材の比重が１．０〜２．５ｇ／ｃｍ３であるものは、面取り量と研磨時間との条件を備え、低背化できるものである。
【００３５】
また、（表１）はバレル研磨に用いる研磨材の比重と体積とを変えて研磨に必要な時間を比較した表である。
【００３６】
【表１】
【００３７】
（表１）から明らかなように、研磨材の体積が１．０×１０−３ｃｍ３未満および１０００．０×１０−３ｃｍ３より大きいものは、研磨に要する時間が３時間より多くかかるため、低背化処理のための面取り量である０．００５ｍｍと比較して面取り量を多くしてしまう。面取り量に影響を与えない３時間以内で研磨できるものは、研磨材の体積が１．０×１０−３ｃｍ３以上１０００．０×１０−３ｃｍ３以下の範囲にあるものである。
【００３８】
【発明の効果】
以上のように本発明は、積層体から突出した金属線を折曲げることなく短時間で低背化処理し、量産化に適したチップインダクタの製造方法を提供することができるものである。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施の形態におけるチップインダクタの内部を透視した斜視図
（ｂ）同Ａ−Ａ断面図
【図２】同製造工程を示す斜視図
【図３】同製造工程を示す斜視図
【図４】同要部であるバレル研磨する工程における研磨材の比重と研磨に必要な時間との関係を示す図
【図５】従来のチップインダクタの断面図
【図６】同製造工程を示す断面図
【図７】同製造工程を示す断面図
【符号の説明】
２１ 第１の磁性体シート
２２ 金属線
２３ 第２の磁性体シート
２４ 積層体
２５ 側面電極
【発明の属する技術分野】
本発明は、小型デジタル電子機器等の高密度実装回路基板に用いられ、電子回路の直流電源ラインに発生するノイズを抑制するチップインダクタの製造方法に関するものである。
【０００２】
【従来の技術】
近年、チップインダクタは、デジタル機器等の小型・薄形化に伴い高密度実装回路基板からのノイズを抑制するノイズ対策部品として用途が拡大されている。
【０００３】
従来のチップインダクタの製造方法は、特開平７−１９２９４７号公報に、磁性材料中に導電材を供給し、押出し手段により成形して個片に切断し、研磨・低背化処理後、この個片を焼成し、対向する側面に側面電極を形成するものが開示されている。
【０００４】
以下、従来のチップインダクタの製造方法について、図面を参照しながら説明する。
【０００５】
図５は従来のチップインダクタの断面図である。
図において、１はフェライト材料とバインダ等の混合物等からなる磁性体である。２は磁性体の断面の略中央に設けられた銀等からなる金属線である。３は磁性体１の対向する側面に金属線２と電気的に接続するように設けられた銀等の金属からなる側面電極である。４は側面電極３を覆うように設けられたニッケルめっき層である。５はニッケルめっき層４を覆うように設けられた半田層である。
【０００６】
以上のように構成された従来のチップインダクタの製造方法について、図面を参照しながら説明する。
【０００７】
図６、図７は従来のチップインダクタの製造工程を示す断面図である。
まず、図６（ａ）に示すように、粉末フェライト材料とバインダとを混練した磁性材料からなる磁性体シート６の中心部に銀等からなる金属線７を挿入して押出し手段により成形し、乾燥後、カッター等の切断部材で個片８に切断する。
【０００８】
次に、図６（ｂ）に示すように、個片８を研磨ドラム（図示せず）内に研磨材と共に投入し、表面を研磨処理によって面取りして中間積層体９を形成する。
【０００９】
次に、図６（ｃ）に示すように、中間積層体９を焼成炉に入れて約１２００℃まで加熱すると、約９００℃において磁性体シート６は収縮し始め、最終的にはもとの体積の約１５％収縮する。このため、金属線７が磁性体シート６から突出された積層体１０が形成される。
【００１０】
次に、図７（ａ）に示すように、磁性体シート６から突出した金属線７を、積層体１０の側面に沿って折曲げて低背化処理し、積層体１０の対向する側面に金属線７と電気的に接続するように銀等の金属ペーストで一対の側面電極１１を形成する。
【００１１】
最後に、図７（ｂ）に示すように、一対の側面電極１１を覆うように、電極ニッケルめっき浴によりニッケルめっき層１２を形成した後、ニッケルめっき層１２を覆うように、電極めっき手段により半田層１３を形成して従来のチップインダクタを製造していた。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来の製造方法では、個片８を研磨ドラムに投入して研磨処理する際、個片８の表面は面取りされるが、金属線７は磁性体シート６よりも硬く短時間で所望の大きさまでには潰れないため、積層体１０から突出した金属線７を折曲げて低背化する必要があり、低背化処理するための工程が多くなるという課題を有していた。
【００１３】
上記課題を解決するために本発明は、積層体から突出した金属線を折曲げることなく短時間で低背化処理し、量産化に適したチップインダクタの製造方法を提供することを目的とするものである。
【００１４】
【課題を解決するための手段】
上記目的を達成するために本発明は、焼成された積層体を研磨材を用いてバレル研磨するのと同時に積層体から突出した金属線を押し潰す工程を有するものである。
【００１５】
【発明の実施の形態】
本発明の請求項１に記載の発明は、第１の磁性体シートの上面の中央に金属線を固着する工程と、前記第１の磁性体シートの上面に固着された前記金属線を覆うように前記第１の磁性体シートと同サイズの第２の磁性体シートを重ねて積層体を形成し焼成する工程と、焼成された前記積層体を研磨材を用いてバレル研磨するのと同時に前記積層体から突出した前記金属線を押し潰す工程と、前記積層体の対向する端面に前記金属線と電気的に接続するように端面電極を形成する工程とを有するものである。
【００１６】
また、請求項２に記載の発明は、請求項１の研磨材の体積が、０．００１〜１ｃｍ3であるものである。さらに、請求項３に記載の発明は、請求項１の研磨材の比重が、１．０〜２．５ｇ／ｃｍ 3 であるものである。
【００１７】
上述した請求項により、積層体から突出した金属線を折曲げることなく低背化し、量産化に適するという作用を有するものである。
【００１８】
また、比重が１．０〜２．５ｇ／ｃｍ３の研磨材を用いてバレル研磨するため、積層体から突出した金属線を折曲げることなく、短時間で低背化処理することができるという作用を有するものである。
【００１９】
以下、本発明の一実施の形態におけるチップインダクタの製造方法について、図面を参照しながら説明する。
【００２０】
図１（ａ）は本発明の一実施の形態におけるチップインダクタの内部を透視した斜視図、図１（ｂ）は同Ａ−Ａ断面図である。
【００２１】
図において、２１はフェライト等からなる第１の磁性体シートである。２２は第１の磁性体シート２１の上面の略中央に固着された銅、銀または銀パラジウム等からなる金属線である。
【００２２】
２３は第１の磁性体シート２１の上面の金属線２２を覆うように設けられたフェライト等からなる第２の磁性体シートである。２４は金属線２２を介して第１、第２の磁性体シート２１，２３とを一体成形してなる積層体である。２５は積層体２４の対向する側面に金属線２２と電気的に接続するように設けられた銀等からなる一対の側面電極である。
【００２３】
以上のように構成された本発明の一実施の形態におけるチップインダクタの製造方法について、図面を参照しながら説明する。
【００２４】
図２、図３は本発明の一実施の形態におけるチップインダクタの製造工程を示す斜視図である。
【００２５】
まず、図２（ａ）に示すように、支持体３１の上面に、Ｎｉ−Ｚｎ−Ｃｕ系等からなるフェライト粉末に樹脂等を加えて混練した磁性体ペーストを、ドクターブレード法、押出し成形法等でシート状にし、第１の磁性体シート３２を作製する。
【００２６】
次に、図２（ｂ）に示すように、第１の磁性体シート３２の上面に、直径が約０．１ｍｍで銅、銀または銀パラジウム等からなる金属線３３を、金属線３３の端部３４が第１の磁性体シート３２からはみ出すように、かつフェライトの収縮率を考慮して約１．５ｍｍ間隔で固着する。
【００２７】
次に、図２（ｃ）に示すように、第１の磁性体シート３２に固着された金属線３３を覆うように第１の磁性体シート３２と同サイズの第２の磁性体シート３５を重畳し、約５０〜１００℃に加熱しながら、約１００ｋｇ／ｃｍ２の圧力で加圧し、積層シート３６を形成する。
【００２８】
次に、図２（ｄ）に示すように、積層シート３６と、積層シート３６から突出した金属線３３の端部３４とを超硬刃等を用いて所定のサイズになるように縦横に裁断し、図３（ａ）に示すように、この内部の略中央に金属線４１を有する中間積層体４２を形成する。
【００２９】
次に、図３（ｂ）に示すように、前工程で得られた中間積層体４２を焼成炉に入れて約９２０℃で焼成し、積層体４３を形成する。この際、焼成により金属線４１が約１％収縮するのに対し、中間積層体４２中に含まれるフェライトは約１７％収縮するため、積層体４３は、内部の金属線４１が側面からそれぞれ約０．２ｍｍ突出した形状となる。
【００３０】
次に、前工程で得られた積層体４３を内壁がゴムまたはウレタン製で内容積が１０００ｃｍ３のポット（図示せず）に、比重が約１．０〜２．５ｇ／ｃｍ３で１個当たりの体積が約０．００１〜１ｃｍ３／個である研磨材を約４００ｃｍ３と、研磨補助材としての炭化珪素等の粉末と、純水を約４００ｃｍ３とを投入する。さらに、このポット内に積層体４３を１０万個投入し、回転数を約１５０〜２００ｒ．ｐ．ｍとして約３０分間回転させた後、積層体４３をポットから取り出して、十分に洗浄・乾燥し、図３（ｃ）に示すように、積層体４３の角部４４が丸みをおびるようにバレル研磨する。このとき、突出した金属線４１は、研磨時に側面と平行になるように押し潰され、突出部４５は約０．０３ｍｍであり、積層体４３の側面は、ほぼ平坦になる。
【００３１】
最後に、図３（ｄ）に示すように、前工程で得られた積層体４３の対向する側面に、金属線４１と電気的に接続するように銀等の金属ペーストを印刷またはディップ塗布等により側面電極４６を形成するものである。
【００３２】
以下、上述した製造方法におけるバレル研磨の条件について詳細に説明する。ここで、バレル研磨における低背化処理のための積層体の角部の面取り量は、０．０５ｍｍ以内とする。これは、低背化処理のための面取り量が０．０５ｍｍ以上になると、この積層体から形成されたチップインダクタを基板等に実装する際、チップ立ち等の不具合が生じるので好ましくないためであり、面取り量を０．００５ｍｍ以内にするためには、バレル研磨時間は３時間以内が良い。また、研磨材の比重が１．０ｇ／ｃｍ３未満では、研磨の際に投入する純水に浮いてしまうため、研磨の効果がほとんどないことから、研磨材の比重は１．０ｇ／ｃｍ３以上とする。
【００３３】
図４はバレル研磨する工程における研磨材の比重と研磨に必要な時間との関係を表した図であり、研磨材には体積が約６５．５×１０−３ｃｍ３のものを用いた。
【００３４】
図より明らかなように、研磨材の比重が１．０ｇ／ｃｍ３未満の場合は、研磨の効果が少なく、３時間以上バレル研磨を行っても、低背化処理のための面取り量である０．００５ｍｍと比較してほとんど面取り量がなく、金属線も十分に潰れないため、低背化することができない。また、研磨材の比重が２．５ｇ／ｃｍ３以上のものでは、研磨に必要な時間は約１５分であり、ほぼ一定となるが、研磨材の比重が２．５ｇ／ｃｍ３を越えると、面取り量が０．００５ｍｍと比較して多くなりすぎるため、比重は２．５ｇ／ｃｍ３以下が良い。したがって、研磨材の比重が１．０〜２．５ｇ／ｃｍ３であるものは、面取り量と研磨時間との条件を備え、低背化できるものである。
【００３５】
また、（表１）はバレル研磨に用いる研磨材の比重と体積とを変えて研磨に必要な時間を比較した表である。
【００３６】
【表１】
（表１）から明らかなように、研磨材の体積が１．０×１０−３ｃｍ３未満および１０００．０×１０−３ｃｍ３より大きいものは、研磨に要する時間が３時間より多くかかるため、低背化処理のための面取り量である０．００５ｍｍと比較して面取り量を多くしてしまう。面取り量に影響を与えない３時間以内で研磨できるものは、研磨材の体積が１．０×１０−３ｃｍ３以上１０００．０×１０−３ｃｍ３以下の範囲にあるものである。
【００３８】
【発明の効果】
以上のように本発明は、積層体から突出した金属線を折曲げることなく短時間で低背化処理し、量産化に適したチップインダクタの製造方法を提供することができるものである。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施の形態におけるチップインダクタの内部を透視した斜視図
（ｂ）同Ａ−Ａ断面図
【図２】同製造工程を示す斜視図
【図３】同製造工程を示す斜視図
【図４】同要部であるバレル研磨する工程における研磨材の比重と研磨に必要な時間との関係を示す図
【図５】従来のチップインダクタの断面図
【図６】同製造工程を示す断面図
【図７】同製造工程を示す断面図
【符号の説明】
２１ 第１の磁性体シート
２２ 金属線
２３ 第２の磁性体シート
２４ 積層体
２５ 側面電極
Claims (3)
- 第１の磁性体シートの上面の中央に金属線を固着する工程と、前記第１の磁性体シートの上面に固着された前記金属線を覆うように前記第１の磁性体シートと同サイズの第２の磁性体シートを重ねて積層体を形成し焼成する工程と、焼成された前記積層体を研磨材を用いてバレル研磨するのと同時に前記積層体から突出した前記金属線を押し潰す工程と、前記積層体の対向する端面に前記金属線と電気的に接続するように端面電極を形成する工程とからなるチップインダクタの製造方法。
- 研磨材の体積は、０．００１〜１ｃｍ3である請求項１記載のチップインダクタの製造方法。
- 研磨材の比重は、１．０〜２．５ｇ／ｃｍ 3 である請求項１記載のチップインダクタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25260096A JP3608308B2 (ja) | 1996-09-25 | 1996-09-25 | チップインダクタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25260096A JP3608308B2 (ja) | 1996-09-25 | 1996-09-25 | チップインダクタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1097939A JPH1097939A (ja) | 1998-04-14 |
| JP3608308B2 true JP3608308B2 (ja) | 2005-01-12 |
Family
ID=17239628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25260096A Expired - Fee Related JP3608308B2 (ja) | 1996-09-25 | 1996-09-25 | チップインダクタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3608308B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100373489B1 (ko) * | 2001-06-20 | 2003-02-25 | 주식회사 쎄라텍 | 표면 실장형 칩 인덕터 및 제조 방법 |
| WO2014125895A1 (ja) | 2013-02-13 | 2014-08-21 | 株式会社村田製作所 | 電子部品 |
| JP6965638B2 (ja) * | 2017-08-31 | 2021-11-10 | Tdk株式会社 | 電子部品 |
-
1996
- 1996-09-25 JP JP25260096A patent/JP3608308B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1097939A (ja) | 1998-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108242321B (zh) | 电子部件 | |
| TWI548322B (zh) | 外殼及其製造方法 | |
| JP6252605B2 (ja) | 電子部品及びその製造方法 | |
| CN105931839B (zh) | 陶瓷电子组件及其制造方法 | |
| CN1292443C (zh) | 线圈线路板及其制造方法以及表面安装型线圈元件 | |
| JP2009064896A (ja) | 巻線型電子部品 | |
| KR20170061372A (ko) | 커패시터 및 그 제조방법 | |
| US11152148B2 (en) | Coil component | |
| JP2001044069A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| JPWO2012043740A1 (ja) | コンデンサ | |
| JP3608308B2 (ja) | チップインダクタの製造方法 | |
| JPH11340089A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| CN114597068A (zh) | 陶瓷电子组件、基板布置和制造陶瓷电子组件的方法 | |
| CA1209653A (en) | Solid electrolyte capacitor | |
| CN108630406B (zh) | 线圈电子组件及制造该线圈电子组件的方法 | |
| JP6029819B2 (ja) | 電子部品及びその製造方法 | |
| JP2001076964A (ja) | 積層セラミック電子部品の製造方法 | |
| JP4059063B2 (ja) | セラミック多層基板およびその製造方法 | |
| JP2996052B2 (ja) | セラミック電子部品の製造方法 | |
| JP3038296B2 (ja) | 電子部品の製造方法 | |
| JP4544825B2 (ja) | 電子部品の外部電極形成方法 | |
| JPH0758672B2 (ja) | 薄形固体電解コンデンサの製造方法 | |
| CN115036137B (zh) | 层叠陶瓷电子部件 | |
| JP2996060B2 (ja) | セラミック部品の製造方法 | |
| JPH06325978A (ja) | 複合電子部品とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040921 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041004 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |