CN114597068A - 陶瓷电子组件、基板布置和制造陶瓷电子组件的方法 - Google Patents

陶瓷电子组件、基板布置和制造陶瓷电子组件的方法 Download PDF

Info

Publication number
CN114597068A
CN114597068A CN202111478736.6A CN202111478736A CN114597068A CN 114597068 A CN114597068 A CN 114597068A CN 202111478736 A CN202111478736 A CN 202111478736A CN 114597068 A CN114597068 A CN 114597068A
Authority
CN
China
Prior art keywords
layer
face
plating layer
main body
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111478736.6A
Other languages
English (en)
Inventor
本宫祥行
平野昌彦
须贺康友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN114597068A publication Critical patent/CN114597068A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本申请涉及陶瓷电子组件、基板布置和制造陶瓷电子组件的方法。一种陶瓷电子组件包括元件主体和形成在元件主体上的至少一个外部电极。元件主体在其中包括电介质和至少一个内部电极。元件主体具有多个表面，并且这些表面包括第一表面和与第一表面相对的第二表面。每个外部电极包括基础层和形成在基础层上的镀层。基础层与内部电极接触，包含金属并且具有与元件主体的第二表面的外周缘相邻的第一端面。镀层具有与第一端面的外周缘相邻的第二端面，以使得第一端面和第二端面以组合的形式在元件主体的第二表面的外周缘上形成多层结构。

Description

陶瓷电子组件、基板布置和制造陶瓷电子组件的方法
技术领域
本发明涉及陶瓷电子组件、基板布置和制造陶瓷电子组件的方法。
背景技术
随着电子装置变得更小和更复杂，安装在板(基板)上的电子组件的安装密度正在增加。为了减少安装在其上安装有IC(集成电路)芯片等的普通安装表面上的电子组件所占用的面积，减少了多层陶瓷电容器的高度并且将多层陶瓷电容器安装在基板的与普通安装表面相反的表面上。该电容器可以被称为LSC(land-side capacitor：焊盘侧电容器)。
为了减小多层陶瓷电容器的高度，可以使多层陶瓷电容器的元件主体更薄。当元件主体变得更薄时，多层陶瓷电容器的横向抗裂强度下降。当多层陶瓷电容器安装在基板上时，薄的多层陶瓷电容器可能破裂。
JP-A-2020-21930公开了一种配置，其可以在不减薄元件主体的情况下减小多层陶瓷电容器的高度。具体地，在JP-A-2020-21930中的元件主体的下表面上不形成端子电极。为了在元件主体的下表面上不形成端子电极，将两个元件主体在两个元件主体的相应下表面处彼此附接，并且将端子电极形成在两个元件主体的相应上表面上。然后，将两个元件主体彼此分离。
发明内容
在JP-A-2020-21930中公开的配置中，如果单独元件主体的厚度是100μm或更小，则元件主体的强度非常弱。因此，难以以期望的方式将两个元件主体彼此分离。
如果两个元件主体以不期望的方式彼此分离，则端子电极可能被破坏并且可能具有粗糙的断裂表面。这样的电极表面难以完全粘接到元件主体。结果，在将元件主体安装在基板上之后，端子电极到元件主体的粘接劣化。这将导致包括这种元件主体和端子电极的装置的故障。
当将电镀施加到端子电极时，假设在元件主体的电极部分与端子电极电接触的情况下沉积镀层。如果端子电极被破坏并且元件主体的电极部分与端子电极之间的导电接触丢失(或弱化)，则端子电极的镀层变得薄并且不均匀。
本发明的目的是提供一种可以在减小陶瓷电子组件的高度而不损坏外部电极的同时抑制横向抗裂强度减小的陶瓷电子组件。本发明的另一目的是提供一种制造这种陶瓷电子组件的方法。本发明的又一目的是提供一种包括基板和安装在基板上的陶瓷电子组件的基板布置。
本发明的附加或单独的特征和优点将在下面的描述中阐述，并且部分地将从描述中显而易见，或者可以通过本发明的实践而习得。本发明的目的和其它优点将通过在书面描述和权利要求以及附图中特别指出的结构来实现和获得。
为了实现这些和其它优点并且根据本发明的目的，如所实现和广泛描述的，在一个方面中，本公开提供了一种包括元件主体和形成在元件主体上的至少一个外部电极的陶瓷电子组件。元件主体在其内包括电介质和至少一个内部电极。元件主体具有多个表面，并且这些表面包括第一表面和与第一表面相对的第二表面。每个外部电极包括基础层和形成在基础层上的镀层。基础层与内部电极接触，包含金属并且具有与元件主体的第二表面的外周缘相邻的第一端面。镀层具有与第一端面的外周缘相邻的第二端面，以使得第一端面和第二端面以组合的形式在元件主体的第二表面的外周缘上形成多层结构。
外部电极可以被形成为覆盖元件主体的除了第二表面之外的至少两个表面的部分。
基础层的第一端面可以不被镀层覆盖。基础层的在第一表面的一部分上延伸的一部分可以被镀层覆盖。
元件主体的表面可以包括与第一表面和第二表面垂直的至少一个第三表面。基础层可以形成在每个第三表面上。镀层可以形成在每个第三表面上所形成的基础层上。基础层的第一端面和镀层的第二端面可以与元件主体的第二表面齐平。
基础层可以具有第三端面，并且镀层可以具有第四端面，以使得第三端面和第四端面与元件主体的第一表面齐平。
基础层的第一端面可以位于元件主体的第二表面的外部。镀层的第二端面可以位于基础层的第一端面的外部。
第一端面和第二端面可以分别是平坦表面。
第二表面的法线方向、第一端面的法线方向和第二端面的法线方向可以彼此平行。
元件主体可以在第二表面的每个角部处具有弯曲表面。弯曲表面可以通过倒角制成。基础层的第一端面可以延伸以围裹弯曲表面直到元件主体的第二表面的平坦部分。
镀层的第二端面可以沿着基础层的围裹部分延伸围裹直到元件主体的第二表面的平坦部分。
弯曲表面的曲率半径可以在5μm和20μm之间。
第二表面的中央部分可以相对于第一端面和第二端面升高。
第二表面的中央部分相对于第一端面和第二端面的升高量可以是3μm或更小。
元件主体的第二表面的表面粗糙度可以小于元件主体的第一表面的表面粗糙度。
元件主体的第二表面的表面粗糙度可以为0.20μm或更小。
镀层可以具有包括具有不同金属成分的多个子镀层的多层结构。子镀层中的每一个都具有端面。镀层的第二端面可以由多个子镀层的相应端面限定，以使得子镀层的端面可以在元件主体的外部形成多层结构。
内部电极可以包括至少一个第一内部电极层和至少一个第二内部电极层。元件主体包括层压件，层压件具有含有电介质的至少一个介电层、第一内部电极层和第二内部电极层，以使得第一内部电极层和第二内部电极层经由介电层交替层压。元件主体的表面可以包括分别与第一表面和第二表面垂直的两个相对的第三表面。外部电极可以包括分别单独设置在两个第三表面上的第一外部电极和第二外部电极。第一内部电极层可以连接到第一外部电极。第二内部电极层可以连接到第二外部电极。
根据本发明的第二方面，提供了一种布置或装置，该布置或装置包括基板、以及经由至少一个焊料层安装在基板上的上述陶瓷电子组件。相应焊料层被润湿到外部电极的侧表面上而不到达元件主体的第二表面。
该布置还可以包括：树脂，其用于将陶瓷电子组件密封在基板上；以及至少一个焊球，其被设置在基板的预定表面上。陶瓷电子组件可以在与焊球不同的位置处安装在基板的预定表面上。
根据本发明的第三方面，提供了一种制造陶瓷电子组件的方法。该方法包括形成包括电介质和至少一个内部电极的元件主体的步骤。元件主体具有两个侧表面和与两个侧表面垂直的四个其它表面。该方法还包括将针对外部电极的基础材料施加到元件主体的两个侧表面和四个其它表面的预定区域上的步骤。该方法还包括烧结基础材料以形成针对外部电极的基础层的步骤。该方法还包括在基础层中的每一个上形成镀层的步骤。该方法还包括从元件主体的四个其它表面中的一个表面去除基础层和镀层的步骤。
从元件主体的上述一个表面去除基础层和镀层的步骤可以包括物理抛光元件主体的上述一个表面的步骤。
根据本发明，可以在抑制弯曲强度减小的同时减小陶瓷电子组件的高度。也可以避免外部电极的破损。
应当理解，前述一般描述和以下详细描述都是示例性和解释性的，并且旨在提供对所要求保护的本发明的进一步解释。
附图说明
图1是示出根据本发明的第一实施方式的多层陶瓷电容器的示例性配置的立体图。
图2A是沿着图1的多层陶瓷电容器的长度截取的截面图。
图2B示出了在多层陶瓷电容器的外部电极的位置处在宽度方向上切割的图1的多层陶瓷电容器的截面图。
图3A是图1的多层陶瓷电容器的顶视图。
图3B是图1的多层陶瓷电容器的底视图。
图4是示出根据第一实施方式的制造多层陶瓷电容器的方法的流程图。
图5A是示出根据第一实施方式的制造多层陶瓷电容器的方法的截面图。
图5B是示出根据第一实施方式的制造多层陶瓷电容器的方法的另一截面图。
图5C是示出根据第一实施方式的制造多层陶瓷电容器的方法的又一截面图。
图5D是示出根据第一实施方式的制造多层陶瓷电容器的方法的又一截面图。
图5E是示出根据第一实施方式的制造多层陶瓷电容器的方法的另一截面图。
图5F是示出根据第一实施方式的制造多层陶瓷电容器的方法的另一截面图。
图5G是示出根据第一实施方式的制造多层陶瓷电容器的方法的另一截面图。
图5H是示出根据第一实施方式的制造多层陶瓷电容器的方法的另一截面图。
图5I是示出根据第一实施方式的制造多层陶瓷电容器的方法的另一截面图。
图5J是示出根据第一实施方式的制造多层陶瓷电容器的方法的另一截面图。
图6A是示出根据第一实施方式的从多层陶瓷电容器的元件主体的上表面去除外部电极的示例性过程的截面图。
图6B是示出根据第一实施方式的从多层陶瓷电容器的元件主体的上表面去除外部电极的示例性过程的另一截面图。
图6C是示出根据第一实施方式的从多层陶瓷电容器的元件主体的上表面去除外部电极的示例性过程的又一截面图。
图7是示出根据本发明的第二实施方式的其中多层陶瓷电容器被安装在基板上的基板布置的示例性配置的截面图。
图8是示出根据本发明的第三实施方式的多层陶瓷电容器的示例性配置的截面图。
图9A是在长度方向上切割根据本发明的第四实施方式的多层陶瓷电容器的截面图。
图9B是在多层陶瓷电容器的外部电极的位置处在宽度方向上切割根据第四实施方式的多层陶瓷电容器的截面图。
图10是示出根据本发明的第五实施方式的其中多层陶瓷电容器被安装在基板上的基板布置的示例性配置的截面图。
图11是示出根据本发明的第六实施方式的陶瓷电子组件的示例性配置的立体图。
具体实施方式
将参照附图详细描述本发明的实施方式。以下实施方式并不限制本发明的范围。对于本发明来说，并非在实施方式中描述的特征的所有组合都是必要的。可以根据应用本发明的装置的规格以及各种条件(使用条件、使用环境等)来修改或改变实施方式。本发明的技术范围由权利要求限定，并且不受以下各个实施方式的限制。结合以下描述使用的附图可能在比例和形状上与实际结构不同，以便于使每个配置更容易理解。
第一实施方式
图1是根据本发明的第一实施方式的多层陶瓷电容器1A的立体图。图2A是沿着图1的多层陶瓷电容器的长度截取的截面图。图1中的箭头DL指示多层陶瓷电容器1A的长度方向。图2B是在外部电极6B的位置处在宽度方向上切割的图1的多层陶瓷电容器的截面图。图1中的箭头DW指示多层陶瓷电容器1A的宽度方向。图3A是图1的多层陶瓷电容器1A的顶视图。图3B是图1的多层陶瓷电容器1A的底视图。在第一实施方式中，多层陶瓷电容器1A将被描述为陶瓷电子组件的示例。图1中的箭头DS指示多层陶瓷电容器1A的高度方向。
如图1、图2A、图2B、图3A和图3B所示，多层陶瓷电容器1A包括元件主体2以及两个外部电极6A和6B。元件主体2包括层压件2A、下覆盖层5A和上覆盖层5B。层压件2A具有内部电极层3A和3B以及介电层4。外部电极6A和6B中的每一个在其自身与元件主体2之间具有底层(基础层)7。
下覆盖层5A设置在层压件2A下方，并且上覆盖层5B设置在层压件2A的顶部上。内部电极层3A和3B在高度方向DS上经由介电层4交替层压。应当注意的是，尽管图1、图2A和图2B示出其中层叠有六个内部电极层3A和3B的配置，但层叠的内部电极层3A和3B的数量不限于六个。元件主体2的形状是大致矩形的平行六面体形状。此外，层压件2A的形状是大致矩形的平行六面体形状。元件主体2具有六个表面，即，顶表面2T、底表面2W、前表面2F、后表面2R、右侧表面2Q和左侧表面2P。元件主体2在长度方向DL上的两个相对表面是右侧表面2Q和左侧表面2P。元件主体2在宽度方向DW上的两个相对表面是前表面2F和后表面2R。元件主体2在高度方向(层叠方向)DS上的两个相对表面是顶表面2T和底表面2W。元件主体2的两个侧表面2P和2Q可以被称为第三表面。侧表面2P和2Q与元件主体2的剩余四个表面2T、2W、2F和2R垂直。侧表面2P和2Q连接到四个表面2T、2W、2F和2R。下表面2W可以被称为第一表面，上表面2T可以被称为第二表面，前表面2F可以被称为第四表面，并且后表面2R可以被称为第五表面。元件主体2的底表面2W可以面向其上安装有多层陶瓷电容器1A的基板的安装表面。当多层陶瓷电容器1A安装在基板上时，可以使用焊料。
沿着元件主体2的十二个脊部对元件主体2进行倒角。沿着元件主体2的十二个脊部中的每一个形成弯曲表面R。弯曲表面R的曲率半径C优选地在5μm和20μm之间，并且更优选地在10μm和20μm之间。顺便提及，如图2A所示，当沿着长度方向DL垂直地切割元件主体2时，曲率半径C可以由元件主体2的截面的拐角部分的弯曲表面R的曲率半径C限定。
如果元件主体2的弯曲表面R的曲率半径C为10μm或更大，则可以从底表面2W起沿着弯曲表面R增大上底层7在元件主体2的侧表面2P和2Q中的每一个上的围裹量。因此，能够提高元件主体2与每个底层的粘接性。还可以保持在元件主体2的顶表面2T的边缘上的每个底层7的上端与用于将多层陶瓷电容器1A安装在基板上的焊料之间的距离。因此，可以抑制或防止底层7从元件主体2剥离，否则将由用于将多层陶瓷电容器1A安装在基板上的焊料的收缩应力引起剥离。
如果元件主体2的弯曲表面R的曲率半径C为20μm或更小，则可以减少在元件主体2的弯曲表面R的筒抛光(barrel polishing)期间对内部电极层3A和3B的损坏。
元件主体2的上表面2T的表面粗糙度Sa小于元件主体2的下表面2W的表面粗糙度Sa。元件主体2的上表面2T的表面粗糙度Sa优选为0.20μm或更小。例如，元件主体2的下表面2W的平均表面粗糙度Sa可以大于0.50μm，并且元件主体2的上表面2T的平均表面粗糙度Sa可以小于0.20μm。通过将元件主体2的上表面2T的表面粗糙度Sa设置为0.20μm或更小，即使当元件主体2的上表面2T被抛光时，也可以使元件主体2的上表面2T更不易受到刮擦。因此，可以减少或避免从划痕开始的元件主体2的破裂。
外部电极6A和6B形成在元件主体2上并且在长度方向DL上彼此分离。外部电极6A和6B中的每一个在元件主体2的弯曲表面R上方从下表面2W延伸到侧表面2P、2Q，但不延伸到元件主体2的上表面2T上。外部电极6A和6B还可以形成在元件主体2的前表面2F和后表面2R上。外部电极6A和6B中的每一个的厚度例如在10μm和40μm之间。
因为外部电极6A和6B不延伸到元件主体2的上表面2T上，所以可以减小多层陶瓷电容器1A的高度，而不减少在高度方向DS上层叠的内部电极层3A和3B的数量。因此，可以在不减小多层陶瓷电容器1A的电容的情况下实现LSC结构。
在元件主体2的长度方向DL上，内部电极层3A和3B交替地布置在层压件2A中的不同位置处。具体地，当与内部电极层3B相比时，内部电极层3A被布置在元件主体2的左侧，即，内部电极层3A在长度方向DL上从元件主体的左侧表面2P朝向右侧表面2Q延伸。内部电极层3B被布置在元件主体2的右侧，即，内部电极层3B在长度方向DL上从右侧表面2Q朝向左侧表面2P延伸。内部电极层3A中的每一个的左端在元件主体2的左侧表面2P处暴露并且连接到外部电极6A。内部电极层3B中的每一个的右端在元件主体2的右侧表面2Q处暴露并且连接到外部电极6B。
在元件主体2的宽度方向DW上，内部电极层3A和3B的端部被介电层4覆盖。如图2B所示，在宽度方向DW上，内部电极层3A和3B的端部可以彼此对齐。
内部电极层3A和3B以及介电层4中的每一个在层叠方向DS上的厚度可以分别在从0.05μm至5μm的范围内。例如，内部电极层3A的厚度为0.3μm，内部电极层3B的厚度为0.3μm，并且介电层4的厚度为0.3μm。内部电极层3A和3B的材料可以是例如诸如Cu(铜)、Ni(镍)、Ti(钛)、Ag(银)、Au(金)、Pt(铂)、Pd(钯)、Ta(钽)或W(钨)之类的金属或者可以是包含这些金属的合金。
介电层4的材料的主要成分可以是例如具有钙钛矿结构的陶瓷材料。可以以50at％或更多的比例包含主要成分。介电层4的陶瓷材料可以是例如钛酸钡、钛酸锶、钛酸钙、钛酸镁、钛酸锶钡、钛酸钡钙、锆酸钙、锆酸钡、钛酸锆钙或氧化钛。
下覆盖层5A和上覆盖层5B中的每一个的材料的主要成分可以是例如陶瓷材料。下覆盖层5A和上覆盖层5B中的每一个的主要成分(即，陶瓷材料)可以与介电层4的主要成分(即，陶瓷材料)相同。下覆盖层5A的厚度TA优选在5μm至30μm的范围内，并且上覆盖层5B的厚度TB优选在5μm至30μm的范围内。
外部电极6A和6B中的每一个具有形成在元件主体2上的基础层7和形成在基础层7上的镀层9。基础层7形成在元件主体2的左侧和右侧上以使得它们在长度方向DL上彼此分离。具体地，左基础层7形成在元件主体2的底表面2W上的左区域中，并且在元件主体2的左弯曲表面R和左侧表面2P上延伸。左基础层7没有到达元件主体2的顶表面2T。类似地，右基础层7形成在元件主体2的底表面2W上的右区域中，并且在元件主体2的右弯曲表面R和右侧表面2Q上延伸。右基础层7没有到达元件主体2的顶表面2T。右基础层7具有与左基础层7相同的配置。应当注意的是，基础层7中的每一个还可以从底表面2W延伸到元件主体2的前表面2F和/或后表面2R。基础层7的厚度D1优选在3μm和6μm之间。当基础层7的厚度D1是3μm或更大时，可以形成这样的基础层7，在基础层7与元件主体2的弯曲表面R紧密接触的同时从元件主体2的底表面2W连续地延伸到侧表面2P、2Q。通过将基础层7的厚度D1设置为6μm或更小，可以抑制外部电极6A和6B中的每一个的厚度的增加，并且实现多层陶瓷电容器1A的低轮廓(减小的高度)。
用作基础层7的导电材料的金属的主要成分可以包含例如Cu、Fe(铁)、Zn(锌)、Al(铝)、Ni、Pt、Pd、Ag、Au和Sn(锡)中的至少一种，或者可以包括含有这些金属中的至少一种的合金。基础层7可以包括与基础层的金属混合的共材料(co-material)。共材料可以以多个岛的形式存在于基础层7中。如果共材料以岛的形式存在于基础层7中，则共材料可以减小元件主体2和基础层7之间的热膨胀系数的差异，并且可以减轻基础层7上的应力。共材料例如是作为介电层4的主要成分的陶瓷成分。基础层7可以包含玻璃成分。如果在基础层7中混合了玻璃成分，则玻璃成分可以使基础层7致密。该玻璃成分是例如Ba(钡)、Sr(锶)、Ca(钙)、Zn、Al、Si(硅)或B(硼)的氧化物。
基础层7可以包含元件主体2中所含有的金属成分。金属成分是例如Mg，并且在该金属成分中可以包括微量的Ni、Cr、Sr、Al、Na和/或Fe。基础层7可以包括例如含有Mg、Ni和O的化合物，作为用作基础层7的导电材料的金属、包含在元件主体2中的金属以及氧的化合物。
基础层7优选地由包含介电材料的烧结涂层膜构成。这在确保元件主体2和基础层7之间的粘接性的同时可以使得基础层7更厚，并且在保持外部电极6A和6B的适当强度的同时确保与内部电极层3A和3B的导电性。附加地，为了在将多层陶瓷电容器1A安装在基板上时增强电极和诸如焊料的导电材料之间的粘接性而进行的电极面积扩展的目的，底层7可以具有在下表面上的烧结涂层膜上通过溅射方法形成的溅射膜。在该配置中，溅射膜不包括元件主体2中所含有的金属成分，并且可以由诸如Cu或Ni之类的金属或其合金形成。另选地，为了减薄的目的，底层7可以仅由溅射膜形成。
可以针对外部电极6A和6B中的每一个形成镀层9以使得镀层9覆盖相关联的基础层7。镀层9不形成在元件主体2的顶表面2T上。左镀层9通过左底层7与内部电极层3A导通，并且右镀层9通过右底层7与内部电极层3B导通。镀层9通过焊料传导到安装基板的端子。为了确保外部电极6A和6B的强度并且确保底层7与镀层9之间的传导以及安装基板的端子与镀层9之间的传导的可靠性，镀层9中的每一个的厚度优选地为10μm或更大。
镀层9的材料的主要成分可以是诸如Cu、Ni、Al、Zn或Sn的金属，或者是由这些金属中的两种或更多种制成的合金。镀层9可以具有包括单个金属成分的单层结构或包括金属成分不同的多个镀层(子镀层)的多层结构。例如，镀层9具有由形成在基础层7上的Cu镀层9A、形成在Cu镀层9A上的Ni镀层9B和形成在Ni镀层9B上的Sn镀层9C构成的三层结构。Cu镀层9A可以增强镀层9到基础层7的粘接性。Ni镀层9B可以在焊接期间增大外部电极6A、6B的热阻。Sn镀层9C可以提高焊料对镀层9的润湿性。如果底层7的厚度是4.5μm，则Cu镀层9A的厚度可以是3μm，Ni镀层9B的厚度可以是2μm并且Sn镀层9C的厚度可以是6μm。Cu镀层9A、Ni镀层9B和Sn镀层9C中的每一个可以被称为镀层9的子镀层(或镀层9的子层)。
当观察元件主体2的上表面2T时，底层7的上端面(第一端面)MU和镀层9的上端面(第二端面)9E在元件主体2外部形成多层结构。镀层9的上端面9E包括Cu镀层9A的上端面MA、Ni镀层9B的上端面MB和Sn镀层9C的上端面MC。镀层9的上端面9E(或上端面MA)与底层7的上端面MU接触。在图2A所示的配置中，底层7的上端面MU、Cu镀层9A的上端面MA、Ni镀层9B的上端面MB和Sn镀层9C的上端面MC与元件主体2的上表面2T齐平。底层7的上端面MU与元件主体2的上表面2T接触。Cu镀层9A的上端面MA位于底层7的端面MU的外侧。Ni镀层9B的上端面MB位于Cu镀层9A的上端面MA的外侧。Sn镀层9C的上端面MC位于Ni镀层9B的上端面MB的外侧。
端面MU、MA、MB和MC与元件主体2的上表面2T共面。端面MU、MA、MB和MC中的每一个的法线方向和元件主体2的上表面2T的法线方向彼此平行。端面MU、MA、MB和MC中的每一个可以是平坦表面。
底层7中的每一个沿着元件主体2的侧表面2P、2Q向上延伸，并且底层7的端面MU沿着元件主体2的上表面2T的弯曲表面R稍微向内弯曲，以使得底层7的端面MU变得与元件主体2的上表面2T齐平。底层7的上部的弯曲量可以等于元件主体2的弯曲表面R的曲率半径C。如图3A所示，底层7中的每一个可以围绕元件主体2的前表面2F的上脊部2FU和后表面2R的上脊部2RU进行围裹。可以基于弯曲表面R的曲率半径C的尺寸和/或外部电极6A、6B的每个层的厚度来改变围裹量。Cu镀层9A、Ni镀层9B和Sn镀层9C中的每一个在相关联的底层7上方延伸并到达元件主体2的前表面2F和后表面2R，以使得Cu镀层9A的端面MA、Ni镀层9B的端面MB和Sn镀层9C的端面MC分别到达元件主体2的上脊部2FU和2RU。应当注意的是，Sn镀层9C可以向元件主体2外部扩展，以使得Sn镀层9C的端面MC在长度方向DL上的尺寸可以变得大于图1或图2A中所示的尺寸。在该配置中，根据Sn镀层9C从元件主体2向外扩展的量，Sn镀层9C可以能够在将电容器1A安装在基板上时抑制焊料润湿到元件主体2上。
底层7的上端MU被暴露并且未被Cu镀层9A、Ni镀层9B和Sn镀层9C覆盖。因此，外部电极6A和6B中的每一个的分层结构被暴露在多层陶瓷电容器1A的外部。另一方面，底层7的下端部分7U在元件主体2的下表面2W上被Cu镀层9A、Ni镀层9B和Sn镀层9C覆盖。
如上所述，元件主体2的上表面2T与底层7的上端面MU、Cu镀层9A的上端面MA、Ni镀层9B的上端面MB和Sn镀层9C的上端面MC共面。因此，能够在不损坏外部电极6A和6B的情况下在元件主体2的上表面2T上制作不具有外部电极6A和6B的多层陶瓷电容器1A。因此，可以在抑制或避免多层陶瓷电容器1A的横向抗裂强度减小的同时降低多层陶瓷电容器1A的高度。当从元件主体2的顶部观察时，外部电极6A和6B中的每一个还可以具有期望的截面形状。此外，可以抑制外部电极6A和元件主体2之间以及外部电极6B与元件主体2之间的粘接性的减小。如果多层陶瓷电容器1A经历外部电极6A和6B的断裂，则镀层分别在高度方向上从外部电极6A和6B的断裂表面突出。然而，在图1至图3A所示的配置中，多层陶瓷电容器1A不会经历外部电极6A和6B的断裂，并且因此多层陶瓷电容器1A可以具有低轮廓。
因为元件主体2的上表面2T分别与底层7的上端面MU、Cu镀层9A的上端面MA、Ni镀层9B的上端面MB和Sn镀层9C的上端面MC共面，所以Cu镀层9A、Ni镀层9B和Sn镀层9C中的每一个可以保持其厚度从元件主体2的侧表面2P、2Q直到上表面2T不变。因此，可以抑制外部电极6A、6B的强度减小。还可以抑制外部电极6A、6B与底层7之间以及外部电极6A、6B与安装基板的端子之间的导电性的减小。
因为元件主体2的上表面2T分别与底层7的上端面MU、Cu镀层9A的上端面MA、Ni镀层9B的上端面MB和Sn镀层9C的上端面MC共面，所以多层陶瓷电容器1A的整个上表面可以是平坦的。因此，可以消除多层陶瓷电容器1A的上表面上的不规则性。这有助于当安装件的抽吸喷嘴在多层陶瓷电容器1A的拾取期间接触并且吸附多层陶瓷电容器1A的顶表面时多层陶瓷电容器1A的姿态(姿势)的稳定。这进而有助于减少在多层陶瓷电容器1A被安装在基板上时的误差。
因为底层7中的每一个沿着元件主体2的上表面2T附近的弯曲表面R弯曲，所以可以增强底层7与元件主体2之间的粘接性。还可以保持底层7的上端(即，上端面MU和顶表面2T之间的界面)和用于将多层陶瓷电容器1A安装在基板上的焊料之间的距离。因此，可以避免由于用于将多层陶瓷电容器1A安装在基板上的焊料的收缩应力而导致底层7从元件主体2剥离。
多层陶瓷电容器1A的外部尺寸可以满足长度＞宽度＞高度H的条件，或者长度＞宽度＝高度H的条件。为了多层陶瓷电容器1A具有减小的高度，多层陶瓷电容器1A的高度H优选为150微米或更小。多层陶瓷电容器1A的高度H是多层陶瓷电容器1A的厚度，并且由外部电极6A的下表面6AU(或外部电极6B的下表面6BU)与元件主体2的上表面2T之间的距离限定。
如果多层陶瓷电容器1A的高度H为150微米或更小，则多层陶瓷电容器1A的高度H可以小于安装基板41(图7)的焊球的直径D(图7)。因此，在将多层陶瓷电容器1A安装在安装基板的上表面上并形成在安装基板的相同表面上所形成的焊球的同时，可以经由焊球将安装基板安装在母板上。因此，能够将多层陶瓷电容器1A放置在安装基板的上表面上，并将半导体芯片放置在安装基板的下表面(相对表面)上。结果，可以紧邻半导体芯片安装多层陶瓷电容器1A，并且增大安装基板的下表面上的安装面积。因此，在增加安装基板的下表面上的半导体芯片的安装密度的同时，可以有效地消除施加到半导体芯片的噪声。
例如，当外部电极6A和6B中的每一个的厚度为15μm时，假设要求多层陶瓷电容器1A的高度H为80μm。在这种情况下，元件主体2的厚度可以在50μm和65μm之间。如果要求多层陶瓷电容器1A的高度H为60μm，则元件主体2的厚度可以在30μm和45μm之间。这样的配置实现了多层陶瓷电容器1A的低轮廓，并且抑制了多层陶瓷电容器1A的横向抗裂强度的减小。因此，可以提高针对在将多层陶瓷电容器1A安装在基板上时的冲击和在将多层陶瓷电容器1A安装在基板上之后可能遇到的各种应力的抵抗。
图4是示出根据第一实施方式的制造多层陶瓷电容器1A的方法的流程图。图5A至图5J是用于描述制造多层陶瓷电容器1A的方法的一系列截面图。应当注意的是，为了描述和理解，三个内部电极层3A和三个内部电极层3B在电容器1A的厚度方向DS上交替层叠，其中介电层4插置在内部电极层3A和3B之间。
在图4的步骤S1中，将有机接合剂、作为分散剂的有机溶剂和成形助剂添加到介电材料粉末中，并将其粉碎并混合以制成浆料。介电材料粉末包括例如陶瓷粉末。介电材料粉末可以包含一种添加剂或多种添加剂。添加剂可以是例如Mg、Mn、V、Cr、Y、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Co、Ni、Li、B、Na、K或Si的氧化物或者玻璃。有机接合剂是例如聚乙烯醇缩丁醛树脂或聚乙烯醇缩醛树脂。有机溶剂是例如乙醇或甲苯。
接下来，如图4的步骤S2和图5A所示，制备生片24。具体地，将包含陶瓷粉末的浆料以片材形式施加到载体膜上并且进行干燥以制造生片24。载体膜是例如PET(聚对苯二甲酸乙二醇酯)薄膜。可以使用刮刀法、模涂布法或凹版涂布法将浆料施加到载体膜上。重复步骤S2以制备多个生片24。
接下来，如图4的步骤S3和图5B所示，将成为内部电极的导电膏以预定图案施加到在步骤S1中制备的生片当中的将形成内部电极层3A和3B的那些生片24中的每一个上，以在该生片24上形成多个内部电极图案23。在步骤3中，可以在单个生片24上形成多个内部电极图案23，以使得内部电极图案23在生片24的长度方向上彼此分离。针对内部电极的导电膏包括用作内部电极层3A和3B的材料的金属的粉末。例如，如果用作内部电极层3A和3B的材料的金属是Ni，则针对内部电极的导电膏包含Ni粉末。此外，针对内部电极的导电膏包括接合剂、溶剂和必要时的辅助试剂。针对内部电极的导电膏可以包含作为共材料的陶瓷材料，该陶瓷材料为电介质层4的主要成分。针对内部电极的导电膏的施加可以通过丝网印刷方法、喷墨印刷方法或凹版印刷方法执行。因此，步骤S3可以被称为印刷步骤。以这种方式，制备出其上具有内部电极图案23的多个生片24。
接下来，如图4的步骤S4和图5C所示，将其上形成有内部电极图案23的生片24和其上未形成内部电极图案23的生片24A、25A和25B以预定顺序层压，以形成生片24的块25。其上未形成内部电极图案23的生片25A和25B用作外层(即，底层和顶层)。生片25A、25B的厚度大于其上形成有内部电极图案23的生片24的厚度。在步骤S4中，将其上具有内部电极图案23的生片24划分成两组，即，其上具有内部电极图案23A的生片24和其上具有内部电极图案23B的生片24。然后，将其上具有内部电极图案23A的生片24和其上具有内部电极图案23B的生片24在层压方向上交替层叠，以使得生片24上的内部电极图案23A和下一个或相邻的生片24上的内部电极图案23B在生片24的长度方向上交替移位。此外，在生片块25中限定三种类型的部分。具体地，在生片块25中限定了在层叠方向上仅层叠内部电极图案23A的部分、在层叠方向上交替层叠内部电极图案23A和23B的部分以及在层叠方向上仅层叠内部电极图案23B的部分。
接下来，如图4的步骤S5和图5D所示，压制在图4的步骤S4的形成过程中获得的层压块25，以使得生片24、24A、25A和25B进行压力接合。压制层压块25可以通过例如将层压块25夹在树脂膜之间并且对层压块25进行流体静力压制来执行。
接下来，如图4的步骤S6和图5E中所示，切割经压制的层压块25，以使得块25被分离成多个元件主体，每个元件主体具有矩形的平行六面体形状。每个元件主体具有六个表面。如由多条垂直虚线27所指示的，在层叠方向上仅存在内部电极图案23A的部分处和在层叠方向上仅存在内部电极图案23B的部分处执行层压块25的切割。层压块25的切割通过例如刀片切割或类似的方法执行。在图5F中示出了得到的元件主体2”中的一个。
如图5F所示，内部电极层3A和3B在相应元件主体2”中的每一个中经由介电层4交替地层压，其中上覆盖层5A变为顶层并且下覆盖层5B变成底层。内部电极层3A暴露在每个元件主体2”的左侧面2P上，并且内部电极层3B暴露在每个元件主体2”的右侧面2Q上。应当注意的是，在图5F中，元件主体2”被示出为在长度方向DL上被放大。
接下来，如图4的步骤S7所示，去除在图4的步骤S6中获得的元件主体2”中的每一个中所包含的接合剂。通过例如在约350摄氏度的N2气氛中加热元件主体2”来执行接合剂的去除。
接下来，如图4的步骤S8和图5G中所示，沿着在元件主体2”的宽度方向DW上延伸的四个边缘(脊部)对元件主体2”中的每一个执行倒角，以制备多个元件主体2’，以使得每个元件主体2’在宽度方向DW上具有位于元件主体2’的上边缘和下边缘处的四个弯曲表面R。筒抛光可以用于对元件主体2”中的每一个进行倒角。在元件主体2’的上边缘和下边缘处的四个弯曲表面R的曲率半径C彼此相等。还可以沿着元件主体的在元件主体的长度方向DL和高度方向DS上延伸的其它边缘执行倒角。
接下来，如图4的步骤S9中所示，将针对基础层(底层)7的导电膏施加到在图4的步骤S8中经历倒角的每个元件主体2’的两个侧表面2P和2Q，并且施加到元件主体2’的与相应侧表面2P和2Q接触的剩余四个表面(顶表面2T、底表面2W、前表面2F和后表面2R)的端部区域。然后，将导电浆膏干燥。可以使用浸渍方法施加基础层7的导电膏。针对基础层7的导电膏包括用作基础层7的导电材料的金属的粉末或填料。例如，当用作基础层7的导电材料的金属是Ni时，针对基础层的导电膏包括Ni的粉末或填料。此外，例如，针对基础层的导电膏包括作为共材料的陶瓷成分，该陶瓷成分是介电层4的主要成分。例如，主要由钛酸钡组成的氧化物陶瓷的颗粒(D50粒径为0.8μm至4μm)作为共材料在针对基础层的导电膏中混合。此外，针对基础层的导电膏包括接合剂和溶剂。
接下来，如图4的步骤S10和图5H所示，在图4的步骤S9中施加针对基础层的导电膏的元件主体2’经历烧结过程，以使得内部电极层3A和3B在每个元件主体2’中与介电层4集成在一起，并且基础层7’被形成并与元件主体2’集成在一起。元件主体2’和针对基础层的导电膏的烧结在例如在1000摄氏度至1400摄氏度的温度范围内在烧结炉中进行10分钟至2小时。如果诸如Ni或Cu之类的贱金属被用作内部电极层3A和3B的材料，则可以在将烧结炉的内部保持在还原性气氛中的同时在烧结炉中进行烧结过程，以防止内部电极层3A和3B的氧化。
接下来，如图4中的步骤S11所指示的和图5I所示的，在每个底层7’上依次形成Cu镀层9A’、Ni镀层9B’和Sn镀层9C’。这样制成了其中外部电极6A’和6B’形成在下表面2W、上表面2T、前表面2F和后表面2R的特定区域上以及在元件主体2’的右侧表面2Q和左侧表面2P的整个区域上的多层陶瓷电容器1A’。以这种方式，单个电镀结构9’可以由Cu镀层9A’、Ni镀层9B’和Sn镀层9C’形成。在电镀工艺中，在其上形成有基础层7’的元件主体2’与电镀溶液一起放置在筒中，并且在旋转筒的同时向筒提供电力，以便于形成镀层9’。附图标记6AP表示外部电极6A’的上表面，并且附图标记6BP表示外部电极6B’的上表面。Cu镀层9A’、Ni镀层9B’和Sn镀层9C’中的每一个可以称为子镀层。
接下来，如图4中的步骤S12所指示的和图5J所示的，对元件主体2’的上表面2T应用物理抛光以从元件主体2’的上表面2T去除底层7’、Cu镀层9A’、Ni镀层9B’和Sn镀层9C’。因此，如图5J所示，制造出具有平坦顶表面的多层陶瓷电容器1A。电容器1A的元件主体2的上表面2T已经被抛光，并且底层7、Cu镀层9A、Ni镀层9B和Sn镀层9C的相应上端表面也被抛光。元件主体2的上表面2T的表面粗糙度Sa可以小于元件主体2的下表面2W的表面粗糙度Sa。应当注意的是，与图5J中所示的配置相比，Sn镀层9C可从元件主体2向外延伸或扩展，即，Sn电镀层9C中的每一个可以具有更大的厚度。
当制造图5J的多层陶瓷电容器1A时，可以利用图5I的多层陶瓷电容器1A’。图5J的多层陶瓷电容器1A的制造过程可以在图5I的多层陶瓷电容器1A’的制造过程之后立即执行。因此，为了制作图5J的多层陶瓷电容器1A，将图4的步骤S12添加到图5I的多层陶瓷电容器1A’的制造线就足够了，即，不需要修改图5I的多层陶瓷电容器1A’的制造线。
上述制造方法可以在减小多层陶瓷电容器1A的高度H的同时增加元件主体2、2’和2”中的每一个的厚度。因此，可以避免在制造期间难以处理元件主体2、2’和2”，并且可以实现多层陶瓷电容器1A的可靠制造。
图6A至图6C是示出根据第一实施方式的从多层陶瓷电容器1A的元件主体2的上表面2T去除外部电极6A和6B的示例性过程的一系列截面图。
在图6A中，粘接片142被附接到厚板141的上平坦面141a。然后，将图5I的多个多层陶瓷电容器1A’放置在粘接片142的上表面142a上，并且将外部电极6A’的下表面6AU和6B’的下表面6BU分别粘接到粘接片142的上表面142a上。为了提高多层陶瓷电容器1A’在粘接片142上的保持性，外部电极6A’和6B’的下表面6AU和6BU可以下沉(可以轻微接纳)到粘接片142中。板141例如是玻璃板。粘接片142例如是具有双面粘性的泡沫可释放(可剥离)片或具有双面粘性的UV可释放带。
如图6B所示，诸如锉刀之类的研磨材料(抛光元件)144被附接在平坦基部143的上表面143a上。研磨材料144可以使用胶带等附接到基部143。例如，基部143由玻璃制成。
将图6A的具有外部电极6A’、6B’的板141上下倒置并放置在基部143上，以使得多层陶瓷电容器1A’的外部电极6A’、6B’的上表面6AP、6BP被压靠在研磨材料144上。向下的负载WT可以被施加到板141以使得外部电极6A’、6B’的上表面6AP、6BP在期望的条件下被压靠在研磨材料144上。
如图6B中的箭头VB所指示的，迫使板141和基部143中的至少一个水平地微振动。这样在物理上抛光(或研磨)外部电极6A’和6B’的上表面6AP和6BP，并且从元件主体2’的上表面2T去除了外部电极6A’和6B’。同时，元件主体2’的上表面2T也被抛光。因此，元件主体2’的上表面2T的表面粗糙度Sa减小。
因此，如图6C所示，制造出多层陶瓷电容器1A，其中元件主体2具有经抛光的上表面2T，底层7具有经抛光的上端面MU，Cu镀层9A具有经抛光的上端面MA，Ni镀层9B具有经抛光的上端面MB，并且Sn镀层9C具有经抛光的上端面MC。所有的抛光表面2T、MU、MA、MB和MC彼此齐平。
在图6B的抛光过程中，抛光了外部电极6A’和6B’。另一方面，包含陶瓷的硬元件主体2’被硬抛光。因此，在抛光过程之后，元件主体2的弯曲表面R保持基本不变。例如，当外部电极6A’和6B’和元件主体2’在相同的条件下被抛光时，元件主体2’的抛光速率相对于外部电极6A’、6B’的抛光速率在1/20和1/25之间。抛光速率是每单位时间的抛光(刨削)的量。因此，当外部电极6A’和6B’被刨削15μm时，在相同条件下元件主体2’仅被刨削0.60μm至0.75μm。
根据多层陶瓷电容器1A’的强度来调整抛光细度(磨粒)和压制负载WT。实验显示，磨粒优选为细磨粒(#2000至#6000)，并且每个多层陶瓷电容器1A’的负载优选为每个多层陶瓷电容器1A’为1g至5g。除了这些条件之外，可以基于待抛光的外部电极6A’、6B’的厚度(抛光量)和外部电极6A’、6B’的多层结构(硬度)来调整抛光过程中的水平摆动VB的速度和抛光的时间。
第二实施方式
将参照图7描述本发明的第二实施方式。在第二实施方式中，第一实施方式的多层陶瓷电容器1A被安装在下安装基板41上，并且电容器1A和下安装基板41的组合被安装在上安装基板45上。电容器1A和下安装基板41的组合可以被称为基板布置40。上安装基板45可以被称为母板。图7示出了根据第二实施方式的基板布置40和母板45的截面图。下安装基板41具有外表面41a和内表面41b。内表面41b可以被称为背面41b。上安装基板45具有外表面45a和内表面45b。内表面45b可以被称为背面45b。
在图7中，四个焊座电极42A、42B、44A和44B形成在安装基板41的背面41b上。多层陶瓷电容器1A分别通过附接到外部电极6A和6B的镀层9的焊料层43A和43B连接到焊座电极42A和42B。焊料层43A润湿到外部电极6A的左侧表面2P，但未到达元件主体2的顶表面2T。焊料层43B润湿到外部电极6B的右侧表面2Q，但未到达元件主体2的顶表面2T。因此，焊料层43A和43B的上端低于元件主体2的顶表面2T。焊球47A和47B分别形成在设置在安装基板41的背面41b上的焊座电极44A和44B上。
应当注意的是，尽管在图7中未示出，但是一个或更多个半导体芯片被安装在安装基板41的外表面41A上。半导体芯片可以包括微处理器、半导体存储器、FPGA(现场可编程门阵列)和/或ASIC(专用集成电路)。
焊座电极46A和46B形成在上安装基板45的背面45b上。上安装基板45经由焊球47A和47B连接到下安装基板41。上安装基板45可以是母板，并且包括安装基板41和电容器1A的基板布置40被安装在母板45上。
安装基板41和45在高度方向DS上通过焊球47A和47B彼此间隔开。树脂48设置在安装基板41和45之间，以封装(或密封)多层陶瓷电容器1A。树脂48例如是环氧树脂。在安装板41和45通过焊球47A和47B彼此连接之后，可以在安装板41和45之间注入树脂48并进行固化。树脂48覆盖多层陶瓷电容器1A、焊料层43A、43B和焊料球47A、47B，并且粘接到元件主体2的顶表面2T。
因为多层陶瓷电容器1A被安装在安装基板41的背面41b上，所以当从安装在安装基板41的外表面41a上的半导体芯片观看时，多层陶瓷电容器1A被放置在安装基板41的相反面上。因此，可以将多层陶瓷电容器1A安装为与安装在安装基板41的外表面41a上的半导体芯片紧邻，从而有效地消除了添加到半导体芯片上的噪声。
如果多层陶瓷电容器1A的高度为150μm或更小，则多层陶瓷电容器1A被接纳在安装板41和45之间的间隔中，安装板41和45经由焊球47A和47B彼此连接。因此，可以将多层陶瓷电容器1A放置在安装基板41的内表面41b上，而将半导体芯片放置在安装基板41的相反面(外表面)41a上。
在元件主体2的上表面2T的平面中，底层7的端面MU、Cu镀层9A的端面MA、Ni镀层9B的端面MB和Sn镀层9C的端面MC形成多层结构。因此，可以在抑制多层陶瓷电容器1A的横向抗裂强度减小的同时减小多层陶瓷电容器1A的高度。此外，可以维持Cu镀层9A、Ni镀层9B和Sn镀层9C的膜厚度的均匀性。因此，可以在防止多层陶瓷电容器1A的破裂并且抑制底层7与相关联的镀层9之间、焊座电极42A和左镀层9之间以及焊座电极42B与右镀层9之间的导电性减小的同时将多层陶瓷电容器1A安装在基板41上。应当注意的是，尽管在前述中将安装基板41和电容器1A的组合称为基板布置，但是也可以将两个安装基板41和45与电容器1A的组合称为基板布置。
第三实施方式
将参照图8描述本发明的第三实施方式。在第一实施方式和第三实施方式中，相同或相似的附图标记用于相同或相似的元件。图8是示出根据第三实施方式的多层陶瓷电容器1B的配置示例的截面图。
如图8所示，多层陶瓷电容器1B包括代替图2A的多层陶瓷电容器1A的元件主体2的元件主体2B。在多层陶瓷电容器1B中，元件主体2B的上表面2T的中央区域相对于端面MU、MA、MB和MC升高。沿着元件主体2B的长度方向DL的上表面2T的截面形状可以是弓形的或拱形的。优选的是，元件主体2B的上表面2T的中央部分2TC相对于端面MU、MA、MB和MC的突出量HS是3μm或更小。
在该配置中，当利用抛光元件144抛光(研磨)外部电极6A’和6B’时，可以改变多层陶瓷电容器1A’的固定状态(诸如图6A中的粘接片42的粘接状态)，以使得元件主体2的倾斜基于精细摆动VB(图6B)而在粘接片42上周期性地改变。在抛光过程期间，相比于元件主体2的上表面2T的中央部分2TC的抛光量，可以增加元件主体2的上表面2T的端部的抛光量，以使得元件主体2B的中央部分2TC可以具有轻微上升的拱形形状。结果，如图8所示，外部电极6A和6B变得低于元件主体2B的中央部分2TC。应当注意的是，元件主体2B的中央部分2TC可以是平坦的。
如果元件主体2B的上表面2T的中央部分2TC如图8所示升高，则可以增强多层陶瓷电容器1B的横向抗裂强度。当多层陶瓷电容器1B在抛光过程之后经历机器检查过程和/或机器包胶(machine-taping)过程时，多层陶瓷电容器1B的取向可能意外地偏离期望方向和/或元件主体2B的上表面2T可能面向下。即使在这种情况下，元件主体2B的凸起的中央部分2TC防止外部电极6A和6B的端面MU、MA、MB、MC被检查机器和包胶机器的接触元件和/或输送元件(例如，进料器)摩擦。因此，如果元件主体2B的上表面2T具有凸起的中央部分2TC，那么即使当外部电极6A和6B的多层结构(端面MU、MA、MB、MC)被暴露时也可以抑制或避免外部电极6A和6B的多层结构的断裂。
第四实施方式
将参照图9A和图9B描述本发明的第四实施方式。在第一实施方式和第四实施方式中，相同或相似的附图标记用于相同或相似的元件。图9A与图2A类似并且示出了根据第四实施方式的沿着多层陶瓷电容器1D的长度方向DL截取的多层陶瓷电容器1D的截面图。多层陶瓷电容器1D具有两个外部电极6AD和6BD。图9B与图2B类似并且示出了在跨越外部电极6AD和6BD的位置处沿着宽度方向DW截取的多层陶瓷电容器1D的截面图。
在图9A和图9B中，代替图2A和图2B的多层陶瓷电容器1A的元件主体2与外部电极6A和6B，多层陶瓷电容器1D包括元件主体2D与外部电极6AD和6BD。元件主体2D的上表面2T的表面粗糙度Sa等于元件主体2D的下表面2W的表面粗糙度Sa。上表面2T的表面粗糙度Sa优选为0.20μm或更小，并且元件主体2D的下表面2W的表面粗糙度Sa也优选为0.20μm或更小。元件主体2D的其它配置可以与第一实施方式的元件主体2的配置相同。多层陶瓷电容器1D具有平坦的下表面。可通过将S12(图4)的工艺施加到图5J的多层陶瓷电容器1A的下表面来形成多层陶瓷电容器1D的平坦下表面。
外部电极6AD和6BD形成在元件主体2D的相对的侧面2P和2Q上，以使得外部电极6AD和6BD在元件主体2D的长度方向DL上彼此分离。外部电极6AD和6BD在侧表面2P和2Q上延伸，但不存在于元件主体2D的上表面2T和下表面2W上。外部电极6AD和6BD也可以形成在元件主体2D的前表面2F和后表面2R上。
因为在该实施方式中外部电极6AD和6BD不在元件主体2D的上表面2T和下表面2W上方延伸，所以可以进一步减小多层陶瓷电容器1D的高度，而不减少内部电极层3A和3B的数量。因此，可以在不减小多层陶瓷电容器1D的电容的情况下提供LSC结构。
外部电极6AD和6BD中的每一个包括形成在元件主体2D上的基础层(底层)7D和层压在基础层7D上的镀层9D。基础层7D形成在元件主体2D的侧表面2P和2Q上，并且在元件主体2D的长度方向DL上彼此分离。基础层7D形成在元件主体2D的侧表面2P和2Q上，但不形成在元件主体2D的上表面2T和下表面2W上。基础层7D可以形成在元件主体2D的前表面2F和后表面2R上。
左镀层9D是形成在外部电极6AD的左底层7D上的连续层，并且右镀层9D是形成在外部电极6BD的右底层7D上的连续层。镀层9D不形成在元件主体2D的上表面2T和下表面2W上。左镀层9D通过左底层7D与内部电极层3A导通，并且右镀层9D通过右底层7D与内部电极层3B导通。如果电容器1D被安装在图7的基板41上，则镀层9D通过焊料层43A和43B电连接到基板41的端子42A和42B。镀层9D中的每一个具有多层结构(例如，三层结构)。例如，镀层9D包括形成在底层7D上的Cu镀层9AD、形成在Cu镀层9AD上的Ni镀层9BD和形成在Ni镀层9BD上的Sn镀层9CD。底层7D具有上端面MU和下端面KU。Cu电镀层9AD具有上端面MA和下端面KA。Ni镀层9BD具有上端面MB和下端面KB。Sn镀层9CD具有上端面MC和下端面KC。Cu镀层9AD、Ni镀层9BD和Sn镀层9CD中的每一个可以称为子镀层。
元件主体2D的上表面2T与底层7D的上端面MU和镀层9D的上端面MA、MB和MC齐平。因此，当从顶部观察时，四个端面MU、MA、MB和MC在元件主体2D的左外周缘和右外周缘中的每一个上形成多层结构。元件主体2D的下表面2W与底层7D的下端面KU和镀层9D的下端面KA、KB和KC齐平。因此，当从底部观察时，四个端面KU、KA、KB和KC在元件主体2D的外周缘形成多层结构。当从顶部观察时，镀层9D中的每一个的三个上端面MA、MB和MC在底层7D的外周缘形成多层结构。当从底部观察时，镀层9D中的每一个的三个下端面KA、KB和KC在底层7D的外周缘形成多层结构。每个底层7D的上端面MU从元件主体2D的上表面2T向外延伸，并且每个底层7D的下端面KU从元件主体2D的下表面2W向外延伸。每个Cu镀层9AD的上端面MA从底层7D的上端面MU向外延伸，并且每个Cu镀层9AD的下端面KA从底层7D的下端面KU向外延伸。每个Ni镀层9BD的上端面MB从Cu镀层9AD的上端面MA向外延伸，并且每个Ni镀层9BD的下端面KB从Cu镀层9AD的下端面KA向外延伸。每个Sn镀层9CD的上端面MC从Ni镀层9BD的上端面MB向外延伸，并且每个Sn镀层9CD的下端面KC从Ni镀层9BD的下端面KB向外延伸。
端面MU、MA、MB和MC可以与元件主体2D的上表面2T共面。端面MU、MA、MB和MC中的每一个的法线方向和元件主体2D的上表面2T的法线方向可以彼此平行。在该配置中，端面MU、MA、MB和MC中的每一个可以是平坦表面。
端面KU、KA、KB和KC可以与元件主体2D的下表面2W共面。端面KU、KA、KB和KC中的每一个的法线方向和元件主体2D的下表面2W的法线方向可以彼此平行。在该配置中，端面KU、KA、KB和KC中的每一个可以是平坦表面。
底层7D中的每一个沿着元件主体2D的侧表面2P、2Q向上延伸，并且底层7D的上部分围绕弯曲表面R进行围裹，以使得底层7D的上端面MU与元件主体2D的上表面2T共面。底层7D围绕弯曲表面R的围裹量可以由弯曲表面R的曲率半径C决定。类似地，底层7D中的每一个沿着元件主体2D的侧表面2P、2Q向下延伸，并且左底层7的下部围绕下弯曲表面R进行围裹，以使得底层7D的下端面KU与元件主体2D的下表面2W共面。底层7D围绕下弯曲表面R的围裹量可以由下弯曲表面R的曲率半径C决定。
底层7D中的每一个的上端暴露在元件主体2D的上表面2T的平面上，并且未被镀层9D(Cu镀层9AD、Ni镀层9BD和Sn镀层9CD)覆盖。因此，当从顶部观察时，外部电极6AD和6BD中的每一个的分层结构暴露于多层陶瓷电容器1D的外部。底层7D中的每一个的下端暴露在元件主体2D的下表面2W的平面上，并且未被镀层9D(Cu镀层9AD、Ni镀层9BD和Sn镀层9CD)覆盖。因此，当从底部观察时，外部电极6AD和6BD中的每一个的分层结构暴露于多层陶瓷电容器1D的外部。
底层7D、Cu镀层9AD、Ni镀层9BD和Sn镀层9CD的其它配置可以与第一实施方式的底层7、Cu镀层9A、Ni镀层9B和Sn镀层9C相同。
因为元件主体2D的上表面2T与底层7D的端面MU和镀层9D的端面MA、MB和MC共面，并且元件主体2D的下表面2W与底层7D的端面KU和镀层9D的端面KA、KB和KC共面，所以可以在不破坏外部电极6AD和6BD的情况下制造出在元件主体2D的上表面2T和下表面2W上不具有外部电极6AD和6BD的多层陶瓷电容器1D。因此，可以在抑制多层陶瓷电容器1D的横向抗裂强度减小的同时进一步减小多层陶瓷电容器1D的高度。当从顶部和底部观察时，也可以抑制相应的外部电极6AD和6BD的截面形状的不均匀性。因此，可以抑制元件主体2D与外部电极6AD之间以及元件主体2D与外部电极6BD之间的粘接强度减小。
陶瓷电容器1D的上表面具有底层7D的上端面MU、Cu镀层9AD的上端面MA、Ni镀层9BD的上端面MB和Sn镀层9CD的上端面MC。陶瓷电容器1D的下表面具有底层7D的下端面KU、Cu镀层9AD的下端面KA、Ni镀层9BD的下端面KB和Sn镀层9CD的下端面KC。因此，可以维持Cu镀层9AD、Ni镀层9BD和Sn镀层9CD中的每一个的膜厚度的均匀性。因此，可以抑制或避免外部电极6AD和6BD中的每一个的强度减小。也可以抑制或避免基板41的端子42A与左镀层9D之间、基板41的端子42B与右镀层9D之间、左底层7D与左镀层9D之间以及右底层7D与右镀层9D之间的导电性的减小。
因为外部电极6AD和6BD不存在于元件主体2D的上表面2T和下表面2W上，所以多层陶瓷电容器1D的上半部分与多层陶瓷电容器1D的下半部分对称。因此，不需要区分多层陶瓷电容器1D的顶部和底部。因此，当安装器执行喷嘴抽吸过程以拾取多层陶瓷电容器1D时，不必将多层陶瓷电容器1D按其上表面朝上指向来放置(即，多层陶瓷电容器1D的下表面可以面朝上)。这减少了将多层陶瓷电容器1D安装在基板41上所需的工艺的数量。
第五实施方式
将参照图10描述本发明的第五实施方式。在第五实施方式中，第四实施方式的多层陶瓷电容器1D被安装在下安装基板41上，并且电容器1D和下安装基板41的组合被安装在上安装基板45上。电容器1D和下安装基板41的组合可以被称为基板布置40D。上安装基板45可以被称为母板。图10示出了根据第五实施方式的基板布置40D和母板45的截面图。图10与图7类似，并且在图7和图10中使用相同或相似的附图标记来表示相同或相似的元件。使用多层陶瓷电容器1D代替多层陶瓷电容器1A。下安装基板41具有外表面41a和内表面41b。上安装基板45具有外表面45a和内表面45b。尽管安装基板41和电容器1D的组合被称为基板布置，但是两个安装基板41和45与电容器1D的组合也可以被称为基板布置。
在图10中，多层陶瓷电容器1D的元件主体2D的下表面2W可以与焊座电极42A和42B接触。多层陶瓷电容器1D分别经由附接到外部电极6AD和6BD的左镀层9D和右镀层9D的焊料层43AD和43BD连接到焊座电极42A和42B。多层陶瓷电容器1D和基板41之间的连接通过元件主体2D的左侧表面2P和右侧表面2Q上的外部电极6AD和6BD进行。
为了增强多层陶瓷电容器1D到基板41的安装强度，焊料层43AD和43BD可以被润湿在元件主体2D的前表面2F和后表面2R上的外部电极6AD和6BD上。为了增加焊料层43AD和43BD对元件主体2D的前表面2F和后表面2R上的外部电极6AD和6BD的润湿量，可以增加元件主体2D的前表面2F和后表面2R上的外部电极6AD和6BD中的每一个的长度。
第六实施方式
将参照图11描述本发明的第六实施方式。图11是示出根据第六实施方式的陶瓷电子组件的配置的立体图。在第六实施方式中，芯片电感器61将被描述为陶瓷电子组件的示例。
如图11所示，芯片电感器61包括元件主体62和外部电极66A和66B。元件主体62具有线圈图案63、内部电极层63A和63B和磁性材料64。磁性材料64用作使内部电极层63A和63B绝缘的电介质。元件主体62可以具有大致矩形的平行六面体形状。外部电极66A和66B中的每一个具有与第一实施方式的外部电极6A、6B类似的结构。
沿着元件主体62的脊部对元件主体62进行倒角。在倒角时，在元件主体62的每个拐角处形成弯曲表面R。元件主体62的上表面62T的表面粗糙度Sa小于元件主体62的下表面62W的表面粗糙度Sa。
线圈图案63和内部电极层63A和63B通常被磁性材料64覆盖。然而，应当注意的是，内部电极层63A的左端从元件主体62的左表面62P延伸出磁性材料64之外并且连接到外部电极66A。类似地，内部电极层63B的右端从元件主体62的另一表面(右表面)延伸出磁性材料64之外并且连接到外部电极66B。
线圈图案63和内部电极层63A和63B的材料可以例如是诸如Cu、Ni、Ti、Ag、Au、Pt、Pd、Ta或W之类的金属或者包含这些金属的合金。磁性材料64是例如铁氧体。
外部电极66A设置在元件主体62的左表面62P上，并且外部电极66B设置在元件主体62的相对表面(右表面)上。外部电极66A在元件主体62的长度方向DL上与外部电极66B分离。外部电极66A和66B中的每一个形成在元件主体62的相应侧表面上并且向下延伸到元件主体62的底表面62W。外部电极66A和66B中的每一个在元件主体62的相应弯曲表面R上从相应侧表面到底部表面62W是连续的。外部电极66A和66B不形成在元件主体62的顶表面62T上。外部电极66A和66B可以在元件主体62的前表面62F和后表面62R上延伸。
外部电极66A和66B中的每一个包括形成在元件主体62上的基础层(底层)67和形成在底层67上的镀层69。底层67可以由金属和共材料的组合制成。该共材料是例如作为磁性材料64的主要成分的铁氧体成分。例如，镀层69具有三层结构，并且可以包括形成在底层67上的Cu镀层69A、形成在Cu镀层69A上的Ni镀层69B以及形成在Ni镀层69B上的Sn镀层69C。Cu镀层69A、Ni镀层69B和Sn镀层69C中的每一个可以被称为子镀层。
底层67中的每一个从元件主体62的下表面62W经由弯曲表面R连续地延伸到元件主体62的相应侧表面，但不形成在元件主体62的上表面62T上。底层67可以从元件主体62的下表面62W(或侧表面)延伸到元件主体62的前表面62F和后表面62R。针对每个外部电极66A和66B形成镀层69，以使得镀层69覆盖相关联的底层67，但不形成在元件主体62的上表面62T上。底层67D具有上端面PU，Cu镀层69A具有上端面PA，Ni镀层69B具有上端面PB并且Sn镀层69C具有上端面PC。
元件主体62的上表面62T与底层67的上端面PU和镀层69的上端面PA、PB和PC齐平。因此，当从顶部观察时，四个端面PU、PA、PB和PC在元件主体62的左外周缘和右外周缘中的每一个上形成多层结构。当从顶部观察时，镀层69中的每一个的三个上端面PA、PB和PC在底层67的外周缘上形成多层结构。每个底层67的上端面PU从元件主体62的上表面62T向外延伸。每个Cu镀层69A的上端面PA从底层67的上端面PU向外延伸。每个Ni镀层69B的上端面PB从Cu镀层69A的上端面PA向外延伸。每个Sn镀层69C的上端面PC从Ni镀层69B的上端面PB向外延伸。
端面PU、PA、PB和PC可以与元件主体62的上表面62T共面。端面PU、PA、PB和PC中的每一个的法线方向和元件主体62的上表面62T的法线方向可以彼此平行。在该配置中，端面PU、PA、PB和PC中的每一个可以是平坦面。底层67中的每一个的上部沿着元件主体62的上表面62T的弯曲表面R弯曲，以使得底层67的上端面PU与元件主体62的上表面62T共面。
底层67中的每一个的上端暴露在元件主体62的上表面62T的平面上，并且不被镀层69(Cu镀层69A、Ni镀层69B和Sn镀层69C)覆盖。因此，外部电极66A和66B中的每一个的分层结构暴露于芯片电感器61的外部。底层67中的每一个的下部在元件主体62的下表面62W上延伸，并且被镀层69(Cu镀层69A、Ni镀层69B和Sn镀层69C)覆盖。
芯片电感器61的外部尺寸可以满足长度＞宽度＞高度的条件或者长度＞宽度＝高度的条件。为了减小芯片电感器61的高度，芯片电感器61的高度优选为150μm或更小。
对于本领域技术人员显而易见的是，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变化。因此，本发明旨在包括落入所附权利要求及其等同物的范围内的修改和变型。特别地，明确地预期到以上描述的任何两个或更多个实施方式及其修改的任何部分或全部可以被组合并且被视为在本发明的范围内。

Claims (21)

1.一种陶瓷电子组件，该陶瓷电子组件包括：
元件主体，该元件主体在内部包括电介质和至少一个内部电极，所述元件主体具有多个表面，所述多个表面包括第一表面和与所述第一表面相对的第二表面；以及
至少一个外部电极，所述至少一个外部电极形成在所述元件主体上，所述至少一个外部电极中的每一个包括基础层和形成在所述基础层上的镀层，
其中，所述基础层与所述内部电极接触，包含金属并且具有与所述元件主体的所述第二表面的外周缘相邻的第一端面，并且所述镀层具有与所述第一端面的外周缘相邻的第二端面，以使得所述第一端面和所述第二端面以组合的形式在所述元件主体的所述第二表面的所述外周缘上形成多层结构。
2.根据权利要求1所述的陶瓷电子组件，其中，所述至少一个外部电极中的每一个被形成为覆盖所述元件主体的所述多个表面中的除了所述第二表面之外的至少两个表面的部分。
3.根据权利要求1或2所述的陶瓷电子组件，
其中，所述基础层的所述第一端面不被所述镀层覆盖，并且
其中，所述基础层的一部分在所述第一表面的一部分上延伸，并且所述基础层的所述部分被所述镀层覆盖。
4.根据权利要求1至3中的任何一项所述的陶瓷电子组件，
其中，所述元件主体的所述多个表面包括与所述第一表面和所述第二表面垂直的至少一个第三表面，并且
其中，所述基础层形成在所述第三表面上，所述镀层形成在所述第三表面上所形成的所述基础层上，并且所述基础层的所述第一端面和所述镀层的所述第二端面与所述元件主体的所述第二表面齐平，从而所述外部电极不覆盖所述第二表面的任何部分。
5.根据权利要求4所述的陶瓷电子组件，其中，所述外部电极不覆盖所述元件主体的所述第一表面的任何部分，并且所述基础层具有第三端面并且所述镀层具有第四端面，以使得所述第三端面和所述第四端面与所述元件主体的所述第一表面齐平。
6.根据权利要求1至5中的任何一项所述的陶瓷电子组件，其中，所述基础层的所述第一端面位于所述元件主体的所述第二表面的外部，并且所述镀层的所述第二端面位于所述基础层的所述第一端面的外部。
7.根据权利要求1至6中的任何一项所述的陶瓷电子组件，其中，所述第一端面和所述第二端面是平坦表面。
8.根据权利要求1至7中的任何一项所述的陶瓷电子组件，其中，所述第二表面的法线方向、所述第一端面的法线方向和所述第二端面的法线方向彼此平行。
9.根据权利要求1至8中的任何一项所述的陶瓷电子组件，其中，所述元件主体在由所述第二表面形成的脊部处具有弯曲倒角表面，并且
所述基础层延伸以围裹所述弯曲倒角表面直到所述第二表面的平坦部分。
10.根据权利要求9所述的陶瓷电子组件，其中，所述镀层沿着所述基础层的围裹所述弯曲倒角表面的围裹部分延伸围裹。
11.根据权利要求9或10所述的陶瓷电子组件，其中，所述弯曲倒角表面的曲率半径在5μm和20μm之间。
12.根据权利要求1至11中的任何一项所述的陶瓷电子组件，其中，所述第二表面的中央部分相对于所述第一端面和所述第二端面升高。
13.根据权利要求12所述的陶瓷电子组件，其中，所述第二表面的所述中央部分相对于所述第一端面和所述第二端面的升高量是3μm或更小。
14.根据权利要求1至13中的任何一项所述的陶瓷电子组件，其中，所述元件主体的所述第二表面的表面粗糙度小于所述元件主体的所述第一表面的表面粗糙度。
15.根据权利要求14所述的陶瓷电子组件，其中，所述元件主体的所述第二表面的所述表面粗糙度为0.20μm或更小。
16.根据权利要求1至15中的任何一项所述的陶瓷电子组件，其中，所述镀层具有多层结构，所述多层结构包括具有不同金属成分的多个子镀层，并且
所述镀层的所述第二端面由所述多个子镀层的多个端面限定，以使得所述多个子镀层的所述多个端面在所述元件主体的外部形成多层结构。
17.根据权利要求1至16中的任何一项所述的陶瓷电子组件，其中，所述至少一个内部电极包括至少一个第一内部电极层和至少一个第二内部电极层，并且
所述元件主体包括层压件，所述层压件具有含有所述电介质的至少一个介电层、所述至少一个第一内部电极层和所述至少一个第二内部电极层，以使得所述至少一个第一内部电极层和所述至少一个第二内部电极层经由所述至少一个介电层交替地层压，
所述元件主体的所述多个表面包括分别与所述第一表面和所述第二表面垂直的两个相对的第三表面，
所述至少一个外部电极包括分别单独设置在所述两个第三表面上的第一外部电极和第二外部电极，
所述至少一个第一内部电极层连接到所述第一外部电极，并且
所述至少一个第二内部电极层连接到所述第二外部电极。
18.一种装置，该装置包括：
基板；以及
如权利要求1至17中的任何一项所述的陶瓷电子组件，所述陶瓷电子组件经由至少一个焊料层安装在所述基板上，
其中，相应焊料层被润湿到所述外部电极的侧表面上而不到达所述元件主体的所述第二表面。
19.根据权利要求18所述的装置，该装置还包括：
树脂，所述树脂用于将所述陶瓷电子组件密封到所述基板上；以及
至少一个焊球，所述至少一个焊球被设置在所述基板的预定表面上，
其中，所述陶瓷电子组件在与所述至少一个焊球不同的位置处安装在所述基板的所述预定表面上。
20.一种制造陶瓷电子组件的方法，该方法包括以下步骤：
形成包括电介质和至少一个内部电极的元件主体，所述元件主体具有两个侧表面和与所述两个侧表面垂直的四个其它表面；
将用于外部电极的基础材料施加到所述元件主体的所述两个侧表面上以及所述四个其它表面的预定区域上；
烧结所述基础材料以形成所述外部电极的基础层；
在所述基础层中的每一个上形成镀层；以及
从所述元件主体的所述四个其它表面中的一个表面中去除所述基础层和所述镀层。
21.根据权利要求20所述的制造陶瓷电子组件的方法，其中，去除所述基础层和所述镀层的步骤包括物理抛光所述元件主体的所述四个其它表面中的所述一个表面的步骤。
CN202111478736.6A 2020-12-07 2021-12-06 陶瓷电子组件、基板布置和制造陶瓷电子组件的方法 Pending CN114597068A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020202423A JP2022090195A (ja) 2020-12-07 2020-12-07 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2020-202423 2020-12-07

Publications (1)

Publication Number Publication Date
CN114597068A true CN114597068A (zh) 2022-06-07

Family

ID=81804029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111478736.6A Pending CN114597068A (zh) 2020-12-07 2021-12-06 陶瓷电子组件、基板布置和制造陶瓷电子组件的方法

Country Status (3)

Country Link
US (1) US11990283B2 (zh)
JP (1) JP2022090195A (zh)
CN (1) CN114597068A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220013292A1 (en) * 2020-07-10 2022-01-13 Murata Manufacturing Co., Ltd. Electronic component

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075428A1 (ja) * 2022-10-04 2024-04-11 株式会社村田製作所 積層セラミックコンデンサ
WO2024075427A1 (ja) * 2022-10-04 2024-04-11 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5493328B2 (ja) * 2008-10-09 2014-05-14 株式会社村田製作所 積層型電子部品の製造方法
JP5920303B2 (ja) * 2013-09-25 2016-05-18 株式会社村田製作所 電子部品およびその製造方法
US9881739B2 (en) * 2014-09-30 2018-01-30 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP6405329B2 (ja) * 2016-02-26 2018-10-17 太陽誘電株式会社 積層セラミックコンデンサ
JP6421137B2 (ja) * 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
JP6577906B2 (ja) * 2016-05-30 2019-09-18 太陽誘電株式会社 積層セラミックコンデンサ
JP7017893B2 (ja) * 2017-09-25 2022-02-09 太陽誘電株式会社 積層セラミックコンデンサ
JP2020021930A (ja) 2018-07-24 2020-02-06 Tdk株式会社 積層セラミック電子部品
US11107632B2 (en) 2018-07-24 2021-08-31 Tdk Corporation Multilayer ceramic electronic component
US11393808B2 (en) * 2019-10-02 2022-07-19 Qualcomm Incorporated Ultra-low profile stacked RDL semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220013292A1 (en) * 2020-07-10 2022-01-13 Murata Manufacturing Co., Ltd. Electronic component
US11631538B2 (en) * 2020-07-10 2023-04-18 Murata Manufacturing Co., Ltd. Electronic component
US20230230771A1 (en) * 2020-07-10 2023-07-20 Murata Manufacturing Co., Ltd. Electronic component

Also Published As

Publication number Publication date
JP2022090195A (ja) 2022-06-17
US11990283B2 (en) 2024-05-21
US20220181088A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
CN114597068A (zh) 陶瓷电子组件、基板布置和制造陶瓷电子组件的方法
US10312022B2 (en) Capacitor and method of manufacturing the same
KR100979066B1 (ko) 적층형 전자부품 및 그 제조방법
US11875946B2 (en) Ceramic electronic component, substrate arrangement, and method of manufacturing ceramic electronic component
US20210375549A1 (en) Electronic component, circuit board arrangement and method of manufacturing electronic component
US11495407B2 (en) Capacitor component
US20220301778A1 (en) Ceramic electronic component, substrate arrangement, and method of manufacturing ceramic electronic component
US11183334B2 (en) Multilayer ceramic electronic component
US11996241B2 (en) Ceramic electronic component, substrate arrangement and method of manufacturing ceramic electronic component
US20220301772A1 (en) Multilayer ceramic capacitor, a method of manufacturing the same and a substrate arrangement
CN114121487A (zh) 电子部件、电路板装置和制造电子部件的方法
US11631542B2 (en) Electronic component, circuit board arrangement and method of manufacturing electronic component
JP2022085195A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
US11996243B2 (en) Ceramic electronic component and substrate arrangement
US11961680B2 (en) Ceramic electronic component without external electrodes on top surface, substrate arrangement including the same, and method of manufacturing such ceramic electronic component
US11776756B2 (en) Ceramic electronic component, substrate arrangement and method of manufacturing ceramic electronic component
JP2023058775A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
US20220328251A1 (en) Ceramic electronic component, circuit substrate arrangement, and method of manufacturing ceramic electronic component
US20220399164A1 (en) Ceramic electronic component, mounting substrate arrangement, and methods of manufacturing ceramic electronic component
WO2024014176A1 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination