JPH1096745A

JPH1096745A - 静電容量型外力検出装置

Info

Publication number: JPH1096745A
Application number: JP27167796A
Authority: JP
Inventors: Kaneo Yachi; 兼雄矢地
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1996-09-21
Filing date: 1996-09-21
Publication date: 1998-04-14

Abstract

(57)【要約】【課題】変換回路部から発生するノイズを低減するこ
とにより、静電容量の分解能を向上させ、外力の検出感
度を高める。【解決手段】基板３２上に、加速度、角速度等の外力
を静電容量の変化として検出する検出部３３と、検出部
３３から出力される静電容量を電圧に変換する変換回路
部３７とを一体に形成する。そして、変換回路部３７を
接合型電界効果トランジスタ３９を用いたソースホロワ
回路により構成する。これにより、変換回路部３７を構
成する回路素子の数が減少するため、変換回路部３７の
ノイズが低減する。さらに、接合型電界効果トランジス
タの優れた雑音特性によっても変換回路部３７のノイズ
が低減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば被検出物に
作用する加速度、角速度等の外力を静電容量の変化とし
て検出する静電容量型外力検出装置に関し、特に、外力
を静電容量の変化として検出する検出部と、該検出部か
ら検出される静電容量を電圧に変換する変換回路部とを
備えた静電容量型外力検出装置に関する。

【０００２】

【従来の技術】一般に、車両等に作用する加速度、角速
度の検出や、カメラの手ぶれ検出等を行う静電容量型外
力検出装置は、例えば特開平３−９４１６９号公報、特
開平５−３０４３０３号公報等により知られている。か
かる静電容量型外力検出装置は、外力が作用したときに
互いの位置関係が変化するような一対の電極体を備え、
各電極体間の静電容量の変化により外力の大きさを検出
する構成である。

【０００３】また、前述した従来技術による静電容量型
外力検出装置は、外力を静電容量の変化として検出する
検出部と、該検出部から検出される静電容量を電圧に変
換する変換回路部とから構成されている。そして、前記
検出部は、マイクロマシニング技術によりシリコン材料
からなる基板に形成されている。また、前記変換回路部
は、一般に後述のコンデンサブリッジ回路またはスイッ
チドキャパシタ回路により構成されており、該変換回路
部は検出部が形成された基板に該検出部と一体的に集積
形成されている。このように検出部と変換回路部とを同
一の基板に一体的に形成することにより、検出部と変換
回路部とを接続する信号経路を極力短くし、信号経路に
発生する寄生容量および静電ノイズの低減を図ってい
る。

【０００４】ここで、従来技術による静電容量型外力検
出装置の変換回路部について図３、図４を用いて説明す
る。

【０００５】まず、図３は従来技術による静電容量型外
力検出装置の変換回路部を構成するコンデンサブリッジ
回路を示している。即ち、図３中のコンデンサブリッジ
回路１は、外力を静電容量の変化として検出する検出部
２を含み、該検出部２の他に３個のコンデンサ３Ａ，３
Ｂ，３Ｃからなるブリッジ３と、該ブリッジ３の端子
ａ，ｂ間に交流信号を供給する発振回路４と、ブリッジ
３の端子ｃ，ｄ間の電圧を増幅する増幅回路５とから大
略構成されている。

【０００６】このように構成されるコンデンサブリッジ
回路１では、外力が作用することによって検出部２の静
電容量Ｃｓが変化すると、端子ｃ，ｄ間に電圧変化が生
じ、この端子ｃ，ｄ間の電圧を増幅回路５により増幅
し、該増幅回路５から電圧信号Ｖｏｕｔを出力する。こ
のように、従来技術による静電容量型外力検出装置は、
コンデンサブリッジ回路１により、検出部２の静電容量
Ｃｓを電圧信号Ｖｏｕｔに変換するようにしている。

【０００７】次に、図４に示すように、変換回路部をス
イッチドキャパシタ回路により構成した他の従来技術に
よる静電容量型外力検出装置も一般に知られている。即
ち、図４中のスイッチドキャパシタ回路１１は、電源１
２と、外力を静電容量の変化として検出する検出部１３
と、検出部１３のオフセット容量を相殺するための基準
コンデンサ１４と、増幅回路１５と、検出部１３と基準
コンデンサ１４との容量差に比例する電荷を累積する累
積コンデンサ１６と、スイッチング素子としてのトラン
ジスタ１７，１８，１９，２０，２１，２２，２３とか
ら大略構成されている。そして、トランジスタ１７〜２
３の入力端子には、当該スイッチドキャパシタ回路１１
を動作させるためのクロック信号φ１〜φ７がそれぞれ
所定のタイミングで入力され、該トランジスタ１７〜２
３は各クロック信号φ１〜φ７によってＯＮ／ＯＦＦ動
作をするものである。

【０００８】このように構成されるスイッチドキャパシ
タ回路１１では、検出部１３と基準コンデンサ１４との
容量差に比例する電荷を累積コンデンサ１６に累積し、
累積コンデンサ１６の容量に対応した電圧を増幅回路１
５から出力する。従って、外力が作用することによって
検出部１３の静電容量Ｃｓが変化すると、累積コンデン
サ１６に累積される電荷が変化し、増幅回路１５から出
力される電圧信号Ｖｏｕｔが累積コンデンサ１６の電荷
に対応して変化する。このように、他の従来技術による
静電容量型外力検出装置は、スイッチドキャパシタ回路
１１によって、検出部１３の静電容量Ｃｓを電圧信号Ｖ
ｏｕｔに変換するようにしている。

【０００９】

【発明が解決しようとする課題】ところで、上述した従
来技術による静電容量型外力検出装置では、変換回路部
にコンデンサブリッジ回路またはスイッチドキャパシタ
回路を用いているため、該変換回路部を構成する回路素
子の数が多い。このため、変換回路部を構成する個々の
回路素子から発生するノイズの総和が大きくなる。

【００１０】例えば、図３に示すコンデンサブリッジ回
路１に設けられた増幅回路５、または、図４に示すスイ
ッチドキャパシタ回路１１に設けられた増幅回路１５か
らは、１／ｆ雑音、ショット雑音または熱雑音が発生す
る。また、スイッチドキャパシタ回路１１に設けられた
トランジスタ１７〜２３からも、１／ｆ雑音、ショット
雑音が発生する。このため、これら各回路素子から発生
するノイズが、検出部から検出された静電容量Ｃｓを変
換回路部により電圧信号Ｖｏｕｔに変換するに際して、
無視できない大きなノイズとなり、静電容量Ｃｓの分解
能を低下させる要因となる。

【００１１】この結果、変換回路部にコンデンサブリッ
ジ回路またはスイッチドキャパシタ回路を用いたので
は、静電容量Ｃｓの分解能を高めることが難しく、外力
の検出感度を向上させることが難しいという問題があ
る。

【００１２】本発明は上述した従来技術の問題に鑑みな
されたもので、変換回路部に生じるノイズを低減させる
ことができ、外力の検出感度を向上できるようにした静
電容量型外力検出装置を提供することを目的としてい
る。

【００１３】

【課題を解決するための手段】上述した問題を解決する
ために、請求項１に係る発明は、基板と、該基板に設け
られ、外力が作用したときに外力を静電容量の変化とし
て検出する検出部と、前記基板に設けられ該検出部から
検出された静電容量を電圧に変換する変換回路部とから
なる構成を採用している。

【００１４】そして、請求項１に係る発明の特徴は、前
記変換回路部を接合型電界効果トランジスタを用いたソ
ースホロワ回路から構成し、前記検出部から検出される
静電容量を前記接合型電界効果トランジスタのゲート端
子に入力するようにしたことにある。

【００１５】上記構成より、変換回路部を構成する回路
素子の数が減少する。即ち、ソースホロワ回路は、コン
デンサブリッジ回路またはスイッチドキャパシタ回路と
比較して回路素子の数が少なく、その接続も単純であ
る。このように変換回路部の回路素子数を減少させるこ
とにより、各回路素子から発生するノイズの総和が小さ
くなる。

【００１６】また、接合型電界効果トランジスタは、周
知の如く雑音特性の優れた素子である。この接合型電界
効果トランジスタを変換回路部のソースホロワ回路に用
いることにより、変換回路部全体のノイズを減少させる
ことができる。

【００１７】さらに、検出部と変換回路部を同一の基板
に設け、検出部から検出される静電容量を変換回路部に
設けられた接合型電界効果トランジスタのゲート端子に
入力する構成としたことにより、検出部から変換回路部
に設けられた接合型電界効果トランジスタのゲート端子
までの距離が非常に短くなる。これにより、検出部によ
り検出された静電容量が、該検出部から出力され、接合
型電界効果トランジスタのゲート端子に入力されるまで
の過程で、この静電容量の信号に混入する外来ノイズを
低減させることができる。

【００１８】また、変換回路部を回路素子数の少ないソ
ースホロワ回路により構成したから、基板における変換
回路部の占有面積を小さくすることができる。

【００１９】なお、上記構成は、検出部、変換回路部
を、基板上に電子素子等を載置することによって形成す
るものと、該検出部、変換回路部を、例えばシリコン材
料からなる基板に、マイクロマシニング技術によって形
成するものとの双方を含む。

【００２０】請求項２に係る発明は、検出部を、基板上
に固着して設けられた固定部と、該固定部と対向するよ
うに前記基板上に変位可能に設けられ、外力が作用した
ときに変位する可動部と、該可動部と固定部との間の静
電容量を検出する静電容量検出手段とから構成したこと
にある。

【００２１】上記構成より、基板に外力が作用すると、
可動部が変位し、該可動部と固定部との位置関係が変化
する。これにより、可動部と固定部との間の静電容量が
外力の大きさに対応して変化する。そして、この静電容
量を静電容量検出手段により検出し変換回路部に向けて
出力する。

【００２２】ここで、前記検出部は、加速度が基板に作
用したときに発生する慣性力により可動部を変位させる
ことによって加速度検出を行うものと、角速度が基板に
作用したときに発生するコリオリ力により可動部を変位
させることによって角速度検出を行うものとの双方を含
む。

【００２３】また、上記構成による検出部を、マイクロ
マシニング技術により基板上に微細な素子として形成す
ると共に、前記変換回路部を、該検出部を形成した基板
に集積して形成することにより、検出部と変換回路部と
を一体化して小型化できる。これにより、検出部と変換
回路部との間の信号経路が短くなると共に、変換回路部
を構成する各回路素子間が非常に接近するため、ノイズ
の混入を抑制することができる。

【００２４】請求項３に係る発明は、変換回路部を、ゲ
ート端子が前記検出部に接続されドレイン端子が電源に
接続された接合型電界効果トランジスタと、一側が該接
合型電界効果トランジスタのソース端子に接続され他側
がアースに接続された第１の抵抗素子と、一側が前記接
合型電界効果トランジスタのゲート端子に接続され他側
が前記接合型電界効果トランジスタのソース端子に接続
された第２の抵抗素子とから構成したことにある。

【００２５】上記構成の如く、変換回路部を、１個の接
合型電界効果トランジスタと２個の抵抗素子の合計３個
の回路素子により構成したことにより、変換回路部の各
回路素子から発生するノイズの総和が大幅に減少する。
また、変換回路部の各回路素子の接続も単純なため、ノ
イズの発生を抑制することができる。

【００２６】

【発明の実施の形態】以下、本発明による静電容量型外
力検出装置の実施の形態を、図１および図２に従って詳
細に説明する。

【００２７】まず、図１中の３１は本発明の実施例によ
る静電容量型外力検出装置としての静電容量型加速度検
出装置を示している。３２は高抵抗な単結晶のシリコン
材料からなる基板を示し、該基板３２の表面には酸化シ
リコンからなる絶縁膜３２Ａが形成されている。また、
該基板３２の一部には凹部３２Ｂが設けられており、後
述の可動部３５の振動子３５Ｃを該凹部３２Ｂ上に配置
することにより、振動子３５Ｃを基板３２の表面から離
間させるようにしている。

【００２８】３３は基板３２上に形成された検出部を示
し、該検出部３３は固定部３４と可動部３５とから構成
され、基板３２に作用する外力の大きさを静電容量の変
化として検出するものである。

【００２９】３４は基板３２の表面に固着して設けられ
た固定部を示し、該固定部３４は、リンやボロン等の不
純物を導入したシリコン（低抵抗）にエッチング処理を
施すことにより、図１に示すような形状に形成されてい
る。

【００３０】３５は基板３２上に固定部３４と対向する
ように設けられた可動部を示し、該可動部３５は、固定
部３４と同様に、リンやボロン等の不純物を導入したシ
リコンにエッチング処理を施すことにより、図１に示す
ような形状に形成されている。また、該可動部３５は、
基板３２の表面に固着された支持部３５Ａと、該支持部
３５Ａに支持梁３５Ｂを介して支持された振動子３５Ｃ
とから構成されている。そして、該可動部３５の振動子
３５Ｃは基板３２の凹部３２Ｂ上に位置し、基板３２の
表面から離間している。これにより、振動子３５Ｃは加
速度が作用することにより、矢示Ａ方向に変位可能とな
っている。

【００３１】３６は固定部３４と可動部３５との間の静
電容量Ｃｓを検出する静電容量検出手段としての検出電
極を示し、該検出電極３６は、固定部３４の端面に設け
られた電極面３６Ａと、該電極面３６Ａと対向するよう
に振動子３５Ｃの端面に設けられた電極面３６Ｂとから
構成されている。そして、該検出電極３６は電極面３６
Ａ，３６Ｂ間の静電容量Ｃｓを検出し、後述の変換回路
部３７に出力する。

【００３２】なお、固定部３４の端面に多数の電極板を
突設することにより、くし状電極を形成し、振動子３５
Ｃの端面にも同様にくし状電極を形成し、各くし状電極
を互いに離間した状態で噛み合わせる構成としてもよ
い。

【００３３】３７は基板３２上に設けられた変換回路部
を示し、該変換回路部３７は、信号経路としての配線パ
ターン３８を介して検出部３３の固定部３４に接続され
ている。また、該変換回路部３７は、図２に示すよう
に、接合型電界効果トランジスタ３９を用いたソースホ
ロワ回路から構成され、コンデンサマイクロホンの原理
によって動作するものである。

【００３４】３９は接合型電界効果トランジスタ（以
下、「接合型ＦＥＴ３９」という）であり、該接合型Ｆ
ＥＴ３９のゲート端子には、検出部３３の固定部３４が
配線パターン３８を介して接続されている。これによ
り、該接合型ＦＥＴ３９のゲート端子には、図２に示す
ように、検出部３３の検出電極３６が電気的に接続さ
れ、電極面３６Ａ，３６Ｂ間の静電容量Ｃｓがのゲート
端子に入力される。

【００３５】また、接合型ＦＥＴ３９のドレイン端子は
電源接続用の電極４０に接続され、該電極４０には電源
４１が接続されている。さらに、接合型ＦＥＴ３９のソ
ース端子は抵抗素子４２を介してアース接続用の電極４
３に接続され、該電極４３はアースに接続されている。
また、接合型ＦＥＴ３９のゲート端子とソース端子との
間には例えば１ＧΩ程度の高抵抗な抵抗素子４４が接続
され、接合型ＦＥＴ３９のソース端子は出力端子４５に
接続されている。さらに、可動部３５を形成する支持部
３５Ａはアースに接続されている。

【００３６】また、前記接合型ＦＥＴ３９、抵抗素子４
２，４４、電極４０，４３は半導体製造技術により基板
３２上に集積して形成されている。

【００３７】本実施例による静電容量型加速度検出装置
は上述したような構成を有するもので、次にその動作に
ついて説明する。

【００３８】図１に示すように、静電容量型加速度検出
装置３１に加速度が矢示Ｂ方向に作用すると、可動部３
５の振動子３５Ｃが慣性力により矢示Ａ方向に変位す
る。この結果、固定部３４と振動子３５Ｃとの位置関係
が変化し、固定部３４側の電極面３６Ａと振動子３５Ｃ
側の電極面３６Ｂとの対向面積が変化する。これによ
り、電極面３６Ａ，３６Ｂ間の静電容量Ｃｓが加速度の
大きさに対応して変化する。

【００３９】そして、電極面３６Ａ，３６Ｂ間の静電容
量Ｃｓが変化すると、図２に示すように、変換回路部３
７に設けられた接合型ＦＥＴ３９のゲート端子とアース
との間の電圧が変化する。これにより、接合型ＦＥＴ３
９のドレイン−ソース間に電流が流れ、出力端子４５か
らは電極面３６Ａ，３６Ｂ間の静電容量Ｃｓに対応した
低インピーダンスの電圧信号Ｖｏｕｔが出力される。

【００４０】ここで、本実施例による静電容量型加速度
検出装置３１では、変換回路部３７を図２に示すような
ソースホロワ回路としたことにより、変換回路部３７を
構成する回路素子の数が非常に少ない。即ち、変換回路
部３７は接合型ＦＥＴ３９、抵抗素子４２，４４の３個
の素子によって形成されている。これにより、変換回路
部３７の各回路素子から発生するノイズの総和を小さく
することができる。

【００４１】また、本実施例による静電容量型加速度検
出装置３１の変換回路部３７に接合型ＦＥＴ３９を設け
る構成としたことにより、ノイズの低減を図ることがで
きる。即ち、一般に接合型ＦＥＴは雑音特性の優れた素
子であり、接合型ＦＥＴ自体から発生するノイズは非常
に小さい。従って、変換回路部３７に接合型ＦＥＴ３９
を用いることにより、変換回路部３７全体のノイズを低
減させることができる。

【００４２】さらに、検出部３３と変換回路部３７を同
一の基板３２上に設け、検出部３３の検出電極３６から
検出される静電容量Ｃｓを変換回路部３７に設けられた
接合型ＦＥＴ３９のゲート端子に入力する構成としたこ
とにより、検出部３３から変換回路部３７に設けられた
接合型ＦＥＴ３９のゲート端子までの距離が非常に短く
なる。これにより、検出部３３の検出電極３６により検
出された静電容量Ｃｓが、該検出電極３６から出力さ
れ、接合型ＦＥＴ３９のゲート端子に入力されるまでの
過程で、この静電容量Ｃｓに混入する外来ノイズを低減
させることができる。

【００４３】また、変換回路部３７を回路素子数の少な
いソースホロワ回路により構成したから、基板３２上に
おける変換回路部３７の占有面積を小さくすることがで
きる。

【００４４】かくして、本実施例によれば、変換回路部
３７を回路素子数の少ないソースホロワ回路により構成
すると共に、該ソースホロワ回路に接合型ＦＥＴ３９を
用いる構成としたから、変換回路部３７から発生するノ
イズを低減でき、検出部３３の検出電極３６から検出さ
れる静電容量Ｃｓを高い分解能で電圧信号Ｖｏｕｔに変
換することができる。例えば、当該静電容量型加速度検
出装置３１に僅かな外力が作用し、検出部３３の検出電
極３６から検出される静電容量Ｃｓが微小に変化した場
合でも、この微小な静電容量Ｃｓの変化を、変換回路部
３７によって電圧変化に正確に変換することができる。

【００４５】従って、本実施例によれば、検出部３３か
ら検出される静電容量Ｃｓの分解能を高めることがで
き、静電容量型加速度検出装置３１の外力の検出感度を
向上させることができる。これを具体的に説明すると、
従来技術による静電容量型外力検出装置では変換回路部
をコンデンサブリッジ回路またはスイッチドキャパシタ
回路によって構成していたため、ｆＦ（１０^-15 Ｆ）オ
ーダの静電容量の検出が限界であった。これに対し、本
実施例による静電容量型加速度検出装置３１では、変換
回路部３７を接合型ＦＥＴ３９を用いたソースホロワ回
路によって構成したから、ｆＦオーダよりさらに細かい
静電容量の検出が可能となり、静電容量の分解能を従来
技術と比較して大幅に向上させることができる。

【００４６】なお、前記実施例では、静電容量型外力検
出装置の一例として静電容量型加速度検出装置を例に挙
げて説明したが、本発明はこれに限るものでなく、回転
体の角速度を検出する角速度検出装置、移動体の衝突等
の衝撃を検出する衝撃検出装置にも適用することができ
る。

【００４７】

【発明の効果】以上詳述したとおり、請求項１に係る発
明によれば、変換回路部を接合型電界効果トランジスタ
を用いたソースホロワ回路から構成し、前記検出部から
検出される静電容量を前記接合型電界効果トランジスタ
のゲート端子に入力する構成としたから、変換回路部の
ノイズ特性を向上させることができる。従って、検出部
から検出される静電容量の分解能を高めることができ、
外力の検出感度を向上させることができる。

【００４８】請求項２に係る発明によれば、検出部を、
前記基板上に固着して設けられた固定部と、該固定部と
対向するように前記基板上に変位可能に設けられ、外力
が作用したときに変位する可動部と、該可動部と固定部
との間の静電容量を検出する静電容量検出手段とから構
成したから、検出部をマイクロマシニング技術により例
えばシリコン材料等からなる基板に形成すると共に、変
換回路部を前記検出部を形成した基板に集積して形成す
ることができる。これにより、検出部と変換回路部を一
体化して小型化することができ、検出部と変換回路部と
の信号経路および変換回路部内に混入するノイズの低減
を図ることができる。従って、検出部から検出される静
電容量を分解能をより一層高めることができ、外力の検
出感度を大幅に向上させることができる。

【００４９】請求項３に係る発明によれば、変換回路部
を、ゲート端子が前記検出部の出力端子に接続されドレ
イン端子が電源に接続された接合型電界効果トランジス
タと、一側が該接合型電界効果トランジスタのソース端
子に接続され他側がアースに接続された第１の抵抗素子
と、一側が前記接合型電界効果トランジスタのゲート端
子に接続され他側が前記接合型電界効果トランジスタの
ソース端子に接続された第２の抵抗素子とから構成した
から、変換回路部を構成する回路素子数を大幅に減少さ
せることができ、変換回路部のノイズ特性をより一層向
上させることができる。従って、検出部から検出される
静電容量を分解能をより一層高めることができ、外力の
検出感度を大幅に向上させることができる。

【図面の簡単な説明】

【図１】本発明の実施例による静電容量型加速度検出装
置を示す斜視図である。

【図２】図１中の静電容量型加速度検出装置の変換回路
部等を示す回路図である。

【図３】従来技術による静電容量型外力検出装置の変換
回路部等を示す回路図である。

【図４】他の従来技術による静電容量型外力検出装置の
変換回路部等を示す回路図である。

【符号の説明】

３１静電容量型加速度検出装置（静電容量型外力検出
装置）３２基板３３検出部３４固定部３５可動部３６検出電極（静電容量検出手段）３７変換回路部３９接合型電界効果トランジスタ４２，４４抵抗素子

Claims

【特許請求の範囲】

【請求項１】基板と、該基板に設けられ、外力が作用
したときに外力を静電容量の変化として検出する検出部
と、前記基板に設けられ該検出部から検出された静電容
量を電圧に変換する変換回路部とからなる静電容量型外
力検出装置において、前記変換回路部は接合型電界効果トランジスタを用いた
ソースホロワ回路からなり、前記検出部から検出される
静電容量を前記接合型電界効果トランジスタのゲート端
子に入力する構成としたことを特徴とする静電容量型外
力検出装置。
【請求項２】前記検出部は、前記基板上に固着して設
けられた固定部と、該固定部と対向するように前記基板
上に変位可能に設けられ、外力が作用したときに変位す
る可動部と、該可動部と固定部との間の静電容量を検出
する静電容量検出手段とから構成してなる請求項１に記
載の静電容量型外力検出装置。
【請求項３】前記変換回路部は、ゲート端子が前記検
出部に接続されドレイン端子が電源に接続された接合型
電界効果トランジスタと、一側が該接合型電界効果トラ
ンジスタのソース端子に接続され他側がアースに接続さ
れた第１の抵抗素子と、一側が前記接合型電界効果トラ
ンジスタのゲート端子に接続され他側が前記接合型電界
効果トランジスタのソース端子に接続された第２の抵抗
素子とから構成してなる請求項１または２に記載の静電
容量型外力検出装置。