JPH10160754A

JPH10160754A - 静電容量型外力検出装置

Info

Publication number: JPH10160754A
Application number: JP8331609A
Authority: JP
Inventors: Kaneo Yachi; 兼雄矢地
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1996-11-27
Filing date: 1996-11-27
Publication date: 1998-06-19

Abstract

(57)【要約】【課題】静電容量変化を電圧信号に変換する容量電圧
変換手段から発生するノイズを低減し、外力の検出感度
を向上させる。【解決手段】静電容量型加速度検出装置３１を構成す
る容量電圧変換回路３３を、絶縁ゲート形電界効果トラ
ンジスタ３９と、抵抗素子４２，４３とからなるソース
接地増幅回路により構成する。これにより、加速度が作
用することによって、検出部に設けられた検出電極３７
の静電容量Ｃｓが変化すると、静電容量Ｃｓの変化に対
応した電圧信号Ｖｏｕｔが出力端子４４から出力され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば被検出物に
作用する加速度、角速度等の外力を静電容量変化として
検出する静電容量型外力検出装置に関し、特に、外力を
静電容量変化として検出する検出手段と、該検出手段か
ら検出される静電容量変化を電圧に変換する容量電圧変
換手段とを備えた静電容量型外力検出装置に関する。

【０００２】

【従来の技術】一般に、車両等に作用する加速度、角速
度の検出や、カメラの手ぶれ検出等を行う静電容量型外
力検出装置は、例えば特開平３−９４１６９号公報、特
開平５−３０４３０３号公報等により知られている。こ
のような静電容量型外力検出装置は、外力が作用したと
きに外力を静電容量変化として検出する検出手段として
の検出部と、該検出部によって検出された静電容量変化
を電圧に変換する容量電圧変換手段としての容量電圧変
換回路とから構成されている。そして、前記容量電圧変
換回路は、一般に、コンデンサブリッジ回路またはスイ
ッチドキャパシタ回路により構成されている。

【０００３】ここで、従来技術による静電容量型外力検
出装置の容量電圧変換回路について図１１、図１２を用
いて説明する。

【０００４】まず、図１１は従来技術による静電容量型
外力検出装置の容量電圧変換回路を構成するコンデンサ
ブリッジ回路を示している。即ち、図１１中のコンデン
サブリッジ回路１は、外力を静電容量変化として検出す
る検出手段としての検出部２を含み、該検出部２の他に
３個のコンデンサ３Ａ，３Ｂ，３Ｃからなるブリッジ３
と、該ブリッジ３の端子ａ，ｂ間に交流信号を供給する
発振回路４と、ブリッジ３の端子ｃ，ｄ間の電圧を増幅
する増幅器５とから大略構成されている。

【０００５】このように構成されるコンデンサブリッジ
回路１では、外力が作用することによって検出部２の静
電容量Ｃｓが変化すると、端子ｃ，ｄ間に電圧変化が生
じ、この端子ｃ，ｄ間の電圧を増幅器５により増幅し、
該増幅器５から電圧信号Ｖｏｕｔを出力する。このよう
に、従来技術による静電容量型外力検出装置は、コンデ
ンサブリッジ回路１により、検出部２の静電容量Ｃｓの
変化を電圧信号Ｖｏｕｔに変換するようにしている。

【０００６】次に、図１２に示すように、容量電圧変換
回路をスイッチドキャパシタ回路により構成した他の従
来技術による静電容量型外力検出装置も一般に知られて
いる。即ち、図１２中のスイッチドキャパシタ回路１１
は、電源１２と、外力を静電容量変化として検出する検
出部１３と、検出部１３のオフセット容量を相殺するた
めの基準コンデンサ１４と、増幅器１５と、検出部１３
と基準コンデンサ１４との容量差に比例する電荷を累積
する累積コンデンサ１６と、スイッチング素子としての
トランジスタ１７，１８，１９，２０，２１，２２，２
３とから大略構成されている。そして、トランジスタ１
７〜２３の入力端子には、当該スイッチドキャパシタ回
路１１を動作させるためのクロック信号φ１〜φ７がそ
れぞれ所定のタイミングで入力され、該トランジスタ１
７〜２３は各クロック信号φ１〜φ７によってＯＮ／Ｏ
ＦＦ動作をするものである。

【０００７】このように構成されるスイッチドキャパシ
タ回路１１では、検出部１３と基準コンデンサ１４との
容量差に比例する電荷を累積コンデンサ１６に累積し、
累積コンデンサ１６の容量に対応した電圧を増幅器１５
から出力する。従って、外力が作用することによって検
出部１３の静電容量Ｃｓが変化すると、累積コンデンサ
１６に累積される電荷が変化し、増幅器１５から出力さ
れる電圧信号Ｖｏｕｔが累積コンデンサ１６の電荷に対
応して変化する。このように、他の従来技術による静電
容量型外力検出装置は、スイッチドキャパシタ回路１１
によって、検出部１３の静電容量Ｃｓの変化を電圧信号
Ｖｏｕｔに変換するようにしている。

【０００８】

【発明が解決しようとする課題】ところで、上述した従
来技術による静電容量型外力検出装置では、容量電圧変
換回路にコンデンサブリッジ回路またはスイッチドキャ
パシタ回路を用いているため、該容量電圧変換回路を構
成する回路素子の数が多い。このため、容量電圧変換回
路を構成する個々の回路素子から発生するノイズの総和
が大きくなる。

【０００９】例えば、図１１に示すコンデンサブリッジ
回路１に設けられた増幅器５、または、図１２に示すス
イッチドキャパシタ回路１１に設けられた増幅器１５か
らは、１／ｆ雑音、ショット雑音または熱雑音が発生す
る。また、スイッチドキャパシタ回路１１に設けられた
トランジスタ１７〜２３からも、１／ｆ雑音、ショット
雑音が発生する。このため、これら各回路素子から発生
するノイズが、検出部から検出された静電容量Ｃｓの変
化を容量電圧変換回路により電圧信号Ｖｏｕｔに変換す
るに際して、無視できない大きなノイズとなり、静電容
量Ｃｓの分解能を低下させる要因となる。

【００１０】この結果、容量電圧変換回路にコンデンサ
ブリッジ回路またはスイッチドキャパシタ回路を用いた
のでは、静電容量Ｃｓの分解能を高めることが難しく、
外力の検出感度を向上させることが難しいという問題が
ある。

【００１１】本発明は上述した従来技術の問題に鑑みな
されたもので、容量電圧変換手段を構成する回路に生じ
るノイズを低減させることができ、外力の検出感度を向
上できるようにした静電容量型外力検出装置を提供する
ことを目的としている。

【００１２】

【課題を解決するための手段】上述した課題を解決する
ために請求項１に係る発明は、加速度、角速度等の外力
が作用したときに外力を静電容量変化として検出する検
出手段と、該検出手段により検出された静電容量変化を
電圧に変換する容量電圧変換手段とからなる静電容量型
外力検出装置において、前記容量電圧変換手段は絶縁ゲ
ート形電界効果トランジスタを用いたソース接地増幅回
路により構成したことを特徴としている。

【００１３】上記構成により、検出手段は、外力が作用
したときに、この外力の大きさに応じた静電容量変化を
容量電圧変換手段に向けて出力する。そして、容量電圧
変換手段は、検出手段から出力された静電容量変化を入
力し、該静電容量変化を、絶縁ゲート形電界効果トラン
ジスタ（ＭＯＳ形ＦＥＴ）を用いて構成されたソース接
地増幅回路によって増幅し、該静電容量変化に対応した
電圧信号を出力する。

【００１４】請求項２に係る発明は、容量電圧変換手段
のソース接地増幅回路を、ゲート端子が検出手段に接続
され、ソース端子が電源に接続され、ドレイン端子が第
１の抵抗素子を介してアースに接続されたｐチャネル絶
縁ゲート形電界効果トランジスタと、該電界効果トラン
ジスタのゲート端子とドレイン端子との間に接続された
第２の抵抗素子とから構成したことにある。

【００１５】上記構成より、第２の抵抗素子によって、
前記電界効果トランジスタのゲート電圧が設定され、第
１の抵抗素子により、前記電界効果トランジスタのドレ
イン電流の大きさが設定される。そして、検出手段によ
る静電容量が変化すると、前記電界効果トランジスタの
ゲート電圧が変化し、このゲート電圧の変化に対応した
大きさのドレイン電流が、電界効果トランジスタのソー
ス端子からドレイン端子に向けて流れる。これにより、
電界効果トランジスタのドレイン端子とアースとの間に
は、電界効果トランジスタのゲート電圧を増幅した電圧
信号が出力される。

【００１６】請求項３に係る発明は、容量電圧変換手段
のソース接地増幅回路を、ゲート端子が前記検出手段に
接続され、ソース端子がアースに接続され、ドレイン端
子が第１の抵抗素子を介して電源に接続されたｎチャネ
ル絶縁ゲート形電界効果トランジスタと、該電界効果ト
ランジスタのゲート端子とドレイン端子との間に接続さ
れた第２の抵抗素子とから構成したことにある。

【００１７】上記構成よっても、請求項２に係る発明と
同様に、検出手段による静電容量が変化すると、前記電
界効果トランジスタのゲート電圧が変化し、電界効果ト
ランジスタのドレイン端子とアースとの間には、電界効
果トランジスタのゲート電圧を増幅した電圧信号が出力
される。

【００１８】請求項４に係る発明は、容量電圧変換手段
の電界効果トランジスタを、エンハンスメント形の電界
効果トランジスタにより構成したことにある。これによ
り、容量電圧変換手段を構成するソース接地増幅回路
に、プラス電圧を発生する電源を用いた場合には、バイ
アス電圧の設定等が容易となる。

【００１９】請求項５に係る発明は、容量電圧変換手段
の第２の抵抗素子をｐｎ接合型ダイオードに置き換える
構成としたことにある。

【００２０】このようにｐｎ接合型ダイオードを、容量
電圧変換手段を構成する電界効果トランジスタのゲート
端子とドレイン端子間に接続することにより、ｐｎ接合
型ダイオードを、抵抗として用いることができる。即
ち、検出手段から出力される静電容量変化は微小である
ため、容量電圧変換手段を構成する電界効果トランジス
タのゲート端子とアース間に印加する電圧は小さく、
０．６Ｖを超えることはない。従って、ｐｎ接合型ダイ
オードの両端に印加される順方向の電圧は、常に約０．
６Ｖより小さいため、ｐｎ接合型ダイオードは、抵抗と
同等の機能を果たすようになる。

【００２１】請求項６に係る発明は、外力が作用したと
きに外力を静電容量変化として検出する検出手段と、該
検出手段により検出された静電容量変化を電圧に変換す
る容量電圧変換手段とからなる静電容量型外力検出装置
において、前記検出手段は、基板と、該基板上に変位可
能に設けられた可動部と、該可動部の一側に位置し該可
動部から所定距離離間して前記基板上に設けられた第１
の固定部と、該第１の固定部と前記可動部との間の静電
容量変化を出力する第１の静電容量出力部と、前記可動
部の他側に位置し前記可動部から所定距離離間して前記
基板上に設けられた第２の固定部と、該第２の固定部と
前記可動部との間の静電容量変化を出力する第２の静電
容量出力部とから構成してなり、前記容量電圧変換手段
は、絶縁ゲート形の第１の電界効果トランジスタを用い
たソース接地増幅回路により構成され前記検出手段の第
１の静電容量出力部から出力される静電容量変化を受け
取る第１の増幅部と、絶縁ゲート形の第２の電界効果ト
ランジスタを用いたソース接地増幅回路により構成され
前記検出手段の第２の静電容量出力部から出力される静
電容量変化を受け取る第２の増幅部と、前記第１の増幅
部と該第２の増幅部とに電流を供給する電流源とからな
り、前記第１の増幅部から出力される静電容量の変化に
対応した電圧信号と前記第２の増幅部から出力される静
電容量の変化に対応した電圧信号との差の電圧信号を出
力する構成としたことを特徴としている。

【００２２】上記構成より、加速度、角速度等の外力が
作用し、検出手段の可動部が、例えば、一側方向に変位
したときには、可動部と第１の固定部との間の離間距離
が減少すると共に、可動部と第２の固定部との間の離間
距離が増加する。これにより、第１の静電容量出力部か
ら出力される静電容量が増加し、第２の静電容量出力部
から出力される静電容量が減少する。

【００２３】そして、検出手段の第１の静電容量出力部
から出力された静電容量は、容量電圧変換手段の第１の
増幅部に入力され、検出手段の第２の静電容量出力部か
ら出力された静電容量は、容量電圧変換手段の第２の増
幅部に入力される。そして、容量電圧変換手段は、第１
の増幅部から出力される静電容量の変化に対応した電圧
信号と、第２の増幅部から出力される静電容量の変化に
対応した電圧信号との差の電圧信号を出力する。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を添付
図面に従って詳述する。

【００２５】ここで、図１および図２は本発明の第１の
実施例による静電容量型外力検出装置として静電容量型
加速度検出装置を例に挙げて示している。

【００２６】図１中、３１は本実施例による静電容量型
外力検出装置としての静電容量型加速度検出装置であ
り、該静電容量型加速度検出装置３１は、矢示Ａ方向の
加速度が作用したときに、この加速度を静電容量の変化
によって検出する検出手段としての検出部３２と、該検
出部３２により検出された静電容量変化を電圧に変換す
る容量電圧変換手段としての容量電圧変換回路３３とか
ら構成されている。

【００２７】ここで、前記検出部３２の詳細な構成につ
いて説明すると、３４は高抵抗なシリコン材料からなる
基板を示し、該基板３４の表面には、酸化シリコンから
なる絶縁膜３４Ａが形成されている。また、該絶縁膜３
４Ａの一部には、犠牲層エッチングによって取り除かれ
た空隙３４Ｂが設けられており、後述の可動部３５の振
動子３５Ｃを該空隙３４Ｂに配置することにより、振動
子３５Ｃを基板３４の表面から離間させている。

【００２８】３５は基板３４上に設けられた可動部を示
し、該可動部３５は、基板３４上に固定的に設けられた
支持部３５Ａと、該支持部３５Ａから伸長した梁３５Ｂ
と、該梁３５Ｂの先端に設けられた振動子３５Ｃとから
構成され、振動子３５Ｃは、基板３４の表面から離間し
ているため、加速度が作用すると、矢示Ａ方向に変位可
能となっている。また、該可動部３５は、リン，ボロン
等の不純物を導入したシリコン材料にエッチング処理を
施すことにより形成されている。

【００２９】３６は基板３４上に固定的に設けられた固
定部を示し、該固定部３６は、可動部３５の振動子３５
Ｃに対向する位置に配設され、固定部３６の一側端面と
振動子３５Ｃの他側端面が、互いに平行に対向してい
る。また、該固定部３６は、リン，ボロン等の不純物を
導入したシリコン材料にエッチング処理を施すことによ
り形成されている。

【００３０】３７は固定部３６と可動部３５との間の静
電容量Ｃｓを出力する静電容量出力部としての検出電極
を示し、該検出電極３７は、固定部３６の一側端面に設
けられた電極面３７Ａと、該電極面３７Ａと対向するよ
うに振動子３５Ｃの他側端面に設けられた電極面３７Ｂ
とから構成されている。そして、該検出電極３７は、電
極面３７Ａ，３７Ｂ間の静電容量Ｃｓを検出し、容量電
圧変換回路３３に出力するものである。

【００３１】なお、固定部３６の一側端面と振動子３５
Ｃの他側端面に多数の電極板を突設することにより、く
し状電極を形成してもよい。

【００３２】次に、容量電圧変換回路３３の詳細な構成
について説明するに、容量電圧変換回路３３は、基板３
４上に、検出部３２と一体的に設けられている。また、
該容量電圧変換回路３３は、信号線３８を介して検出部
３２の固定部３６（検出電極３７）に接続されている。
そして、該容量電圧変換回路３３は、図２に示すよう
に、ソース接地増幅回路によって構成されている。

【００３３】３９はエンハンスメント形のｐチャネル絶
縁ゲート形電界効果トランジスタ（以下、「絶縁ゲート
形ＦＥＴ３９」という）であり、該絶縁ゲート形ＦＥＴ
３９のゲート端子Ｇには、検出部３２の検出電極３７が
信号線３８を介して接続されている。これにより、該絶
縁ゲート形ＦＥＴ３９のゲート端子Ｇには、図２に示す
ように、電極面３７Ａ，３７Ｂ間の静電容量Ｃｓが入力
されるようになっている。

【００３４】また、絶縁ゲート形ＦＥＴ３９のソース端
子Ｓは電源接続用の電極４０を介して電源４１に接続さ
れ、ドレイン端子Ｄは、ドレイン電流を設定するための
第１の抵抗素子４２を介してアースに接続されている。

【００３５】さらに、絶縁ゲート形ＦＥＴ３９のゲート
端子Ｇとドレイン端子Ｄとの間には第２の抵抗素子４３
が接続されている。ここで、該抵抗素子４３は、絶縁ゲ
ート形ＦＥＴ３９のゲート端子Ｇとアースとの間の電圧
を設定するためのもので、例えば１ＧΩ程度の高抵抗に
設定されている。

【００３６】また、絶縁ゲート形ＦＥＴ３９のドレイン
端子Ｄは出力端子４４に接続されている。さらに、前記
絶縁ゲート形ＦＥＴ３９、抵抗素子４２，４３等は、半
導体製造技術により基板３４上に集積して形成されてい
る。

【００３７】本実施例による静電容量型加速度検出装置
３１は上述したような構成を有するもので、次にその動
作について説明する。

【００３８】図１に示すように、検出部３２に加速度が
矢示Ａ方向に作用すると、可動部３５の振動子３５Ｃが
慣性力により矢示Ａ方向に変位する。この結果、固定部
３６と振動子３５Ｃとの位置関係が変化し、固定部３６
側の電極面３７Ａと振動子３５Ｃ側の電極面３７Ｂとの
対向面積が変化する。これにより、加速度の大きさに対
応して電極面３７Ａ，３７Ｂ間の静電容量Ｃｓが変化す
る。

【００３９】そして、電極面３７Ａ，３７Ｂ間の静電容
量Ｃｓが変化すると、図２に示すように、容量電圧変換
回路３３に設けられた絶縁ゲート形ＦＥＴ３９のゲート
端子Ｇとアースとの間のゲート電圧が変化する。これに
より、絶縁ゲート形ＦＥＴ３９のソース端子Ｓからドレ
イン端子Ｄに向けてドレイン電流が流れ、出力端子４４
には、絶縁ゲート形ＦＥＴ３９のゲート電圧を１０倍以
上に増幅した電圧信号Ｖｏｕｔが出力される。

【００４０】かくして、本実施例によれば、容量電圧変
換回路３３を、絶縁ゲート形ＦＥＴ３９、抵抗素子４
２，４３からなるソース接地増幅回路により構成したか
ら、容量電圧変換回路３３を３個の素子で構成すること
ができ、従来技術によるコンデンサブリッジ回路１また
はスイッチドキャパシタ回路１１と比較して、回路を構
成する素子数を大幅に減少させることができる。

【００４１】このように回路を構成する素子数を少なく
することにより、各素子から発生するノイズの総和を低
減することができ、検出部３２から出力される微小な静
電容量Ｃｓの変化を正確に電圧に変換し、増幅すること
ができる。従って、静電容量型加速度検出装置３１の加
速度の検出感度を向上させることができる。

【００４２】かかる効果を具体的に説明すると、従来技
術による静電容量型外力検出装置では容量電圧変換回路
をコンデンサブリッジ回路１またはスイッチドキャパシ
タ回路１１によって構成していたため、ｆＦ（１０^-15
Ｆ）オーダの静電容量の検出が限界であった。これに対
し、本実施例による静電容量型加速度検出装置３１で
は、容量電圧変換回路３３を絶縁ゲート形ＦＥＴ３９を
用いたソース接地増幅回路によって構成したから、ｆＦ
オーダよりさらに細かい静電容量の検出が可能となり、
静電容量の分解能を従来技術と比較して大幅に向上させ
ることができる。

【００４３】また、本実施例によれば、容量電圧変換回
路３３を構成するソース接地増幅回路の能動素子を、絶
縁ゲート形ＦＥＴ３９により構成したから、下記の効果
を得ることができる。

【００４４】ここで、図３は、絶縁ゲート形ＦＥＴの一
般的な構造を示している。この図３に示すように、一般
に、絶縁ゲート形ＦＥＴ５１は、ゲート電極５２とソー
ス電極５３の間、およびゲート電極５２とドレイン電極
５４との間に、絶縁層５５が形成されている。このた
め、ゲート電極５２を流れ込む電流は、絶縁層５５で遮
断され、ソース電極５３、ドレイン電極５４に漏れるこ
とはない。

【００４５】これにより、本実施例のように、容量電圧
変換回路３３を構成するソース接地増幅回路の能動素子
を、絶縁ゲート形ＦＥＴ３９により構成すれば、ゲート
バイアス電流が絶縁ゲート形ＦＥＴ３９のドレイン端子
Ｄ、ソース端子Ｓに漏洩することはなく、ゲートバイア
ス電流の変動が、容量電圧変換回路３３から出力される
電圧信号Ｖｏｕｔに加重することはない。従って、本実
施例のよれば、ゲートバイアス電流が温度変化によって
非線形的に変化することにより、電圧信号Ｖｏｕｔの電
圧が非線形的に変動するのを防止することができる。

【００４６】ここで、図４中の特性線αは、ソース接地
増幅回路の能動素子を絶縁ゲート形ＦＥＴ３９によって
構成した本実施例の容量電圧変換回路３３から出力され
る電圧信号Ｖｏｕｔの温度特性を示している。この図か
ら明らかなとおり、電圧信号Ｖｏｕｔは温度変化に対し
て線形的に変化している。即ち、検出部３２から検出さ
れる静電容量の線形的な温度特性のみが、電圧信号Ｖｏ
ｕｔに加重され、ゲートバイアス電流の非線形的な温度
特性は除去されている。これにより、線形的な温度特性
を補正するための簡単な温度補償処理を施すだけで、加
速度の検出精度を向上させることが可能となる。

【００４７】さらに、本実施例によれば、検出部３２と
容量電圧変換回路３３を同一の基板３４上に近接して設
けたことにより、検出部３２から容量電圧変換回路３３
に設けられた絶縁ゲート形ＦＥＴ３９のゲート端子Ｇま
での距離が非常に短くなる。これにより、検出部３２の
検出電極３７により検出された静電容量Ｃｓが、該検出
電極３７から出力され、絶縁ゲート形ＦＥＴ３９のゲー
ト端子Ｇに入力されるまでの過程で、この静電容量Ｃｓ
に混入する外来ノイズを低減させることができる。

【００４８】また、容量電圧変換回路３３を回路素子数
の少ないソース接地増幅回路により構成したから、基板
３４上における容量電圧変換回路３３の占有面積を小さ
くすることができる。

【００４９】次に、本発明の第２の実施例による静電容
量型外力検出装置について、静電容量型加速度検出装置
を例に挙げ、図５に基づいて説明する。なお、本実施例
では、前述した第１の実施例と同一の構成要素に同一の
符号を付し、その説明を省略するものとする。

【００５０】本実施例による静電容量型加速度検出装置
６１の特徴は、容量電圧変換回路６２に設けられた絶縁
ゲート型ＦＥＴ３９のゲート端子Ｇとドレイン端子Ｄと
の間に、ｐｎ接合型のダイオード６３を接続したことに
ある。

【００５１】これにより、ダイオード６３は、絶縁ゲー
ト型ＦＥＴ３９のゲート端子Ｇとアース間の電圧（ゲー
ト電圧）を設定するための抵抗としての役割を果たす。
即ち、ダイオード６３は、その両端に印加される順方向
の電圧が約０．６Ｖを超えない場合には、ほとんど電流
を通過させない性質を有する。

【００５２】一方、検出部３２から出力される静電容量
変化は微小であり、絶縁ゲート形ＦＥＴ３９のゲート電
圧は０．６Ｖを超えることはない。従って、ダイオード
６３の両端に印加される順方向の電圧は、常に約０．６
Ｖより小さい。この結果、ダイオード６３は高抵抗な抵
抗と同等の機能を果たすようになる。

【００５３】なお、図５では、ダイオード６３のアノー
ド端子を絶縁ゲート形ＦＥＴ３９のドレイン端子Ｄに接
続し、カソード端子を絶縁ゲート形ＦＥＴ３９のゲート
端子Ｇに接続した例を挙げたが、ダイオード６３の向き
を逆にして、カソード端子を絶縁ゲート形ＦＥＴ３９の
ドレイン端子Ｄに接続し、アノード端子を絶縁ゲート形
ＦＥＴ３９のゲート端子Ｇに接続してもよい。

【００５４】このように構成される静電容量型加速度検
出装置６１によっても、前述した第１の実施例によるも
のと同様の作用効果を得ることができる。

【００５５】次に、本発明の第３の実施例による静電容
量型外力検出装置について、静電容量型加速度検出装置
を例に挙げ、図６に基づいて説明する。なお、本実施例
では、前述した第１の実施例と同一の構成要素に同一の
符号を付し、その説明を省略するものとする。

【００５６】本実施例による静電容量型加速度検出装置
７１の特徴は、容量電圧変換回路７２を、エンハンスメ
ント形のｎチャネル絶縁ゲート形電界効果トランジスタ
７３（以下、「絶縁ゲート形ＦＥＴ７３」という）を用
いたソース接地増幅回路により構成したことにある。即
ち、絶縁ゲート形ＦＥＴ７３のゲート端子Ｇは検出部３
２の検出電極３７に接続され、ソース端子Ｓはアースに
接続され、ドレイン端子Ｄは第１の抵抗素子７４、電極
４０を介して電源４１に接続されている。また、絶縁ゲ
ート形ＦＥＴ７３のゲート端子Ｇとドレイン端子Ｄとの
間には、第２の抵抗素子７５が接続されている。さら
に、絶縁ゲート形ＦＥＴ７３のドレイン端子Ｄは出力端
子４４に接続されている。なお、該抵抗素子７５をｐｎ
接合型のダイオードに置き換える構成としてもよい。

【００５７】このように構成される静電容量型加速度検
出装置７１によっても、前述した第１の実施例によるも
のと同様の作用効果を得ることができる。

【００５８】次に、本発明の第４の実施例による静電容
量型外力検出装置について、静電容量型角速度検出装置
を例に挙げ、図７ないし図９に基づいて説明する。本実
施例の特徴は、容量電圧変換手段を、絶縁ゲート型電界
効果トランジスタを用いた差動増幅回路により構成した
ことにある。

【００５９】図７中、８１は本実施例による静電容量型
外力検出装置としての静電容量型角速度検出装置であ
り、該静電容量型角速度検出装置８１は、回転軸Ｚ周り
の角速度Ωが作用したときに、この角速度を静電容量の
変化によって検出する検出手段としての検出部８２と、
該検出部８２により検出された静電容量変化を電圧に変
換する容量電圧変換手段としての容量電圧変換回路８３
とから構成されている。

【００６０】ここで、前記検出部８２の詳細な構成につ
いて図８に基づいて説明すると、８４は高抵抗なシリコ
ン材料からなる基板を示し、該基板８４の表面には、酸
化シリコンからなる絶縁膜８４Ａが形成されている。ま
た、該絶縁膜８４Ａの一部には、犠牲層エッチングによ
って取り除かれた空隙８４Ｂが設けられており、後述の
可動部８５の振動子８５Ｃを該空隙８４Ｂに配置するこ
とにより、振動子８５Ｃを基板８４の表面から離間させ
ている。

【００６１】８５は基板８４上に設けられた可動部を示
し、該可動部８５は、基板８４上に固定的に設けられた
４個の支持部８５Ａ，８５Ａ，…と、該各支持部８５Ａ
からそれぞれＬ字状に伸長した４本の梁８５Ｂ，８５
Ｂ，…と、該各梁８５Ｂの先端に支持された振動子８５
Ｃとから構成され、振動子８５Ｃは、基板８４の表面か
ら離間しているため、矢示Ｘ方向、矢示Ｙ方向に変位可
能となっている。また、該可動部８５は、リン，ボロン
等の不純物を導入したシリコン材料にエッチング処理を
施すことにより形成されている。

【００６２】８６，８６は可動部８５の振動子８５Ｃの
矢示Ｘ方向一側，他側にそれぞれ位置し、振動子８５Ｃ
を挟むように基板８４上に設けられた励振電極支持部を
示し、該各励振電極支持部８６は、リン，ボロン等の不
純物を導入したシリコン材料にエッチング処理を施すこ
とにより形成されている。

【００６３】８７，８７は可動部８５の振動子８５Ｃと
励振電極支持部８６との間に設けられた励振用くし状電
極を示し、該各励振くし状電極８７は、励振電極支持部
８６の端面に多数突設された電極板８７Ａ，８７Ａ，…
と、振動子８５Ｃの矢示Ｘ方向一側端面、他側端面に多
数突設された電極板８７Ｂ，８７Ｂ，…とにより構成さ
れ、各電極板８７Ａと各電極板８７Ｂとは、互いに離間
した状態で噛合している。そして、該各励振用くし状電
極８７は、振動子８５Ｃを静電力により矢示Ｘ方向に振
動させるものである。

【００６４】８８は振動子８５Ｃの矢示Ｙ方向一側に位
置し、振動子８５Ｃから所定距離離間して基板８４上に
設けられた第１の固定部としての第１の検出電極支持部
を示し、該各検出電極支持部８８は、リン，ボロン等の
不純物を導入したシリコン材料にエッチング処理を施す
ことにより形成されている。

【００６５】８９は振動子８５Ｃと検出電極支持部８８
との間に設けられた第１の静電容量出力手段としての第
１の検出くし状電極を示し、該各検出くし状電極８９
は、検出電極支持部８８の端面に多数突設された電極板
８９Ａ，８９Ａ，…と、振動子８５Ｃの矢示Ｙ方向一側
端面に多数突設された電極板８９Ｂ，８９Ｂ，…とによ
り構成され、各電極板８９Ａと各電極板８９Ｂとは、互
いに離間した状態で噛合している。

【００６６】そして、各検出くし状電極８９は、回転軸
Ｚ周りの角速度Ωが作用したとき、振動子８５Ｃが矢示
Ｙ方向に変位するのを、各電極板８９Ａと各電極板８９
Ｂとの間の静電容量Ｃｓ１の変化として検出し、この静
電容量Ｃｓ１の変化を容量電圧変換回路８３の第１の増
幅部９３に向けて出力するものである。

【００６７】９０は可動部８５の振動子８５Ｃの矢示Ｙ
方向他側に位置し、振動子８５Ｃから所定距離離間して
基板８４上に設けられた第２の固定部としての第２の検
出電極支持部を示し、該各検出電極支持部９０は、リ
ン，ボロン等の不純物を導入したシリコン材料にエッチ
ング処理を施すことにより形成されている。

【００６８】９１は振動子８５Ｃと検出電極支持部９０
との間に設けられた第２の静電容量出力手段としての第
２の検出くし状電極を示し、該各検出くし状電極９１
は、検出電極支持部９０の矢示Ｙ方向他側端面に多数突
設された電極板９１Ａ，９１Ａ，…と、振動子８５Ｃの
右側端面に多数突設された電極板９１Ｂ，９１Ｂ，…と
により構成され、各電極板９１Ａと各電極板９１Ｂと
は、互いに離間した状態で噛合している。

【００６９】そして、各検出くし状電極９１は、回転軸
Ｚ周りの角速度Ωが作用したとき、振動子８５Ｃが矢示
Ｙ方向に変位するのを、各電極板９１Ａと各電極板９１
Ｂとの間の静電容量Ｃｓ２の変化として検出し、この静
電容量Ｃｓ２の変化を容量電圧変換回路８３の第２の増
幅部９８に向けて出力するものである。

【００７０】次に、容量電圧変換回路８３の詳細な構成
について説明するに、容量電圧変換回路８３は、基板８
４上に、検出部８２と一体的に設けられている。また、
容量電圧変換回路８３は、信号線９２，９２を介して検
出部８２の検出電極支持部８８，９０（検出くし状電極
８９，９１）に接続されている。そして、容量電圧変換
回路８３は、図９に示すように、差動増幅回路により構
成されている。

【００７１】９３は検出部８２の検出くし状電極８９に
より検出される静電容量Ｃｓ１を受け取る第１の増幅部
を示し、該増幅部９３は、エンハンスメント形のｐチャ
ネル絶縁ゲート形電界効果トランジスタ９４（以下、
「絶縁ゲート形ＦＥＴ９４」という）を用いたソース接
地増幅回路により構成されている。

【００７２】即ち、該絶縁ゲート形ＦＥＴ９４のゲート
端子Ｇは、検出部８２の検出くし状電極８９が信号線９
２を介して接続されている。これにより、該絶縁ゲート
形ＦＥＴ９４のゲート端子Ｇには、電極板８９Ａ，８９
Ｂ間の静電容量Ｃｓ１が入力されるようになっている。
また、絶縁ゲート形ＦＥＴ９４のソース端子Ｓは後述す
る定電流源１０３に接続され、ドレイン端子Ｄは、ドレ
イン電流を設定するための第１の抵抗素子９５を介して
アースに接続されている。

【００７３】さらに、絶縁ゲート形ＦＥＴ９４のゲート
端子Ｇとドレイン端子Ｄとの間には第２の抵抗素子９６
が接続されている。ここで、該抵抗素子９６は、絶縁ゲ
ート形ＦＥＴ９４のゲート端子Ｇとアースとの間の電圧
を設定するためのもので、例えば１ＧΩ程度の高抵抗に
設定されている。また、絶縁ゲート形ＦＥＴ９４のドレ
イン端子Ｄは出力端子９７に接続されている。

【００７４】９８は検出部８２の検出くし状電極９１に
より検出される静電容量Ｃｓ２を受け取る第２の増幅部
を示し、該増幅部９８は、エンハンスメント形のｐチャ
ネル絶縁ゲート形電界効果トランジスタ９９（以下、
「絶縁ゲート形ＦＥＴ９９」という）を中心にして構成
されたソース接地増幅回路により構成されている。

【００７５】即ち、該絶縁ゲート形ＦＥＴ９９のゲート
端子Ｇには、検出部８２の検出くし状電極９１が信号線
９２を介して接続されている。これにより、該絶縁ゲー
ト形ＦＥＴ９９のゲート端子Ｇには、電極板９１Ａ，９
１Ｂ間の静電容量Ｃｓ２が入力されるようになってい
る。また、絶縁ゲート形ＦＥＴ９９のソース端子Ｓは後
述する定電流源１０３に接続され、ドレイン端子Ｄは、
ドレイン電流を設定するための第３の抵抗素子１００を
介してアースに接続されている。

【００７６】さらに、絶縁ゲート形ＦＥＴ９９のゲート
端子Ｇとドレイン端子Ｄとの間には第４の抵抗素子１０
１が接続されている。ここで、該抵抗素子１０１は、絶
縁ゲート形ＦＥＴ９９のゲート端子Ｇとアースとの間の
電圧を設定するためのもので、例えば１ＧΩ程度の高抵
抗に設定されている。また、絶縁ゲート形ＦＥＴ９９の
ドレイン端子Ｄは出力端子１０２に接続されている。

【００７７】１０３は増幅部９３，９８に電流を供給す
る定電流源を示し、該定電流源１０３には、絶縁ゲート
形電界効果コンデンサ１０４（以下、「絶縁ゲート形Ｆ
ＥＴ１０４」という）が設けられている。１０５は定電
流源１０３の絶縁ゲート形ＦＥＴ１０４に電圧を印加す
る電源である。

【００７８】また、前記絶縁ゲート形ＦＥＴ９４，９
９，１０４、抵抗素子９５，９６，１００，１０１等
は、半導体製造技術により基板８４上に集積して形成さ
れている。

【００７９】本実施例による静電容量型角速度検出装置
８１は上述したような構成を有するもので、次にその動
作について説明する。

【００８０】検出部８２の各励振くし状電極８７に、そ
れぞれ逆位相の交流信号である励振信号を印加すると、
振動子８５Ｃが矢示Ｘ方向に振動する。そして、振動子
８５Ｃが矢示Ｘ方向に振動した状態で、回転軸Ｚ周りの
角速度Ωが作用すると、振動子８５Ｃがコリオリ力によ
り矢示Ｙ方向に変位する。

【００８１】例えば、振動子８５Ｃがコリオリ力により
図８中上向き（矢示Ｙ１方向）に変位すると、振動子８
５Ｃと検出電極支持部８８との間の離間距離が減少する
と共に、振動子８５Ｃと検出電極支持部９０との間の離
間距離が増加する。これにより、検出くし状電極８９に
より検出される静電容量Ｃｓ１が増加し、検出くし状電
極９１により検出される静電容量Ｃｓ２が減少する。

【００８２】さらに、検出くし状電極８９により検出さ
れた静電容量Ｃｓ１は、容量電圧変換回路８３の増幅部
９３に入力され、検出くし状電極９１により検出された
静電容量Ｃｓ２は、増幅部９８に入力される。そして、
容量電圧変換回路８３は、増幅部９３に入力された静電
容量Ｃｓ１の変化に対応した電圧信号Ｖｏｕｔ１を出力
端子９７から出力し、増幅部９８に入力された静電容量
Ｃｓ２の変化に対応した電圧信号Ｖｏｕｔ２を出力端子
１０２からそれぞれ出力する。この電圧信号Ｖｏｕｔ１
と電圧信号Ｖｏｕｔ２との差をとることにより、角速度
の大きさを求めることができる。

【００８３】また、角速度Ωを検出するとき、検出部８
２の振動子８５Ｃは、各励振くし状電極８７により矢示
Ｘ方向に振動している。このため、検出くし状電極８９
の電極板８９Ａと電極板８９Ｂとの離間距離ｄが、振動
子８５Ｃの矢示Ｘ方向の振動によって変化する。これと
同様に、検出くし状電極９１の電極板９１Ａと電極板９
１Ｂとの離間距離ｄが、振動子８５Ｃの矢示Ｘ方向の振
動によって変化する。これにより、検出くし状電極８９
により検出される静電容量Ｃｓ１と、検出くし状電極９
１により検出される静電容量Ｃｓ２が、それぞれ同位
相、同振幅で変化する。

【００８４】この結果、検出くし状電極８９から出力さ
れる静電容量Ｃｓ１の変化は、コリオリ力により振動子
８５Ｃが矢示Ｙ方向に変化したことに基づく静電容量変
化（以下、「角速度検出成分」という）に、振動子８５
Ｃが矢示Ｘ方向に振動したことに基づく静電容量変化
（以下、「振動ノイズ成分」という）が加重されたもの
となる。これと同様に、検出くし状電極９１から出力さ
れる静電容量Ｃｓ２の変化も、角速度検出成分と振動ノ
イズ成分が加重されたものとなる。しかも、コリオリ力
による振動子８５Ｃの矢示Ｙ方向の振動は、振動子８５
Ｃの矢示Ｘ方向の振動と比較して、非常に微小であるた
め、角速度検出成分は、振動ノイズ成分と比較して、非
常に微小である。

【００８５】ところが、本実施例によれば、検出くし状
電極８９から出力される静電容量Ｃｓ１の変化に対応す
る電圧信号と、検出くし状電極９１から出力される静電
容量Ｃｓ２の変化に対応する電圧信号との差をとること
で、静電容量Ｃｓ１に含まれる振動ノイズ成分と、静電
容量Ｃｓ２に含まれる振動ノイズ成分を除去することが
できる。即ち、静電容量Ｃｓ１に含まれる振動ノイズ成
分と、静電容量Ｃｓ２に含まれる振動ノイズ成分は、共
に振動子８５Ｃの矢示Ｘ方向の振動によるものであるか
ら、両者は同位相である。このため、静電容量Ｃｓ１の
変化に対応する電圧信号と静電容量Ｃｓ２の変化に対応
する電圧信号との差をとることにより、振動ノイズ成分
は除去することができる。

【００８６】かくして、本実施例によれば、容量電圧変
換回路８３を、絶縁ゲート形ＦＥＴ９４を用いた増幅部
９３と、絶縁ゲート形ＦＥＴ９９を用いた増幅部９８
と、定電流源１０３等により構成したから、前述した第
１の実施例と同様に、容量電圧変換回路８３を構成する
素子数を減少させることができる。これにより、ノイズ
の低減を図ることができ、角速度の検出感度を向上させ
ることができる。

【００８７】さらに、本実施例によれば、各増幅部９
３，９８に、絶縁ゲート形ＦＥＴ９４，９９を用いたか
ら、前述した第１の実施例と同様に、容量電圧変換回路
８３から出力される電圧信号Ｖｏｕｔ１，Ｖｏｕｔ２の
温度特性を、温度変化に対して線形的な特性とすること
ができ、簡単な温度補償処理を施すだけで、角速度の検
出精度を向上させることができる。

【００８８】また、本実施例によれば、検出部８２に生
じる内部ノイズ、外来ノイズが、検出くし状電極８９か
ら出力される静電容量Ｃｓ１と、検出くし状電極９１か
ら出力される静電容量Ｃｓ２に、それぞれ同位相で加重
した場合でも、静電容量Ｃｓ１の変化に対応する電圧信
号と、静電容量Ｃｓ２の変化に対応する電圧信号との差
をとることによって、前記ノイズを除去することができ
る。

【００８９】次に、本発明の第５の実施例による静電容
量型外力検出装置を、静電容量型角速度検出装置を例に
挙げ、図１０に基づいて説明する。なお、本実施例で
は、前述した第４の実施例と同一の構成要素に同一の符
号を付し、その説明を省略するものとする。

【００９０】本実施例による静電容量型角速度検出装置
１１１の特徴は、容量電圧変換回路１１２を構成する第
１の増幅部１１３に設けられた絶縁ゲート形ＦＥＴ９４
のドレイン端子Ｄと、第２の増幅部１１４に設けられた
絶縁ゲート形ＦＥＴ９９のドレイン端子Ｄに、カレント
ミラー回路１１５を接続する構成としたことにある。

【００９１】即ち、カレントミラー回路１１５は、差動
増幅回路の負荷としての機能を果たすもので、カレント
ミラー回路１１５は、絶縁ゲート形電界効果トランジス
タ１１６（以下、「絶縁ゲート形ＦＥＴ１１６」とい
う）と、絶縁ゲート形電界トランジスタ１１７（以下、
「絶縁ゲート形ＦＥＴ１１７」という）とを、図１０に
示すように接続することにより構成されている。

【００９２】このように構成される静電容量型角速度検
出装置１１１によっても、前述した第４の実施例と同様
の作用効果を得ることができる。特に、本実施例によれ
ば、容量電圧変換回路１１２の負荷としてカレントミラ
ー回路１１５を設けたことにより、容量電圧変換回路１
１２の利得を大きくすることができると共に、静電容量
Ｃｓ１，Ｃｓ２の両者の角速度検出成分のみを差動増幅
して電圧信号Ｖｏｕｔに変換することができ、角速度の
検出精度を大幅に向上させることができる。

【００９３】また、本実施例によれば、角速度検出成分
のみ、即ち、角速度検出成分に振動ノイズ成分が加重さ
れた静電容量Ｃｓ１，Ｃｓ２から振動ノイズ成分を取り
除いた成分を差動増幅できるので、増幅後の電圧信号の
電圧レベル（振幅）が、角速度検出成分に振動ノイズ成
分が加重された静電容量Ｃｓ１，Ｃｓ２の変化に対応し
た電圧信号の電圧レベル（振幅）と比較して非常に小さ
くなり、電圧容量変換回路１１２の許容電圧レベルを越
えて電圧信号の出力が振り切れてしまうことを防止でき
る。

【００９４】上述したように、本実施例によれば、静電
容量Ｃｓ１，Ｃｓ２の両者の角速度検出成分のみを差動
増幅して電圧信号Ｖｏｕｔに変換することができるよう
になるが、次にその動作について説明する。

【００９５】まず、図１０に示すように接続されたカレ
ントミラー回路１１５は、静電容量型角速度検出装置１
１１において、定電流源１０３から第１の増幅部１１３
の絶縁ゲート形ＦＥＴ９４のソース端子Ｓおよび第２の
増幅部１１４の絶縁ゲート形ＦＥＴ９９のソース端子Ｓ
に供給される電流のバランスをとるように機能する。ま
た、各増幅部１１３、１１４の各絶縁ゲート形ＦＥＴ９
４，９９は、ゲート電圧の大きさによってソース−ドレ
イン間の導通状態が変化する。

【００９６】そして、第４の実施例と同様に、振動子８
５Ｃが矢示Ｘ方向に振動した状態で回転軸Ｚ軸周りに角
速度Ωが作用すると、振動子８５Ｃがコリオリ力により
矢示Ｙ方向に変位し、例えば矢示Ｙ１方向に変位した場
合には、検出くし状電極８９により検出される静電容量
Ｃｓ１が増加し、検出くし状電極９１により検出される
静電容量Ｃｓ２が減少して、この静電容量Ｃｓ１，Ｃｓ
２の変化に対応した電圧信号Ｖｏｕｔが出力され、角速
度の大きさを求めることができる。

【００９７】ところで、この出力された電圧信号Ｖｏｕ
ｔは、静電容量Ｃｓ１，Ｃｓ２の両者の角速度検出成分
のみが差動増幅されたもので、静電容量Ｃｓ１，Ｃｓ２
が角速度検出成分に振動ノイズ成分が加重されたもので
あっても、振動ノイズ成分に対応した電圧信号は取り除
かれている。これは、静電容量Ｃｓ１，Ｃｓ２に含まれ
ている振動ノイズ成分が同位相、同振幅であるのに対し
て、角速度検出成分が逆位相であることが関係してい
る。

【００９８】具体的には、振動ノイズ成分によって各絶
縁ゲート形ＦＥＴ９４，９９のゲート電圧が変化した場
合、振動ノイズ成分が同位相、同振幅であるために、各
絶縁ゲート形ＦＥＴ９４，９９のゲート電圧の変化に対
応するソース−ドレイン間の導通状態の変化が同じとな
り、各絶縁ゲート形ＦＥＴ９４，９９のソース−ドレイ
ン間の電流のバランス状態が維持されたままで電圧信号
は出力されない。これに対して、角速度検出成分によっ
て各絶縁ゲート形ＦＥＴ９４，９９のゲート電圧が変化
した場合、角速度検出成分が逆位相であるために、各絶
縁ゲート形ＦＥＴ９４，９９のゲート電圧の変化に対応
するソース−ドレイン間の導通状態の変化が異なり、各
絶縁ゲート形ＦＥＴ９４，９９のソース−ドレイン間の
電流のバランス状態がくずれ、電圧信号Ｖｏｕｔが出力
される。

【００９９】従って、静電容量Ｃｓ１，Ｃｓ２の変化が
角速度検出成分に振動ノイズ成分が加重されたものであ
っても、振動ノイズ成分が取り除かれた角速度検出成分
に対応した電圧信号Ｖｏｕｔを出力することができるよ
うになる。

【０１００】なお、前記各実施例では、エンハンスメン
ト形の絶縁ゲート形電界効果トランジスタ３９（７３，
９４，９９）を用いる構成としたが、デプレッション形
の絶縁ゲート形電界効果トランジスタを用いることも可
能である。

【０１０１】また、前記各実施例では、容量電圧変換回
路３３（６２，７２，８３，１１２）を検出部３２（８
２）の基板３４（８４）と一体的に設ける構成とした
が、容量電圧変換回路３３（６２，７２，８３，１１
２）を検出部３２（８２）の基板３４（８４）とは別の
基板に設けてもよい。

【０１０２】さらに、前記第１ないし第３の実施例で
は、静電容量型外力検出装置の一例として静電容量型加
速度検出装置３１（６１，７１）を例に挙げて説明した
が、本発明はこれに限るものでなく、回転体の角速度を
検出する角速度検出装置、移動体の衝突等の衝撃を検出
する衝撃検出装置にも適用することができる。

【０１０３】また、前記第４、第５の実施例では、静電
容量型外力検出装置の一例として静電容量型角速度検出
装置８１（１１１）を例に挙げて説明したが、本発明は
これに限るものでなく、加速度を検出する加速度検出装
置、移動体の衝突等の衝撃を検出する衝撃検出装置にも
適用することができる。

【０１０４】

【発明の効果】以上詳述したとおり、請求項１に係る発
明によれば、検出手段により検出された静電容量変化を
電圧信号に変換する容量電圧変換手段を、絶縁ゲート形
電界効果トランジスタを用いたソース接地増幅回路によ
り構成したから、容量電圧変換手段を構成する素子数を
減少させることができ、容量電圧変換手段を構成する各
素子から発生するノイズの総和を低減させることができ
る。これにより、検出手段から検出される微小な静電容
量変化を電圧信号に高感度に変換することができ、外力
の検出感度を向上させることができる。

【０１０５】請求項２に係る発明によれば、容量電圧変
換手段のソース接地増幅回路を、ゲート端子が検出手段
に接続され、ソース端子が電源に接続され、ドレイン端
子が第１の抵抗素子を介してアースに接続されたｐチャ
ネル絶縁ゲート形電界効果トランジスタと、該電界効果
トランジスタのゲート端子とドレイン端子との間に接続
された第２の抵抗素子とから構成したから、容量電圧変
換手段を電界効果トランジスタ、第１の抵抗素子、第２
の抵抗素子の３個の素子により構成することができる。
これにより、従来技術のように、容量電圧変換手段をコ
ンデンサブリッジ回路またはスイッチドキャパシタ回路
により構成する場合と比較し、容量電圧変換手段を構成
する素子数を大幅に減少させることができる。

【０１０６】請求項３に係る発明の如く、容量電圧変換
手段のソース接地増幅回路を、ゲート端子が前記検出手
段に接続され、ソース端子がアースに接続され、ドレイ
ン端子が第１の抵抗素子を介して電源に接続されたｎチ
ャネル絶縁ゲート形電界効果トランジスタと、該電界効
果トランジスタのゲート端子とドレイン端子との間に接
続された第２の抵抗素子とから構成することによって
も、容量電圧変換手段を構成する素子数を大幅に減少さ
せることができる。

【０１０７】請求項４に係る発明によれば、容量電圧変
換手段の電界効果トランジスタを、エンハンスメント形
の電界効果トランジスタにより構成したから、容量電圧
変換手段を構成するソース接地増幅回路に、プラス電圧
を発生する電源を用いた場合には、バイアス電圧の設定
等が容易となり、回路の複雑化を防止できる。

【０１０８】請求項５に係る発明は、容量電圧変換手段
の第２の抵抗素子をｐｎ接合型ダイオードに置き換える
構成としたから、ｐｎ接合型ダイオードを抵抗として利
用することができ、回路の複雑化を防止することができ
る。

【０１０９】請求項６に係る発明によれば、検出手段
を、第１の固定部と可動部との間の静電容量変化を出力
する第１の静電容量出力部と、第２の固定部と前記可動
部との間の静電容量変化を出力する第２の静電容量出力
部とを有する構成とし、容量電圧変換手段を、絶縁ゲー
ト形の第１の電界効果トランジスタを用いたソース接地
増幅回路により構成され前記検出手段の第１の静電容量
出力部から出力される静電容量変化が入力される第１の
増幅部と、絶縁ゲート形の第２の電界効果トランジスタ
を用いたソース接地増幅回路により構成され前記検出手
段の第２の静電容量出力部から出力される静電容量変化
が入力される第２の増幅部と、前記第１の増幅部と該第
２の増幅部とに電流を供給する電流源とから構成し、前
記第１の増幅部から出力される静電容量の変化に対応し
た電圧信号と前記第２の増幅部から出力される静電容量
の変化に対応した電圧信号との差の電圧信号を出力する
構成としたから、検出手段に生じたノイズが、第１の静
電容量出力手段から出力される静電容量と、第１の静電
容量出力手段から出力される静電容量の両方に加重され
ても、このノイズを、前記各静電容量変化に対応する電
圧信号の差分の電圧信号を出力することにより、除去す
ることができる。即ち、検出手段に生じるノイズが、検
出手段により検出される静電容量変化と比較して大きい
場合でも、このノイズを除去することができる。

【０１１０】従って、各検出手段により検出された静電
容量変化のみに対応する電圧信号を、容量電圧変換手段
により出力することができ、外力の検出感度を大幅に向
上させることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例による静電容量型加速度
検出装置を示す外観斜視図である。

【図２】図１中の容量電圧変換回路を示す回路図であ
る。

【図３】第１の実施例に用いた絶縁ゲート形電界効果ト
ランジスタの構造を示す断面図である。

【図４】図２中の容量電圧変換回路から出力される電圧
信号と周囲温度との関係を示す特性線図である。

【図５】本発明の第２の実施例による静電容量型加速度
検出装置の容量電圧変換回路を示す回路図である。

【図６】本発明の第３の実施例による静電容量型加速度
検出装置の容量電圧変換回路を示す回路図である。

【図７】本発明の第４の実施例による静電容量型角速度
検出装置を示す外観斜視図である。

【図８】図７中の検出部を拡大して示す平面図である。

【図９】図７中の容量電圧変換回路を示す回路図であ
る。

【図１０】本発明の第５の実施例による静電容量型角速
度検出装置の容量電圧変換回路を示す回路図である。

【図１１】従来技術による静電容量型外力検出装置の容
量電圧変換回路を示す回路図である。

【図１２】他の従来技術による静電容量型外力検出装置
の容量電圧変換回路を示す回路図である。

【符号の説明】

３１，６１，７１静電容量型加速度検出装置（静電容
量型外力検出装置）３２，８２検出部（検出手段）３３，６２，７２，８３，１１２容量電圧変換回路
（容量電圧変換手段）３９，７３，９４，９９絶縁ゲート形電界効果トラン
ジスタ４１，１０５電源４２，４３，７４，７５，９５，９６，１００，１０１
抵抗素子６３ダイオード３４，８４基板３５，８５可動部３６固定部８８，９０検出電極支持部（固定部）３７検出電極（静電容量出力部）８１，１１１静電容量型角速度検出装置（静電容量型
外力検出装置）８９，９１検出くし状電極（静電容量出力部）１０３定電流源

Claims

【特許請求の範囲】

【請求項１】外力が作用したときに外力を静電容量変
化として検出する検出手段と、該検出手段により検出さ
れた静電容量変化を電圧に変換する容量電圧変換手段と
からなる静電容量型外力検出装置において、前記容量電圧変換手段は絶縁ゲート形電界効果トランジ
スタを用いたソース接地増幅回路により構成したことを
特徴とする静電容量型外力検出装置。
【請求項２】前記容量電圧変換手段のソース接地増幅
回路は、ゲート端子が前記検出手段に接続され、ソース
端子が電源に接続され、ドレイン端子が第１の抵抗素子
を介してアースに接続されたｐチャネル絶縁ゲート形電
界効果トランジスタと、該電界効果トランジスタのゲー
ト端子とドレイン端子との間に接続された第２の抵抗素
子とから構成してなる請求項１に記載の静電容量型外力
検出装置。
【請求項３】前記容量電圧変換手段のソース接地増幅
回路は、ゲート端子が前記検出手段に接続され、ソース
端子がアースに接続され、ドレイン端子が第１の抵抗素
子を介して電源に接続されたｎチャネル絶縁ゲート形電
界効果トランジスタと、該電界効果トランジスタのゲー
ト端子とドレイン端子との間に接続された第２の抵抗素
子とから構成してなる請求項１に記載の静電容量型外力
検出装置。
【請求項４】前記容量電圧変換手段の電界効果トラン
ジスタは、エンハンスメント形である請求項１，２また
は３に記載の静電容量型外力検出装置。
【請求項５】前記容量電圧変換手段の第２の抵抗素子
をｐｎ接合型ダイオードに置き換えてなる請求項２，３
または４に記載の静電容量型外力検出装置。
【請求項６】外力が作用したときに外力を静電容量変
化として検出する検出手段と、該検出手段により検出さ
れた静電容量変化を電圧に変換する容量電圧変換手段と
からなる静電容量型外力検出装置において、前記検出手段は、基板と、該基板上に変位可能に設けら
れた可動部と、該可動部の一側に位置し該可動部から所
定距離離間して前記基板上に設けられた第１の固定部
と、該第１の固定部と前記可動部との間の静電容量変化
を出力する第１の静電容量出力部と、前記可動部の他側
に位置し前記可動部から所定距離離間して前記基板上に
設けられた第２の固定部と、該第２の固定部と前記可動
部との間の静電容量変化を出力する第２の静電容量出力
部とから構成してなり、前記容量電圧変換手段は、絶縁ゲート形の第１の電界効
果トランジスタを用いたソース接地増幅回路により構成
され前記検出手段の第１の静電容量出力部から出力され
る静電容量変化を受け取る第１の増幅部と、絶縁ゲート
形の第２の電界効果トランジスタを用いたソース接地増
幅回路により構成され前記検出手段の第２の静電容量出
力部から出力される静電容量変化を受け取る第２の増幅
部と、前記第１の増幅部と該第２の増幅部とに電流を供
給する電流源とからなり、前記第１の増幅部から出力さ
れる静電容量の変化に対応した電圧信号と前記第２の増
幅部から出力される静電容量の変化に対応した電圧信号
との差の電圧信号を出力する構成としたことを特徴とす
る静電容量型外力検出装置。