JP3282360B2 - 容量型センサ - Google Patents
容量型センサInfo
- Publication number
- JP3282360B2 JP3282360B2 JP05676494A JP5676494A JP3282360B2 JP 3282360 B2 JP3282360 B2 JP 3282360B2 JP 05676494 A JP05676494 A JP 05676494A JP 5676494 A JP5676494 A JP 5676494A JP 3282360 B2 JP3282360 B2 JP 3282360B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- switched capacitor
- offset
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、静電容量の変化を利用
して圧力、変位、流量、湿度、加速度等を検出する容量
型センサに関するものである。
して圧力、変位、流量、湿度、加速度等を検出する容量
型センサに関するものである。
【０００２】
【従来の技術】静電容量の変化を利用する容量型センサ
として、例えば、乗用車のナビゲーションシステム等に
用いられる加速度センサがあり、図３には、ナビゲーシ
ョンシステム機器等に装着される容量型加速度センサの
一般的な構造が示されている。この加速度センサは特開
平４−１３０２７７号公報に開示されているもので、基
板17a ，17b 間には、センサ基台18が、その固定部1
4a ，14b の上部と下部をこの基板17a と17b に固定し
て配設されている。固定部14a と14b との間には、可動
電極部１が両側より梁16a ，16b にて連結支持されて配
設されている。可動電極部１には、第１の電極12と第２
の電極13が配設されており、可動電極部１の第１の電極
12側と第２の電極13側に対向する基板17a ，17b の面に
はそれぞれ固定電極２と３が配設されている。
として、例えば、乗用車のナビゲーションシステム等に
用いられる加速度センサがあり、図３には、ナビゲーシ
ョンシステム機器等に装着される容量型加速度センサの
一般的な構造が示されている。この加速度センサは特開
平４−１３０２７７号公報に開示されているもので、基
板17a ，17b 間には、センサ基台18が、その固定部1
4a ，14b の上部と下部をこの基板17a と17b に固定し
て配設されている。固定部14a と14b との間には、可動
電極部１が両側より梁16a ，16b にて連結支持されて配
設されている。可動電極部１には、第１の電極12と第２
の電極13が配設されており、可動電極部１の第１の電極
12側と第２の電極13側に対向する基板17a ，17b の面に
はそれぞれ固定電極２と３が配設されている。
【０００３】このような加速度センサを装着した機器等
が図示のＺ軸方向に移動すると、質量部としての可動電
極部１が上下に変位し、各固定電極２と可動電極部１の
第１の電極12間の静電容量および固定電極３と可動電極
部１の第２の電極13間の静電容量が変化し、加速度セン
サは、これらの静電容量の変化をＺ軸方向の加速度の検
出記号として出力する。
が図示のＺ軸方向に移動すると、質量部としての可動電
極部１が上下に変位し、各固定電極２と可動電極部１の
第１の電極12間の静電容量および固定電極３と可動電極
部１の第２の電極13間の静電容量が変化し、加速度セン
サは、これらの静電容量の変化をＺ軸方向の加速度の検
出記号として出力する。
【０００４】図４には、上記加速度センサの回路図が示
されている。同図において、可動電極部１の第１の電極
12と固定電極２によって形成される第１のコンデンサ６
と、可動電極部１の第２の電極13と固定電極３によって
形成される第２のコンデンサ７により容量検出部として
機能する信号源４が形成されており、信号源４の出力側
にはスイッチ素子φ2 と第３のコンデンサ８とオペアン
プＡ1 により形成されるスイッチトキャパシタ回路５が
接続されており、オペアンプＡ1 の反転入力端子が信号
源４の出力側と接続されると共に、オペアンプＡ1 の出
力端と反転入力端子間には第３のコンデンサ８とスイッ
チ素子φ2 がそれぞれ並列に接続されており、オペアン
プＡ1 の非反転入力端子はグランド側に接続されてい
る。
されている。同図において、可動電極部１の第１の電極
12と固定電極２によって形成される第１のコンデンサ６
と、可動電極部１の第２の電極13と固定電極３によって
形成される第２のコンデンサ７により容量検出部として
機能する信号源４が形成されており、信号源４の出力側
にはスイッチ素子φ2 と第３のコンデンサ８とオペアン
プＡ1 により形成されるスイッチトキャパシタ回路５が
接続されており、オペアンプＡ1 の反転入力端子が信号
源４の出力側と接続されると共に、オペアンプＡ1 の出
力端と反転入力端子間には第３のコンデンサ８とスイッ
チ素子φ2 がそれぞれ並列に接続されており、オペアン
プＡ1 の非反転入力端子はグランド側に接続されてい
る。
【０００５】信号源４の第１、第２のコンデンサ６，７
の入力側には、それぞれ、スイッチ素子φ2 を介して電
源が接続され、コンデンサ６には＋Ｖm が、コンデンサ
７には−Ｖm なる直流電圧が印加されるようになってい
ると共に、第１、第２のコンデンサ６，７の入力側はス
イッチ素子φ1 を介してグランド側に接続され、スイッ
チ素子φ1 がオンのときは接地されるようになってい
る。なお、スイッチ素子φ1 ，φ2 には、図示されてい
ないスイッチ制御回路が接続されており、スイッチ素子
φ1 ，φ2 は、そのスイッチ制御回路によりスイッチ駆
動制御が行われてオンオフするようになっている。
の入力側には、それぞれ、スイッチ素子φ2 を介して電
源が接続され、コンデンサ６には＋Ｖm が、コンデンサ
７には−Ｖm なる直流電圧が印加されるようになってい
ると共に、第１、第２のコンデンサ６，７の入力側はス
イッチ素子φ1 を介してグランド側に接続され、スイッ
チ素子φ1 がオンのときは接地されるようになってい
る。なお、スイッチ素子φ1 ，φ2 には、図示されてい
ないスイッチ制御回路が接続されており、スイッチ素子
φ1 ，φ2 は、そのスイッチ制御回路によりスイッチ駆
動制御が行われてオンオフするようになっている。
【０００６】図５の（ａ），（ｂ）には、それぞれ、図
４の回路のスイッチφ1 ，φ2 の開閉動作のタイミング
チャートが示されている。図５に示すように、上記回路
はスイッチ素子φ1 とφ2 の開閉を交互に切り替えて動
作するようになっており、スイッチφ1 をオフし、スイ
ッチφ2 をオンすると、電源から第１、第２のコンデン
サ６，７にそれぞれ電圧＋Ｖm ，−Ｖm が印加され、信
号源４の第１、第２のコンデンサ６，７に電荷が生じ
る。
４の回路のスイッチφ1 ，φ2 の開閉動作のタイミング
チャートが示されている。図５に示すように、上記回路
はスイッチ素子φ1 とφ2 の開閉を交互に切り替えて動
作するようになっており、スイッチφ1 をオフし、スイ
ッチφ2 をオンすると、電源から第１、第２のコンデン
サ６，７にそれぞれ電圧＋Ｖm ，−Ｖm が印加され、信
号源４の第１、第２のコンデンサ６，７に電荷が生じ
る。
【０００７】そして、次に、スイッチφ2 をオフし、ス
イッチφ1 をオンすると、上記第１、第２のコンデンサ
６，７に生じた電荷が第３のコンデンサ８側に移動し、
スイッチトキャパシタ回路５により容量−電圧変換が行
われて第１、第２のコンデンサ６，７で検出される容量
の差に対応する電圧信号に変換し、オペアンプＡ1 の出
力側からは、理想的には次式（１）に示す電圧Ｖ0 が出
力されることになる。
イッチφ1 をオンすると、上記第１、第２のコンデンサ
６，７に生じた電荷が第３のコンデンサ８側に移動し、
スイッチトキャパシタ回路５により容量−電圧変換が行
われて第１、第２のコンデンサ６，７で検出される容量
の差に対応する電圧信号に変換し、オペアンプＡ1 の出
力側からは、理想的には次式（１）に示す電圧Ｖ0 が出
力されることになる。
【０００８】 Ｖ0 ＝｛（Ｃ1 −Ｃ2 ）／Ｃi ｝・Ｖm ・・・・・（１）
【０００９】なお、式（１）において、Ｃ1 ，Ｃ2 ，Ｃ
i は、それぞれ、第１、第２、第３のコンデンサ６，
７，８の静電容量を示しており、例えば、加速度センサ
が加速度を受けて図３の可動電極部１が図のＺ方向に変
位したときに、静電容量Ｃ1 は第１の電極12と固定電極
２間の距離に対応して変化し、Ｃ2 は第２の電極13と固
定電極３間の距離に対応して変化するものであり、この
ように、加速度を受けると静電容量Ｃ1 ，Ｃ2 に容量差
が生じることになり、この容量差に対応する電圧が前記
式（１）に示す電圧Ｖ0 値に変換されて出力されるので
ある。
i は、それぞれ、第１、第２、第３のコンデンサ６，
７，８の静電容量を示しており、例えば、加速度センサ
が加速度を受けて図３の可動電極部１が図のＺ方向に変
位したときに、静電容量Ｃ1 は第１の電極12と固定電極
２間の距離に対応して変化し、Ｃ2 は第２の電極13と固
定電極３間の距離に対応して変化するものであり、この
ように、加速度を受けると静電容量Ｃ1 ，Ｃ2 に容量差
が生じることになり、この容量差に対応する電圧が前記
式（１）に示す電圧Ｖ0 値に変換されて出力されるので
ある。
【００１０】したがって、上記回路のスイッチ素子
φ1 ，φ2 のオンオフ動作を前記と同様に繰り返し、ス
イッチ素子φ2 をオフする毎に電圧Ｖ0 を検出すれば、
第１、第２のコンデンサ６，７の静電容量Ｃ1 ，Ｃ2 の
変化に伴う電圧Ｖ0 の違いを検出することができるよう
になり、それにより、図４のＺ軸方向の加速度およびそ
の変化の検出が可能となるのである。
φ1 ，φ2 のオンオフ動作を前記と同様に繰り返し、ス
イッチ素子φ2 をオフする毎に電圧Ｖ0 を検出すれば、
第１、第２のコンデンサ６，７の静電容量Ｃ1 ，Ｃ2 の
変化に伴う電圧Ｖ0 の違いを検出することができるよう
になり、それにより、図４のＺ軸方向の加速度およびそ
の変化の検出が可能となるのである。
【００１１】
【発明が解決しようとする課題】ところで、図６には、
スイッチトキャパシタ回路５のスイッチ素子φ1 がオ
ン、φ2 がオフしたときの等価回路が示してあるが、同
図に示すように、スイッチ素子φ2 をオフすると、この
とき、スイッチ素子φ2 にオフ抵抗Ｒoff が生じ、オペ
アンプＡ1 の帰還経路に漏れ電流（バイアス電流）ＩL
が流れ、第３のコンデンサ８にはインピーダンスＺCiが
生じるために、オペアンプＡ1 の出力側に次式（２）に
示されるように、コンデンサ６，７の静電容量Ｃ1 ，Ｃ
2 には無関係なオフセット電圧ＶOSが発生する。
スイッチトキャパシタ回路５のスイッチ素子φ1 がオ
ン、φ2 がオフしたときの等価回路が示してあるが、同
図に示すように、スイッチ素子φ2 をオフすると、この
とき、スイッチ素子φ2 にオフ抵抗Ｒoff が生じ、オペ
アンプＡ1 の帰還経路に漏れ電流（バイアス電流）ＩL
が流れ、第３のコンデンサ８にはインピーダンスＺCiが
生じるために、オペアンプＡ1 の出力側に次式（２）に
示されるように、コンデンサ６，７の静電容量Ｃ1 ，Ｃ
2 には無関係なオフセット電圧ＶOSが発生する。
【００１２】 ＶOS＝ＩL ・｛（Ｒoff ・ＺCi）／（Ｒoff ＋ＺCi）｝・・・・・（２）
【００１３】したがって、オペアンプＡ1 の出力側で
は、前記第１、第２のコンデンサ６，７の静電容量変化
に伴い変化する電圧Ｖ0 にオフセット電圧ＶOSが上乗せ
されて出力されることとなり、実際には、次式（３）に
示す出力電圧ＶOUT が出力されることとなる。
は、前記第１、第２のコンデンサ６，７の静電容量変化
に伴い変化する電圧Ｖ0 にオフセット電圧ＶOSが上乗せ
されて出力されることとなり、実際には、次式（３）に
示す出力電圧ＶOUT が出力されることとなる。
【００１４】 ＶOUT ＝Ｖ0 ＋ＶOS ＝｛（Ｃ1 −Ｃ2 ）／Ｃi ｝・Ｖm ＋ＩL ・｛（Ｒoff ・ＺCi）／ （Ｒoff ＋ＺCi）｝・・・・・（３）
【００１５】そして、一般に、スイッチ素子のオフセッ
ト抵抗Ｒoff は極めて大きく、しかも、第３のコンデン
サ８のインピーダンスＺCiは次式（４）で示されるもの
であり、コンデンサ８に流れる電流ＩL の周波数ｆが低
周波であるために、インピーダンスＺCiも非常に大きな
値となり、したがって、たとえ、漏れ電流ＩL が小さな
値だとしても、上記オフセット電圧ＶOSの値は非常に大
きな値となってしまう。
ト抵抗Ｒoff は極めて大きく、しかも、第３のコンデン
サ８のインピーダンスＺCiは次式（４）で示されるもの
であり、コンデンサ８に流れる電流ＩL の周波数ｆが低
周波であるために、インピーダンスＺCiも非常に大きな
値となり、したがって、たとえ、漏れ電流ＩL が小さな
値だとしても、上記オフセット電圧ＶOSの値は非常に大
きな値となってしまう。
【００１６】 ＺCi＝１／（２π・ｆ・Ｃi ）・・・・・（４）
【００１７】そのため、オペアンプＡ1 の出力側の出力
電圧ＶOUT に占めるオフセット電圧ＶOSの割合が大きく
なってしまい、しかも、漏れ電流ＩL 等は時間や温度で
変化するために、オペアンプＡ1 の出力電圧ＶOUT がオ
フセット成分により変化して安定しない（ドリフトす
る）ために、加速度センサによる正確な加速度検出がで
きなかった。
電圧ＶOUT に占めるオフセット電圧ＶOSの割合が大きく
なってしまい、しかも、漏れ電流ＩL 等は時間や温度で
変化するために、オペアンプＡ1 の出力電圧ＶOUT がオ
フセット成分により変化して安定しない（ドリフトす
る）ために、加速度センサによる正確な加速度検出がで
きなかった。
【００１８】本発明は、上記従来の課題を解決するため
になされたものであり、その目的は、オフセット電圧に
よるノイズ信号を抑え、時間や温度による出力電圧のド
リフトを抑え、静電容量変化を正確に検出できる容量型
センサを提供することにある。
になされたものであり、その目的は、オフセット電圧に
よるノイズ信号を抑え、時間や温度による出力電圧のド
リフトを抑え、静電容量変化を正確に検出できる容量型
センサを提供することにある。
【００１９】
【課題を解決するための手段】上記目的を解決するため
に、本発明は次のように構成されている。すなわち、本
発明は、容量検出部で検出される容量変化をスイッチト
キャパシタ回路により電圧信号に変換して出力する容量
型センサにおいて、前記容量検出部とスイッチトキャパ
シタ回路は分離スイッチを介して切り離されており、ス
イッチトキャパシタ回路には該スイッチトキャパシタ回
路のオフセット電圧を自動的に零にするオフセット自動
調整回路が接続されていることを特徴として構成されて
いる。
に、本発明は次のように構成されている。すなわち、本
発明は、容量検出部で検出される容量変化をスイッチト
キャパシタ回路により電圧信号に変換して出力する容量
型センサにおいて、前記容量検出部とスイッチトキャパ
シタ回路は分離スイッチを介して切り離されており、ス
イッチトキャパシタ回路には該スイッチトキャパシタ回
路のオフセット電圧を自動的に零にするオフセット自動
調整回路が接続されていることを特徴として構成されて
いる。
【００２０】また、前記オフセット自動調整回路は、分
離スイッチがオフする毎にスイッチトキャパシタ回路の
オフセット電圧を基準電圧と比較してオフセット電圧と
基準電圧との差に対応する電圧を出力する積分器を兼ね
た比較器と、この比較器の出力電圧を標本電圧としてホ
ールドし、このホールド電圧に基づいて前記スイッチト
キャパシタ回路にオフセット電圧を零にする帰還電圧を
印加するサンプルホールド回路とを有することも本発明
の特徴的な構成とされている。
離スイッチがオフする毎にスイッチトキャパシタ回路の
オフセット電圧を基準電圧と比較してオフセット電圧と
基準電圧との差に対応する電圧を出力する積分器を兼ね
た比較器と、この比較器の出力電圧を標本電圧としてホ
ールドし、このホールド電圧に基づいて前記スイッチト
キャパシタ回路にオフセット電圧を零にする帰還電圧を
印加するサンプルホールド回路とを有することも本発明
の特徴的な構成とされている。
【００２１】
【作用】上記構成の本発明において、容量検出部とスイ
ッチトキャパシタ回路は分離スイッチを介して切り離さ
れており、スイッチトキャパシタ回路にはオフセット自
動調整回路が接続されており、分離スイッチをオフして
オフセット自動調整回路によりスイッチトキャパシタ回
路のオフセット電圧を自動的に零にする電圧を出力し、
分離スイッチをオンして容量検出部の信号をスイッチト
キャパシタ回路から出力するときに、前記オフセット自
動調整回路からの出力電圧をスイッチトキャパシタ回路
に印加することにより、スイッチトキャパシタ回路から
は容量検出部からの信号に基づいたオフセット電圧を含
まない電圧信号が出力される。
ッチトキャパシタ回路は分離スイッチを介して切り離さ
れており、スイッチトキャパシタ回路にはオフセット自
動調整回路が接続されており、分離スイッチをオフして
オフセット自動調整回路によりスイッチトキャパシタ回
路のオフセット電圧を自動的に零にする電圧を出力し、
分離スイッチをオンして容量検出部の信号をスイッチト
キャパシタ回路から出力するときに、前記オフセット自
動調整回路からの出力電圧をスイッチトキャパシタ回路
に印加することにより、スイッチトキャパシタ回路から
は容量検出部からの信号に基づいたオフセット電圧を含
まない電圧信号が出力される。
【００２２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、本実施例の説明において、従来例と同一名
称部分には同一符号を付し、その詳細説明は省略する。
図１には、本発明に係わる容量センサの回路図が示され
ている。本実施例の容量センサは加速度であり、その構
成は従来例と同様であり、本実施例が従来例と異なる特
徴的なことは、センサ回路の信号源４とスイッチトキャ
パシタ回路５の間には分離スイッチφs が介設されてお
り、信号源４とスイッチトキャパシタ回路５が分離スイ
ッチφs により分離されていることと、スイッチトキャ
パシタ回路５にスイッチトキャパシタ回路５のオフセッ
ト電圧ＶOSを自動的に零にするオフセット自動調整回路
11が接続されていることである。
する。なお、本実施例の説明において、従来例と同一名
称部分には同一符号を付し、その詳細説明は省略する。
図１には、本発明に係わる容量センサの回路図が示され
ている。本実施例の容量センサは加速度であり、その構
成は従来例と同様であり、本実施例が従来例と異なる特
徴的なことは、センサ回路の信号源４とスイッチトキャ
パシタ回路５の間には分離スイッチφs が介設されてお
り、信号源４とスイッチトキャパシタ回路５が分離スイ
ッチφs により分離されていることと、スイッチトキャ
パシタ回路５にスイッチトキャパシタ回路５のオフセッ
ト電圧ＶOSを自動的に零にするオフセット自動調整回路
11が接続されていることである。
【００２３】オフセット自動調整回路11は、積分器を兼
ねた比較器として機能する比較回路20とサンプルホール
ド回路21を有しており、比較回路20は抵抗体Ｒ1 とオペ
アンプＡ2 とコンデンサ９を有しており、オペアンプＡ
2 の反転入力端子側が抵抗体Ｒ1 を介してスイッチトキ
ャパシタ回路５の出力側を接続されていると共に、オペ
アンプＡ2 の反転入力端子と出力側との間にコンデンサ
９が接続されており、オペアンプＡ2 の非反転入力端子
は基準電圧のグランド側（アース側）に接続されてい
る。
ねた比較器として機能する比較回路20とサンプルホール
ド回路21を有しており、比較回路20は抵抗体Ｒ1 とオペ
アンプＡ2 とコンデンサ９を有しており、オペアンプＡ
2 の反転入力端子側が抵抗体Ｒ1 を介してスイッチトキ
ャパシタ回路５の出力側を接続されていると共に、オペ
アンプＡ2 の反転入力端子と出力側との間にコンデンサ
９が接続されており、オペアンプＡ2 の非反転入力端子
は基準電圧のグランド側（アース側）に接続されてい
る。
【００２４】そして、オペアンプＡ2 は反転入力端子に
入力されるスイッチトキャパシタ回路５のオフセット電
圧ＶOSを非反転入力端子に入力される基準電圧（本実施
例では非反転入力端子がアース側に接続されているため
に基準電圧は零電圧となる）とを比較して、オフセット
電圧ＶOSと基準電圧との差に対応する電圧、すなわち、
この例では、ＶOSと同じ大きさの電圧を出力するように
なっている。
入力されるスイッチトキャパシタ回路５のオフセット電
圧ＶOSを非反転入力端子に入力される基準電圧（本実施
例では非反転入力端子がアース側に接続されているため
に基準電圧は零電圧となる）とを比較して、オフセット
電圧ＶOSと基準電圧との差に対応する電圧、すなわち、
この例では、ＶOSと同じ大きさの電圧を出力するように
なっている。
【００２５】サンプルホールド回路21は、スイッチ素子
φ3 、ホールドコンデンサ10、オペアンプＡ3 、抵抗体
Ｒ2 を有して構成されており、オペアンプＡ3 の非反転
入力端子にはスイッチ素子φ3 が接続されており、オペ
アンプＡ3 はスイッチ素子φ3 を介して比較回路20のオ
ペアンプＡ2 の出力側に接続されている。また、オペア
ンプＡ3 の非反転入力端子にはホールドコンデンサ10の
一端側が接続されており、ホールドコンデンサ10は、比
較器20のオペアンプＡ2 の出力電圧を標本電圧としてホ
ールドする働きをするものである。
φ3 、ホールドコンデンサ10、オペアンプＡ3 、抵抗体
Ｒ2 を有して構成されており、オペアンプＡ3 の非反転
入力端子にはスイッチ素子φ3 が接続されており、オペ
アンプＡ3 はスイッチ素子φ3 を介して比較回路20のオ
ペアンプＡ2 の出力側に接続されている。また、オペア
ンプＡ3 の非反転入力端子にはホールドコンデンサ10の
一端側が接続されており、ホールドコンデンサ10は、比
較器20のオペアンプＡ2 の出力電圧を標本電圧としてホ
ールドする働きをするものである。
【００２６】オペアンプＡ3 の反転入力端子は、オペア
ンプＡ3 の出力側と接続されており、オペアンプＡ3 は
非反転入力端子側から入力される信号をそのまま出力す
るようになっており、オペアンプＡ3 はバッファとして
機能するようになっている。また、オペアンプＡ3 の出
力側には抵抗体Ｒ2 が接続されており、オペアンプＡ3
は抵抗体Ｒ2 を介してスイッチトキャパシタ回路５のオ
ペアンプＡ1 の非反転入力端子に接続されている。
ンプＡ3 の出力側と接続されており、オペアンプＡ3 は
非反転入力端子側から入力される信号をそのまま出力す
るようになっており、オペアンプＡ3 はバッファとして
機能するようになっている。また、オペアンプＡ3 の出
力側には抵抗体Ｒ2 が接続されており、オペアンプＡ3
は抵抗体Ｒ2 を介してスイッチトキャパシタ回路５のオ
ペアンプＡ1 の非反転入力端子に接続されている。
【００２７】なお、本実施例においても、分離スイッチ
φs 、スイッチ素子φ2 ，φ3 にはスイッチ制御回路
（図示せず）が接続されており、スイッチ制御回路によ
り、分離スイッチφs 、スイッチ素子φ2 ，φ3 のオン
オフ駆動が制御されるようになっている。
φs 、スイッチ素子φ2 ，φ3 にはスイッチ制御回路
（図示せず）が接続されており、スイッチ制御回路によ
り、分離スイッチφs 、スイッチ素子φ2 ，φ3 のオン
オフ駆動が制御されるようになっている。
【００２８】本実施例は以上のように構成されており、
次に図２の（ａ），（ｂ），（ｃ）に示した各スイッチ
素子φs ，φ2 ，φ3 のタイミングチャートと図１に基
づいて本実施例の動作について説明する。まず、図２に
示すように、分離スイッチφs をオフし、信号源４とス
イッチトキャパシタ回路５を切り離し、このとき、スイ
ッチ素子φ2 はオフ、スイッチ素子φ3 はオンとする。
そうすると、スイッチトキャパシタ回路５には、前記図
６に示したような、スイッチ素子φ2 のスイッチ素子オ
フ抵抗Ｒoff 、第３のコンデンサ８の抵抗ＺCi、漏れ電
流ＩL に基づくオフセット電圧ＶOSが生じ、オペアンプ
Ａ1 から出力され、オフセット自動調整回路11の比較回
路20により、オフセット電圧ＶOSと基準電圧との比較が
行われ、オフセット電圧ＶOSを零にする電圧ＶOSI が出
力され、サンプルホールド回路21を介してオペアンプＡ
1 に帰還される。
次に図２の（ａ），（ｂ），（ｃ）に示した各スイッチ
素子φs ，φ2 ，φ3 のタイミングチャートと図１に基
づいて本実施例の動作について説明する。まず、図２に
示すように、分離スイッチφs をオフし、信号源４とス
イッチトキャパシタ回路５を切り離し、このとき、スイ
ッチ素子φ2 はオフ、スイッチ素子φ3 はオンとする。
そうすると、スイッチトキャパシタ回路５には、前記図
６に示したような、スイッチ素子φ2 のスイッチ素子オ
フ抵抗Ｒoff 、第３のコンデンサ８の抵抗ＺCi、漏れ電
流ＩL に基づくオフセット電圧ＶOSが生じ、オペアンプ
Ａ1 から出力され、オフセット自動調整回路11の比較回
路20により、オフセット電圧ＶOSと基準電圧との比較が
行われ、オフセット電圧ＶOSを零にする電圧ＶOSI が出
力され、サンプルホールド回路21を介してオペアンプＡ
1 に帰還される。
【００２９】次に、スイッチ素子φ3 をオフすると、前
記電圧ＶOSI が標本電圧としてサンプルホールド回路21
のホールドコンデンサ10にホールドされ、このとき、分
離スイッチφs 、スイッチ素子φ2 がオンとなって、信
号源４の第１、第２のコンデンサ６，７にそれぞれ、電
荷がチャージされる。
記電圧ＶOSI が標本電圧としてサンプルホールド回路21
のホールドコンデンサ10にホールドされ、このとき、分
離スイッチφs 、スイッチ素子φ2 がオンとなって、信
号源４の第１、第２のコンデンサ６，７にそれぞれ、電
荷がチャージされる。
【００３０】そして、スイッチ素子φ2 がオフすると、
チャージされた電荷がスイッチトキャパシタ回路５によ
り電圧信号に変換され、オペアンプＡ1 の出力側から前
記式（３）に示した出力電圧ＶOUT が出力されるが、こ
のとき、オペアンプＡ1 の非反転入力端子には、サンプ
ルホールド回路21から前記標本電圧、すなわち、スイッ
チトキャパシタ回路５のオフセット電圧ＶOSを零にす
る。電圧ＶOSI が帰還電圧として印加されるために、式
（３）のＶOSが零となる。そして、次式（５）に示すよ
うに、出力電圧ＶOUT は電圧Ｖ0 となり、本実施例の回
路の出力端23からは電圧Ｖ0 による検出信号のみが検出
される。
チャージされた電荷がスイッチトキャパシタ回路５によ
り電圧信号に変換され、オペアンプＡ1 の出力側から前
記式（３）に示した出力電圧ＶOUT が出力されるが、こ
のとき、オペアンプＡ1 の非反転入力端子には、サンプ
ルホールド回路21から前記標本電圧、すなわち、スイッ
チトキャパシタ回路５のオフセット電圧ＶOSを零にす
る。電圧ＶOSI が帰還電圧として印加されるために、式
（３）のＶOSが零となる。そして、次式（５）に示すよ
うに、出力電圧ＶOUT は電圧Ｖ0 となり、本実施例の回
路の出力端23からは電圧Ｖ0 による検出信号のみが検出
される。
【００３１】 ＶOUT ＝Ｖ0 ＋ＶOS−ＶOSI ＝Ｖ0 ・・・・・（５）
【００３２】このように、本実施例では、分離スイッチ
φ3 をオフする毎に、オフセット自動調整回路11の比較
回路20によりスイッチトキャパシタ回路５のオフセット
電圧ＶOSを自動的に零にする電圧ＶOSI が出力され、そ
のとき、電圧ＶOSI を標本電圧としてサンプルホールド
回路21のホールドコンデンサ10にホールドし、次に、分
離スイッチφ3 をオンとしてホールドコンデンサ10にホ
ールドされた電圧をスイッチトキャパシタ回路５に印加
して、スイッチトキャパシタ回路５の出力電圧ＶOUT か
らオフセット電圧ＶOSを差し引き、回路の出力端23側か
らは、常に信号源４の検出信号のみを出力し、その出力
電圧を検出することになる。
φ3 をオフする毎に、オフセット自動調整回路11の比較
回路20によりスイッチトキャパシタ回路５のオフセット
電圧ＶOSを自動的に零にする電圧ＶOSI が出力され、そ
のとき、電圧ＶOSI を標本電圧としてサンプルホールド
回路21のホールドコンデンサ10にホールドし、次に、分
離スイッチφ3 をオンとしてホールドコンデンサ10にホ
ールドされた電圧をスイッチトキャパシタ回路５に印加
して、スイッチトキャパシタ回路５の出力電圧ＶOUT か
らオフセット電圧ＶOSを差し引き、回路の出力端23側か
らは、常に信号源４の検出信号のみを出力し、その出力
電圧を検出することになる。
【００３３】本実施例によれば、上記動作により、オフ
セット自動調整回路11によりスイッチトキャパシタ回路
５のオフセット電圧ＶOSが自動的に零にされ、出力端23
側からは常に信号源４の検出信号のみが出力されるため
に、本実施例の加速度センサは、従来のようにオペアン
プＡ1 の出力側の出力電圧ＶOUT に占めるオフセット電
圧ＶOSが大きくなることはなく、オフセット電圧ＶOSの
時間や温度による変化により出力電圧ＶOUT が安定しな
かったりするようなこともなく、Ｓ／Ｎ比を大きくする
ことができ、常に、正確に加速度検出を行うことができ
る。
セット自動調整回路11によりスイッチトキャパシタ回路
５のオフセット電圧ＶOSが自動的に零にされ、出力端23
側からは常に信号源４の検出信号のみが出力されるため
に、本実施例の加速度センサは、従来のようにオペアン
プＡ1 の出力側の出力電圧ＶOUT に占めるオフセット電
圧ＶOSが大きくなることはなく、オフセット電圧ＶOSの
時間や温度による変化により出力電圧ＶOUT が安定しな
かったりするようなこともなく、Ｓ／Ｎ比を大きくする
ことができ、常に、正確に加速度検出を行うことができ
る。
【００３４】なお、本発明は上記実施例に限定されるこ
とはなく、様々な実施の態様を採り得る。例えば、上記
実施例では、比較回路20のオペアンプＡ2 の非反転入力
端子側はアース側と接続し、それにより、基準電圧を零
としたが、オペアンプＡ2 の非反転入力端子側は必ずし
もアース側と接続するとは限らず、例えば、零以外の別
の基準電圧を印加する回路と接続し、基準電圧を零以外
の別の電圧としても構わない。そして、そのように構成
した場合には、基準電圧の変化に対して、コンデンサ６
の静電容量Ｃ1 と、他方のコンデンサ７の静電容量Ｃ2
は、互いに逆の容量変化特性を示すことから、製造ばら
つきによるＣ1 とＣ2 の不平衡を基準電圧の調整により
校正することができる。
とはなく、様々な実施の態様を採り得る。例えば、上記
実施例では、比較回路20のオペアンプＡ2 の非反転入力
端子側はアース側と接続し、それにより、基準電圧を零
としたが、オペアンプＡ2 の非反転入力端子側は必ずし
もアース側と接続するとは限らず、例えば、零以外の別
の基準電圧を印加する回路と接続し、基準電圧を零以外
の別の電圧としても構わない。そして、そのように構成
した場合には、基準電圧の変化に対して、コンデンサ６
の静電容量Ｃ1 と、他方のコンデンサ７の静電容量Ｃ2
は、互いに逆の容量変化特性を示すことから、製造ばら
つきによるＣ1 とＣ2 の不平衡を基準電圧の調整により
校正することができる。
【００３５】また、上記実施例では、オフセット自動調
整回路11を比較回路20とサンプルホールド回路21により
構成したが、オフセット自動調整回路11の構成は特に限
定されるものではなく、スイッチトキャパシタ回路５の
オフセット電圧ＶOSを自動的に零にするように機能する
回路であればよい。
整回路11を比較回路20とサンプルホールド回路21により
構成したが、オフセット自動調整回路11の構成は特に限
定されるものではなく、スイッチトキャパシタ回路５の
オフセット電圧ＶOSを自動的に零にするように機能する
回路であればよい。
【００３６】さらに、上記実施例ではオフセット自動調
整回路11はスイッチトキャパシタ回路５のオペアンプＡ
1 の出力側に設けたが、オフセット自動調整回路11は必
ずしもオペアンプＡ1 の出力側に設けるとは限らず、例
えば、スイッチとコンデンサ等を有し、スイッチトキャ
パシタ回路５のオフセット電圧ＶOSを自動的に零にする
ように機能するオフセット自動調整回路11を第３のコン
デンサ８の出側に設けても構わない。
整回路11はスイッチトキャパシタ回路５のオペアンプＡ
1 の出力側に設けたが、オフセット自動調整回路11は必
ずしもオペアンプＡ1 の出力側に設けるとは限らず、例
えば、スイッチとコンデンサ等を有し、スイッチトキャ
パシタ回路５のオフセット電圧ＶOSを自動的に零にする
ように機能するオフセット自動調整回路11を第３のコン
デンサ８の出側に設けても構わない。
【００３７】さらに、上記実施例では、信号源４として
第１、第２のコンデンサ６，７を設け、第１、第２のコ
ンデンサ６，７の各静電容量Ｃ1 ，Ｃ2 の容量の差を検
出するように構成したが、例えば、図３の固定電極３と
第２の電極13とを省略し、信号源４を第１のコンデンサ
６のみとして第１のコンデンサ６の静電容量Ｃ1 の変化
を検出するようにしても構わないし、その逆に、第２の
コンデンサ６の静電容量Ｃ2 の変化を検出するようにし
ても構わない。このように、加速度等の容量センサの構
造や信号源４を形成するコンデンサの数等は特に限定さ
れるものではなく、適宜設定されるものである。
第１、第２のコンデンサ６，７を設け、第１、第２のコ
ンデンサ６，７の各静電容量Ｃ1 ，Ｃ2 の容量の差を検
出するように構成したが、例えば、図３の固定電極３と
第２の電極13とを省略し、信号源４を第１のコンデンサ
６のみとして第１のコンデンサ６の静電容量Ｃ1 の変化
を検出するようにしても構わないし、その逆に、第２の
コンデンサ６の静電容量Ｃ2 の変化を検出するようにし
ても構わない。このように、加速度等の容量センサの構
造や信号源４を形成するコンデンサの数等は特に限定さ
れるものではなく、適宜設定されるものである。
【００３８】さらに、本発明の容量センサは、ナビゲー
ションシステム等に用いられる加速度センサに限定され
るものではなく、バーチャルリアリティシステムの人の
動きを検出する加速度センサとしてもよく、また、加速
度センサ以外の、例えば、圧力センサ、流量センサ、変
位センサ、湿度センサ等の、静電容量変化を利用して圧
力、流量、変位、湿度等を検出する様々な容量型センサ
に幅広く適用されるものである。
ションシステム等に用いられる加速度センサに限定され
るものではなく、バーチャルリアリティシステムの人の
動きを検出する加速度センサとしてもよく、また、加速
度センサ以外の、例えば、圧力センサ、流量センサ、変
位センサ、湿度センサ等の、静電容量変化を利用して圧
力、流量、変位、湿度等を検出する様々な容量型センサ
に幅広く適用されるものである。
【００３９】
【発明の効果】本発明によれば、容量検出部とスイッチ
トキャパシタ回路が分離スイッチを介して切り離されて
おり、スイッチトキャパシタ回路には、このスイッチト
キャパシタ回路のオフセット電圧を自動的に零にするオ
フセット自動調整回路が接続されており、スイッチトキ
ャパシタ回路から出力される容量検出部の検出信号とオ
フセット電圧のうち、オフセット自動調整回路によりオ
フセット電圧を自動的に零にすることができるために、
常に容量検出部の信号のみをスイッチトキャパシタ回路
から出力することができ、従来のように、出力信号にオ
フセット電圧が上乗せされ、それにより、温度や時間等
により出力信号がドリフトすることもなく、Ｓ／Ｎ比を
向上させることができ、回路からの出力信号に基づいて
容量変化等を正確に検出することが可能となる。
トキャパシタ回路が分離スイッチを介して切り離されて
おり、スイッチトキャパシタ回路には、このスイッチト
キャパシタ回路のオフセット電圧を自動的に零にするオ
フセット自動調整回路が接続されており、スイッチトキ
ャパシタ回路から出力される容量検出部の検出信号とオ
フセット電圧のうち、オフセット自動調整回路によりオ
フセット電圧を自動的に零にすることができるために、
常に容量検出部の信号のみをスイッチトキャパシタ回路
から出力することができ、従来のように、出力信号にオ
フセット電圧が上乗せされ、それにより、温度や時間等
により出力信号がドリフトすることもなく、Ｓ／Ｎ比を
向上させることができ、回路からの出力信号に基づいて
容量変化等を正確に検出することが可能となる。
【図１】本発明に係わる容量センサの一実施例の構成を
示す回路図である。
示す回路図である。
【図２】上記回路のスイッチ素子制御を示すタイミング
チャートである。
チャートである。
【図３】従来の加速度センサの回路の一例を示す説明図
である。
である。
【図４】図３の回路のスイッチ素子制御を示すタイミン
グチャートである。
グチャートである。
【図５】図３の回路におけるスイッチ素子φ2 オフ時の
状態を等価回路で示す説明図である。
状態を等価回路で示す説明図である。
【図６】加速度センサの一例を示す説明図である。
４ 信号源 ５ スイッチトキャパシタ回路 10 ホールドコンデンサ 11 オフセット自動調整回路 20 比較回路 21 サンプルホールド回路 φs 分離スイッチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０１Ｒ 29/12 Ｇ０１Ｄ 3/04 Ｑ (58)調査した分野(Int.Cl.7，ＤＢ名) G01D 3/028 G01P 15/125
Claims (2)
- 【請求項１】 容量検出部で検出される容量変化をスイ
ッチトキャパシタ回路により電圧信号に変換して出力す
る容量型センサにおいて、前記容量検出部とスイッチト
キャパシタ回路は分離スイッチを介して切り離されてお
り、スイッチトキャパシタ回路には該スイッチトキャパ
シタ回路のオフセット電圧を自動的に零にするオフセッ
ト自動調整回路が接続されていることを特徴とする容量
型センサ。 - 【請求項２】 オフセット自動調整回路は、分離スイッ
チがオフする毎にスイッチトキャパシタ回路のオフセッ
ト電圧を基準電圧と比較してオフセット電圧と基準電圧
との差に対応する電圧を出力する積分器を兼ねた比較器
と、この比較器の出力電圧を標本電圧としてホールド
し、このホールド電圧に基づいて前記スイッチトキャパ
シタ回路にオフセット電圧を零にする帰還電圧を印加す
るサンプルホールド回路とを有する請求項１記載の容量
型センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05676494A JP3282360B2 (ja) | 1994-03-02 | 1994-03-02 | 容量型センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05676494A JP3282360B2 (ja) | 1994-03-02 | 1994-03-02 | 容量型センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07243863A JPH07243863A (ja) | 1995-09-19 |
| JP3282360B2 true JP3282360B2 (ja) | 2002-05-13 |
Family
ID=13036569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05676494A Expired - Fee Related JP3282360B2 (ja) | 1994-03-02 | 1994-03-02 | 容量型センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3282360B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4352562B2 (ja) | 2000-03-02 | 2009-10-28 | 株式会社デンソー | 信号処理装置 |
| US6720777B2 (en) * | 2002-02-15 | 2004-04-13 | Rosemount Inc. | Bridged capacitor sensor measurement circuit |
| JP4365264B2 (ja) * | 2004-04-28 | 2009-11-18 | 日本電信電話株式会社 | 電子部品装置 |
| JP5038246B2 (ja) * | 2008-07-14 | 2012-10-03 | 株式会社豊田中央研究所 | 物理量検出センサと物理量検出装置とサーボ制御回路 |
| CN103245840B (zh) * | 2013-05-23 | 2015-09-16 | 成都振芯科技股份有限公司 | 一种用于电容式传感器的端口复用接口电路 |
| JP6228865B2 (ja) * | 2014-03-06 | 2017-11-08 | アルプス電気株式会社 | センサ装置の検査方法及びそのセンサ装置 |
| KR102212201B1 (ko) * | 2020-01-23 | 2021-02-03 | 송청담 | 정전용량 검출회로 |
-
1994
- 1994-03-02 JP JP05676494A patent/JP3282360B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07243863A (ja) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278283B1 (en) | Capacitance detecting circuit | |
| US4584885A (en) | Capacitive detector for transducers | |
| JP4178658B2 (ja) | 容量式物理量検出装置 | |
| JP3125675B2 (ja) | 容量型センサインターフェース回路 | |
| JP3272412B2 (ja) | 容量型センサを評価しかつテストするための回路装置 | |
| JP3498318B2 (ja) | 容量検出システム及び方法 | |
| US5977803A (en) | Capacitance type sensor interface circuit | |
| US6501282B1 (en) | Highly sensitive capacitance comparison circuit | |
| US4054833A (en) | Capacitance measuring system | |
| JP3216455B2 (ja) | 容量型静電サーボ加速度センサ | |
| US5986497A (en) | Interface circuit for capacitive sensor | |
| JP4105255B2 (ja) | ブリッジ回路の読出し回路およびこの読出し回路を有するセンサ | |
| JP5237363B2 (ja) | アナログリセットを備える静電容量型マイクロメカニカルセンサの動作方法、および、上記静電容量型マイクロメカニカルセンサ用の回路構成 | |
| JPH0862248A (ja) | 容量型加速度センサ | |
| JP2000065664A (ja) | 静電容量式力学量センサ | |
| US6316948B1 (en) | Charge balance network with floating ground capacitive sensing | |
| JP3265942B2 (ja) | 微少容量検出回路 | |
| JP2009097932A (ja) | 容量型検出装置 | |
| JP3282360B2 (ja) | 容量型センサ | |
| US5744968A (en) | Ratiometric circuit | |
| US20030098699A1 (en) | Sense interface system with velocity feed-through rejection | |
| JP3804242B2 (ja) | 静電サーボ式物理量検出装置 | |
| JP4269388B2 (ja) | 容量式物理量検出装置 | |
| US5399980A (en) | Capacitive measuring circuit | |
| JP2004510984A (ja) | マイクロメカニカル構成部材のために電気的ゼロ点調整するための方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |