JPH1093929A

JPH1093929A - 画像情報変換装置および方法

Info

Publication number: JPH1093929A
Application number: JP8263708A
Authority: JP
Inventors: Masashi Uchida; 真史内田; Tetsujiro Kondo; 哲二郎近藤; Masaru Horishi; 賢堀士
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-09-12
Filing date: 1996-09-12
Publication date: 1998-04-10
Anticipated expiration: 2016-09-12
Also published as: JP3890638B2

Abstract

(57)【要約】【課題】線形推定式のタップの数を縮退することで、
係数データを記憶するメモリ、画素データと係数データ
との推定演算を行う演算回路を大幅に削減することがで
きる。【解決手段】ＡＤＲＣ回路３では、領域切り出し回路
２において、切り出されたＳＤデータから空間クラスが
生成され、動きクラス決定回路５では、領域切り出し回
路４において、切り出されたＳＤデータから動きクラス
を生成される。クラスコード発生回路６は、空間クラス
と動きクラスからクラスコードを発生する。タップ縮退
ＲＯＭ７は、クラスコード毎にＳＤデータのタップを縮
退する付加コードデータがタップ縮退回路１０へ供給さ
れ、タップ縮退回路１０では、領域切り出し回路９によ
って切り出されたＳＤデータが縮退される。推定演算回
路１１では、クラスコードに応答した係数データがＲＯ
Ｍテーブル８から供給され、縮退されたＳＤデータとの
線形推定式によりＨＤデータが得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えばテレビジ
ョン受像機やビデオテープレコーダ装置等に用いて好適
な画像情報変換装置および方法に関し、特に、外部から
供給される通常の解像度の画像情報を高解像度の画像情
報に変換して出力することができる画像情報変換装置お
よび方法に関する。

【０００２】

【従来の技術】今日において、オーディオ・ビジュアル
指向の高まりから、より高解像度の画像を得ることが出
来るようなテレビジョン受像器の開発が望まれ、この要
望に応えて、いわゆるハイビジョンが開発された。この
ハイビジョンは、いわゆるＮＴＳＣ方式に規定される走
査線数が５２５本なのに対して、２倍以上の１１２５本
となっているうえ、表示画面の縦横比もＮＴＳＣ方式が
３：４に対して１６：９と広角画面になっている。この
ため、高解像度で臨場感のある画面を得ることができる
ようになっている。

【０００３】ここで、このような優れた特性を有するハ
イビジョンではあるが、ＮＴＳＣ方式の映像信号をその
まま供給しても画像表示を行うことはできない。これ
は、上述のようにＮＴＳＣ方式とハイビジョン方式とで
は規格が異なるからである。このため、ＮＴＳＣ方式の
映像信号に応じた画像をハイビジョン方式で表示しよう
とする場合、従来は例えば図１５に示すような画像情報
変換装置を用いて映像信号のレート変換を行っていた。

【０００４】図１５において、上述した従来の画像情報
変換装置は、入力端子１５１を介して供給されるＮＴＳ
Ｃ方式の映像信号（ＳＤデータ）の水平方向の補間処理
を行う水平補間フィルタ１５２と、水平方向の補間処理
の行われた映像信号の垂直方向の補間処理を行う垂直補
間フィルタ１５３とから構成されている。

【０００５】具体的には、水平補間フィルタ１５２は、
図１６に示すような構成を有している。図１６の例は、
例えば縦続接続型のＦＩＲフィルタにより水平補間フィ
ルタ１５２を構成したものである。図１６において、１
６１は、ＳＤデータが供給される入力端子であり、１６
２₀〜１６２_mは、それぞれフィルタ係数α₀〜α_mを
ＳＤデータに乗じる乗算器である。１６３₀〜１６３
_m-1は、それぞれ加算器であり、１６４₁〜１６４
_mは、時間Ｔ（Ｔ：１サンプリング周期）の遅延素子で
ある。出力端子１６５には、水平補間された出力データ
が得られる。この出力データが垂直補間フィルタ１５３
へ供給される。

【０００６】垂直補間フィルタ１５３は、水平補間フィ
ルタ１５２と同様の構成を有しており、水平補間処理の
行われた映像信号に対して、垂直方向の画素の補間を行
う。これにより、ＮＴＳＣ方式の映像信号に対して、垂
直方向の画素の補間を行う。このような変換のなされた
ハイビジョンの映像信号（ＨＤデータ）は、ハイビジョ
ン受像器に供給される。これによりＮＴＳＣ方式の映像
信号に応じた画像をハイビジョン受像器で表示すること
ができる。

【０００７】しかしながら、上述の従来の画像情報変換
装置は、ＮＴＳＣ方式の映像信号を基にして、単に水平
方向および垂直方向の補間を行っているに過ぎないた
め、解像度は基となるＮＴＳＣ方式の映像信号と何ら変
わらなかった。特に、通常の動画を変換対象とした場
合、垂直方向の補間をフィールド内処理で行うのが一般
的であるが、その場合、画像のフィールド間相関を使用
していないため、画像静止部においては変換ロスによ
り、ＮＴＳＣ方式の映像信号よりもむしろ解像度が劣化
する欠点があった。

【０００８】これに対し、出願人は、特願平６−２０５
９３４号の画像信号変換装置において、入力信号である
画像信号レベルの３次元（時空間）分布に応じてクラス
分割を行い、クラス毎に予め学習により獲得された予測
係数値を格納した記憶手段を持ち、予測式に基づいた演
算により最適な推定値を出力する、というものを提案し
ている。

【０００９】この手法は、ＨＤ（High Definition ）画
素を創造する場合、創造するＨＤ画素の近傍にあるＳＤ
（Standerd Definition ）画素データを用いてクラス分
割を行い、それぞれのクラス毎に予測係数値を学習によ
り獲得することで、画像静止部においてはフレーム内相
関、また動き部においてはフィールド内相関を利用し
て、より真値に近いＨＤ画素値を得る、というような巧
妙なものである。

【００１０】例えば、図２および図３において示すよう
な、ＨＤ画素ｙ₁〜ｙ₄の創造を目的とした場合、図５
において示すＳＤ画素ｍ₁〜ｍ₅とＳＤ画素ｎ₁〜ｎ₅
のそれぞれ空間的同一位置にある画素同士のフレーム間
差分の平均値を求め、それをしきい値処理してクラス分
類することにより、主に動きの程度をクラス分類で行
う。

【００１１】同時に、図４において示すような、ＳＤ画
素ｋ₁〜ｋ₅をＡＤＲＣ（AdaptiveDynamic Range Codi
ng ）処理することにより、少ないビット数で、主に空
間内の波形表現を目的としたクラス分類を行う。

【００１２】上述の２種類のクラス分類で決定されたク
ラス毎に、図６において示すようなＳＤ画素ｘ₁〜ｘ₂₅
を使用して、線形一次式をたて、予測係数値を学習によ
り獲得する。この方式は、主に動きの程度を表すクラス
分類と、主に空間内の波形を表すクラス分類とを別個
に、それぞれに適した形で行うため、比較的少ないクラ
ス数で高い変換性能を得られるという特徴がある。ＨＤ
画素ｙの推定演算は、上述の手順で得られた予測係数値
ｗ_nを用いて以下のような式（１）で行われる。

【００１３】ｙ＝ｗ₁ｘ₁＋ｗ₂ｘ₂＋・・・＋ｗ_nｘ_n （１）この例では、ｎ＝２５である。

【００１４】このように、ＳＤデータに対応するＨＤデ
ータを推定するための係数データを各クラス毎に予め学
習により求めた上で、ＲＯＭテーブルに格納しておき、
入力されるＳＤデータおよびＲＯＭテーブルから読み出
した係数データを出力することにより、入力されたＳＤ
データを単に補間処理したものとは異なり、実際のＨＤ
データにより近いデータを出力することができるという
特徴がある。

【００１５】図１７を用いて具体的に説明する。入力端
子１７１からＳＤ画素データが供給され、そのＳＤ画素
データは、領域切り出し回路１７２、１７４および１７
８へ供給される。領域切り出し回路１７２では、後段の
ＮＴＳＣ回路１７３において、空間内の波形表現を目的
としたクラス分類を行うため、図４において示すよう
な、ＳＤ画素ｋ₁〜ｋ₅を切り出し、ＡＤＲＣ回路１７
３において、ＡＤＲＣ処理が施される。領域切り出し回
路１７４では、後段の動きクラス決定回路１７５におい
て、動きの程度を目的としたクラス分類を行うため、図
５において示すような、ＳＤ画素ｍ₁〜ｍ₅とＳＤ画素
ｎ₁〜ｎ₅とを切り出し、動きクラス決定回路１７５に
おいて、それぞれ空間的同一位置にある画素同士のフレ
ーム間差分の平均値を求め、それをしきい値処理してク
ラス分類する。

【００１６】クラスコード発生回路１７６では、ＡＤＲ
Ｃ回路１７３からのクラス分類と、動きクラス決定回路
１７５からのクラス分類とから、クラスが生成される。
ＲＯＭテーブル１７７では、生成されたクラスに応答す
る予測係数が読み出される。領域切り出し回路１７８で
は、後段の推定演算回路１７９において、線形一次式に
よる予測演算を行うため、図６において示すようなＳＤ
画素ｘ₁〜ｘ₂₅を切り出し、推定演算回路１７９におい
て、上述した式（１）で示すような線形一次式によりＨ
Ｄデータが出力端子１８０を介して取り出される。

【００１７】

【発明が解決しようとする課題】ところで、一般にこの
クラス分類画像情報変換処理においては、推定演算に用
いる画素の数が多くなるほど、変換性能が向上する。つ
まり、式（１）におけるｎの値が大きくなればなるほ
ど、変換性能が向上する。これは、一般的にいうところ
の大きなタップのフィルタを使うほど、変換性能が向上
する、ということである。

【００１８】しかしながら、式（１）において、ｎの値
の大きな変換装置を作ろうとすると、係数を格納するＲ
ＯＭテーブル、そして推定演算を行う回路の規模が非常
に大きなものとなってしまい、小規模で安価な回路を構
成するのが非常に困難なものになってしまう欠点があっ
た。

【００１９】したがって、この発明の目的は、上述の問
題点に鑑みてなされたものであり、小規模で安価な回路
を用いても、大きなタップを使用する場合と同様の変換
性能を保ったまま、ＮＴＳＣ方式の映像信号をハイビジ
ョン用の映像信号に変換することができるような画像情
報変換装置および方法を提供することにある。

【００２０】さらに、この発明の他の目的は、大幅にハ
ード規模を削減しても、本来の性能とほぼ等価な結果を
得ることができる画像情報変換装置および方法を提供す
ることにある。

【００２１】

【課題を解決するための手段】請求項１に記載の発明
は、第１のディジタル画像信号を、より画素数の多い第
２のディジタル画像信号に変換するようにした画像情報
変換装置において、第１のディジタル画像信号から所定
の位置の第１のディジタル画像信号を切り出す画素切り
出し手段と、画素切り出し手段により切り出された第１
のディジタル画像信号のレベル分布のパターンを検出
し、パターンに基づいて推定しようとする第２のディジ
タル画像信号が属するクラスを決定してクラス情報を出
力するクラス決定手段と、クラス情報毎に、類似する係
数データに対応して第１のディジタル画像信号の複数の
タップのデータをより少ないタップのデータに統合する
タップ縮退手段と、線形推定式の係数データをクラス情
報毎に記憶する係数データ記憶手段と、統合された第１
のディジタル画像信号と係数データとを線形推定式を用
いて第２のディジタル画像信号を推定する推定手段とか
らなることを特徴とする画像情報変換装置である。

【００２２】また、請求項７に記載の発明は、第１のデ
ィジタル画像信号を、より画素数の多い第２のディジタ
ル画像信号に変換するようにした画像情報変換方法にお
いて、第１のディジタル画像信号から所定の位置の第１
のディジタル画像信号を切り出すステップと、切り出さ
れた第１のディジタル画像信号のレベル分布のパターン
を検出し、パターンに基づいて推定しようとする第２の
ディジタル画像信号が属するクラスを決定してクラス情
報を出力するステップと、クラス情報毎に、類似する係
数データに対応して第１のディジタル画像信号の複数の
タップのデータをより少ないタップのデータに統合する
ステップと、線形推定式の係数データをクラス情報毎に
記憶するステップと、統合された第１のディジタル画像
信号と係数データとを線形推定式を用いて第２のディジ
タル画像信号を推定するステップとからなることを特徴
とする画像情報変換方法である。

【００２３】上述したように、この発明に係る画像情報
変換装置は、入力ＳＤ信号から、創造すべきＨＤ画素の
近傍に位置するＳＤ画素のレベル分布のパターンを検出
し、この検出したパターンに基づいて、その領域の画像
情報が属するクラスを決定してクラス検出情報を出力す
る。一方、供給されたＳＤ画素データは、もともと類似
の係数データ持つＳＤ画素データ同士を統合する作用を
有するタップ縮退回路により、統合画素データとして変
換され、見かけ上推定演算に用いられる画素数の削除が
行われる。この統合は、付加コードデータに基づいてな
される係数データ記憶手段には、外部から供給された画
像情報をこの画像情報よりも高い解像度の画像情報に変
換するための情報である線形推定式の係数データクラス
毎に記憶されており、この係数データは、クラス検出情
報に応じて出力される。そして、画像情報変換手段が係
数データ記憶手段から供給された係数データに応じて、
外部から供給された画像情報を、その外部から供給され
た画像情報よりも高い解像度の画像情報に変換する。

【００２４】

【発明の実施の形態】以下、この発明が適用された一実
施例について図面を参照して説明する。この発明の一実
施例の構成を図１に示す。１で示す入力端子を介して外
部から供給される画像情報として、例えばいわゆるＮＴ
ＳＣ方式の映像信号がディジタル化され、ＳＤデータと
して供給される。

【００２５】この実施例における、ＳＤ画素と創造する
べきＨＤ画素の位置関係は、図２および図３に示す通り
とする。図２は、水平方向および垂直方向に現フィール
ドのＳＤ画素、前フィールドのＳＤ画素、現フィールド
のＨＤ画素および前フィールドのＨＤ画素を表したもの
である。図３は、時間方向および垂直方向にＳＤ画素と
ＨＤ画素を表したものである。このように、創造するべ
きＨＤ画素には、同一フィールド内で見たとき、ＳＤ画
素から近い位置に存在するＨＤ画素ｙ₁、ｙ₂とＳＤ画
素から遠い位置に存在するＨＤ画素ｙ₃、ｙ₄の２種類
がある。以降、ＳＤ画素から近い位置に存在するＨＤ画
素を推定するモードをモード１、およびＳＤ画素から遠
い位置に存在するＨＤ画素を推定するモードをモード２
と呼ぶ。

【００２６】領域切り出し回路２では、入力端子１より
供給されたＳＤ画像信号から、主に空間内の波形表現の
ためのクラス分類（以下、空間クラスと称する）に必要
な画素を切り出す。この実施例では、例えば、図４に示
すように創造するべきＨＤ画素ｙ₁〜ｙ₂の近傍に位置
する５つのＳＤ画素ｋ₁〜ｋ₅を切り出す。領域切り出
し回路２により抽出されたＳＤデータは、ＡＤＲＣ回路
３に供給される。

【００２７】ＡＤＲＣ回路３は、領域のＳＤデータのレ
ベル分布のパターン化を目的として、各領域のデータ
を、例えば８ビットのＳＤデータから２ビットのＳＤデ
ータに圧縮するような演算を行う。これにより、形成さ
れたパターン圧縮データをクラスコード発生回路６に供
給する。

【００２８】本来ＡＤＲＣは、ＶＴＲ向け高性能符号化
用に開発された適応的再量子化法であるが、信号レベル
の局所的なパターンを短い語長で効率的に表現できるの
で、この発明の実施例では、信号パターンのクラス分類
のコード発生に使用している。ＡＤＲＣ回路は、領域内
のダイナミックレンジＤＲ、ビット割当をｎ、領域内画
素のデータレベルをＬ、再量子化コードをＱとして以下
の式（２）により、領域内の最大値MAX と最小値MIN と
の間を指定されたビット長で均等に分割して再量子化を
行う。

【００２９】ＤＲ＝ＭＡＸ−ＭＩＮ＋１Ｑ＝〔（Ｌ−ＭＩＮ＋０．５）・２ⁿ／ＤＲ〕（２）ただし、〔〕は、切り捨て処理を意味する。

【００３０】この実施例では、領域切り出し回路２によ
り分離されたそれぞれ５画素のＳＤデータを各２ビット
に圧縮するものとする。圧縮されたＳＤデータをそれぞ
れｑ₁〜ｑ₅とする。

【００３１】一方、入力端子１から供給されたＳＤ画像
信号は、領域切り出し回路４にも供給される。領域切り
出し回路４は、主に動きの程度を表すためのクラス分類
（動きクラス）に必要な画素を切り出す働きをする。こ
の実施例では、例えば供給されたＳＤ画像信号から、創
造するべきＨＤ画素ｙ₁〜ｙ₂に対して図５に示す位置
に存在する１０個のＳＤ画素ｍ₁〜ｍ₅およびｎ₁〜ｎ
₅を抽出する。

【００３２】領域切り出し回路４により切り出されたデ
ータは、動きクラス決定回路５に供給される。動きクラ
ス決定回路５は、供給されたＳＤデータのフレーム間差
分を算出し、その絶対値の平均値をしきい値処理するこ
とにより動きの指標である動きパラメータを算出する。
具体的には、動きクラス決定回路５は、以下の式（３）
により、供給されるＳＤデータの差分の絶対値の平均値
param を算出する。

【００３３】

【数１】ただし、この実施例では、ｎ＝５である。

【００３４】上述の手法で算出したＳＤデータの差分の
絶対値の平均値param を、例えばＳＤデータの差分の絶
対値のヒストグラムをｎ等分するように予め設定したし
きい値により、このＳＤデータの差分の絶対値の平均値
param を用いて動きクラスmv-classを算出する。例え
ば、ここでは動きクラスを４つ設けることとして、ＳＤ
データの差分の絶対値の平均値param ≦２の場合、動き
クラスmv-classを０と決定し、平均値param ≦４の場
合、動きクラスmv-classを１と決定し、平均値param ≦
８の場合、動きクラスmv-classを２と決定し、平均値pa
ram ＞８の場合、動きクラスmv-classを４と決定する。
このように設定された動きクラスmv-classが、クラスコ
ード発生回路６に供給される。

【００３５】クラスコード発生回路６は、ＡＤＲＣ回路
３から供給されるパターン圧縮データ（空間クラス）お
よび動きクラス決定回路５から供給される動きクラスmv
-classに基づいて以下の式（４）の演算を行うことによ
り、そのブロックが属するクラスを検出し、そのクラス
を示すクラスコードclass をタップ縮退ＲＯＭ７および
ＲＯＭテーブル８に供給する。このクラスコードclass
は、タップ縮退ＲＯＭ７およびＲＯＭテーブル８からの
読み出しアドレスを示すものとなっている。

【００３６】

【数２】この実施例では、ｎは５、ｐは２である。

【００３７】さて、既に説明した通り、従来のクラス分
類画像情報変換装置においては、領域切り出し回路９か
ら供給された画素データｘ₁〜ｘ_nをクラスコード発生
回路６で決定されたクラスコードclass を読み出しアド
レスとして、ＲＯＭテーブル８から所定の係数データｗ
₁〜ｗ_nを読み出し、それを上述した式（１）で推定演
算回路１１において、掛け合わせることで、ＳＤ画像デ
ータからＨＤ画像データへの変換を行っていた。ここ
で、変換性能を重視してｎの値を大きく取ると、ＲＯＭ
テーブル８および推定演算回路１１がともに大きなもの
となってしまい、小規模なハードウェアで高性能の変換
を実現しようとする際の大きな障害となっていた。

【００３８】ところで、式（１）でｎを大きくとった場
合、つまり一般的な言葉で言うと大きなタップを使用し
た場合の係数データの実際の例を見てみると、例えば以
下に示すような値をとる。

【００３９】−０．０４８４、−０．０７４８、＋０．
１２９７、＋０．０５３２、−０．０８１０、＋０．１
８７５、−０．３６７９、＋１．５５７１、＋０．２３
９０、−０．０４００、＋０．０１２５、−０．００７
６、−０．３３１０、−０．１５５４、＋０．０３４
４、−０．２６８３、＋０．０３８４、＋０．２３３
３、−０．０５７６、−０．００８４

【００４０】これらの値を見ると、絶対値的に小さく、
また似通った値を持つ係数データが多いことが判る。そ
こで、この発明においては、後述するように、絶対値の
似通った係数データが統合され、統合された係数データ
に含まれる元の係数データに対応するＳＤ画素データを
統合するように、タップ縮退がなされる。このタップ縮
退で得られた統合画素データを推定演算で使用する。ま
た、この統合画素データを用いて学習を行うことにより
得られた統合係数データを使用し、以下のような推定演
算を行う。

【００４１】ｙ＝ｗｎ₁×（ｘ₁＋ｘ₇−ｘ₁₁）＋ｗｎ₂×（−ｘ₂＋ｘ₂₃）＋ｗｎ₃×（ｘ₄−ｘ₈）＋・・・＋ｗｎ_nn×（ｘ₃−ｘ₁₈）（５）ここで、ｎｎはｎより小さな自然数であり、ｗｎは統合
係数データである。

【００４２】なお、この統合係数データの生成方法につ
いては、後述する。このように、統合係数データを使用
することで、ほとんど性能低下を引き起こさずに、タッ
プ数を大幅に削減することが出来、高性能で小規模なハ
ードウェアの実現が可能になる。

【００４３】クラスコード発生回路６の出力信号が供給
されるタップ縮退ＲＯＭ７には、統合画素データ（式
（５）中の（ｘ₁＋ｘ₇−ｘ₁₁）など）を作成するため
の情報が付加コードデータとして格納されている。具体
的には、もともとの画素データをどの統合係数データ
（式（５）中のｗｎ₁など）に掛け合わせるかというこ
とを示す情報と、その際のプラス／マイナスの符号が付
加コードデータとして、格納されている。また、この付
加コードデータは、クラス毎に設定されている。タップ
縮退ＲＯＭ７からは、クラスコードclass で示されるア
ドレスから、そのクラスの統合画素データ生成のための
付加コードデータが読み出され、この付加コードデータ
は、タップ縮退回路１０へ供給される。

【００４４】一方、入力ＳＤデータは、領域切り出し回
路９にも供給される。領域切り出し回路９は、図６に示
すような位置にある、推定演算に使用する２５個のＳＤ
データｘ₁〜ｘ₂₅を切り出す。領域切り出し回路９の出
力信号は、タップ縮退回路１０に供給される。タップ縮
退回路１０は、既に説明したような方法／主旨により、
供給された２５個のＳＤデータをタップ縮退ＲＯＭ７か
ら供給された付加コードデータに従い、例えば８個の統
合画素データに変換する。

【００４５】クラスコード発生回路６の出力信号が供給
されるもうひとつのＲＯＭテーブル８には、統合係数デ
ータ（式（５）中のｗｎ₁など）が格納されている。こ
れは従来のクラス分類画像情報変換装置のＲＯＭテーブ
ルと同様に統合画素データのパターンとＨＤデータの関
係を学習することにより、線形推定式を用いて、統合画
素データに対応するＨＤデータを算出するための統合係
数データがクラス毎に記憶される。これは、線形推定式
によりＳＤデータ（統合画素データ）をこの画像情報よ
りも高い解像度の画像情報である、いわゆるハイビジョ
ンの規格に合致したＨＤデータに変換するための情報で
ある。この実施例において、統合係数データは、モード
１とモード２で独立に用意される。なお、ＲＯＭテーブ
ル８に記憶されている統合係数データの作成方法につい
ては後述する。ＲＯＭテーブル８からは、クラスコード
class で示されるアドレスから、そのクラスの統合係数
データであるｗｎ_i（class ）が読み出される。この統
合係数データは、推定演算回路１１に供給される。

【００４６】推定演算回路１１は、タップ縮退回路１０
から供給される８個の統合画素データと、ＲＯＭデータ
テーブル８から供給される統合係数データに基づいて、
入力されたＳＤデータに対応するＨＤデータを算出す
る。

【００４７】統合画素データをｘｎ₁〜ｘｎ₈、統合係
数データをｗｎ₁〜ｗｎ₈とすることにより、具体的に
は、推定演算回路１１は、タップ縮退回路１０から供給
される統合画素データであるｘｎ₁〜ｘｎ₈とＲＯＭテ
ーブル８より供給された統合係数データであるｗｎ₁〜
ｗｎ₈により、モード１に関してはブロック１用の係数
を用いて、モード２に関してはブロック２用の係数を用
いて、それぞれ式（６）に示す演算を行うことにより、
入力されたＳＤデータに対応するＨＤデータｈｄ´を算
出する。作成されたＨＤデータｈｄ´は、出力端子１２
から出力される。この出力端子１２を介して出力される
ＨＤデータは、例えばＨＤテレビジョン受像器やＨＤビ
デオテープレコーダ装置等に供給される。

【００４８】ｈｄ´＝ｗｎ₁ｘｎ₁＋ｗｎ₂ｘｎ₂＋・・・＋ｗｎ₈ｘｎ₈ （６）

【００４９】この発明の方式では、絶対値的に似通った
値を持つ係数データを統合し、またＳＤ画素データを統
合して統合画素データとして扱い、その統合画素データ
を用いて学習により統合係数データを得ることで、ＲＯ
Ｍテーブルに格納する係数データの大きさや、推定演算
回路の大きさを非常にコンパクトにすることができる。
一方、新たにタップ縮退ＲＯＭとタップ縮退回路を持つ
必要があるが、一般的にこの増大分は、係数データや推
定演算回路の減少分に比して充分に小さい。

【００５０】続いて、タップ縮退ＲＯＭ７に格納される
付加コードデータおよびＲＯＭテーブル８に格納される
統合係数データの学習方法について、図７、図８および
図９を用いて説明する。ちなみに、図７において説明す
る範囲においては、従来の方式との差異はなく、図８お
よび図９において説明を行う部分において、この発明の
独自性がある。

【００５１】図７に示すように、係数データを学習によ
って得るためには、まず、既に知られているＨＤ画像に
対応したＨＤ画像の１／４の画素数のＳＤ画像を形成す
る。まず、入力端子２１を介してＨＤデータが供給され
る。供給されたＨＤデータの垂直方向の画素を垂直間引
きフィルタ２２によりフィールド内の垂直方向の周波数
が１／２になるように間引き処理され、さらに水平間引
きフィルタ２３により、ＨＤデータの水平方向の画素が
間引き処理される。

【００５２】このように、作成されたＳＤデータは、領
域切り出し回路２４、２６および２９に供給される。一
方、入力端子２１に供給されたＨＤデータは、正規方程
式加算回路３０に供給される。領域切り出し回路２４で
は、空間クラス分類を行うために、供給されたＳＤ画像
信号から必要な画素を切り出す。具体的には、領域切り
出し回路２４は、先に説明した領域切り出し回路２と同
一の働きをする。切り出されたＳＤデータは、ＡＤＲＣ
回路２５に供給される。

【００５３】ＡＤＲＣ回路２５は、領域毎に供給される
ＳＤデータの１次元的、あるいは２次元的なレベル分布
のパターンを検出するとともに、上述のように各領域の
全てのデータ、あるいは一部のデータを、例えば８ビッ
トのＳＤデータから２ビットのＳＤデータに圧縮するよ
うな演算を行うことによりパターン圧縮データを形成
し、このパターン圧縮データをクラスコード発生回路２
８に供給する。ＡＤＲＣ回路２５は、先に説明したＡＤ
ＲＣ回路３と同一のものである。

【００５４】一方、領域切り出し回路２６に供給された
ＳＤ画像信号は、動きクラス分類のために必要なデータ
切り出しが行われる。具体的には、領域切り出し回路２
６は、先に説明した領域切り出し回路４と同一の働きを
するものである。領域切り出し回路２６により切り出さ
れたＳＤデータは、動きクラス決定回路２７に供給され
る。動きクラス決定回路２７は、具体的には、先に説明
した動きクラス決定回路５と同一の働きをするものであ
る。動きクラス決定回路２７で決定された動きクラスは
クラスコード発生回路２８に供給される。

【００５５】クラスコード発生回路２８は、先に説明し
たクラスコード発生回路６と同一のものであり、ＡＤＲ
Ｃ回路２５から供給されるパターン圧縮データ（空間ク
ラス）および動きクラス決定回路２８から供給された動
きクラスmv-classに基づいて式（４）の演算を行うこと
により、そのブロックが属するクラスを検出し、そのク
ラスを示すクラスコードを出力するものである。クラス
コード発生回路２８は、クラスコードを正規方程式加算
回路３０に出力する。

【００５６】一方、領域切り出し回路２９に供給された
ＳＤ信号は、推定演算に使用するＳＤ画素データが切り
出される。領域切り出し回路２９は、具体的には、先に
説明した領域切り出し回路９と同一のものであり、動き
クラスmv-classに応じて、線形推定式に必要なＳＤ画素
を切り出す働きをする。領域切り出し回路２９の出力
は、正規方程式加算回路３０に供給される。このとき、
図示しないが領域切り出し回路２９の前段に遅延回路を
配置することによって、領域切り出し回路２９から正規
方程式加算回路３０へ供給するデータのタイミング合わ
せが行われる。

【００５７】ここで、正規方程式加算回路３０の説明の
ために、複数個のＳＤ画素からＨＤ画素への変換式の学
習とその予測式を用いた信号変換について述べる。以下
では、説明のために画素をより一般化してｎ画素による
予測を行う場合について説明する。ＳＤ画素レベルをそ
れぞれ、ｘ₁、ｘ₂、・・・、ｘ_nとして、それぞれに
ｐビットＡＤＲＣを行った結果の再量子化データを
ｑ₁、ｑ₂、・・・、ｑ_nとする。このとき、この領域
のクラスコードclass を式（４）で定義する。

【００５８】上述のようにＳＤ画素レベルをそれぞれｘ
₁、ｘ₂、・・・、ｘ_nとし、ＨＤ画素レベルをｙとし
たとき、クラス毎に係数ｗ₁、ｗ₂、・・・、ｗ_nによ
るｎタップの線形推定式を設定する。これを上述した式
（１）に示す。学習前は、ｗ_iが未定係数である。

【００５９】学習は、クラス毎に複数の信号データに対
して行う。データ数がｍの場合、式（１）にしたがっ
て、式（７）が設定される。

【００６０】ｙ_k＝ｗ₁ｘ_k1＋ｗ₂ｘ_k2＋・・・＋ｗ_nｘ_kn （７）（ｋ＝１、２、・・・ｍ）

【００６１】ｍ＞ｎの場合は、ｗ₁、ｗ₂、・・・ｗ_n
は一意に決まらないので、誤差ベクトルｅの要素を式
（８）で定義して、式（９）を最小にする係数を求め
る。いわゆる、最小自乗法による解法である。

【００６２】ｅ_k＝ｙ_k−｛ｗ₁ｘ_k1＋ｗ₂ｘ_k2＋・・・＋ｗ_nｘ_kn｝（８）（ｋ＝１、２、・・・ｍ）

【００６３】

【数３】

【００６４】ここで、式（９）のｗ_iによる偏微分係数
を求める。それは以下の式（１０）を０にするように、
各ｗ_iを求めればよい。

【００６５】

【数４】

【００６６】以下、式（１１）および式（１２）のよう
に、Ｘ_jiＹ_iを定義すると、式（１０）は、行列を用い
て式（１３）に書き換えられる。

【００６７】

【数５】

【００６８】

【数６】

【００６９】

【数７】

【００７０】この方程式は、一般に正規方程式と呼ばれ
ている。正規方程式加算回路３０は、クラスコード発生
回路２８から供給されたクラスコードclass 、領域切り
出し回路３０より供給されたＳＤデータｘ₁、ｘ₂、・
・・、ｘ_n、入力端子２１より供給されたＳＤデータに
対応するＨＤ画素レベルｙを用いて、この正規方程式の
加算を行う。

【００７１】全てのトレーニングデータの入力が終了し
た後、正規方程式加算回路３０は、予測係数決定回路３
１に正規方程式データを出力する。予測係数決定回路３
１は、正規方程式を掃き出し法などの一般的な行列解法
を用いて、ｗ_iについて解き、予測係数を算出する。予
測係数決定回路３１は、算出された予測係数をメモリ３
２に書き込む。

【００７２】以上のようにトレーニングを行った結果、
メモリ３２には、クラス毎に注目ＨＤデータｙを推定す
るための、統計的にもっとも真値に近い推定ができる予
測係数が格納される。しかしながら、変換性能を重視す
ると、タップ数が大きくなり、係数データを格納するＲ
ＯＭと推定演算回路の規模が大きくなるのは既に説明し
た通りである。

【００７３】そこで、この発明の画像情報変換装置で
は、上述した手法により得られたメモリ３２内の予測係
数（係数データ）を用いて、まずタップ縮退ＲＯＭ７に
格納される付加コードデータの生成を行う。既に説明を
行った通り、メモリ３２には、各クラス毎に予測係数が
格納されているが、上述したように、その中には各クラ
ス毎に見た場合でも、絶対値的に多くの似通った係数デ
ータが存在する。これら、絶対値的に似通った係数デー
タに対して縮退を施し、縮退された係数データに基づい
てＳＤ画素データを統合して統合画素データとして扱
い、その統合画素データを用いて学習することによっ
て、より少数の統合係数データを生成する。

【００７４】まず、付加コードデータを生成するにあた
って、例えば係数データをｗ₁〜ｗ₁₇とし、仮の統合係
数データをｗｎ₁〜ｗｎ₇とした場合、係数データと仮
の統合係数データの差分絶対値和が最小となるような仮
の統合係数データを採用する。この仮の統合係数データ
と係数データから係数データに対応するＳＤ画素データ
がどの仮の統合係数データと掛け合わされるかという情
報と、その係数データのプラス／マイナスの符号からな
る付加コードデータが生成され、クラス毎にタップ縮退
ＲＯＭに記憶される。以下、図８を用いて、このタップ
縮退ＲＯＭに格納される付加コードデータを生成する一
例を説明する。

【００７５】図８のフローチャートは、ステップＳ１か
ら始まり、このステップＳ１では、供給されるｎ個の係
数データの絶対値化が施される。ステップＳ２では、絶
対値化が施されたｎ個の係数データの平均値が算出され
る。また、ステップＳ３では、絶対値化が施されたｎ個
の係数データの最大値が算出される。ステップＳ４で
は、ステップＳ２で算出された平均値、ステップＳ３で
算出された最大値および０．０の３つが仮の代表値Ａと
して設定される。

【００７６】ステップＳ５では、絶対値化されたｎ個の
係数データが３つの仮の代表値Ａのどれに一番近い値か
を判断し、仮の代表値Ａ毎に３つのグループが生成され
る。そして、生成されたグループ毎に平均値が求められ
る。求められた３つの平均値は、新たな仮の代表値Ｂと
して設定される。このとき、仮の代表値Ａの０．０は、
常に０．０とする。ステップＳ６では、仮の代表値Ｂの
数がｎｎ＋１個あるか否かが判断される。仮の代表値Ｂ
の数は、ｎｎ＋１個であると判断された場合、制御はス
テップＳ７へ移り、仮の代表値Ｂの数は、ｎｎ＋１個な
いと判断された場合、制御はステップＳ８へ移る。

【００７７】ステップＳ８では、絶対値化されたｎ個の
係数データが、ステップＳ５で設定された仮の代表値Ｂ
のどれに一番近い値かを判断し、仮の代表値Ｂ毎にグル
ープが生成される。このとき、各グループに含まれた各
係数データとそのグループの仮の代表値Ｂに対する最大
誤差をグループ毎に算出する。グループ毎に算出された
最大誤差の最も大きかったグループの仮の代表値Ｂの値
は、±０．０００１を加算し、２つに分けられ、この２
つを新たに仮の代表値Ａとして再設定する。すなわち、
仮の代表値の数が１つ増えることになる。ステップＳ７
では、ｎｎ＋１個の仮の代表値Ｂから０．０が取り除か
れ、ｎｎ個の仮の代表値Ｂが最終的な代表値として決定
される。

【００７８】以下、上述したフローチャートを実際に数
値を挙げて具体的に説明する。ここでは、一例としてｎ
個の係数データを１７個とし、最終的なｎｎ個の仮の代
表値を７個とする。まず、１７個の係数データとその対
応する番号を以下に示す。

【００７９】

〔０〕０．０７８８５５００８〔１〕 −０．０１４８２９５２０〔２〕 −０．２０１６７９６９２〔３〕 −０．００６２４３９１０〔４〕０．１８９７３７２４６〔５〕 −０．０４８７６６８５１〔６〕０．１２１０５６１９２〔７〕 −０．２３７４９４６３３〔８〕１．２９１１００１４４

〔９〕０．２６０７０７７０６〔10〕 −０．０６３１４４０８８〔11〕０．０１６８２８７４０〔12〕 −０．４７５４９９４２１〔13〕０．０３１００４１７０〔14〕０．０５４７９４０２１〔15〕 −０．０２６７１４５７１〔16〕０．０３４３１２０６９

【００８０】ステップＳ１では、この１７個の係数デー
タに対して絶対値化が施され、ステップＳ２では、絶対
値化された係数データから平均値が算出される。その平
均値は、０．１８５４５６９である。さらに、ステップ
Ｓ３では、絶対値化された係数データから最大値が算出
される。その最大値は、１．２９１１００１である。ス
テップＳ４では、この平均値および最大値に加えて０．
０を仮の代表値Ａとして設定する。以下、説明を容易と
するため、仮の代表値ＡおよびＢに数字を付する。この
３つからなる仮の代表値Ａ１を以下に示す。（仮の代表値Ａ１）：０．０、０．１８５４５６９、
１．２９１１００１

【００８１】ステップＳ５では、絶対値化された係数デ
ータとこの仮の代表値Ａ１の差分を求め、最も近い仮の
代表値にグループ分けがなされる。さらに、グループ毎
に平均値が算出され、仮の代表値Ｂ１が設定される。こ
の３つからなる仮の代表値Ｂ１を以下に示す。（仮の代表値Ｂ１）：０．０、０．２４７６９５８、
１．２９１１００１

【００８２】ステップＳ６では、仮の代表値Ｂがｎｎ＋
１個あるか否かが判断される。ここで、仮の代表値Ｂ１
の数は、８個ではないので、ステップＳ６からステップ
Ｓ８へ制御が移る。ステップＳ８では、絶対値化された
係数データと仮の代表値Ｂ１の差分を求め、最も近い仮
の代表値にグループ分けがなされる。さらに、グループ
内の絶対値化された係数データと仮の代表値Ｂ１との誤
差が最も大きくなる仮の代表値Ｂ１に対して±０．００
０１を加算する。この例では、０．０が最も大きな誤差
を含む仮の代表値となるため、０．０に±０．０００１
を加算する。これらを加えて、仮の代表値Ａ２が設定さ
れる。４つからなる仮の代表値Ａ２を以下に示す。（仮の代表値Ａ２）：−０．０００１０００、０．００
０１０００、０．２４７６９５８、１．２９１１００１

【００８３】ステップＳ５では、上述と同様の処理が施
され、仮の代表値Ｂ２が設定される。４つからなる仮の
代表値Ｂ２を以下に示す。（仮の代表値Ｂ２）：０．０、０．０４５１４０８、
０．２７３２３７、１．２９１１００１

【００８４】ステップＳ６を介してステップＳ８へ制御
が移り、ステップＳ８では、上述と同様の処理が施さ
れ、仮の代表値Ａ３が設定される。５つからなる仮の代
表値Ａ３を以下に示す。（仮の代表値Ａ３）：０．０、０．０４５１４０８、
０．２７２９２３７、０．２７３１２３７、１．２９１
１００１

【００８５】ステップＳ５では、上述と同様の処理が施
され、仮の代表値Ｂ３が設定される。５つからなる仮の
代表値Ｂ３を以下に示す。（仮の代表値Ｂ３）：０．０、０．０５７３３０９、
０．２２２４０４８、０．４７５４９９４、１．２９１
１００１

【００８６】ステップＳ６を介してステップＳ８へ制御
が移り、ステップＳ８では、上述と同様の処理が施さ
れ、仮の代表値Ａ４が設定される。６つからなる仮の代
表値Ａ４を以下に示す。（仮の代表値Ａ４）：０．０、０．０５７２３０９、
０．０５７４３０９、０．２２２４０４８、０．４７５
４９９４、１．２９１１００１

【００８７】ステップＳ５では、上述と同様の処理が施
され、仮の代表値Ｂ４が設定される。６つからなる仮の
代表値Ｂ４を以下に示す。（仮の代表値Ｂ４）：０．０、０．０４２２１９３、
０．０８７６８５１、０．２２２４０４８、０．４７５
４９９４、１．２９１１００１

【００８８】ステップＳ６を介してステップＳ８へ制御
が移り、ステップＳ８では、上述と同様の処理が施さ
れ、仮の代表値Ａ５が設定される。７つからなる仮の代
表値Ａ５を以下に示す。（仮の代表値Ａ５）：０．０、０．０４２２１９３、
０．０８７６８５１、０．２２２３０４８、０．２２２
５０４８、０．４７５４９９４、１．２９１１００１

【００８９】ステップＳ５では、上述と同様の処理が施
され、仮の代表値Ｂ５が設定される。７つからなる仮の
代表値Ｂ５を以下に示す。（仮の代表値Ｂ５）：０．０、０．０４３１２２６、
０．０９９９５５６、０．１９５７０８５、０．２４９
１０１２、０．４７５４９９４、１．２９１１００１

【００９０】ステップＳ６を介してステップＳ８へ制御
が移り、ステップＳ８では、上述と同様の処理が施さ
れ、仮の代表値Ａ６が設定される。８つからなる仮の代
表値Ａ６を以下に示す。（仮の代表値Ａ６）：０．０、０．０４３０２２６、
０．０４３２２２６、０．０９９９５５６、０．１９５
７０８５、０．２４９１０１２、０．４７５４９９４、
１．２９１１００１

【００９１】ステップＳ５では、上述と同様の処理が施
され、仮の代表値Ｂ６が設定される。８つからなる仮の
代表値Ｂ６を以下に示す。（仮の代表値Ｂ６）：０．０、０．０３０６７６９、
０．０５５５６８３、０．０９９９５５６、０．１９５
７０８５、０．２４９１０１２、０．４７５４９９４、
１．２９１１００１

【００９２】ステップＳ６では、仮の代表値Ｂ６の数が
８つ有るか否かが判断されるため、ステップＳ７へ制御
が移る。以下に８つからなる仮の代表値Ｂ６とそのグル
ープに含まれる１７個の係数データの番号を示す。

【００９３】『０』１．２９１１００１・・・〔８〕『１』０．４７５４９９４・・・〔12〕『２』０．２４９１０１２・・・〔７〕

〔９〕『３』０．１９５７０８５・・・〔２〕〔４〕『４』０．０９９９５５６・・・

〔０〕〔６〕『５』０．０５５５６８３・・・〔５〕〔10〕〔14〕『６』０．０３０６７６９・・・〔11〕〔13〕〔15〕〔16〕『７』０．０００００００・・・〔１〕〔３〕

【００９４】ステップＳ７では、仮の代表値Ｂ６から
０．０が取り除かれ最終的な代表値として決定される。

【００９５】これによって、１７個の係数データが７個
の仮の代表値Ｂ６（仮の統合係数データ）のどのグルー
プに含まれているかが判断される。そのグループに含ま
れる係数データは、係数データ同士まとめることができ
るので、係数データに対応するＳＤ画素データもまとめ
ることができ、統合画素データを作成することができ
る。どのグループに含まれるか、言い換えればどの仮の
代表値Ｂと掛け合わされるかの情報および係数データの
プラス／マイナスの符号からなる付加コードデータが生
成される。

【００９６】この付加コードデータが記憶されたタップ
縮退ＲＯＭが、既に説明した図１中のタップ縮退ＲＯＭ
７およびこれから説明を行う図９中のタップ縮退ＲＯＭ
４９に相当する。

【００９７】さて、上述のように作成されたメモリ３２
に格納されたデータは、係数データであり、統合係数デ
ータでなはい。図８のフローチャートにより最終的に求
められた仮の統合係数データを統合係数データとして、
使用することも可能だが、ここでは、より最適な統合係
数データを生成するためのプロセスに入る。

【００９８】図９に示すように、まず入力端子４１を介
してＨＤデータが供給される。供給されるＨＤデータの
垂直方向の画素を垂直方向間引きフィルタ４２によりフ
ィールド内の垂直方向の周波数が１／２になるように間
引き処理され、さらに水平間引きフィルタ４３により、
ＨＤデータの水平方向の画素が間引き処理される。垂直
間引きフィルタ４２は、垂直間引きフィルタ２２と、水
平間引きフィルタ４２は、水平間引きフィルタ２３と同
じものである。

【００９９】このように作成されたＳＤ画素データは、
領域切り出し回路４４、４６および５０に供給される。
これら図９中の回路のほとんどは、図８中の相当する部
分と全く同じ働きをするので、その部分に関しては説明
を省略する。

【０１００】さて、クラスコード発生回路４８は、クラ
スコードclass をタップ縮退ＲＯＭ４９と正規方程式加
算回路５２に出力する。タップ縮退ＲＯＭ４９は、タッ
プ縮退ＲＯＭ７と全く同じものであり、上述した図８に
より作成される。タップ縮退ＲＯＭ４９からは、供給さ
れたクラスコードclass に応じて付加コードデータが読
み出される。この付加コードデータは、上述したように
ＳＤ画素データを統合するための情報およびプラス／マ
イナスの符号からなり、タップ縮退ＲＯＭ４９からタッ
プ縮退回路５１へ供給される。

【０１０１】一方、領域切り出し回路５０に供給された
ＳＤ信号は、推定演算に使用するＳＤ画素データが切り
出される。領域切り出し回路５０は、具体的には、先に
説明した領域切り出し回路９と同一のものであり、動き
クラスmv-classに応じて、線形推定式に必要なＳＤ画素
データを切り出す働きをする。領域切り出し回路５０の
出力は、タップ縮退回路５１へ供給される。

【０１０２】タップ縮退回路５１では、供給された付加
コードデータに応じて切り出されたＳＤ画素データが統
合画素データに統合される。具体的には、上述したよう
にまとめることが可能なＳＤ画素データに対して符号を
付加し、加算することによって、統合画素データが生成
される。生成された統合画素データは、正規方程式加算
回路５２に供給される。

【０１０３】正規方程式加算回路５２、予測係数決定回
路５３およびメモリ５４の働きについては既に詳しく述
べた正規方程式加算回路３０、予測係数決定回路３１お
よびメモリ３２と全く同様なので説明は省略する。

【０１０４】以上のようにトレーニングを行った結果、
メモリ５４には、クラス毎に注目ＨＤデータｙを推定す
るための、統計的にもっとも真値に近い推定値ができる
予測係数（統合係数データ）が格納される。以上の処理
により、線形推定式により、ＳＤ画素データからＨＤデ
ータを作成するための統合係数データの学習が終了す
る。このメモリ５４が図１で使用されるＲＯＭテーブル
８である。

【０１０５】上述した一実施例における推定演算回路１
１の周辺のタップ縮退を適用しない既存の場合の構成を
図１０に示す。被乗数レジスタ６１から被乗数として、
例えばＳＤデータが積和器６４へ供給される。このＳＤ
データに基づいたアドレスがアドレスコントロール回路
６２から乗数メモリ６３へ供給される。乗数メモリ６３
では、供給されたアドレスに応答する、例えば係数デー
タが読み出され、その係数データは、積和器６４へ供給
される。積和器６４では、上述した式（１）に示される
ように積和演算が実行され、その演算結果は、出力端子
６５から出力される。

【０１０６】次に、上述した一実施例におけるタップ縮
退を含む具体的構成の他の例を図１１に示す。この図１
１に示す各ブロックは、図１に示すブロックと以下に示
すように対応している。アドレスコントロール回路７２
はクラスコード発生回路６に対応し、コントロールメモ
リ７３はタップ縮退ＲＯＭ７に対応し、タップ縮退演算
回路７４はタップ縮退回路１０に対応し、乗数メモリ７
５はＲＯＭテーブル８に対応し、積和器７６は推定演算
回路１１に対応している。

【０１０７】被乗数レジスタ７１から被乗数として、例
えばＳＤデータがタップ縮退演算回路７４へ供給され
る。このＳＤデータに基づいてアドレスコントロール回
路７２からアドレスがコントロールメモリ７３および乗
数メモリ７５へ供給される。コントロールメモリ７３で
は、供給されたアドレスに応答して蓄えられたデータが
タップ縮退演算回路７４へ供給される。

【０１０８】タップ縮退演算回路７４は、このデータに
よって制御される。そのタップ縮退演算回路７４では、
供給されたＳＤデータを、例えば２５個のＳＤデータか
ら９個のＳＤデータへ縮退され、積和器７６へ供給され
る。乗数メモリ７５では、アドレスコントロール回路７
２からのアドレスによって選択された係数データが積和
器７６へ供給される。積和器７６では、上述した式
（１）に示されるように積和演算が実行され、その演算
結果は、出力端子７７から出力される。

【０１０９】ここで、タップ縮退演算回路７４に用いら
れた具体的な回路図を図１２に示す。被乗数レジスタ７
１からタップ縮退演算回路７４に供給されたＮ個のＳＤ
データＤ_i（１≦ｉ≦Ｎ）は、入力端子８１₁〜８１_N
を介してレジスタ８２₁〜８２_Nへ供給される。Ｎ個の
ＳＤデータＤ_iは、レジスタ８２₁〜８２_Nを介して出
力され、Ｋ組のセレクタ８３₁〜８３_K（Ｋ＜Ｎ）へ供
給される。セレクタ８３₁〜８３_Kでは、予め最適化さ
れた結果に応じてＳＤデータＤ_iが選択される。例え
ば、図に示すようにセレクタ８３₁〜８３_Kでは、４入
力の何れかのパスが選択される。選択されたＳＤデータ
Ｄ_iは、スルー／２の補数回路８４₁〜８４_Kへ供給さ
れる。

【０１１０】スルー／２の補数回路８４₁〜８４_Kで
は、供給される制御信号に応じてＳＤデータＤ_iに対し
て何も処理をすることなく通過させるか、または２の補
数に変換する処理が実行される。２の補数への変換は、
ＳＤデータＤ_iのビットの１／０を反転させ、ＬＳＢに
`１' を付加する処理である。このとき、２の補数に変
換するか否かを選択する必要がない場合、セレクタ８３
₁〜８３_Kからの出力をレジスタ８５₁〜８５_Kに直結
する場合もあり得る。スルー／２の補数回路８４₁〜８
４_Kの出力は、レジスタ８５₁〜８５_Kを介して演算部
へ供給される。

【０１１１】レジスタ８５₁からのデータＳ₁は、レジ
スタ８６、８７および８８からなる演算部を介して出力
端子８９から縮退データＲ₁として出力される。この演
算部では、タイミングを合わせのレジスタから構成さ
れ、供給されたデータＳ₁は、何も処理が施されること
なく出力される。レジスタ８５₂および８５₃からのデ
ータＳ₂およびＳ₃は、加算器９０において、加算され
る。その加算結果は、レジスタ９１、９２および９３を
介して出力端子９４から縮退データＲ₂として出力され
る。この演算部では、２つのデータＳ₂およびＳ₃の加
算がなされる。

【０１１２】加算器９５では、２つのデータＳが加算さ
れ、レジスタ９６を介して加算器９９へ供給される。加
算器９７では、１つまたは２つのデータＳが加算され、
レジスタ９８を介して加算器９９へ供給される。加算器
９９では、既に加算された２つのデータが加算され、そ
の加算結果は、レジスタ１００および１０１を介して出
力端子１０２から縮退データＲ₃として出力される。こ
の演算部では、３つまたは４つのデータＳの加算がなさ
れる。

【０１１３】加算器１０３では、２つのデータＳが加算
され、レジスタ１０４を介して加算器１０７へ供給され
る。加算器１０５では、２つのデータＳが加算され、レ
ジスタ１０６を介して加算器１０７へ供給される。加算
器１０７では、既に加算された２つのデータが加算さ
れ、その加算結果は、レジスタ１０８を介して加算器１
１５へ供給される。

【０１１４】加算器１０９では、１つまたは２つのデー
タＳが加算され、レジスタ１１０を介して加算器１１３
へ供給される。加算器１１１では、１つまたは２つのデ
ータＳが加算され、レジスタ１１２を介して加算器１１
３へ供給される。この加算器１１１では、データが供給
されず加算結果の出力がない場合もある。加算器１１３
では、既に加算された２つのデータが加算され、その加
算結果は、レジスタ１１４を介して加算器１１５へ供給
される。

【０１１５】加算器１１５では、レジスタ１０８および
１１４から供給される２つのデータが加算され、その加
算結果は、レジスタ１１６を介して出力端子１１７から
縮退データＲ_Mとして出力される。この演算部では、５
つ以上、８つ以下のデータＳの加算がなされる。

【０１１６】このように、データＤ₁〜Ｄ_Nは、セレク
タ８３₁〜８３_Kによって選択され、データＳ₁〜Ｓ_K
として、何種類かの入力数を持った加算器（演算部）に
供給される。この演算部の入力数は、Ｋ個あり、セレク
タと演算部の接続も、どのタップを接続して何個の加算
演算をしたらよいか最適化された結果接続されている。
そして、最終的にＮタップのフィルタとほぼ等価となる
縮退データＲ₁〜Ｒ_Mを得ることができる。ただし、タ
ップ数の関係は、Ｍ＜Ｋ＜Ｎとする。

【０１１７】図１３および図１４は、乗算器を備えた積
和器７６の構成例であり、ここでは、４タップの場合を
例にしている。大きく分けて、図１３に示すように、被
乗数を順次供給することによってパイプラインで積和演
算を行う場合と、図１４に示すように、被乗数を同時に
供給し、パラレルで加算を行う場合とに大別される。こ
の発明は、図１４に示す構成からなる。

【０１１８】まず、図１３の積和演算回路から説明す
る。入力端子１２１から供給される被乗数（画素デー
タ）は、レジスタ１２２を介して乗算器１２５₁〜１２
５₄へ供給される。入力端子１２３₁〜１２３₄から供
給される乗数（係数）は、それぞれレジスタ１２４₁〜
１２４₄を介して乗算器１２５₁〜１２５₄へ供給され
る。乗算器１２５₁〜１２５₄では、被乗数と乗数の乗
算が実行され、その乗算結果は、レジスタ１２６₁〜１
２６₄へ供給される。レジスタ１２６₁からのデータ
は、レジスタ１２７₁を介して加算器１２８₁へ供給さ
れる。加算器１２８₁では、レジスタ１２７₁からのデ
ータとレジスタ１２６₂からの１サンプリング後のデー
タとが加算される。

【０１１９】加算器１２８₁からの加算出力は、レジス
タ１２７₂を介して加算器１２８₂へ供給される。加算
器１２８₂では、レジスタ１２７₂からのデータとレジ
スタ１２６₃からの１サンプリング後のデータとが加算
される。加算器１２８₂からの加算出力は、レジスタ１
２７₃を介して加算器１２８₃へ供給される。加算器１
２８₃では、レジスタ１２７₃からのデータとレジスタ
１２６₄からの１サンプリング後のデータとが加算され
る。加算器１２８₃からの加算出力は、レジスタ１２７
₄を介して出力端子１２９から出力される。

【０１２０】次に、この実施例において積和器７６に適
用可能な構成例を図１４に示す。入力端子１３１₁〜１
３１₄から被乗数（画素データ）が供給され、その被乗
数は、レジスタ１３２₁〜１３２₄を介して乗算器１３
５₁〜１３５₄へ供給される。入力端子１３３₁〜１３
３₄から乗数（係数）が供給され、その被乗数は、レジ
スタ１３４₁〜１３４₄を介して乗算器１３５₁〜１３
５₄へ供給される。乗算器１３５₁〜１３５₄では、被
乗数と乗数の乗算が行われ、その乗算結果は、それぞれ
レジスタ１３６₁〜１３６₄を介して加算器１３７₁お
よび１３７₂へ供給される。

【０１２１】加算器１３７₁では、レジスタ１３６₁お
よび１３６₂からのデータが加算され、その加算結果
は、レジスタ１３８₁を介して加算器１３９へ供給され
る。加算器１３７₂では、レジスタ１３６₃および１３
６₄からのデータが加算され、その加算結果は、レジス
タ１３８₂を介して加算器１３９へ供給される。加算器
１３９では、レジスタ１３８₁および１３８₂からのデ
ータが加算され、その加算結果は、レジスタ１４０を介
して出力端子１４１から出力される。

【０１２２】なお、この実施例の説明では、空間波形を
少ないビット数でパターン化する情報圧縮手段として、
ＡＤＲＣを設けることにしたが、これはほんの一例であ
り、信号波形のパターンの少ないクラスで表現できるよ
うな情報圧縮手段であれば何を設けるかは自由であり、
例えばＤＰＣＭ（Differential Pulse Code Modulatio
n）やＶＱ（Vector Quantization ）等の圧縮手段を用
いても良い。

【０１２３】

【発明の効果】この発明に依れば、もともとの類似の係
数データを持つ、ＳＤ画像データを予め統合すること
で、見かけ上の画素数を減らすことで、変換性能を保っ
たままコンパクトな推定演算回路および係数ＲＯＭを実
現することができる。

【０１２４】さらに、この発明に依れば、乗数メモリと
積和器のハード規模をかなり大きく削減することができ
るため、大幅にハード規模を削減できる。また、タップ
縮退は、本来Ｎタップのフィルタ演算をＭタップ（Ｍ＜
Ｎ）のフィルタ演算にほぼ等価的に置き換え、入力が画
像データであるため、乗数が画像の特性を反映した数値
になっており、タップ縮退を行っても等価な演算が行え
るようタップ縮退回路を構成できることによって、本来
の性能とほぼ等価的なデータが得ることができる。

【図面の簡単な説明】

【図１】この発明に係る画像情報変換装置の一実施例の
ブロック図である。

【図２】ＳＤデータとＨＤデータの位置関係を説明する
ための略線図である。

【図３】ＳＤデータとＨＤデータの位置関係を説明する
ための略線図である。

【図４】空間クラス分類に使用するデータを説明するた
めの略線図である。

【図５】動きクラス分類に使用するデータを説明するた
めの略線図である。

【図６】推定演算に使用する画素を説明するための略線
図である。

【図７】補正データテーブルを作成する時の説明のため
の略線図である。

【図８】この発明に係るタップ縮退の一例のフローチャ
ートである。

【図９】補正データテーブルを作成する時の説明のため
の略線図である。

【図１０】積和演算回路の一例である。

【図１１】この発明に係る積和演算回路の一実施例であ
る。

【図１２】この発明に係るタップ縮退演算回路の一例の
回路図である。

【図１３】この発明に係る積和演算回路の一例の回路図
である。

【図１４】この発明に係る積和演算回路の一例の回路図
である。

【図１５】従来の画像情報変換装置の回路図である。

【図１６】従来の画像情報変換装置の要部の回路図であ
る。

【図１７】従来の画像変換装置における画像情報変換装
置の例のブロック図である。

【符号の説明】

２、４、９・・・領域切り出し回路、３・・・ＡＤＲＣ
回路、５・・・動きクラス決定回路、６・・・クラスコ
ード発生回路、７・・・タップ縮退ＲＯＭ、８・・・Ｒ
ＯＭテーブル、１０・・・タップ縮退回路、１１・・・
推定演算回路

Claims

【特許請求の範囲】

【請求項１】第１のディジタル画像信号を、より画素
数の多い第２のディジタル画像信号に変換するようにし
た画像情報変換装置において、上記第１のディジタル画像信号から所定の位置の上記第
１のディジタル画像信号を切り出す画素切り出し手段
と、上記画素切り出し手段により切り出された上記第１のデ
ィジタル画像信号のレベル分布のパターンを検出し、上
記パターンに基づいて推定しようとする上記第２のディ
ジタル画像信号が属するクラスを決定してクラス情報を
出力するクラス決定手段と、上記クラス情報毎に、類似する係数データに対応して上
記第１のディジタル画像信号の複数のタップのデータを
より少ないタップのデータに統合するタップ縮退手段
と、線形推定式の係数データを上記クラス情報毎に記憶する
係数データ記憶手段と、上記統合された第１のディジタル画像信号と上記係数デ
ータとを線形推定式を用いて上記第２のディジタル画像
信号を推定する推定手段とからなることを特徴とする画
像情報変換装置。
【請求項２】請求項１に記載の画像情報変換装置にお
いて、上記第１のディジタル画像信号からＮタップのデータを
出力するＮタップレジスタと、上記Ｎタップを上記Ｎタップより短いＬタップへ縮退す
るタップ縮退手段と、上記タップ縮退手段を制御するクラス決定手段と、上記係数データと上記Ｌタップとを用いて積和演算を実
行する推定手段とからなることを特徴とした画像情報変
換装置。
【請求項３】請求項１に記載の画像情報変換装置にお
いて、上記タップ縮退手段は、予め求められた付加コードデータに従って、上記第１の
ディジタル画像信号のタップのデータを統合するように
なされていることを特徴とする画像情報変換装置。
【請求項４】請求項３に記載の画像情報変換装置にお
いて、上記ｎ個の係数データを絶対値化するステップと、上記ｎ個の係数データの平均値を算出するステップと、上記ｎ個の係数データの最大値を算出するステップと、上記平均値、上記最大値および基準値を第１の代表値と
して設定するステップと、絶対値化された上記ｎ個の係数データを上記第１の代表
値に応じたグループに分類し、分類された第１のグルー
プ毎に平均値を算出し、上記第１のグループ毎の平均値
を第２の代表値として設定するステップと、上記第２の代表値の数が上記ｎｎ＋１個か否かを判断す
るステップと、上記第２の代表値の数が上記ｎｎ＋１個でないと判断さ
れた場合、絶対値化された上記ｎ個の係数データを上記
第２の代表値に応じたグループに分類し、分類された第
２のグループ毎に平均値を算出し、絶対値化された上記
ｎ個の係数データと、上記第２のグループ毎の平均値と
の誤差の最大となる上記第２のグループの平均値を２つ
に分けるために、定数を加減算することによって算出さ
れた値および上記第２のグループ毎の平均との誤差の最
大となる値を除く上記第２のグループ毎の平均値を第１
の代表値として再設定するステップと、上記第２の代表値の数が上記ｎｎ＋１個であると判断さ
れた場合、上記第２の代表値から上記基準値が取り除か
れたｎｎ個の第２の代表値が上記ｎｎ個の係数データと
して出力されるステップとからなる処理に基づいて、上
記付加コードデータを生成することを特徴とする画像情
報変換装置。
【請求項５】請求項４に記載の画像情報変換装置にお
いて、上記基準値は、上記第１の代表値から上記第２の代表値
へ設定する場合、および上記第２の代表値から上記第１
の代表値へ再設定する場合においても変更しないことを
特徴とする画像情報変換装置。
【請求項６】請求項４に記載の画像情報変換装置にお
いて、上記基準値は、０とし、上記０は、グループ毎の平均値および／または定数を加
減算することによって、変更されることがないことを特
徴とする画像信号変換装置。
【請求項７】第１のディジタル画像信号を、より画素
数の多い第２のディジタル画像信号に変換するようにし
た画像情報変換方法において、上記第１のディジタル画像信号から所定の位置の上記第
１のディジタル画像信号を切り出すステップと、切り出された上記第１のディジタル画像信号のレベル分
布のパターンを検出し、上記パターンに基づいて推定し
ようとする上記第２のディジタル画像信号が属するクラ
スを決定してクラス情報を出力するステップと、上記クラス情報毎に、類似する係数データに対応して上
記第１のディジタル画像信号の複数のタップのデータを
より少ないタップのデータに統合するステップと、線形推定式の係数データを上記クラス情報毎に記憶する
ステップと、上記統合された第１のディジタル画像信号と上記係数デ
ータとを線形推定式を用いて上記第２のディジタル画像
信号を推定するステップとからなることを特徴とする画
像情報変換方法。