JPH1084165A - 窒化ガリウム系化合物半導体発光素子及びその製造方法 - Google Patents

窒化ガリウム系化合物半導体発光素子及びその製造方法

Info

Publication number
JPH1084165A
JPH1084165A JP23704996A JP23704996A JPH1084165A JP H1084165 A JPH1084165 A JP H1084165A JP 23704996 A JP23704996 A JP 23704996A JP 23704996 A JP23704996 A JP 23704996A JP H1084165 A JPH1084165 A JP H1084165A
Authority
JP
Japan
Prior art keywords
layer
type
growing
cladding layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23704996A
Other languages
English (en)
Other versions
JP3787195B2 (ja
Inventor
Toshio Hata
俊雄 幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP23704996A priority Critical patent/JP3787195B2/ja
Priority to US08/923,655 priority patent/US6111275A/en
Priority to KR1019970045934A priority patent/KR100274773B1/ko
Priority to EP97306892A priority patent/EP0828302B1/en
Publication of JPH1084165A publication Critical patent/JPH1084165A/ja
Priority to US09/630,327 priority patent/US6284559B1/en
Application granted granted Critical
Publication of JP3787195B2 publication Critical patent/JP3787195B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2063—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by particle bombardment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 品質の高い再成長界面を有し、信頼性及び素
子特性を向上できる窒化ガリウム系化合物半導体発光素
子を提供する。 【解決手段】 低抵抗Ｎ型ＳｉＣ基板１上に、Ｎ型Ｇａ
Ｎバッファ層２、Ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層３、
ノンドープＩｎ0.15Ｇａ0.85Ｎ活性層４、ＭｇドープＡ
１0.1Ｇａ0.9Ｎクラッド層５、Ｎ型Ａｌ0.05Ｇａ0.95Ｎ
内部電流狭窄層７、ＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッ
ド層８及びＭｇドープＧａＮコンタクト層９をこの順に
形成し、低抵抗Ｎ型ＳｉＣ基板１の底面にＮ型用電極１
１を、ＭｇドープＧａＮコンタクト層９の上面にＰ型用
電極１０を形成する。その上で、Ｎ型Ａｌ0.05Ｇａ0.95
Ｎ内部電流狭窄層７及び露出したＭｇドープＡｌ0.1Ｇ
ａ0.9Ｎクラッド層８の表面を覆うように表面保護層
７’を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、青色領域から紫外
光領域で発光可能な、発光ダイオードや半導体レーザ等
の窒化ガリウム系化合物半導体発光素子及びその製造方
法に関する。
【０００２】
【従来の技術】図２８は特開平８−９７５０７号公報に
開示されている窒化ガリウム系化合物半導体レーザの断
面構造を示す。この窒化ガリウム系化合物半導体レーザ
は、有機金属化合物気相成長法（ＭＯＣＶＤ法）によっ
て作製されたものであり、以下にその構造を作製方法と
共に説明する。
【０００３】まず、ＭＯＣＶＤ装置内にサファイヤ基板
１０１を挿入し、このサファイヤ基板１０１上にＮ型Ｇ
ａＮバッファ層１０２、Ｎ型ＡｌＧａＮ下部クラッド層
１０３、ＩｎＧａＮ活性層１０４、Ｐ型ＡｌＧａＮ上部
クラッド層１０５及びＮ型ＡｌＧａＮ内部電流狭窄層１
０７をこの順に成長させる。
【０００４】次に、上記各層が形成されたサファイヤ基
板１０１、つまりウエハーをＭＯＣＶＤ装置内から取り
出し、Ｎ型ＡｌＧａＮ内部電流狭窄層１０７をフォトリ
ソグラフィ工程によりエッチングしてストライプ溝（開
口）を形成し、電流狭窄層を形成する。
【０００５】次に、前記ウエハーを再度ＭＯＣＶＤ装置
内に挿入し、再成長工程を行い、これによりＮ型ＡｌＧ
ａＮ内部電流狭窄層１０７の上にＰ型ＡｌＧａＮ上部ク
ラッド層１０８及びＰ型ＧａＮコンタクト層１０９を順
次形成する。
【０００６】そして、最終的に、Ｐ型用電極１１０及び
Ｎ型用電極１１１を形成し、これにより図２８に示す構
造の窒化ガリウム系化合物半導体レーザが作製される。
【０００７】
【発明が解決しようとする課題】ところで、この種の窒
化ガリウム系化合物半導体レーザにおいては、ウエット
エッチング及びドライエッチングを用いて、内部電流狭
窄層１０７に開口（ストライプ状の溝）を形成し、Ｐ型
ＡｌＧａＮ上部クラッド層１０５の表面を露出させ、そ
の後、再びＭＯＣＶＤ装置内にて再成長Ｐ型ＡｌＧａＮ
上部クラッド層１０８を露出したＰ型ＡｌＧａＮ上部ク
ラッド層１０５の表面及びＮ型ＡｌＧａＮ内部電流狭窄
層１０７の表面を覆うように再成長する場合において、
基板温度を約１０５０℃まで昇温して行う必要がある。
【０００８】このため、この昇温中において、露出させ
たＰ型ＡｌＧａＮ上部クラッド層１０５表面の表面荒
れ、ストライプ幅及びＮ型ＡｌＧａＮ内部電流狭窄層１
０７に形成された溝形状の変形が発生し、再成長界面の
高抵抗化による電気的特性の悪化及びストライプ幅、溝
形状の変形による光学的特性の悪化という問題が生じ、
半導体レーザ素子の素子特性が低下するという問題があ
った。
【０００９】図２９に基づき上記問題点を今少し具体的
に説明する。エッチング工程によって露出された下地Ａ
ｌＧａＮクラッド層１０５上への再成長工程が約１０５
０℃といった高温で行われるため、まず、同図に示すよ
うに、露出させたＰ型ＡｌＧａＮ上部クラッド層１０５
よりＰ型不純物の抜け（気相中への抜け ）が発生し、
Ｐ型ＡｌＧａＮ上部クラッド層１０５表面に欠陥が発生
し、表面荒れが生じる。そして、この現象に伴い電流狭
窄層１０７のストライプ溝の溝形状が変形する。更に
は、電流狭窄層１０７からＮ型不純物であるＳｉが気相
中に抜け、その表面に表面荒れが発生する。この結果、
その上に成長される再成長Ｐ型ＡｌＧａＮ上部クラッド
層１０８の結晶性が悪化し、その表面状態が悪化する。
【００１０】ここで、界面より不純物の抜けが発生する
と、界面が高抵抗化するため、電気的特性が劣化する。
即ち、順方向電圧が高くなり、動作電圧が大きくなる、
閾値電流が増大するという、という問題がある。このた
め、発光パターンの安定化が図れないという問題もあ
る。
【００１１】また、ストライプ幅、溝形状の変形により
光学的特性が劣化し、再成長Ｐ型ＡｌＧａＮ上部クラッ
ド層１０８の結晶性が悪化し、その表面状態が悪化する
ため、半導体レーザの信頼性が低下するという問題があ
る。
【００１２】このように、上記従来の窒化ガリウム系化
合物半導体レーザにあっては、露出されたＰ型ＡｌＧａ
Ｎ上部クラッド層１０５及び電流狭窄層１０７の上に直
接高温で再成長Ｐ型ＡｌＧａＮ上部クラッド層１０８を
成長させていたため、いわば熱的なダメージによって、
半導体レーザの電気的特性及び光学的特性が劣化し、そ
の信頼性が低下するという問題があった。
【００１３】一方、窒化ガリウム系化合物半導体をエッ
チングする際、現在のところ最適な湿式エッチング液は
知られていない。このため、窒化ガリウム系化合物半導
体成長層を除去する際において、必要な薄さの層を再現
性よく残したり、必要な成長層の表面を露出させること
は湿式エッチング液を用いて実現することは非常に困難
である。
【００１４】また、例えばストライプ状の溝等を形成す
るために、大気中に取り出しフォトリソグラフィ工程に
よりエッチングしてストライプ溝を形成し、電流狭窄層
を形成する場合、露出された上部クラッド層１０５表面
上にＣ，○等の不純物が表面に付着し、この表面上に再
成長上部クラッド層１０８の成長を行うと再成長界面に
界面順位が生じ、この部分において直列抵抗分が高くな
り、順方向電圧が高くなるため、この点においても電気
的特性が劣化するという問題もある。
【００１５】なお、電流狭窄層の代わりに電流阻止層を
備えた窒化ガリウム系化合物発光ダイオードにおいて
も、上記同様の問題点を有する。
【００１６】本発明はこのような現状に鑑みてなされた
ものであり、電気的特性及び光学的特性を向上でき、更
には品質の高い再成長界面を有し、信頼性及び素子特性
を向上できる窒化ガリウム系化合物半導体発光素子及び
その製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明の窒化ガリウム系
化合物半導体発光素子は、基板上に窒化ガリウム系化合
物半導体層を複数積層してなる積層構造体を形成した窒
化ガリウム系化合物半導体発光素子であって、該積層構
造体は、活性層と、該活性層を挟む基板側の下部クラッ
ド層及び反基板側の上部クラッド層と、該上部クラッド
層上に形成され、開口を有する内部電流狭窄層と、該内
部電流狭窄層を覆う表面保護層と、該表面保護層の上に
形成された再成長層とを有し、該表面保護層を該再成長
層の再成長温度よりも低い成長温度で成長させてなり、
そのことにより上記目的が達成される。
【００１８】また、本発明の窒化ガリウム系化合物半導
体発光素子は、非導電型基板と、該非導電型基板の上に
形成された第一導電型バッファ層と、該第一導電型バッ
ファ層の上に形成された第一導電型下部クラッド層と、
該第一導電型下部クラッド層の上に形成された活性層
と、該活性層の上に形成された第二導電型上部クラツド
層と、該第二導電型上部クラッド層の上に形成され、開
口を有する第一導電型内部電流狭窄層と、該第一導電型
内部電流狭窄層を覆う第二導電型表面保護層と、該第二
導電型表面保護層の上に形成された再成長第二導電型ク
ラッド層及び第二導電型コンタクト層とを有し、該第二
導電型表面保護層を該再成長第二導電型クラッドの再成
長温度よりも低い成長温度で成長させてなり、そのこと
により上記目的が達成される。
【００１９】また、本発明の窒化ガリウム系化合物半導
体発光素子は、第一導電型を有する基板と、該基板の上
に形成された第一導電型バッファ層と、該第一導電型バ
ッファ層の上に形成された第一導電型下部クラッド層
と、該第一導電型下部クラッド層の上に形成された活性
層と、該活性層の上に形成された第二導電型上部クラッ
ド層と、該第二導電型上部クラッド層の上に形成され、
開口を有する第一導電型内部電流狭窄層と、該第一導電
型内部電流狭窄層を覆う第二導電型表面保護層と、該第
二導電型表面保護層の上に形成された再成長第二導電型
クラッド層及び第二導電型コンタクト層とを有し、該第
二導電型表面保護層を該再成長第二導電型クラッドの再
成長温度よりも低い成長温度で成長させてなり、そのこ
とにより上記目的が達成される。
【００２０】好ましくは、前記表面保護層の成長温度が
材料ガスの分解効率が悪くならない温度以上、該内部電
流狭窄層及び該第２クラッド層が蒸発しない温度以下、
好ましくは４００℃以上６５０℃以下である。
【００２１】また、好ましくは、前記表面保護層がＡｌ
tＧａ1-tＮ（０＜ｔ＜１）、前記内部電流狭窄層がＡｌ
wＧａ1-wＮ（０≦ｗ≦１）、前記下部及び上部クラッド
層がＡｌxＧａ1-xＮ（０≦ｘ＜１）、前記活性層がＩｎ
yＧａ1-yＮ（０≦ｙ≦１、但しｘ＝０のときｙ≠０）で
ある。
【００２２】また、好ましくは、前記表面保護層がＡｌ
tＧａ1-tＮ（０＜ｔ＜０．５）、好ましくはＡｌtＧａ
1-tＮ（０．０５＜ｔ＜０．２）である。
【００２３】また、本発明の窒化ガリウム系化合物半導
体発光素子の製造方法は、非導電型基板を成長室内に挿
入し、該非導電型基板上にＮ型ＡｌuＧａ1-uＮ（０≦ｕ
≦１）バッファ層を成長させる工程と、該Ｎ型ＡｌuＧ
ａ1-uＮバッファ層の上にＮ型ＡｌxＧａ1-xＮ（０≦ｘ
＜１）下部クラツド層を成長させる工程と、該Ｎ型Ａｌ
xＧａ1-xＮ下部クラッド層の上にＩｎyＧａ1-yＮ（０≦
ｙ≦１、但し、ｘ＝０のときｙ≠０）活性層を成長させ
る工程と、該ＩｎyＧａ1-yＮ活性層の上にＰ型ＡｌxＧ
ａ1-xＮ（０≦ｘ＜１）上部クラッド層を成長させる工
程と、該Ｐ型ＡｌxＧａ1-xＮ上部クラッド層の上にＮ型
内部電流狭窄層ＡｌwＧａ1-wＮ（０≦ｗ≦１）を成長さ
せる工程と、前記の各層が形成された非導電型基板を成
長室から取り出し、該Ｎ型内部電流狭窄層ＡｌwＧａ1-w
Ｎの一部を除去して開口を形成する工程と、該非導電型
基板を再度成長室内に挿入し、該Ｎ型内部電流狭窄層の
上にＰ型表面保護層ＡｌtＧａ1-tＮ（０＜ｔ＜１）を成
長させる工程と、該Ｐ型表面保護層ＡｌtＧａ1-tＮの上
に再成長Ｐ型ＡｌxＧａ1-xＮ（０≦ｘ＜１）クラッド層
及び再成長Ｐ型Ａｌx'Ｇａ1-x'Ｎ（０≦ｘ’＜１）コン
タクト層を順次成長させる工程とを包含し、該Ｐ型表面
保護層ＡｌtＧａ1-tＮの成長工程を、該再成長Ｐ型Ａｌ
xＧａ1-xＮクラッド層の再成長温度よりも低い成長温度
で行うようにしており、そのことにより上記目的が達成
される。
【００２４】また、本発明の窒化ガリウム系化合物半導
体発光素子の製造方法は、非導電型基板を成長室内に挿
入し、該非導電型基板上にＰ型ＡｌuＧａ1-uＮ（０≦ｕ
≦１）バッファ層を成長させる工程と、該Ｐ型ＡｌuＧ
ａ1-uＮバッファ層の上にＰ型ＡｌxＧａ1-xＮ（０≦ｘ
＜１）下部クラツド層を成長させる工程と、該Ｐ型Ａｌ
xＧａ1-xＮ下部クラツド層の上にＩｎyＧａ1-yＮ（０≦
ｙ≦１、但しｘ＝０のときｙ≠０）活性層を成長させる
工程と、該ＩｎyＧａ1-yＮ活性層の上にＮ型ＡｌxＧａ
1-xＮ（０≦ｘ＜１）上部クラッド層を成長させる工程
と、該Ｎ型ＡｌxＧａ1-xＮ上部クラッド層の上にＰ型内
部電流狭窄層ＡｌwＧａ1-wＮ（０≦ｗ≦１）を成長させ
る工程と、前記の各層が形成された非導電型基板を成長
室から取り出し、該Ｐ型内部電流狭窄層ＡｌwＧａ1-wＮ
の一部を除去して開口を形成する工程と、該非導電型基
板を再度成長室内に挿入し、該Ｐ型内部電流狭窄層Ａｌ
wＧａ1-wＮの上にＮ型表面保護層ＡｌtＧａ1-tＮ（０＜
ｔ＜１）を成長させる工程と、該Ｎ型表面保護層Ａｌt
Ｇａ1-tＮの上に再成長Ｎ型ＡｌxＧａ1-xＮ（０≦ｘ＜
１）クラツド層及び再成長Ｎ型Ａｌx'Ｇａ1-x'Ｎ（０≦
ｘ’＜１）コンタクト層を順次成長させる工程とを包含
し、該Ｎ型表面保護層ＡｌtＧａ1-tＮの成長工程を、該
再成長Ｎ型ＡｌxＧａ1-xＮクラッド層の再成長温度より
も低い成長温度で行うようにしており、そのことにより
上記目的が達成される。
【００２５】また、本発明の窒化ガリウム系化合物半導
体発光素子の製造方法は、導電型基板を成長室内に挿入
し、該導電型基板上にＮ型ＡｌuＧａ1-uＮ（０≦ｕ≦
１）バッファ層を成長させる工程と、該Ｎ型ＡｌuＧａ
1-uＮバッファ層の上にＮ型ＡｌxＧａ1-xＮ（０≦ｘ＜
１）下部クラツド層を成長させる工程と、該Ｎ型Ａｌx
Ｇａ1-xＮ下部クラツド層の上にＩｎyＧａ1-yＮ（０≦
ｙ≦１、但しｘ＝０のときｙ≠０）活性層を成長させる
工程と、該ＩｎyＧａ1-yＮ活性層の上にＰ型ＡｌxＧａ
1-xＮ（０≦ｘ＜１）上部クラッド層を成長させる工程
と、該Ｐ型ＡｌxＧａ1-xＮ上部クラッド層の上にＮ型内
部電流狭窄層ＡｌwＧａ1-wＮ（０≦ｗ≦１）を成長させ
る工程と、前記の各層が形成された導電型基板を成長室
から取り出し、該Ｎ型内部電流狭窄層ＡｌwＧａ1-wＮの
一部を除去して開口を形成する工程と、該導電型基板を
再度成長室内に挿入し、該Ｎ型内部電流狭窄層ＡｌwＧ
ａ1-wＮの上にＰ型表面保護層ＡｌtＧａ1-tＮ（０＜ｔ
＜１）を成長させる工程と、該Ｐ型表面保護層ＡｌtＧ
ａ1-tＮの上に再成長Ｐ型ＡｌxＧａ1-xＮ（０≦ｘ＜
１）クラッド層及び再成長Ｐ型ＡｌxＧａ1-xＮ（０≦ｘ
＜１）コンタクト層を順次成長させる工程とを包含し、
該Ｐ型表面保護層ＡｌtＧａ1-tＮの成長工程を、該再成
長Ｐ型ＡｌxＧａ1-xＮクラッド層の再成長温度よりも低
い成長温度で行うようにしており、そのことにより上記
目的が達成される。
【００２６】また、本発明の窒化ガリウム系化合物半導
体発光素子の製造方法は、導電型基板を成長室内に挿入
し、該導電型基板部上にＰ型ＡｌuＧａ1-uＮ（０≦ｕ≦
１）バッファ層を成長させる工程と、該Ｐ型ＡｌuＧａ
1-uＮバッファ層の上にＰ型ＡｌxＧａ1-xＮ（０≦ｘ＜
１）下部クラッド層を成長させる工程と、該Ｐ型Ａｌx
Ｇａ1-xＮ下部クラッド層の上にＩｎyＧａ1-yＮ（０≦
ｙ≦１、但しｘ＝０のときｙ≠０）活性層を成長させる
工程と、該ＩｎyＧａ1-yＮ活性層の上にＮ型Ａｌ xＧａ
1-xＮ（０≦ｘ＜１）上部クラッド層を成長させる工程
と、該Ｎ型ＡｌxＧａ1-xＮ上部クラッド層の上にＰ型内
部電流狭窄層ＡｌwＧａ1-wＮ（０≦ｗ≦１）を成長させ
る工程と、 前記の各層が形成された導電型基板を成長
室から取り出し、該Ｐ型内部電流狭窄層ＡｌwＧａ1-wＮ
の一部を除去して開口を形成する工程と、該導電型基板
を成長室内に再度挿入し、該Ｐ型内部電流狭窄層Ａｌw
Ｇａ1-wＮの上にＮ型表面保護層ＡｌtＧａ1-tＮ（０＜
ｔ＜１）を成長させる工程と、該Ｎ型表面保護層Ａｌt
Ｇａ1-tＮの上に再成長Ｎ型ＡｌxＧａ1-xＮ（０≦ｘ＜
１）クラッド層及び再成長Ｎ型ＡｌxＧａ1-xＮ（０≦ｘ
＜１）コンタクト層を順次成長させる工程とを包含し、
Ｎ型表面保護層ＡｌtＧａ1-tＮの成長工程を、該再成長
Ｎ型ＡｌxＧａ1-xＮクラッド層の再成長温度よりも低い
成長温度で行うようにしており、そのことにより上記目
的が達成される。
【００２７】好ましくは、前記Ｐ型表面保護層ＡｌtＧ
ａ1-tＮ又は前記Ｎ型表面保護層ＡｌtＧａ1-tＮの成長
温度が、材料ガスの分解効率が悪くならない温度以上、
前記内部電流狭窄層及び前記上部クラッド層が蒸発しな
い温度以下、好ましくは４００℃以上６５０℃以下であ
る。
【００２８】また、本発明の窒化ガリウム系化合物半導
体発光素子は、基板上に窒化ガリウム系化合物半導体層
を複数積層してなる積層構造体を形成した窒化ガリウム
系化合物半導体発光素子であって、該積層構造体は、活
性層と、該活性層を挟む基板側の下部クラッド層及び反
基板側の上部クラッド層と、該上部クラッド層上に形成
され、開口を有する内部電流狭窄層と、該開口によって
露出する該上部クラッド層の表面近傍に形成された高濃
度不純物領域と、該内部電流狭窄層を覆う蒸発防止層
と、該蒸発防止層の上に形成された再成長層とを有し、
該蒸発防止層を該再成長層の再成長温度よりも低い成長
温度で成長させてなり、そのことにより上記目的が達成
される。
【００２９】また、本発明の窒化ガリウム系化合物半導
体発光素子は、非導電型基板と、該非導電型基板上に形
成された第一導電型バッファ層と、該第一導電型バッフ
ァ層の上に形成された第一導電型下部クラッド層と、該
第一導電型下部クラッド層の上に形成された活性層と、
該活性層の上に形成された第二導電型上部クラッド層
と、該第二導電型上部クラッド層の上に形成され、一部
が除去された第二導電型の再蒸発層及び該再蒸発層の除
去された部分に対応する幅の開口を有する第一導電型内
部電流狭窄層と、該再蒸発層の一部除去及び該開口によ
って露出する該第二導電型上部クラッド層の表面近傍に
第二導電型不純物としての金属が堆積又はイオン注入さ
れてなる高濃度不純物領域と、該第一導電型内部電流狭
窄層を覆うように形成され、該第二導電型不純物の蒸発
を防止する蒸発防止層と、該蒸発防止層の上に形成され
た再成長第二導電型クラッド層及び第二導電型コンタク
ト層とを有し、該蒸発防止層を該再成長第二導電型クラ
ッド層の再成長温度よりも低い成長温度で成長させてな
り、そのことにより上記目的が達成される。
【００３０】また、本発明の窒化ガリウム系化合物半導
体発光素子は、第一導電型を有する基板と、該基板上に
形成された第一導電型バッファ層と、該第一導電型バッ
ファ層の上に形成された第一導電型下部クラッド層と、
該第一導電型下部クラッド層の上に形成された活性層
と、該活性層の上に形成された第二導電型上部クラッド
層と、該第二導電型上部クラッド層の上に形成され、一
部が除去された第二導電型の再蒸発層及び該再蒸発層の
除去された部分に対応する幅の開口を有する第一導電型
内部電流狭窄層と、 該再蒸発層の一部除去及び該開口
によって露出する該第二導電型上部クラッド層の表面近
傍に第二導電型不純物としての金属が堆積又はイオン注
入されてなる高濃度不純物領域と、該第一導電型内部電
流狭窄層を覆うように形成され、該第二導電型不純物の
蒸発を防止する蒸発防止層と、該蒸発防止層の上に形成
された再成長第二導電型クラッド層及び第二導電型コン
タクト層とを有し、該蒸発防止層を該再成長第二導電型
クラッド層の再成長温度よりも低い成長温度で成長させ
てなり、そのことにより上記目的が達成される。
【００３１】好ましくは、前記蒸発防止層がＡｌtＧａ
1-tＮ（０＜ｔ＜１）、前記再蒸発層がＩｎzＧａ1-zＮ
（０＜ｚ≦１）、前記内部電流狭窄層がＡｌwＧａ1-wＮ
（０≦ｗ≦１）、前記下部及び上部クラッド層がＡｌx
Ｇａ1-xＮ（０≦ｘ＜１）、前記活性層がＩｎyＧａ1-y
Ｎ（０≦ｙ≦１、但しｘ＝０のときｙ≠０）である。
【００３２】また、好ましくは、前記第一導電型がＮ型
半導体、前記第二導電型がＰ型半導体であり、露出され
た第二導電型上部クラッド層の表面近傍に形成されたＰ
型の高濃度不純物がＭｇ，Ｚｎ等である。
【００３３】また、好ましくは、前記第一導電型がＰ型
半導体、前記第二導電型がＮ型半導体であり、露出され
た第二導電型上部クラッド層の表面近傍に形成されたＮ
型の高濃度不純物がＳｉ，Ｓ，Ｓｅ，Ｇｅ，Ｓｎ，Ｔｅ
等である。
【００３４】また、本発明の窒化ガリウム系化合物半導
体発光素子の製造方法は、非導電型基板を成長室内に挿
入し、該非導電型基板上にＮ型ＡｌuＧａ1-uＮ（０≦ｕ
≦１）バッファ層を成長させる工程と、該Ｎ型ＡｌuＧ
ａ1-uＮバッファ層の上にＮ型ＡｌxＧａ1-xＮ（０≦ｘ
＜１）下部クラッド層を成長させる工程と、該Ｎ型Ａｌ
xＧａ1-xＮ下部クラッド層の上にＩｎyＧａ1-yＮ（０≦
ｙ≦１、但しｘ＝０のときｙ≠０）活性層を成長させる
工程と、該ＩｎyＧａ1-yＮ活性層の上にＰ型ＡｌxＧａ
1-xＮ（０≦ｘ＜１）上部クラッド層を成長させる工程
と、該Ｐ型ＡｌxＧａ1-xＮ上部クラッド層の上にＰ型を
有するＩｎzＧａ1-zＮ（０＜ｚ≦１）再蒸発層を成長さ
せる工程と、該ＩｎzＧａ1-zＮ再蒸発層の上にＮ型内部
電流狭窄層ＡｌwＧａ1-wＮ（０≦ｗ≦１）を成長させる
工程と、前記の各層が形成された非導電型基板を成長室
から取り出し、該Ｎ型内部電流狭窄層ＡｌwＧａ1-wＮに
開口を形成する工程と、該非導電型基板を再度成長室内
に挿入し、該ＩｎzＧａ1-zＮ再蒸発層を蒸発させて該Ｐ
型ＡｌxＧａ1-xＮ上部クラッド層の表面を露出させる工
程と、該Ｐ型ＡｌxＧａ1-xＮ上部クラッド層の表面近傍
にＰ型不純物として金属を堆積し又はイオン注入するこ
とにより、該表面近傍にＰ型不純物を高濃度に含む領域
を形成する工程と、該Ｎ型内部電流狭窄層ＡｌwＧａ1-w
Ｎの上にＰ型不純物蒸発防止層ＡｌtＧａ1-tＮ（０＜ｔ
＜１）を成長させる工程と、該Ｐ型不純物蒸発防止層Ａ
ｌtＧａ1-tＮの上に再成長Ｐ型ＡｌxＧａ1-xＮ（０≦ｘ
＜１）クラッド層及び再成長Ｐ型Ａｌx'Ｇａ1-x'Ｎ（０
≦ｘ’＜１）コンタクト層を順次成長させる工程とを包
含し、該Ｐ型不純物蒸発防止層ＡｌtＧａ1-tＮの成長工
程を、再成長Ｐ型ＡｌxＧａ1-xＮクラッド層の成長温度
よりも低い温度で行うようにしており、そのことにより
上記目的が達成される。
【００３５】また、本発明の窒化ガリウム系化合物半導
体発光素子の製造方法は、非導電型基板を成長室内に挿
入し、該非導電型基板上にＰ型ＡｌuＧａ1-uＮ（０≦ｕ
≦１）バッファ層を成長させる工程と、該Ｐ型ＡｌuＧ
ａ1-uＮバッファ層の上にＰ型ＡｌxＧａ1-xＮ（０≦ｘ
＜１）下部クラッド層を成長させる工程と、該Ｐ型Ａｌ
xＧａ1-xＮ下部クラッド層の上にＩｎyＧａ1-yＮ（０≦
ｙ≦１、但しｘ＝０のときｙ≠０）活性層を成長させる
工程と、該ＩｎyＧａ1-yＮ活性層の上にＮ型ＡｌxＧａ
1-xＮ（０≦ｘ＜１）上部クラッド層を成長させる工程
と、該Ｎ型ＡｌxＧａ1-xＮ上部クラッド層の上にＮ型を
有するＩｎzＧａ1-zＮ（０＜ｚ≦１）再蒸発層を成長さ
せる工程と、該ＩｎzＧａ1-zＮ再蒸発層の上にＰ型内部
電流狭窄層ＡｌwＧａ1-wＮ（０≦ｗ≦１）を成長させる
工程と、前記の各層が形成された非導電型基板を成長室
から取り出し、該Ｐ型内部電流狭窄層ＡｌwＧａ1-wＮに
開口を形成する工程と、該非導電型基板を再度成長室内
に挿入し、該ＩｎzＧａ1-zＮ再蒸発層を蒸発させて該Ｎ
型ＡｌxＧａ1-xＮ上部クラッド層の表面を露出させる工
程と、該Ｎ型ＡｌxＧａ1-xＮ上部クラッド層の表面近傍
にＮ型不純物として金属を堆積し又はイオン注入するこ
とにより、該Ｎ型ＡｌxＧａ1-xＮ上部クラッド層の表面
近傍にＮ型不純物を高濃度に含む領域を形成する工程
と、該Ｐ型内部電流狭窄層ＡｌwＧａ1-wＮの上にＮ型不
純物蒸発防止層ＡｌtＧａ1-tＮ（０＜ｔ＜１）を成長さ
せる工程と、該Ｎ型不純物蒸発防止層ＡｌtＧａ1-tＮの
上に再成長Ｐ型ＡｌxＧａ1-xＮ（０≦ｘ＜１）クラッド
層及び再成長Ｎ型Ａｌx'Ｇａ1-x'Ｎ（０≦ｘ’＜１）コ
ンタクト層を順次成長させる工程とを包含し、該Ｎ型不
純物蒸発防止層ＡｌtＧａ1-tＮの成長工程を、該再成長
Ｐ型ＡｌxＧａ1-xＮクラッド層の成長温度よりも低い温
度で行うようにしており、そのことにより上記目的が達
成される。
【００３６】また、本発明の窒化ガリウム系化合物半導
体発光素子の製造方法は、導電型基板を成長室内に挿入
し、該導電型基板上にＮ型ＡｌuＧａ1-uＮ（０≦ｕ≦
１）バッファ層を成長させる工程と、該Ｎ型ＡｌuＧａ
1-uＮバッファ層の上にＮ型ＡｌxＧａ1-xＮ（０≦ｘ＜
１）下部クラッド層を成長させる工程と、該Ｎ型Ａｌx
Ｇａ1-xＮ下部クラッド層の上にＩｎyＧａ1-yＮ（０≦
ｙ≦１、但しｘ＝０のときｙ≠０）活性層を成長させる
工程と、該ＩｎyＧａ1-yＮ活性層の上にＰ型ＡｌxＧａ
1-xＮ（０≦ｘ＜１）上部クラッド層を成長させる工程
と、該Ｐ型ＡｌxＧａ1-xＮ上部クラッド層の上にＰ型を
有するＩｎzＧａ1-zＮ（０＜ｚ≦１）再蒸発層を成長さ
せる工程と、該ＩｎzＧａ1-zＮ再蒸発層の上にＮ型内部
電流狭窄層ＡｌwＧａ1-wＮ（０≦ｗ≦１）を成長させる
工程と、前記の各層が形成された導電型基板を成長室か
ら取り出し、該Ｎ型内部電流狭窄層ＡｌwＧａ1-wＮに開
口を形成する工程と、該導電型基板を再度成長室内に挿
入し、該ＩｎzＧａ1-zＮ再蒸発層を蒸発させて該Ｐ型Ａ
ｌxＧａ1-xＮ上部クラッド層の表面を露出させる工程
と、該Ｐ型ＡｌxＧａ1-xＮ上部クラッド層の表面近傍に
Ｐ型不純物として金属を堆積し又はイオン注入すること
により、該Ｐ型ＡｌxＧａ1-xＮ上部クラッド層の表面近
傍にＰ型不純物を高濃度に含む領域を形成する工程と、
該Ｎ型内部電流狭窄層ＡｌwＧａ1-wＮの上にＰ型不純物
蒸発防止層ＡｌtＧａ1-tＮ（０＜ｔ＜１）を成長させる
工程と、該Ｐ型不純物蒸発防止層ＡｌtＧａ1-tＮの上に
再成長Ｐ型ＡｌxＧａ1-xＮ（０≦ｘ＜１）クラッド層及
び再成長Ｎ型Ａｌx'Ｇａ1-x'Ｎ（０≦ｘ’＜１）コンタ
クト層を順次成長させる工程とを包含し、該Ｐ型不純物
蒸発防止層ＡｌtＧａ1-tＮの成長工程を、該再成長Ｐ型
ＡｌxＧａ1-xＮ（０≦ｘ＜１）クラッド層の成長温度よ
りも低い温度で行うようにしており、そのことにより上
記目的が達成される。
【００３７】また、本発明の窒化ガリウム系化合物半導
体発光素子の製造方法は、導電型基板を成長室内に挿入
し、該導電型基板上にＰ型ＡｌuＧａ1-uＮ（０≦ｕ≦
１）バッファ層を成長させる工程と、該Ｐ型ＡｌuＧａ
1-uＮバッファ層の上にＰ型ＡｌxＧａ1-xＮ（０≦ｘ＜
１）下部クラッド層を成長させる工程と、該Ｐ型Ａｌx
Ｇａ1-xＮ下部クラッド層の上にＩｎyＧａ1-yＮ（０≦
ｙ≦１、但しｘ＝０のときｙ≠０）活性層を成長させる
工程と、該ＩｎyＧａ1-yＮ活性層の上にＮ型ＡｌxGa1-x
Ｎ（０≦ｘ＜１）上部クラッド層を成長させる工程と、
該Ｎ型ＡｌxＧａ1-xＮ上部クラッド層の上にＮ型を有す
るＩｎzＧａ1-zＮ（０＜ｚ≦１）再蒸発層を成長させる
工程と、該ＩｎzＧａ1-zＮ再蒸発層の上にＰ型内部電流
狭窄層ＡｌwＧａ1-wＮ（０≦ｗ≦１）を成長させる工程
と、前記の各層が形成された導電型基板を成長室から取
り出し、該Ｐ型内部電流狭窄層ＡｌwＧａ1-wＮに開口を
形成する工程と、該導電型基板を再度成長室内に挿入
し、該ＩｎzＧａ1-zＮ再蒸発層を蒸発させて該Ｎ型Ａｌ
xＧａ1-xＮ上部クラッド層の表面近傍にＮ型不純物とし
て金属を堆積し又はイオン注入することにより、該Ｎ型
ＡｌxＧａ1-xＮ上部クラッド層の表面近傍にＮ型不純物
を高濃度に含む領域を形成する工程と、該Ｐ型内部電流
狭窄層ＡｌwＧａ1-wＮの上にＰ型不純物蒸発防止層Ａｌ
tＧａ1-tＮ（０＜ｔ＜１）を成長させる工程と、該Ｐ型
不純物蒸発防止層ＡｌtＧａ1-tＮの上に再成長Ｎ型Ａｌ
xＧａ1-xＮ（０≦ｘ＜１）クラッド層及び再成長Ｎ型Ａ
ｌx'Ｇａ1-x'Ｎ（０≦ｘ’＜１）コンタクト層を順次成
長させる工程とを包含し、該Ｐ型不純物蒸発防止層Ａｌ
tＧａ1-tＮの成長工程を、該再成長Ｎ型ＡｌxＧａ1-xＮ
クラッド層の成長温度よりも低い温度で行うようにして
おり、そのことにより上記目的が達成される。
【００３８】また、本発明の窒化ガリウム系化合物半導
体発光素子は、請求項１２〜請求項１４、請求項１６又
は請求項１７のいずれかに記載の高濃度不純物領域を有
し、かつ前記蒸発防止層の代わりに請求項１〜請求項６
のいずれかに記載の表面保護層を有してなり、そのこと
により上記目的が達成される。
【００３９】また、本発明の窒化ガリウム系化合物半導
体発光素子は、請求項１２〜請求項１４、請求項１６又
は請求項１７のいずれかに記載の高濃度不純物領域及び
蒸発防止層を有し、かつ請求項１〜請求項６のいずれか
に記載の表面保護層を有してなり、そのことにより上記
目的が達成される。
【００４０】また、本発明の窒化ガリウム系化合物半導
体発光素子の製造方法は、請求項１８〜請求項２１のい
ずれかに記載の不純物を高濃度に含む領域を形成する工
程と、前記蒸発防止層を形成する工程の代わりに請求項
７〜請求項１１のいずれかに記載の表面保護層を形成す
る工程とを包含しており、そのことにより上記目的が達
成される。
【００４１】また、本発明の窒化ガリウム系化合物半導
体発光素子の製造方法は、請求項１８〜請求項２１のい
ずれかに記載の不純物を高濃度に含む領域を形成する工
程及び蒸発防止層を形成する工程を包含し、かつ請求項
７〜請求項１１のいずれかに記載の表面保護層を形成す
る工程を包含しており、そのことにより上記目的が達成
される。
【００４２】また、本発明の窒化ガリウム系化合物半導
体発光素子は、請求項１〜請求項６のいずれかに記載の
窒化ガリウム系化合物半導体発光素子において、前記内
部電流狭窄層に代えて、前記クラッド層の上に電流阻止
層を形成してなり、そのことにより上記目的が達成され
る。
【００４３】また、本発明の窒化ガリウム系化合物半導
体発光素子の製造方法は、請求項７〜請求項１１のいず
れかに記載の窒化ガリウム系化合物半導体発光素子の製
造方法において、前記内部電流狭窄層に代えて前記クラ
ッド層上に電流阻止層を形成する工程と、前記各層が形
成された前記基板を成長室から取り出し、該電流阻止層
上の該クラッド層の表面を露出させる工程とを包含して
おり、そのことにより上記目的が達成される。
【００４４】以下に、本発明の作用を説明する。
【００４５】材料ガスの分解効率が悪くならない温度以
上、内部電流狭窄層及び下地クラッド層が蒸発しない温
度以下で形成された表面保護層を有する構成によれば、
下地クラッド層から不純物が抜けるのを防止できるの
で、界面が高抵抗化することがない。この結果、順方向
電圧を低減できるので、電気的特性を向上できる。
【００４６】加えて、下地クラッド層表面等の表面荒れ
を防止でき、その保護を図ることができるので、再成長
クラッド層の結晶性が良好なものとなり、表面状態を良
好にできる。
【００４７】また、ストライプ溝の溝形状、溝幅が変形
することがないので、光学的特性を向上できる。
【００４８】以上の理由により、上記構成の窒化ガリウ
ム系化合物半導体発光素子によれば、動作電圧の低減、
発光パターンの安定化、閾値電流の低減、といった電気
的特性及び光学的特性を向上でき、信頼性を向上できる
窒化ガリウム系化合物半導体発光素子を実現することが
可能になる。
【００４９】加えて、下地クラッド層が表面保護層によ
って熱的に保護され、その組成比を安定化できるので、
この点においても信頼性を向上できる。
【００５０】ここで、表面保護層は、材料ガスの分解効
率が悪くならない温度以上、内部電流狭窄層及びクラッ
ド層が蒸発しない温度以下で成長すればよいが、具体的
なその温度は４００℃以上８００℃以下であるが、製作
性を考慮すれば、４００℃以上６５０℃以下が好まし
い。
【００５１】なお、上記構成において、ＡｌyＧａ1-yＮ
上部クラッド層及びＡｌyＧａ1-yＮ再成長クラッド層を
Ｎ型とすると、Ａｌ組成比、つまりｙの値をＰ型よりも
大きくできるので（但し、ＡｌxＧａ1-xＮクラッド層と
の関係において、ｘ≠ｙの条件を満足する必要があ
る）、光閉じ込め性をより向上できる利点がある。
【００５２】ここで、上記の手法は、電流狭窄層の代わ
りに下地クラッド層の上に電流阻止層を形成した構造の
窒化ガリウム系化合物半導体発光素子にも同様に適用で
きる。
【００５３】また、下地クラッド層の表面近傍に高濃度
不純物領域を形成し、内部電流狭窄層を覆うように蒸発
防止層を形成する構成によれば、高濃度不純物領域から
不純物が気相中に抜けるのを防止できるので、再成長界
面での直列抵抗分を低くできる。この結果、ストライプ
状の溝等を形成するために、大気中にウェハーを取り出
して、フォトリソグラフィ工程によりエッチングしてス
トライプ溝を形成し、電流狭窄層を形成する場合であっ
ても、再成長界面に界面順位が生じ、再成長界面での直
列抵抗分が大きくなることはない。
【００５４】このため、順方向電圧が低く電気的特性が
良好な、かつ再成長界面が良好な信頼性の高い窒化ガリ
ウム系化合物半導体発光素子を実現できる。
【００５５】ここで、蒸発防止層の代わりに上記の表面
保護層を用いることもできる。更には、両者を併用する
構成をとることも可能である。
【００５６】なお、上記の構成において、低温基板温度
（成長温度よりも低温を意味する）にて積層した表面保
護層及び蒸発防止層は、共に多結晶であるが、上部クラ
ッド層の表面上に再成長するために基板温度の昇温中に
多結晶から単結晶になるので、特に素子特性に悪影響を
及ぼすことはない。
【００５７】
【発明の実施の形態】以下に本発明の実施の形態を図面
に基づき具体的に説明する。なお、本明細書において、
窒化ガリウム系半導体とは、例えば、ＧａcＡｌdＩｎ
1-c-dＮ（０＜ｃ≦１，０≦ｄ＜１，０＜ｃ＋ｄ≦１）
も含むものとする。
【００５８】（実施形態１）図１は本発明窒化ガリウム
系化合物半導体発光素子の実施形態１を示し、本実施形
態１では、本発明を窒化ガリウム系半導体レーザに適用
している。
【００５９】この窒化ガリウム系化合物半導体レーザ
は、ＭＯＣＶＤ法によって作製されたものであり、ＭＯ
ＣＶＤ装置内に挿入される基板としては、低抵抗のＳｉ
Ｃ基板を用いた。また、Ｖ族原料として、アンモニアＮ
Ｈ3、III族原料としてトリメチルガリウム（ＴＭＧ）、
トリメチルアルミニウム（ＴＭＡｌ）、トリメチルイン
ジウム（ＴＭＩｎ）を用いた。更に、Ｐ型不純物として
ビスシクロペンタデイエニルマグネシウム（Ｃｐ2Ｍ
ｇ）、Ｎ型不純物としてモノシラン（ＳｉＨ4）を用
い、キャリヤガスとしてＨ2及びＮ2を用いた。
【００６０】この窒化ガリウム系化合物半導体レーザ
は、図１に示すように、低抵抗Ｎ型ＳｉＣ基板１上に、
Ｎ型ＧａＮバッファ層２、Ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッ
ド層（下部クラッド層）３、ノンドープＩｎ0.15Ｇａ
0.85Ｎ活性層４、ＭｇドープＡ１0.1Ｇａ0.9Ｎクラッド
層（上部クラッド層）５、Ｎ型Ａｌ0.05Ｇａ0.95Ｎ内部
電流狭窄層７、ＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層
８及びＭｇドープＧａＮコンタクト層９をこの順に形成
し、低抵抗Ｎ型ＳｉＣ基板１の底面にＮ型用電極１１
を、ＭｇドープＧａＮコンタクト層９の上面にＰ型用電
極１０を形成した構造になっている。なお、Ｎ型Ａｌ
0.05Ｇａ0.95Ｎ内部電流狭窄層７及び露出したＭｇドー
プＡｌ0.1Ｇａ0.9Ｎクラッド層８の表面を覆うように表
面保護層７’が形成されている。
【００６１】以下にその製造工程を図２（ａ）〜（ｄ）
及び図３（ａ）〜（ｃ）に基づき説明する。まず、１回
目の結晶成長を行うため、低抵抗Ｎ型ＳｉＣ基板１をＭ
ＯＣＶＤ装置のサセプタ上にセットし、基板温度を1200
℃程度まで昇温し、表面処理を施す。次に、低抵抗Ｎ型
ＳｉＣ基板１の基板温度を1050℃程度まで降温し、低抵
抗Ｎ型ＳｉＣ基板１にＮ型ＧａＮバッファ層２を０．０
５〜１μｍ程度成長させる。
【００６２】次に、Ｎ型ＧａＮバッファ層２の上にＮ型
Ａｌ0.1Ｇａ0.9Ｎクラッド層３を０．７〜１μｍ程度成
長させる。そして、基板温度を800〜850℃程度に降温
し、Ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層３の上にノンドー
プＩｎ0.15Ｇａ0.85Ｎ活性層４を３〜８０ｎｍ成長させ
る。
【００６３】次に、基板温度を1050℃程度まで昇温し、
ノンドープＩｎ0.15Ｇａ0.85Ｎ活性層４の上にＭｇドー
プＡ１0.1Ｇａ0.9Ｎクラッド層５を０．１〜０．３μｍ
程度成長させる。次に、ＭｇドープＡ１0.1Ｇａ0.9Ｎク
ラッド層５の上にＮ型Ａｌ0.05Ｇａ0.95Ｎ内部電流狭窄
層７を０．５μｍ成長させる（図２（ａ）参照）。
【００６４】次に、上記各層が形成された低抵抗Ｎ型Ｓ
ｉＣ基板１、つまりウエハーを成長室から取り出し、大
気中でＮ型Ａｌ0.05Ｇａ0.95Ｎ内部電流狭窄層７の表面
上にＳｉＯx，ＳｉＮx又はレジストマスク１２を形成
し、通常のフォトリソグラフィ技術を用いてＮ型Ａｌ
0.05Ｇａ0.95Ｎ内部電流狭窄層７の上のＳｉＯx，Ｓｉ
Ｎx又はレジストマスク１２の一部をストライプ状に除
去し開口１３を形成する（図２（ｂ）参照）。
【００６５】次に、このウエハーをウエットエッチング
又はドライエッチング、例えば反応性イオンエッチング
であるＲＩＥ法又はサイクロトロン共鳴を利用した反応
性ビームエッチングであるＥＣＲ−ＲＩＢＥ法を用い
て、Ｎ型Ａｌ0.05Ｇａ0.95Ｎ内部電流狭窄層７をＭｇド
ープＡｌ0.1Ｇａ0.9Ｎクラッド層５の表面が露出するま
でエッチング１４する（図２（ｃ）参照）。
【００６６】続いて、フッ酸系エッチング液又は有機溶
剤にてレジストマスク１２を除去する（図２（ｄ）参
照）。
【００６７】次に、ウエハーを再度ＭＯＣＶＤ装置のサ
セプタ上にセットする。ここで、本発明では、上記の従
来例とは異なり、基板温度を約1050℃まで昇温して再成
長クラッド層、即ちＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッ
ド層８を成長させるのではなく、その前に、基板温度40
0〜650℃にてＡｌを含む厚さ１０〜２０ｎｍのＭｇドー
プＡｌ0.05Ｇａ0.95Ｎ表面保護層７’を露出したクラッ
ド層表面及び内部電流狭窄層表面を覆うように成長させ
ている（図３（ａ）参照）。
【００６８】ここで、低温基板温度（400〜650℃）にて
成長させた表面保護層７’は多結晶であるが、この表面
上に再成長するための基板温度の昇温中に表面保護層は
多結晶から単結晶になり、特に素子特性に悪影響を及ぼ
すことはない。
【００６９】なお、表面保護層７’の成長温度は、材料
ガスの分解効率が悪くならない温度以上、前記Ｎ型Ａｌ
0.05Ｇａ0.95Ｎ内部電流狭窄層７及び前記ＭｇドープＡ
ｌ0.1Ｇａ0.9Ｎクラッド層５が蒸発しない温度以下であ
ればよく、この温度は具体的には、400℃以上800℃以下
である。但し、実施する上ではある程度の余裕が必要な
ので、400℃以上650℃以下とすると、実施する上で好ま
しいものになる。
【００７０】次に、基板温度を1050℃程度まで昇温し、
ＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層８を０．７〜１
ｕｍ程度及びＭｇドープＧａＮコンタクト層９を０．５
〜１μｍ程度成長させる（図３（ｂ）参照）。
【００７１】次に、ウエハーをＭＯＣＶＤ装置から取り
出し、Ｎ2雰囲気下、800℃にて熱アニーリングを行いＭ
ｇドープ層をＰ型に変化させる。そして、Ｐ型ＧａＮコ
ンタクト層９の上にＰ型用電極１０、低抵抗ｎ型ＳｉＣ
基板１にＮ型用電極１１を形成する（図３（ｃ）参
照）。
【００７２】以上の工程によって、図１に示す構造の窒
化ガリウム系化合物半導体レーザが作製される。
【００７３】ここで、本実施形態１の窒化ガリウム系化
合物半導体レーザでは、ＭｇドープＡｌ0.05Ｇａ0.95Ｎ
表面保護層７’を露出したクラッド層表面及び内部電流
狭窄層表面を覆うように形成してあるので、上記作用の
ところで説明したように、基板温度昇温中に、露出させ
たクラッド層表面上の表面荒れ、ストライプ幅及び内部
電流狭窄層に形成された溝形状の変形が発生するのを防
止できる。
【００７４】よって、本実施形態１によれば、電気的特
性及び光学的特性が優れ、信頼性の高い窒化ガリウム系
化合物半導体レーザを実現することができる。
【００７５】なお、ＭｇドープＡｌ0.05Ｇａ0.95Ｎ表面
保護層７’の層厚は、１０ｎｍ〜１μｍ、好ましくは１
０ｎｍ〜６０ｎｍの範囲とする。その理由は、層厚が１
０ｎｍ未満だとこの層が基板の昇温中に蒸発してしまい
保護層として機能しなくなるからである。また、層厚が
１μｍを超えると、結晶性が悪くなり、表面状態も悪く
なり、その上に形成される層に悪影響を及ぼすからであ
る。
【００７６】また、ＭｇドープＡｌ0.05Ｇａ0.95Ｎ表面
保護層７’の組成比、ＡｌxＧａ1-xＮは、０＜ｘ＜０．
５、好ましくは０．０５＜ｘ＜０．２程度とする。その
理由は、ｘ＝０、つまりＧａＮだと蒸発してしまい保護
膜として機能しなくなるからである。また、０．５以上
だと不純物をドーピングしても高抵抗となり、また結晶
性が悪くなるからである。
【００７７】また、ＭｇドープＡｌ0.05Ｇａ0.95Ｎ表面
保護層７’の組成比と、ＭｇドープＡｌ0.1Ｇａ0.9Ｎク
ラッド層５の組成比の関係について考察すると、Ａｌy
Ｇａ1-yＮクラッド層５をＧａＮクラッド層５とする
と、その光閉じ込め性が弱くなるが、この場合にＡｌx
Ｇａ1-xＮ表面保護層７’のｘを大きくすれば、光閉じ
込めを十分に行うことができる。従って、これらの層の
組成比については両者の組成比の関係を考慮して適宜定
める必要がある。
【００７８】（実施形態２）図４は本発明窒化ガリウム
系化合物半導体発光素子の実施形態２を示す。本実施形
態２の窒化ガリウム系化合物半導体レーザは、基板とし
てサファイヤ基板を用いている。Ｖ族原料、III族原
料、Ｐ型不純物、Ｎ型不純物及びキャリヤガスについて
は上記実施形態１と同様である。なお、上記実施形態１
と対応する部材については、材質、組成比が異なるもの
であっても、同一の符号を付してあり、この点に関して
は以下の実施形態３以降についても同様とする。
【００７９】この窒化ガリウム系化合物半導体レーザ
は、サファイヤ基板１の表面にＧａＮ又はＡｌＮ又はＡ
ｌ0.1Ｇａ0.9Ｎバッファ層２’を形成した点と、Ｎ型用
電極１１をＮ型ＧａＮバッファ層２の上に形成した点
が、主として実施形態１の窒化ガリウム系化合物半導体
レーザと異なっている。
【００８０】以下にその製造工程を図５（ａ）〜（ｃ）
及び図６（ａ）〜（ｄ）に基づいて説明する。
【００８１】まず、１回目の結晶成長を行うため、サフ
ァイヤ基板１をＭＯＣＶＤ装置のサセプタ上にセット
し、基板温度1200℃程度まで昇温し、表面処理を施す。
次に、サファイヤ基板１の基板温度を500℃〜650℃程度
まで降温し、サファイヤ基板１の表面にＧａＮ、ＡｌＮ
又はＡｌ0.1Ｇａ0.9Ｎバッファ層２’を５０ｎｍ〜２μ
ｍ程度成長し、次に、基板温度を1050℃程度まで昇温
し、Ｎ型ＧａＮバッファ層２を０．５〜１μｍ程度成長
させる。
【００８２】次に、Ｎ型ＧａＮバッファ層２の上にＮ型
Ａｌ0.1Ｇａ0.9Ｎクラッド層３を０．７〜１μｍ程度成
長し、基板温度を800〜850℃程度に降温し、ノンドープ
Ｉｎ0.15Ｇａ0.85Ｎ活性層４を３〜８０ｎｍ成長させ
る。
【００８３】次に、基板温度を1050℃程度まで昇温し、
ＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層５を０．１〜
０．３μｍ程度成長し、基板温度を1050℃程度まで昇温
し、Ｎ型Ａｌ0.05Ｇａ0.95Ｎ内部電流狭窄層７を０．５
μｍ成長する（図５（ａ）参照）。
【００８４】次に、ウエハーを成長室から取り出し、Ｎ
型Ａｌ0.05Ｇａ0.95Ｎ内部電流狭窄層７の上にＳｉ
Ｏx，ＳｉＮx又はレジストマスク１２を形成し、通常の
フォトリソグラフィ技術を用いてＮ型Ａｌ0.05Ｇａ0.95
Ｎ内部電流狭窄層７の上のＳｉＯ x，ＳｉＮx又はレジス
トマスク１２の一部をストライプ状に除去して開口１３
を形成する（図５（ｂ）参照）。
【００８５】次に、このウエハーをウエットエッチング
又ドライエッチング、例えば上記のＲＩＥ又はＥＣＲ‐
ＲＩＢＥを用いて、Ｎ型Ａｌ0.05Ｇａ0.95Ｎ内部電流狭
窄層７をＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層５の表
面が露出するまでエッチング１４する（図５（ｃ）参
照）。
【００８６】続いて、フッ酸系エッチング液又は有機溶
剤にてレジストマスク１２を除去する。
【００８７】次に、ウエハーを再度ＭＯＣＶＤ装置のサ
セプタ上にセットする。そして、再成長を行うために基
板温度を約1050℃まで昇温する前に、上記実施形態１同
様に、基板温度400〜650℃にてＡｌを含むＭｇドープＡ
ｌ0.05Ｇａ0.95Ｎ表面保護層７’を１０〜２０ｎｍ成長
させ、露出したＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層
５の表面及びＮ型Ａｌ0.05Ｇａ0.95Ｎ内部電流狭窄層７
を覆うように積層する（図６（ａ）参照）。
【００８８】ここで、低温基板温度にて積層した表面保
護層７’は多結晶であるが、この表面上に再成長するた
めに基板温度の昇温中に表面保護層７’は多結晶から単
結晶になり、特に素子特性に悪影響をおよぼすことはな
い。
【００８９】次に、基板温度を1050℃程度まで昇温し、
ＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層８を０．７〜１
μｍ程度及びＭｇドープＧａＮコンタクト層９を０．５
〜１μｍ程度成長させる（図６（ｂ）参照）。
【００９０】次に、ウエハーをＭＯＣＶＤ装置から取り
出し、Ｎ2雰囲気下、800℃にて熱アニーリングを行い、
Ｍｇドープ層をＰ型に変化させる。次に、Ｎ型用電極１
１付けを行うためにＮ型ＧａＮバッファ層２の表面が露
出するまでエッチング１６（図６（ｃ）参照）。
【００９１】次に、Ｐ型ＧａＮコンタクト層９の上にＰ
型用電極１０、Ｎ型ＧａＮバッファ層２にＮ型用電極１
１を形成する（図６（ｄ）参照）。
【００９２】以上の工程によって、図４に示す構造の窒
化ガリウム系化合物半導体レーザが作製される。
【００９３】本実施形態２においても、ＭｇドープＡｌ
0.1Ｇａ0.9Ｎクラッド層５の表面及びＮ型Ａｌ0.05Ｇａ
0.95Ｎ内部電流狭窄層７を覆う表面保護層７’が形成さ
れているので、上記実施形態１同様の効果を奏すること
ができる。
【００９４】（実施形態３）図７は本発明窒化ガリウム
系化合物半導体発光素子の実施形態３を示す。本実施形
態３の窒化ガリウム系化合物半導体レーザも、ＭＯＣＶ
Ｄ法によって作製される。ここで、本実施形態３では、
基板として低抵抗ＳｉＣ基板を用い、Ｖ族原料、III族
原料、Ｐ型不純物、Ｎ型不純物及びキャリヤガスは上記
実施形態１及び実施形態２と同様のものを用いた。
【００９５】本実施形態３の窒化ガリウム系化合物半導
体レーザは、材質が異なるものの上記実施形態１と同様
の断面構造になっている。
【００９６】以下に図８（ａ）〜（ｄ）及び図９（ａ）
〜（ｃ）に基づきその製造工程を説明する。
【００９７】まず、１回目の結晶成長を行うため、低抵
抗Ｐ型ＳｉＣ基板１をＭＯＣＶＤ装置のサセプタ上にセ
ットし、基板温度1200℃程度まで昇温し、表面処理を施
す。次に、低抵抗Ｐ型ＳｉＣ基板１の基板温度を1050℃
程度まで降温し、低抵抗Ｐ型ＳｉＣ基板１上にＭｇドー
プＧａＮバッファ層２を０．５〜１μｍ程度成長させ
る。
【００９８】次に、ＭｇドープＧａＮバッファ層２の上
にＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層３を０．７〜
１μｍ程度成長させ、基板温度を800〜850℃程度に降温
し、ノンドープＩｎ0.15Ｇａ0.85Ｎ活性層４を３〜８０
ｎｍ成長させる。次に、基板温度を1050℃程度まで昇温
し、Ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層５を０．１〜０．
３μｍ程度成長させ、ＭｇドープＡｌ0.05Ｇａ0.95Ｎ内
部電流狭窄層７を０．５μｍ成長させる。ここで、内部
電流狭窄層７は電流が流れない高抵抗層も含む（図８
（ａ）参照）。
【００９９】次に、ウエハーを成長室から取り出し、Ｍ
ｇドープＡｌ0.05Ｇａ0.95Ｎ内部電流狭窄層７の上にＳ
ｉＯx，ＳｉＮx又はレジストマスク１２を形成し、通常
のフォトリソグラフィ技術を用いて、ＭｇドープＡｌ
0.05Ｇａ0.95Ｎ内部電流狭窄層７の上のＳｉＯx，Ｓｉ
Ｎx又はレジストマスク１２の一部をストライプ状に除
去して開口１３を形成する（図８（ｂ）参照）。
【０１００】そして、大気中で、このウエハーをウエッ
トエッチング又はドライエッチング法、例えば上述のＲ
ＩＥ又はＥＣＲ−ＲＩＢＥを用いて、ＭｇドープＡｌ
0.05Ｇａ0.95Ｎ内部電流狭窄層７をＮ型Ａｌ0.1Ｇａ0.9
Ｎクラッド層５の表面が露出するまでエッチング１４す
る（図８（ｃ）参照）。
【０１０１】次に、フッ酸系エッチング液又は有機溶剤
にてレジストマスク１２を除去する（図８（ｄ）参
照）。
【０１０２】次に、ウエハーを再度ＭＯＣＶＤ装置のサ
セプタ上にセットする。そして、上記各実施形態同様
に、基板温度400〜650℃にてＡｌを含むＮ型Ａｌ0.05Ｇ
ａ0.95Ｎ表面保護層７’を１０〜２０ｎｍ成長させ、露
出したＮ型Ａｌ0.1Ｇａ0.9Ｎクラッド層５の表面及びＭ
ｇドープＡｌ0.05Ｇａ0.95Ｎ内部電流狭窄層７の表面を
覆うように積層する（図９（ａ）参照）。
【０１０３】ここで、低温基板温度にて積層した表面保
護層７’は多結晶であるが、この表面上に再成長するた
めに基板温度の昇温中に表面保護層７’は多結晶から単
結晶になり、特に素子特性に悪影響を及ぼすことはな
い。
【０１０４】次に、基板温度を1050℃程度まで昇温し、
Ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層８を０．７〜１μｍ程
度及びＮ型ＧａＮコンタクト層９を０．５〜１μｍ程度
成長させる（図９（ｂ）参照）。
【０１０５】次に、ウエハーをＭＯＣＶＤ装置から取り
出し、Ｎ2雰囲気下、８００℃にて熱アニーリングを行
いＭｇドープ層をＰ型に変化させる。そして、Ｎ型Ｇａ
Ｎコンタクト層９の上にＮ型用電極１１、低抵抗Ｐ型Ｓ
ｉＣ基板１にＰ型用電極１０を形成する（図９（ｃ）参
照）。
【０１０６】以上の工程によって、図７に示す構造の窒
化ガリウム系化合物半導体レーザが作製される。
【０１０７】本実施形態３においても、Ｎ型Ａｌ0.1Ｇ
ａ0.9Ｎクラッド層５の表面及びＭｇドープＡｌ0.05Ｇ
ａ0.95Ｎ内部電流狭窄層７の表面を覆う表面保護層７’
が形成されているので、上記実施形態１同様の効果を奏
することができる。
【０１０８】加えて、本実施形態３では、上部クラッド
層５及び再成長クラッド層８が共にＮ型であるので、上
記作用のところで述べた理由により、光閉じ込め性を実
施形態１，２のＰ型のものよりも向上できる利点があ
る。
【０１０９】（実施形態４）図１０は、本発明窒化ガリ
ウム系化合物半導体発光素子の実施形態４を示す。本実
施形態４の窒化ガリウム系化合物半導体レーザもＭＯＣ
ＶＤ法によって作製される。本実施形態４では、基板と
してサファイヤ基板を用い、Ｖ族原料、ＩＩＩ族原料、
Ｐ型不純物、Ｎ型不純物及びキャリヤガスについては上
記各実施形態と同様である。
【０１１０】以下に、図１１（ａ）〜（ｃ）及び図１２
（ａ）〜（ｄ）に基づきその製造工程について説明す
る。
【０１１１】まず、１回目の結晶成長を行うため、サフ
ァイヤ基板１をＭＯＣＶＤ装置のサセプタ上にセット
し、基板温度１２００℃程度まで昇温し、表面処理を施
す。次に、サファイヤ基板１の基板温度を500℃〜650℃
程度まで降温し、サファイヤ基板１上にＧａＮ、ＡｌＮ
又はＡｌ0.1Ｇａ0.9Ｎバッファ層２’を５０ｎｍ〜２μ
ｍ程度成長させる。
【０１１２】次に、基板温度を1050℃程度まで昇温し、
ＭｇドープＧａＮバッファ層２を０．５〜１μｍ程度成
長させる。次に、ＭｇドープＧａＮバッファ層２の上に
ＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層３を０．７〜１
μｍ程度成長させる。そして、基板温度を800〜850℃程
度に降温し、ノンドープＩｎ0.15Ｇａ0.85Ｎ活性層４を
３〜８０ｎｍ成長させる。
【０１１３】次に、基板温度を1050℃程度まで昇温し、
Ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層５を０．１〜０．３μ
ｍ程度成長させ、更にＭｇドープＡｌ0.05Ｇａ0.95Ｎ内
部電流狭窄層７を０．５μｍ成長させる。ここで、内部
電流狭窄層７は電流が流れない高抵抗層でもよい（図１
１（ａ）参照）。
【０１１４】次に、ウエハーを成長室から取り出し、Ｍ
ｇドープＡｌ0.05Ｇａ0.95Ｎ内部電流狭窄層７の上のＳ
ｉＯx，ＳｉＮx又はレジストマスク１２を形成し、通常
のフォトリソグラフィ技術を用いてＭｇドープＡｌ0.05
Ｇａ0.95Ｎ内部電流狭窄層７の上のＳｉＯx，ＳｉＮx又
はレジストマスク１２の一部をストライプ状に除去して
開口１３を形成する（図１１（ｂ）参照）。
【０１１５】次に、このウエハーをウエットエッチング
又はドライエッチング、例えば上述のＲＩＥ又はＥＣＲ
‐ＲＩＢＥにおいて、ＢＣｌ3／Ａｒ又はＣＣｌ2Ｆ2／
Ａｒ等のガスを用いて、ＭｇドープＡｌ0.05Ｇａ0.95Ｎ
内部電流狭窄層７の表面が露出するまでエッチング１４
する（図１１（ｃ）参照）。
【０１１６】次に、フッ酸系エッチング液又は有機溶剤
にてレジストマスク１２を除去する。そして、ウエハー
を再度ＭＯＣＶＤ装置のサセプタ上にセットする。次
に、上記各実施形態同様に、基板温度400〜650℃にてＡ
ｌを含むＮ型Ａｌ0.05Ｇａ0.95Ｎ表面保護層７’を１０
〜２０ｎｍ成長させ、露出したＮ型Ａｌ0.1Ｇａ0.9Ｎク
ラッド層５の表面及びＭｇドープＡｌ0.05Ｇａ0.95Ｎ内
部電流狭窄層７の表面を覆うように積層する（図１２
（ａ）参照）。
【０１１７】ここで、低温基板温度にて積層した表面保
護層７’は多結晶であるが、この表面上に再成長するた
めに基板温度の昇温中に表面保護層７’は多結晶から単
結晶になり、特に素子特性に悪影響を及ぼすことはな
い。
【０１１８】次に、基板温度を1050℃程度まで昇温し、
Ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層８を０．７〜１μｍ程
度及びＮ型ＧａＮコンタクト層９を０．５〜１μｍ程度
成長させる（図１２（ｂ）参照）。
【０１１９】次に、ウエハーをＭＯＣＶＤ装置から取り
出し、Ｎ2雰囲気下、800℃にて熱アニーリングを行い、
Ｍｇドープ層をＰ型に変化させる。次に、Ｐ型用電極づ
けを行うためにＰ型ＧａＮ層２の表面が露出するまでエ
ッチング１６する（図１２（ｃ）参照）。
【０１２０】そして、Ｎ型ＧａＮコンタクト層９の上に
Ｎ型用電極１１、Ｐ型ＧａＮ層２の上にＰ型用電極１０
を形成する（図１２（ｄ）参照）。
【０１２１】以上の工程によって、図１０に示す構造の
窒化ガリウム系化合物半導体レーザが作製される。
【０１２２】本実施形態４においても、Ｎ型Ａｌ0.1Ｇ
ａ0.9Ｎクラッド層５の表面及びＭｇドープＡｌ0.05Ｇ
ａ0.95Ｎ内部電流狭窄層７の表面を覆う表面保護層７’
が形成されているので、上記実施形態１同様の効果を奏
することができる。
【０１２３】（実施形態５）図１３は本発明窒化ガリウ
ム系化合物半導体発光素子の実施形態５を示す。本実施
形態５の窒化ガリウム系化合物半導体レーザは、上記実
施形態１〜実施形態４のものとは異なり、表面保護層
７’を有しておらず、上部クラッド層５の表面に再蒸発
層６を形成し、かつエッチング工程で露出された上部ク
ラッド層５の表面近傍に高濃度不純物領域２０を形成
し、かつこの高濃度不純物領域２０を覆うように内部電
流狭窄層７の上に不純物蒸発防止層２１を形成した構造
になっている。
【０１２４】本実施形態５の窒化ガリウム系化合物半導
体レーザも、ＭＯＣＶＤ法によって作製される。本実施
形態５では、基板として低抵抗型ＳｉＣ基板を用い、Ｖ
族原料、III族原料、Ｐ型不純物、Ｎ型不純物及びキャ
リヤガスについては上記各実施形態と同様である。
【０１２５】以下に本実施形態５の窒化ガリウム系化合
物半導体レーザの製造工程を、図１４（ａ）〜（ｅ）及
び図１５（ａ）〜（ｄ）に基づき説明する。
【０１２６】まず、１回目の結晶成長を行うため、低抵
抗Ｎ型ＳｉＣ基板１をＭＯＣＶＤ装置のサセプタ上にセ
ットし、基板温度1200℃程度まで昇温し、表面処理を施
す。次に、低抵抗Ｎ型ＳｉＣ基板１の基板温度を1050℃
程度まで降温し、低抵抗Ｎ型ＳｉＣ基板１上にＮ型Ｇａ
Ｎバッファ層２を０．０５〜１μｍ程度成長させる。
【０１２７】次に、Ｎ型ＧａＮバッファ層２の上にＮ型
Ａｌ0.1Ｇａ0.9Ｎクラッド層３を０．７〜１μｍ程度成
長させる。続いて、基板温度を800〜850℃程度に降温
し、ノンドープＩｎ0.15Ｇａ0.85Ｎ活性層４を３〜８０
ｎｍ成長させる。次に、基板温度を1050℃程度まで昇温
し、ＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層５を０．１
〜０．３μｍ程度成長させ、更に基板温度を400〜850℃
程度に降温し、ＭｇドープＩｎＮ再蒸発層６を３ｎｍ成
長させる。そして、基板温度を400℃〜1050℃程度まで
昇温しながら、Ｎ型Ａｌ0.05Ｇａ0.95Ｎ内部電流狭窄層
７を０．５μｍ成長させる（図１４（ａ）参照）。
【０１２８】次に、ウエハーを成長室から取り出し、Ｎ
型Ａｌ0.05Ｇａ0.95Ｎ内部電流狭窄層７の表面上にＳｉ
Ｏx，ＳｉＮx又はレジストマスク１２を形成し、通常の
フォトリソグラフィ技術を用いてＮ型Ａｌ0.05Ｇａ0.95
Ｎ内部電流狭窄層７の上のＳｉＯx，ＳｉＮx又はレジス
トマスク１２の一部をストライプ状に除去して開口１３
を形成する（図１４（ｂ）参照）。
【０１２９】次に、このウエハーを大気中でウエットエ
ッチング又はドライエッチング、例えば上述のＲＩＥ又
はＥＣＲ‐ＲＩＢＥにおいて、ＢＣｌ3／Ａｒ又はＣＣ
ｌ2Ｆ2／Ａｒ等のガスを用いて、Ｎ型Ａｌ0.05Ｇａ0.95
Ｎ内部電流狭窄層７をＭｇドープＩｎＮ再蒸発層６の表
面が露出するまでエッチング１４する（図１４（ｃ）参
照）。
【０１３０】次に、フッ酸系エッチング液又は有機溶剤
にてレジストマスク１２を除去する（図１４（ｄ）参
照）。
【０１３１】次に、ウエハーを再度ＭＯＣＶＤ装置のサ
セプタ上にセットし、Ｎ2及びＮＨ3雰囲気下、基板温度
約550℃にてＭｇドープＩｎＮ層６を再蒸発させ、Ｍｇ
ドープＡｌ0.1Ｇａ0.9Ｎクラッド層５の表面を露出１５
させる（図１４（ｅ）参照）。
【０１３２】次に、所定の基板温度にて、露出させたＭ
ｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層５の表面上に、例
えばＭｇを数原子層堆積させる（５Ｐ１）、或いはイオ
ン注入を行う（５Ｐ２）又はＭｇ高ドープＡｌ0.05Ｇａ
0.95Ｎ層を積層する（５Ｐ３）ことにより、Ｍｇ高ドー
プ濃度領域（高濃度不純物領域）２０を形成する。ここ
で、好ましいＰ型材料としては、蒸気圧が低く温度依存
性の少ないＣｐ2Ｍｇがよい（図１５（ａ）参照）。
【０１３３】ここで、Ｍｇ高ドープ濃度領域２０の好ま
しいＭｇ不純物濃度の範囲は１×１０18〜１×１０19ｃ
ｍ‐3とする。
【０１３４】例えば、Ｐ型不純物としての有機金属はＤ
ＭＺｎ，ＤＥＺｎ等を用いてもよい。なお、Ｐ型不純物
高濃度領域を形成する基板温度は、例えば400〜800℃の
範囲が好ましい。
【０１３５】次に、２回目の結晶成長を行う。露出させ
たＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層５の表面上の
Ｍｇ高ドープ濃度領域２０よりＭｇの再蒸発を防止する
ために、基板温度400℃〜650℃にてＭｇドープＡｌ0.05
Ｇａ0.95Ｎ不純物蒸発防止層２１を１０〜２０ｎｍ成長
させる（図１５（ｂ）参照）。
【０１３６】ここで、低温基板温度にて積層した不純物
蒸発防止層２１は多結晶であるが、この表面上に再成長
するために基板温度の昇温中に不純物蒸発防止層２１は
多結晶から単結晶になり、特に素子特性に悪影響を及ぼ
すことはない。
【０１３７】次に、基板温度を1050℃程度まで昇温し、
ＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層８を０．７〜１
μｍ程度及びＭｇドープＧａＮコンタクト層９を０．５
〜１μｍ程度成長させる。ここで、基板温度を昇温中に
Ｍｇドープクラッド層５の表面上に堆積されたＭｇがＡ
ｌ0.1Ｇａ0.9Ｎクラッド層５中に拡散される（図１５
（ｃ）参照）。
【０１３８】次に、ウエハーをＭＯＣＶＤ装置から取り
出し、Ｎ2雰囲気下、800℃にて熱アニーリングを行い、
Ｍｇドープ層をＰ型に変化させる。そして、Ｐ型ＧａＮ
コンタクト層９の上にＰ型用電極１０、低抵抗Ｎ型Ｓｉ
Ｃ基板１にＮ型用電極１１を形成する（図１５（ｄ）参
照）。
【０１３９】以上の工程により、図１３に示す構造の窒
化ガリウム系化合物半導体レーザが作製される。
【０１４０】本実施形態５の窒化ガリウム系化合物半導
体レーザによれば、再蒸発層を低温にて再蒸発させ、露
出されたクラッド層表面上にＰ型不純物を堆積させ、イ
オン注入を行う又は高ドープＡｌ0.05Ｇａ0.95Ｎ層を積
層することにより高ドープ濃度領域２０を形成し、かつ
Ｐ型不純物の再蒸発を防止するために、Ａｌ0.05Ｇａ
0.95Ｎ不純物蒸発防止層２１を形成する素子構造をとる
ため、再成長界面でのキャリヤの欠乏を防止できる。こ
のため、再成長界面での直列抵抗分が低くなり、順方向
電圧が低い、再成長界面が良好な信頼性の優れた内部電
流狭窄型窒化ガリウム系半導体レーザ又は発光素子の作
製が可能となる。
【０１４１】（実施形態６）図１６は本発明窒化ガリウ
ム系化合物半導体発光素子の実施形態６を示す。本実施
形態６の窒化ガリウム系化合物半導体レーザは、サファ
イヤ基板１の表面にＧａＮ又はＡｌＮ又はＡｌ0.1Ｇａ
0.9Ｎバッファ層２’を形成した点と、Ｎ型用電極１１
をＮ型ＧａＮバッファ層２の上に形成した点が、主とし
て実施形態１の窒化ガリウム系化合物半導体レーザと異
なっている。
【０１４２】なお、この窒化ガリウム系化合物半導体レ
ーザも、ＭＯＣＶＤ法によって作製される。本実施形態
４では、基板としてサファイヤ基板を用い、Ｖ族原料、
III族原料、Ｐ型不純物、Ｎ型不純物及びキャリヤガス
については上記各実施形態と同様である。
【０１４３】以下にその製造工程を図１７（ａ）〜
（ｅ）及び図１８（ａ）〜（ｄ）に基づいて説明する。
【０１４４】まず、１回目の結晶成長を行うため、サフ
ァイヤ基板１をＭＯＣＶＤ装置のサセプタ上にセット
し、基板温度1200℃程度まで昇温し、表面処理を施す。
次に、サファイヤ基板の基板温度を500℃〜650℃程度ま
で降温し、サファイヤ基板１にＧａＮ、ＡｌＮ又はＡｌ
0.1Ｇａ0.9Ｎバッファ層２’を５０ｎｍ〜２μｍ程度成
長させる。次に、基板温度を1050℃程度まで昇温し、Ｎ
型ＧａＮバッファ層２を０．５〜１μｍ程度成長させ、
次に、Ｎ型ＧａＮバッファ層２の上にＮ型Ａｌ0.1Ｇａ
0.9Ｎクラッド層３を０．７〜１μｍ程度成長させる。
【０１４５】次に、基板温度を800〜850℃程度に降温
し、ノンドープＩｎ0.15Ｇａ0.85Ｎ活性層４を３〜８０
ｎｍ成長させ、次に、基板温度を1050℃程度まで昇温、
ＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層５を０．１〜
０．３μｍ程度成長させ、更に、基板温度400〜850℃程
度に降温し、ＭｇドープＩｎＮ再蒸発層６を３ｎｍ成長
させる。次に、基板温度を1050℃程度まで昇温しなが
ら、Ｎ型Ａｌ0.05Ｇａ0.95Ｎ内部電流狭窄層７を０．５
μｍ成長させる（図１７（ａ）参照）。
【０１４６】次に、ウエハーを成長室から取り出し、Ｎ
型Ａｌ0.05Ｇａ0.95Ｎ内部電流狭窄層７の上にＳｉ
Ｏx，ＳｉＮx又はレジストマスク１２を形成し、通常の
フォトリソグラフィ技術を用いてＮ型Ａｌ0.05Ｇａ0.95
Ｎ内部電流狭窄層７の上のＳｉＯx，ＳｉＮx又はレジス
トマスク１２の一部をストライプ状に除去して開口１３
を形成する（図１７（ｂ）参照）。
【０１４７】次に、このウエハーを大気中でウエットエ
ッチング又はドライエッチング、例えば上述のＲＩＥ又
はＥＣＲ−ＲＩＢＥにおいて、ＢＣｌ3／Ａｒ又はＣＣ
ｌ2Ｆ2／Ａｒ等のガスを用いて、Ｎ型Ａｌ0.05Ｇａ0.95
Ｎ内部電流狭窄層７をＭｇドープＩｎＮ再蒸発層６の表
面が露出するまでエッチング１４する（図１７（ｃ）参
照）。
【０１４８】次に、フッ酸系エッチング液又は有機溶剤
にてレジストマスク１２を除去する。
【０１４９】次に、ウエハーを再度ＭＯＣＶＤ装置のサ
セプタ上にセットし、Ｎ2及びＮＨ3雰囲気下、基板温度
約550℃にてＭｇドープＩｎＮ層６を再蒸発させ、Ｍｇ
ドープＡｌ0.1Ｇａ0.9Ｎクラッド層５の表面を露出１５
させる（図１７（ｄ）参照）。
【０１５０】次に、所定の基板温度にて、露出させたＭ
ｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層５の表面上に、例
えばＭｇを数原子層堆積させる（５Ｐ１）、或いはイオ
ン注入を行う（５Ｐ２）又はＭｇ高ドープＡｌ0.05Ｇａ
0.95Ｎ層を積層する（５Ｐ３）ことによりＭｇ高ドープ
濃度領域２０を形成する。
【０１５１】ここで、好ましいＰ型材料及びＭｇ不純物
濃度の範囲等は上記実施形態５と同様である。
【０１５２】次に、２回目の結晶成長を行う。露出させ
たＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層５の表面上の
Ｍｇ高ドープ濃度領域２０よりＭｇの再蒸発を防止する
ために、基板温度400℃〜650℃にてＭｇドープＡｌ0.05
Ｇａ0.95Ｎ不純物蒸発防止層２１を１０〜２０ｎｍ成長
させる（図１８（ａ）参照）。
【０１５３】この不純物蒸発防止層２０も多結晶である
が、この表面上に再成長するために基板温度の昇温中に
不純物蒸発防止層２０は多結晶から単結晶になり、特に
素子特性に悪影響を及ぼすことはない。
【０１５４】次に、基板温度を1050℃程度まで昇温し、
ＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層８を０．７〜１
μｍ程度及びＭｇドープＧａＮコンタクト層９を０．５
〜１μｍ程度成長させる。ここで、基板温度を昇温中に
Ｍｇドープクラッド層５の表面上に堆積されたＭｇがＭ
ｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層５中に拡散される
（図１８（ｂ）参照）。
【０１５５】次に、ウエハーをＭＯＣＶＤ装置から取り
出し、Ｎ2雰囲気下、800℃にて熱アニーリングを行い、
Ｍｇドープ層をＰ型に変化させる。次に、Ｎ型用電極付
けを行うために、Ｎ型ＧａＮ層２の表面が露出するまで
エッチング１６する（図１８（ｃ）参照）。
【０１５６】そして、Ｐ型ＧａＮコンタクト層９の上に
Ｐ型用電極１０、Ｎ型ＧａＮ層２にＮ型用電極１１を形
成する（図１８（ｄ）参照）。
【０１５７】以上の工程により、図１６に示す構造の窒
化ガリウム系化合物半導体レーザが作製される。
【０１５８】本実施形態６の窒化ガリウム系化合物半導
体レーザは、実施形態５の窒化ガリウム系化合物半導体
レーザと同様の素子構造を有するので、上記同様の効果
を奏することができる。
【０１５９】（実施形態７）図１９は本発明窒化ガリウ
ム系化合物半導体発光素子の実施形態７を示す。本実施
形態７の窒化ガリウム系化合物半導体レーザは、実施形
態５の窒化ガリウム系化合物半導体レーザと同様の構造
であり、ＭＯＣＶＤ法によって作製される。本実施形態
７では、基板として低抵抗Ｐ型ＳｉＣ基板を用い、Ｖ族
原料、III族原料、Ｐ型不純物、Ｎ型不純物及びキャリ
ヤガスについては上記各実施形態と同様である。
【０１６０】以下にその製造工程を図２０（ａ）〜
（ｅ）及び図２１（ａ）〜（ｄ）に基づいて説明する。
【０１６１】まず、１回目の結晶成長を行うため、低抵
抗Ｐ型ＳｉＣ基板１をＭＯＣＶＤ装置のサセプタ上にセ
ットし、基板温度1200℃程度まで昇温し、表面処理を施
す。次に、低抵抗Ｐ型ＳｉＣ基板１の基板温度を1050℃
程度まで降温し、低抵抗Ｐ型ＳｉＣ基板１上にＭｇドー
プＧａＮバッファ層２を０．５〜１μｍ程度成長させ
る。次に、ＭｇドープＧａＮバッファ層２の上にＭｇド
ープＡｌ0.1Ｇａ0.9Ｎクラッド層３を０．７〜１ｕｍ程
度成長させる。次に、基板温度を800〜850℃程度に降温
し、ノンドープＩｎ0.15Ｇａ0.85Ｎ活性層４を３〜８０
ｎｍ成長させ、次に、基板温度を400℃〜1050℃程度ま
で昇温しながら、Ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層５を
０．１〜０．３μｍ程度成長させ、更に、基板温度を80
0〜850℃程度に降温し、Ｎ型ＩｎＮ再蒸発層６を３ｎｍ
成長させ、基板温度を1050℃程度まで昇温し、Ｍｇドー
プＡｌ0.05Ｇａ0.95Ｎ内部電流狭窄層７を０．５μｍ成
長させる。ここで、内部電流狭窄層７は電流が流れない
高低抗層も含む（図２０（ａ）参照）。
【０１６２】次に、ウエハーを成長室から取り出し、Ｍ
ｇドープＡｌ0.05Ｇａ0.95Ｎ内部電流狭窄層７の上にＳ
ｉＯx，ＳｉＮx又はレジストマスク１２を形成し、通常
のフォトリソグラフィ技術を用いて、ＭｇドープＡｌ
0.05Ｇａ0.95Ｎ内部電流狭窄層７の上のＳｉＯx，Ｓｉ
Ｎx又はレジストマスク１２の一部をストライプ状に除
去して開口１３を形成する（図２０（ｂ）参照）。
【０１６３】次に、このウエハーを大気中でウエットエ
ッチング又はドライエッチング法、例えば上述のＥＣＲ
‐ＲＩＢＥにおいて、ＢＣｌ3／Ａｒ又はＣＣｌ2Ｆ2／
Ａｒ等のガスを用いて、ＭｇドープＡｌ0.05Ｇａ0.95Ｎ
内部電流狭窄層７をＮ型ＩｎＮ再蒸発層６の表面が露出
するまでエッチング１４する（図２０（ｃ）参照）。
【０１６４】次に、フッ酸系エッチング液又は有機溶剤
にてレジストマスク１２を除去する（図２０（ｄ）参
照）。
【０１６５】次に、ウエハーを再度ＭＯＣＶＤ装置のサ
セプタ上にセットし、Ｎ2及びＮＨ3雰囲気下、基板温度
約550℃にてＮ型ＩｎＮ層６を再蒸発させ、Ｎ型Ａｌ0.1
Ｇａ0.9Ｎクラッド層５の表面を露出１５させる（図２
０（ｅ）参照）。
【０１６６】次に、所定の基板温度にて露出させたＮ型
Ａｌ0.1Ｇａ0.9Ｎクラッド層５の表面上にＮ型不純物と
して、例えばＳｉを数原子層堆積させる（５Ｎ１）、或
いはイオン注入を行う（５Ｎ２）又はＳｉ高ドープＡｌ
0.05Ｇａ0.95Ｎ層を積層する（５Ｎ３）ことによりＳｉ
高ドープ濃度領域２０を形成する（図２１（ａ）参
照）。
【０１６７】ここで、Ｓｉ高ドープ濃度領域２０の好ま
しいキャリヤ濃度の範囲は１×１０18〜１×１０19ｃｍ
-3とする。
【０１６８】例えば、Ｎ型不純物として水素化物の水素
希釈ガスのジシラン（Ｓｉ2Ｈ6），硫化水素（Ｈ
2Ｓ），硫化セレン（Ｈ2Ｓｅ），ＧｅＨ4，ＳｎＨ4，Ｔ
ｅＨ4等を用いてもよい。例えば、Ｎ型不純物高濃度領
域を形成する基板温度は400〜800℃の範囲が好ましい。
【０１６９】次に、２回目の結晶成長を行う。露出させ
たＳｉドープＡｌ0.1Ｇａ0.9Ｎクラッド層５表面上のＳ
ｉ高ドープ濃度領域よりＳｉの再蒸発を防止するため
に、基板温度400℃〜650℃にてＳｉドープＡｌ0.05Ｇａ
0.95Ｎ不純物蒸発防止層２１を１０〜２０ｎｍ積層する
（図２１（ａ）参照）。ここで、低温基板温度にて積層
したドーパント蒸発防止層２１は多結晶であるが、この
表面上に再成長するために基板温度の昇温中にドーパン
ト蒸発防止層２１は多結晶から単結晶になり、特に素子
特性に悪影響をおよぽすことはない（図２１（ｂ）参
照）。
【０１７０】次に、基板温度を1050℃程度まで昇温し、
Ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層８を０．７〜１μｍ程
度及びＮ型ＧａＮコンタクト層９を０．５〜１μｍ程度
成長させる。ここで、基板温度を昇温中にＮ型クラッド
層５表面上のＳｉ高ドープ領域２０よりＳｉがＮ型Ａｌ
0.1Ｇａ0.9Ｎクラッド層５中に拡散される（図２１
（ｃ）参照）。
【０１７１】次に、ウエハーをＭＯＣＶＤ装置から取り
出し、Ｎ2雰囲気下、800℃にて熱アニーリングを行い、
Ｍｇドープ層をＰ型に変化させる。Ｎ型ＧａＮコンタク
ト層９の上にＮ型用電極１１、低抵抗Ｐ型ＳｉＣ基板１
にＰ型用電極１０を形成する（図２１（ｄ）参照）。
【０１７２】以上の工程によって図１９に示す構造の窒
化ガリウム系化合物半導体レーザが作製される。
【０１７３】本実施形態７の窒化ガリウム系化合物半導
体レーザは、実施形態５及び実施形態６の窒化ガリウム
系化合物半導体レーザと同様の素子構造を有するので、
上記同様の効果を奏することができる。
【０１７４】（実施形態８）図２２は本発明窒化ガリウ
ム系化合物半導体発光素子の実施形態８を示す。本実施
形態８の窒化ガリウム系化合物半導体レーザは、実施形
態６の窒化ガリウム系化合物半導体レーザと同様の構造
であり、ＭＯＣＶＤ法によって作製される。本実施形態
８では、基板としてサファイヤ基板を用い、Ｖ族原料、
III族原料、Ｐ型不純物、Ｎ型不純物及びキャリヤガス
については上記各実施形態と同様である。
【０１７５】以下にその製造工程を図２３（ａ）〜
（ｅ）及び図２４（ａ）〜（ｄ）に基づいて説明する。
【０１７６】まず、１回目の結晶成長を行うため、サフ
ァイヤ基板１をＭＯＣＶＤ装置のサセプタ上にセット
し、基板温度1200℃程度まで昇温し、表面処理を施す。
次に、サファイヤ基板１の基板温度を500℃〜650℃程度
まで降温し、サファイヤ基板１上にＧａＮ、ＡｌＮ又は
Ａｌ0.1Ｇａ0.9Ｎバッファ層２を５０ｎｍ〜２μｍ程度
成長させる。
【０１７７】次に、基板温度を1050℃程度まで昇温し、
ＭｇドープＧａＮバッファ層２を０．５〜１μｍ程度成
長させ、次に、ＭｇドープＧａＮバッファ層２の上にＭ
ｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層３を０．７〜１μ
ｍ程度成長させる。次に、基板温度を400〜850℃程度に
降温し、ノンドープＩｎ0.15Ｇａ0.85Ｎ活性層４を３〜
８０ｎｍ成長させ、次に、基板温度を400℃〜1050℃程
度まで昇温しながら、Ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層
５を０．１〜０．３μｍ程度成長させ、更に、基板温度
を800〜850℃程度に降温し、Ｎ型ＩｎＮ再蒸発層６を３
ｎｍ成長させ、基板温度を1050℃程度まで昇温し、Ｍｇ
ドープＡｌ0.05Ｇａ0.95Ｎ内部電流狭窄層７を０．５μ
ｍ成長させる。ここで、内部電流狭窄層０７は電流が流
れない高抵抗層でもよい（図２３（ａ）参照）。
【０１７８】次に、ウエハーを成長室から取り出し、Ｍ
ｇドープＡｌ0.05Ｇａ0.95Ｎ内部電流狭窄層７の上にＳ
ｉＯx，ＳｉＮx又はレジストマスク１２を形成し、通常
のフォトリソグラフィ技術を用いて、ＭｇドープＡｌ
0.05Ｇａ0.95Ｎ内部電流狭窄層７の上のＳｉＯx，Ｓｉ
Ｎx又はレジストマスク１２の一部をストライプ状に除
去して開口１３を形成する（図２３（ｂ）参照）。
【０１７９】次に、このウエハーをウエツトエッチング
又はドライエッチング、例えば上述のＲＩＥ又はＥＣＲ
‐ＲＩＢＥにおいて、ＢＣｌ3／Ａｒ又はＣＣｌ2Ｆ2／
Ａｒ等のガスを用いて、ＭｇドープＡｌ0.05Ｇａ0.95Ｎ
内部電流狭窄層７をＮ型ＩｎＮ再蒸発層６の表面が露出
するまでエッチング１４する（図２３（ｃ）参照）。
【０１８０】次に、フッ酸系エッチング液又は有機溶剤
にてレジストマスク１２を除去する。
【０１８１】次に、ウエハーを再度ＭＯＣＶＤ装置のサ
セプタ上にセットし、Ｎ2及びＮＨ3雰囲気下、基板温度
約550℃にてＮ型ＩｎＮ層６を再蒸発させ、Ｎ型Ａｌ0.1
Ｇａ0.9Ｎクラッド層５表面を露出１５させる（図２３
（ｄ）参照）。
【０１８２】次に、所定の基板温度にて露出させたＮ型
Ａｌ0.1Ｇａ0.9Ｎクラッド層５の表面上にＮ型不純物と
して、例えばＳｉを数原子層堆積させる（５Ｎ１）、或
いはイオン注入を行う（５Ｎ２）又はＳｉ高ドープＡｌ
0.05Ｇａ0.95Ｎ層を積層する（５Ｎ３）ことによりＳｉ
高ドープ濃度領域２０を形成する（図２３（ｅ）参
照）。
【０１８３】Ｓｉ高ドープ濃度領域の好ましいキャリヤ
濃度の範囲及びＮ型不純物、基板温度等は上記実施形態
７同様とする。
【０１８４】次に、２回目の結晶成長を行う。露出させ
たＳｉドープＡｌ0.1Ｇａ0.9Ｎクラッド層５表面上のＳ
ｉ高ドープ濃度領域２０よりＳｉの再蒸発を防止するた
めに、基板温度400℃〜650℃にてＳｉドープＡｌ0.05Ｇ
ａ0.95Ｎ不純物蒸発防止層２１を１０〜２０ｎｍ積層す
る（図２４（ａ）参照）。ここで、本実施形態８におい
ても、低温基板温度にて積層した蒸発防止層２１は多結
晶であるが、この表面上に再成長するために基板温度の
昇温中に不純物蒸発防止層２１は多結晶から単結晶にな
り、特に素子特性に悪影響を及ぼすことはない。
【０１８５】次に、基板温度を1050℃程度まで昇温し、
再成長Ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層８を０．７〜１
μｍ程度及びＮ型ＧａＮコンタクト層９を０．５〜１μ
ｍ程度成長させる。ここで、基板温度を昇温中にＮ型ク
ラッド層５表面上に堆積されたＳｉがＮ型Ａｌ0.1Ｇａ
0.9Ｎクラッド層５中に拡散される（図２４（ｂ）参
照）。
【０１８６】次に、ウエハーをＭＯＣＶＤ装置から取り
出し、Ｎ2雰囲気下、800℃にて熱アニーリングを行い、
Ｍｇドープ層をＰ型に変化させる。次に、Ｐ型用電極付
けを行うためにＰ型ＧａＮ層２の表面が露出するまでエ
ッチング１６する（図２４（ｃ）参照）。
【０１８７】そして、Ｎ型ＧａＮコンタクト層９の上に
Ｎ型用電極１１、Ｐ型ＧａＮ層２’にＰ型用電極１０を
形成する（図２４（ｄ）参照）。
【０１８８】以上の工程によって、図２２に示す構造の
窒化ガリウム系化合物半導体レーザが作製される。
【０１８９】本実施形態８の窒化ガリウム系化合物半導
体レーザは、実施形態５、実施形態６及び実施形態７の
窒化ガリウム系化合物半導体レーザと同様の素子構造を
有するので、上記同様の効果を奏することができる。
【０１９０】（実施形態９）上記の各実施形態では、表
面保護層７’を備えた窒化ガリウム系化合物半導体レー
ザ及び高濃度不純物領域２０と不純物蒸発防止層２１を
組み合わせた窒化ガリウム系化合物半導体レーザについ
て説明したが、表面保護層７’と高濃度不純物領域２０
を組み合わせた窒化ガリウム系化合物半導体レーザ及び
表面保護層７’と高濃度不純物領域２０と不純物蒸発防
止層２１を組み合わせた窒化ガリウム系化合物半導体レ
ーザについても、本発明を同様に適用することができ
る。
【０１９１】このうち、表面保護層７’と高濃度不純物
領域２０と不純物蒸発防止層２１を組み合わせた素子構
造によれば、不純物の抜けをより一層確実に防止できる
ので、特に電気的特性が優れた高信頼性の窒化ガリウム
系化合物半導体レーザを実現できる利点がある。
【０１９２】（実施形態１０）図２５は本発明の実施形
態１０を示し、本実施形態１０では窒化ガリウム系化合
物発光ダイオードに本発明を適用している。本実施形態
１０の窒化ガリウム系化合物発光ダイオードは、内部電
流狭窄層７を備えた上記実施形態１〜実施形態４の窒化
ガリウム系化合物半導体レーザとは異なり、この内部電
流狭窄層７の代わりに内部電流阻止層３７を設けた構造
をとっている。
【０１９３】この窒化ガリウム系化合物発光ダイオード
においても、表面保護層３７’が形成されており、この
表面保護層３７’の存在によって、上記各実施形態同様
に、動作電圧の低減、発光パターンの安定化、閾値電流
の低減、といった電気的特性及び光学的特性を向上で
き、信頼性を向上できる窒化ガリウム系化合物発光ダイ
オードを実現するものである。
【０１９４】この窒化ガリウム系発光ダイオードも、上
記同様に、以下ＭＯＣＶＤ法によって作製され、Ｖ族原
料、III族原料及びＮ型不純物については上記同様のも
のを用いている。
【０１９５】以下に図２６（ａ）〜（ｃ）及び図２７
（ａ）〜（ｃ）に基づきその製造工程を説明する。
【０１９６】まず、１回目の結晶成長を行うため、Ｎ型
ＳｉＣ基板３１をＭＯＣＶＤ装置のサセプタ上にセット
し、基板温度1200℃程度まで昇温し、表面処理を施す。
次に、Ｎ型ＳｉＣ基板３１の基板温度を500〜650℃程度
まで降温し、Ｎ型ＳｉＣ基板３１上にＮ型ＧａＮバッフ
ァ層３２を１０〜１００ｎｍ程度成長させる。
【０１９７】次に、基板温度1050℃程度まで昇温し、Ｎ
型ＧａＮ層３３を０．５〜４μｍ程度成長させ、次にＮ
型Ａｌ0.1Ｇａ0.9Ｎクラッド層３４を０．１〜０．３μ
ｍ程度成長させる。次に、基板温度を800〜850℃程度に
降温し、ノンドープＩｎ0.15Ｇａ0.85Ｎ活性層３５を３
〜８０ｎｍ成長させる。
【０１９８】次に、基板温度を1050℃程度まで昇温し、
ＭｇドープＡｌ0.1Ｇａ0.9Ｎクラッド層３６を０．１〜
０．３μｍ程度成長させ、Ｎ型又は高抵抗Ａｌ0.05Ｇａ
0.95Ｎ内部電流阻止層３７を０．５μｍ成長させる（図
２６（ａ）参照）。
【０１９９】次に、ウエハーを成長室から取り出し、Ｎ
型又は高抵抗Ａｌ0.05Ｇａ0.95Ｎ内部電流阻止層３７の
上にＳｉＯx、ＳｉＮx又はレジストマスク１００を形成
し、通常のフォトリソグラフィ技術を用いてＮ型又は高
抵抗Ａｌ0.05Ｇａ0.95Ｎ内部電流阻止層３７の上のＳｉ
Ｏx、ＳｉＮx又はレジストマスク１００の一部を、例え
ば円形状にする（図２６（ｂ）参照）。
【０２００】次に、このウエハーをウエットエッチング
又はドライエッチングによりＭｇドープＡｌ0.1Ｇａ0.9
Ｎクラッド層３６の表面が露出するまでエッチング１６
する。
【０２０１】次に、フッ酸系エッチング液又は有機溶剤
にてレジストマスク１００を除去する（図２６（ｃ）参
照）。
【０２０２】次に、ウエハーを再度ＭＯＣＶＤ装置のサ
セプタ上にセットし、２回目の結晶成長を行う。まず、
基板温度を400〜650℃程度にてＭｇドープＡｌ0.05Ｇａ
0.95Ｎ表面蒸発保護層３７’を２０〜１００ｎｍ程度成
長させる。次に、基板温度を1050℃程度まで昇温し、Ｍ
ｇドープＧａＮコンタクト層３９を０．５〜１μｍ程度
成長させる（図２７（ａ）参照）。
【０２０３】ここで、低温基板温度にて積層した表面蒸
発保護層３７’は多結晶であるが、この表面上に再成長
するために基板温度の昇温中に表面蒸発保護層３７’は
多結晶から単結晶になり、特に素子特性に悪影響を及ぼ
すことはない。
【０２０４】次に、ウエハーをＭＯＣＶＤ装置から取り
出し、Ｎ2雰囲気下、800℃にて熱アニーリングを行い、
Ｍｇドープ層をＰ型に変化させる。そして、Ｐ型ＧａＮ
コンタクト層３９の上にＰ型用電極１０’、Ｎ型ＳｉＣ
基板３１にＮ型用電極１２を形成する（図２７（ｂ）参
照）。
【０２０５】次に、Ｐ型用電極１０’の所望の位置にボ
ンデイング電極Ａｕ１１を厚さ５００〜８００ｎｍ形成
する（図２７（ｃ）参照）。
【０２０６】以上の工程により、図２５に示す構造の窒
化ガリウム系化合物発光ダイオードが作製される。
【０２０７】本実施形態１０の窒化ガリウム系化合物発
光ダイオードにおいても、露出したクラッド層３６の表
面上及び内部電流阻止層３７の表面を覆うように表面保
護層３７’を形成した素子構造をとるので、上記実施形
態同様の効果を奏することができる。
【０２０８】なお、基板や各層の組成比等については、
上記各実施形態で説明されたもののの選択・組み合わせ
が可能である。
【０２０９】また、上記実施形態１〜実施形態９では、
本発明を窒化ガリウム系化合物半導体レーザに適用する
場合について説明したが、窒化ガリウム系化合物発光ダ
イオードについても同様に適用することができる。
【０２１０】
【発明の効果】以上の本発明によれば、材料ガスの分解
効率が悪くならない温度以上、内部電流狭窄層及び下地
クラッド層が蒸発しない温度以下で形成された表面保護
層を有するので、下地クラッド層から不純物が抜けるの
を防止できるので、界面が高抵抗化することがない。こ
の結果、順方向電圧を低減できるので、電気的特性を向
上できる。
【０２１１】加えて、下地クラッド層表面等の表面荒れ
を防止できるので、再成長クラッド層の結晶性が良好な
ものとなり、表面状態を良好にできる。
【０２１２】また、ストライプ溝の溝形状、溝幅が変形
することがないので、光学的特性を向上できる。
【０２１３】以上の理由により、上記構成の窒化ガリウ
ム系化合物半導体発光素子によれば、動作電圧の低減、
発光パターンの安定化、閾値電流の低減、といった電気
的特性及び光学的特性を向上でき、信頼性を向上できる
窒化ガリウム系化合物半導体発光素子を実現することが
可能になる。
【０２１４】加えて、下地クラッド層が表面保護層によ
って熱的に保護され、その組成比を安定化できるので、
この点においても信頼性を向上できる。
【０２１５】また、下地クラッド層の表面近傍に高濃度
不純物領域を形成し、内部電流狭窄層を覆うように蒸発
防止層を形成する構成をとる本発明によれば、高濃度不
純物領域から不純物が気相中に抜けるのを防止できるの
で、再成長界面での直列抵抗分を低くできる。この結
果、ストライプ状の溝等を形成するために、大気中にウ
ェハーを取り出して、フォトリソグラフィ工程によりエ
ッチングしてストライプ溝を形成し、電流狭窄層を形成
する場合であっても、再成長界面に界面順位が生じ、再
成長界面での直列抵抗分が大きくなることはない。
【０２１６】このため、順方向電圧が低く電気的特性が
良好な、かつ再成長界面が良好な信頼性の高い窒化ガリ
ウム系化合物半導体発光素子を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態１を示す、窒化ガリウム系化
合物半導体レーザの模式的断面図。
【図２】（ａ）〜（ｄ）は、本発明の実施形態１を示
す、図１の窒化ガリウム系化合物半導体レーザの製造工
程の前半部を示す工程図。
【図３】（ａ）〜（ｃ）は、本発明の実施形態１を示
す、図１の窒化ガリウム系化合物半導体レーザの製造工
程の後半部を示す工程図。
【図４】本発明の実施形態２を示す、窒化ガリウム系化
合物半導体レーザの模式的断面図。
【図５】（ａ）〜（ｃ）は、本発明の実施形態２を示
す、図４の窒化ガリウム系化合物半導体レーザの製造工
程の前半部を示す工程図。
【図６】（ａ）〜（ｄ）は、本発明の実施形態２を示
す、図４の窒化ガリウム系化合物半導体レーザの製造工
程の後半部を示す工程図。
【図７】本発明の実施形態３を示す、窒化ガリウム系化
合物半導体レーザの模式的断面図。
【図８】（ａ）〜（ｄ）は、本発明の実施形態３を示
す、図７の窒化ガリウム系化合物半導体レーザの製造工
程の前半部を示す工程図。
【図９】（ａ）〜（ｃ）は、本発明の実施形態３を示
す、図７の窒化ガリウム系化合物半導体レーザの製造工
程の後半部を示す工程図。
【図１０】本発明の実施形態４を示す、窒化ガリウム系
化合物半導体レーザの模式的断面図。
【図１１】（ａ）〜（ｃ）は、本発明の実施形態４を示
す、図１０の窒化ガリウム系化合物半導体レーザの製造
工程の前半部を示す工程図。
【図１２】（ａ）〜（ｄ）は、本発明の実施形態４を示
す、図１０の窒化ガリウム系化合物半導体レーザの製造
工程の後半部を示す工程図。
【図１３】本発明の実施形態５を示す、窒化ガリウム系
化合物半導体レーザの模式的断面図。
【図１４】（ａ）〜（ｅ）は、本発明の実施形態５を示
す、図１３の窒化ガリウム系化合物半導体レーザの製造
工程の前半部を示す工程図。
【図１５】（ａ）〜（ｄ）は、本発明の実施形態５を示
す、図１３の窒化ガリウム系化合物半導体レーザの製造
工程の後半部を示す工程図。
【図１６】本発明の実施形態６を示す、窒化ガリウム系
化合物半導体レーザの模式的断面図。
【図１７】（ａ）〜（ｅ）は、本発明の実施形態６を示
す、図１６の窒化ガリウム系化合物半導体レーザの製造
工程の前半部を示す工程図。
【図１８】（ａ）〜（ｄ）は、本発明の実施形態６を示
す、図１６の窒化ガリウム系化合物半導体レーザの製造
工程の後半部を示す工程図。
【図１９】本発明の実施形態７を示す、窒化ガリウム系
化合物半導体レーザの模式的断面図。
【図２０】（ａ）〜（ｅ）は、本発明の実施形態７を示
す、図１９の窒化ガリウム系化合物半導体レーザの製造
工程の前半部を示す工程図。
【図２１】（ａ）〜（ｄ）は、本発明の実施形態７を示
す、図１９の窒化ガリウム系化合物半導体レーザの製造
工程の後半部を示す工程図。
【図２２】本発明の実施形態８を示す、窒化ガリウム系
化合物半導体レーザの模式的断面図。
【図２３】（ａ）〜（ｅ）は、本発明の実施形態８を示
す、図２２の窒化ガリウム系化合物半導体レーザの製造
工程の前半部を示す工程図。
【図２４】（ａ）〜（ｄ）は、本発明の実施形態８を示
す、図２２の窒化ガリウム系化合物半導体レーザの製造
工程の後半部を示す工程図。
【図２５】本発明の実施形態１０を示す、窒化ガリウム
系化合物発光ダイオードの模式的断面図。
【図２６】（ａ）〜（ｃ）は、本発明の実施形態１０を
示す、図２５の窒化ガリウム系化合物発光ダイオードの
製造工程の前半部を示す工程図。
【図２７】（ａ）〜（ｃ）は、本発明の実施形態１０を
示す、図２５の窒化ガリウム系化合物発光ダイオードの
製造工程の後半部を示す工程図。
【図２８】従来の窒化ガリウム系半導体レーザを示す模
式的断面図。
【図２９】従来の窒化ガリウム系半導体レーザが有する
問題点を説明するための模式的断面図。
【符号の説明】
１ 基板（低抵抗Ｎ型ＳｉＣ，サファイヤ基板） ２ Ｎ型ＧａＮバッフア層 ３ Ｎ型ＡｌＧａＮ（下部）クラッド層 ４ ノンドープＩｎＧａＮ活性層 ５、８ Ｐ型ＡｌＧａＮ（上部）クラッド層 ７ Ｎ型ＡｌＧａＮ内部電流狭窄層 ７’Ｎ型ＡｌＧａＮ表面保護層 ９ Ｐ型ＧａＮコンタクト層 １０ Ｐ型用電極 １１ Ｎ型用電極 １２ ＳｉＯx，ＳｉＮx又はレジストマスク １３ 開口 ２０ 高濃度不純物領域（Ｐ型高濃度領域，Ｎ型高濃度
領域） ２１ 蒸発防止層

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 基板上に窒化ガリウム系化合物半導体層
    を複数積層してなる積層構造体を形成した窒化ガリウム
    系化合物半導体発光素子であって、 該積層構造体は、 活性層と、 該活性層を挟む基板側の下部クラッド層及び反基板側の
    上部クラッド層と、 該上部クラッド層上に形成され、開口を有する内部電流
    狭窄層と、 該内部電流狭窄層を覆う表面保護層と、 該表面保護層の上に形成された再成長層とを有し、該表
    面保護層を該再成長層の再成長温度よりも低い成長温度
    で成長させた窒化ガリウム系化合物半導体発光素子。
  2. 【請求項２】 非導電型基板と、 該非導電型基板の上に形成された第一導電型バッファ層
    と、 該第一導電型バッファ層の上に形成された第一導電型下
    部クラッド層と、 該第一導電型下部クラッド層の上に形成された活性層
    と、 該活性層の上に形成された第二導電型上部クラツド層
    と、 該第二導電型上部クラッド層の上に形成され、開口を有
    する第一導電型内部電流狭窄層と、 該第一導電型内部電流狭窄層を覆う第二導電型表面保護
    層と、 該第二導電型表面保護層の上に形成された再成長第二導
    電型クラッド層及び第二導電型コンタクト層とを有し、
    該第二導電型表面保護層を該再成長第二導電型クラッド
    の再成長温度よりも低い成長温度で成長させた窒化ガリ
    ウム系化合物半導体発光素子。
  3. 【請求項３】 第一導電型を有する基板と、 該基板の上に形成された第一導電型バッファ層と、 該第一導電型バッファ層の上に形成された第一導電型下
    部クラッド層と、 該第一導電型下部クラッド層の上に形成された活性層
    と、 該活性層の上に形成された第二導電型上部クラッド層
    と、 該第二導電型上部クラッド層の上に形成され、開口を有
    する第一導電型内部電流狭窄層と、 該第一導電型内部電流狭窄層を覆う第二導電型表面保護
    層と、 該第二導電型表面保護層の上に形成された再成長第二導
    電型クラッド層及び第二導電型コンタクト層とを有し、
    該第二導電型表面保護層を該再成長第二導電型クラッド
    の再成長温度よりも低い成長温度で成長させた窒化ガリ
    ウム系化合物半導体発光素子。
  4. 【請求項４】 前記表面保護層の成長温度が材料ガスの
    分解効率が悪くならない温度以上、前記内部電流狭窄層
    及び前記上部クラッド層が蒸発しない温度以下、好まし
    くは４００℃以上６５０℃以下である請求項１〜請求項
    ３のいずれかに記載の窒化ガリウム系化合物半導体発光
    素子。
  5. 【請求項５】 前記表面保護層がＡｌtＧａ1-tＮ（０＜
    ｔ＜１）、前記内部電流狭窄層がＡｌwＧａ1-wＮ（０≦
    ｗ≦１）、前記下部及び上部クラッド層がＡｌxＧａ1-x
    Ｎ（０≦ｘ＜１）、前記活性層がＩｎyＧａ1-yＮ（０≦
    ｙ≦１、但しｘ＝０のときｙ≠０）である請求項１〜請
    求項４のいずれかに記載の窒化ガリウム系化合物半導体
    発光素子。
  6. 【請求項６】 前記表面保護層がＡｌtＧａ1-tＮ（０＜
    ｔ＜０．５）、好ましくはＡｌtＧａ1-tＮ（０．０５＜
    ｔ＜０．２）である請求項１〜請求項５のいずれかに記
    載の窒化ガリウム系化合物半導体発光素子。
  7. 【請求項７】 非導電型基板を成長室内に挿入し、該非
    導電型基板上にＮ型ＡｌuＧａ1-uＮ（０≦ｕ≦１）バッ
    ファ層を成長させる工程と、 該Ｎ型ＡｌuＧａ1-uＮバッファ層の上にＮ型ＡｌxＧａ
    1-xＮ（０≦ｘ＜１）下部クラツド層を成長させる工程
    と、 該Ｎ型ＡｌxＧａ1-xＮ下部クラッド層の上にＩｎyＧａ
    1-yＮ（０≦ｙ≦１、但し、ｘ＝０のときｙ≠０）活性
    層を成長させる工程と、 該ＩｎyＧａ1-yＮ活性層の上にＰ型ＡｌxＧａ1-xＮ（０
    ≦ｘ＜１）上部クラッド層を成長させる工程と、 該Ｐ型ＡｌxＧａ1-xＮ上部クラッド層の上にＮ型内部電
    流狭窄層ＡｌwＧａ１−ｗＮ（０≦ｗ≦１）を成長させ
    る工程と、 前記の各層が形成された非導電型基板を成長室から取り
    出し、該Ｎ型内部電流狭窄層ＡｌｗＧａ1-wＮの一部を
    除去して開口を形成する工程と、 該非導電型基板を再度成長室内に挿入し、該Ｎ型内部電
    流狭窄層の上にＰ型表面保護層ＡｌtＧａ1-tＮ（０＜ｔ
    ＜１）を成長させる工程と、 該Ｐ型表面保護層ＡｌtＧａ1-tＮの上に再成長Ｐ型Ａｌ
    xＧａ1-xＮ（０≦ｘ＜１）クラッド層及び再成長Ｐ型Ａ
    ｌx'Ｇａ1-x'Ｎ（０≦ｘ’＜１）コンタクト層を順次成
    長させる工程とを包含し、該Ｐ型表面保護層ＡｌtＧａ
    1-tＮの成長工程を、該再成長Ｐ型ＡｌxＧａ1-xＮクラ
    ッド層の再成長温度よりも低い成長温度で行う窒化ガリ
    ウム系化合物半導体発光素子の製造方法。
  8. 【請求項８】 非導電型基板を成長室内に挿入し、該非
    導電型基板上にＰ型ＡｌuＧａ1-uＮ（０≦ｕ≦１）バッ
    ファ層を成長させる工程と、 該Ｐ型ＡｌuＧａ1-uＮバッファ層の上にＰ型ＡｌxＧａ
    1-xＮ（０≦ｘ＜１）下部クラツド層を成長させる工程
    と、 該Ｐ型ＡｌxＧａ1-xＮ下部クラツド層の上にＩｎyＧａ
    1-yＮ（０≦ｙ≦１、但しｘ＝０のときｙ≠０）活性層
    を成長させる工程と、 該ＩｎyＧａ1-yＮ活性層の上にＮ型ＡｌxＧａ1-xＮ（０
    ≦ｘ＜１）上部クラッド層を成長させる工程と、 該Ｎ型ＡｌxＧａ1-xＮ上部クラッド層の上にＰ型内部電
    流狭窄層ＡｌwＧａ1-wＮ（０≦ｗ≦１）を成長させる工
    程と、 前記の各層が形成された非導電型基板を成長室から取り
    出し、該Ｐ型内部電流狭窄層ＡｌwＧａ1-wＮの一部を除
    去して開口を形成する工程と、 該非導電型基板を再度成長室内に挿入し、該Ｐ型内部電
    流狭窄層ＡｌwＧａ1-wＮの上にＮ型表面保護層ＡｌtＧ
    ａ1-tＮ（０＜ｔ＜１）を成長させる工程と、 該Ｎ型表面保護層ＡｌtＧａ1-tＮの上に再成長Ｎ型Ａｌ
    xＧａ1-xＮ（０≦ｘ＜１）クラツド層及び再成長Ｎ型Ａ
    ｌx'Ｇａ1-x'Ｎ（０≦ｘ’＜１）コンタクト層を順次成
    長させる工程とを包含し、該Ｎ型表面保護層ＡｌtＧａ
    1-tＮの成長工程を、該再成長Ｎ型Ａｌ xＧａ1-xＮクラ
    ッド層の再成長温度よりも低い成長温度で行う窒化ガリ
    ウム系化合物半導体発光素子の製造方法。
  9. 【請求項９】 導電型基板を成長室内に挿入し、該導電
    型基板上にＮ型ＡｌuＧａ1-uＮ（０≦ｕ≦１）バッファ
    層を成長させる工程と、 該Ｎ型ＡｌuＧａ1-uＮバッファ層の上にＮ型ＡｌxＧａ
    1-xＮ（０≦ｘ＜１）下部クラツド層を成長させる工程
    と、 該Ｎ型ＡｌxＧａ1-xＮ下部クラツド層の上にＩｎyＧａ
    1-yＮ（０≦ｙ≦１、但しｘ＝０のときｙ≠０）活性層
    を成長させる工程と、 該ＩｎyＧａ1-yＮ活性層の上にＰ型ＡｌxＧａ1-xＮ（０
    ≦ｘ＜１）上部クラッド層を成長させる工程と、 該Ｐ型ＡｌxＧａ1-xＮ上部クラッド層の上にＮ型内部電
    流狭窄層ＡｌwＧａ1-wＮ（０≦ｗ≦１）を成長させる工
    程と、 前記の各層が形成された導電型基板を成長室から取り出
    し、該Ｎ型内部電流狭窄層ＡｌwＧａ1-wＮの一部を除去
    して開口を形成する工程と、 該導電型基板を再度成長室内に挿入し、該Ｎ型内部電流
    狭窄層ＡｌwＧａ1-wＮの上にＰ型表面保護層ＡｌtＧａ
    1-tＮ（０＜ｔ＜１）を成長させる工程と、 該Ｐ型表面保護層ＡｌtＧａ1-tＮの上に再成長Ｐ型Ａｌ
    xＧａ1-xＮ（０≦ｘ＜１）クラッド層及び再成長Ｐ型Ａ
    ｌx'Ｇａ1-x'Ｎ（０≦ｘ’＜１）コンタクト層を順次成
    長させる工程とを包含し、該Ｐ型表面保護層ＡｌtＧａ
    1-tＮの成長工程を、該再成長Ｐ型ＡｌxＧａ1-xＮクラ
    ッド層の再成長温度よりも低い成長温度で行う窒化ガリ
    ウム系化合物半導体発光素子の製造方法。
  10. 【請求項１０】 導電型基板を成長室内に挿入し、該導
    電型基板部上にＰ型ＡｌuＧａ1-uＮ（０≦ｕ≦１）バッ
    ファ層を成長させる工程と、 該Ｐ型ＡｌuＧａ1-uＮバッファ層の上にＰ型ＡｌxＧａ
    1-xＮ（０≦ｘ＜１）下部クラッド層を成長させる工程
    と、 該Ｐ型ＡｌxＧａ1-xＮ下部クラッド層の上にＩｎyＧａ
    1-yＮ（０≦ｙ≦１、但しｘ＝０のときｙ≠０）活性層
    を成長させる工程と、 該ＩｎyＧａ1-yＮ活性層の上にＮ型ＡｌxＧａ1-xＮ（０
    ≦ｘ＜１）上部クラッド層を成長させる工程と、 該Ｎ型ＡｌxＧａ1-xＮ上部クラッド層の上にＰ型内部電
    流狭窄層ＡｌwＧａ1-wＮ（０≦ｗ≦１）を成長させる工
    程と、 前記の各層が形成された導電型基板を成長室から取り出
    し、該Ｐ型内部電流狭窄層ＡｌwＧａ1-wＮの一部を除去
    して開口を形成する工程と、 該導電型基板を成長室内に再度挿入し、該Ｐ型内部電流
    狭窄層ＡｌwＧａ1-wＮの上にＮ型表面保護層ＡｌtＧａ
    1-tＮ（０＜ｔ＜１）を成長させる工程と、 該Ｎ型表面保護層ＡｌtＧａ1-tＮの上に再成長Ｎ型Ａｌ
    xＧａ1-xＮ（０≦ｘ＜１）クラッド層及び再成長Ｎ型Ａ
    ｌx'Ｇａ1-x'Ｎ（０≦ｘ’＜１）コンタクト層を順次成
    長させる工程とを包含し、Ｎ型表面保護層ＡｌtＧａ1-t
    Ｎの成長工程を、該再成長Ｎ型ＡｌxＧａ1-xＮクラッド
    層の再成長温度よりも低い成長温度で行う窒化ガリウム
    系化合物半導体発光素子の製造方法。
  11. 【請求項１１】 前記Ｐ型表面保護層ＡｌtＧａ1-tＮ又
    は前記Ｎ型表面保護層ＡｌtＧａ1-tＮの成長温度が、材
    料ガスの分解効率が悪くならない温度以上、前記内部電
    流狭窄層及び前記上部クラッド層が蒸発しない温度以
    下、好ましくは４００℃以上６５０℃以下である請求項
    ７〜請求項１０のいずれかに記載の窒化ガリウム系化合
    物半導体発光素子の製造方法。
  12. 【請求項１２】 基板上に窒化ガリウム系化合物半導体
    層を複数積層してなる積層構造体を形成した窒化ガリウ
    ム系化合物半導体発光素子であって、 該積層構造体は、 活性層と、 該活性層を挟む基板側の下部クラッド層及び反基板側の
    上部クラッド層と、 該上部クラッド層上に形成され、開口を有する内部電流
    狭窄層と、 該開口によって露出する該上部クラッド層の表面近傍に
    形成された高濃度不純物領域と、 該内部電流狭窄層を覆う蒸発防止層と、 該蒸発防止層の上に形成された再成長層とを有し、該蒸
    発防止層を該再成長層の再成長温度よりも低い成長温度
    で成長させた窒化ガリウム系化合物半導体発光素子。
  13. 【請求項１３】 非導電型基板と、 該非導電型基板上に形成された第一導電型バッファ層
    と、 該第一導電型バッファ層の上に形成された第一導電型下
    部クラッド層と、 該第一導電型下部クラッド層の上に形成された活性層
    と、 該活性層の上に形成された第二導電型上部クラッド層
    と、 該第二導電型上部クラッド層の上に形成され、一部が除
    去された第二導電型の再蒸発層及び該再蒸発層の除去さ
    れた部分に対応する幅の開口を有する第一導電型内部電
    流狭窄層と、 該再蒸発層の一部除去及び該開口によって露出する該第
    二導電型上部クラッド層の表面近傍に第二導電型不純物
    としての金属が堆積又はイオン注入されてなる高濃度不
    純物領域と、 該第一導電型内部電流狭窄層を覆うように形成され、該
    第二導電型不純物の蒸発を防止する蒸発防止層と、 該蒸発防止層の上に形成された再成長第二導電型クラッ
    ド層及び第二導電型コンタクト層とを有し、該蒸発防止
    層を該再成長第二導電型クラッド層の再成長温度よりも
    低い成長温度で成長させた窒化ガリウム系化合物半導体
    発光素子。
  14. 【請求項１４】 第一導電型を有する基板と、 該基板上に形成された第一導電型バッファ層と、 該第一導電型バッファ層の上に形成された第一導電型下
    部クラッド層と、 該第一導電型下部クラッド層の上に形成された活性層
    と、 該活性層の上に形成された第二導電型上部クラッド層
    と、 該第二導電型上部クラッド層の上に形成され、一部が除
    去された第二導電型の再蒸発層及び該再蒸発層の除去さ
    れた部分に対応する幅の開口を有する第一導電型内部電
    流狭窄層と、 該再蒸発層の一部除去及び該開口によって露出する該第
    二導電型上部クラッド層の表面近傍に第二導電型不純物
    としての金属が堆積又はイオン注入されてなる高濃度不
    純物領域と、 該第一導電型内部電流狭窄層を覆うように形成され、該
    第二導電型不純物の蒸発を防止する蒸発防止層と、 該蒸発防止層の上に形成された再成長第二導電型クラッ
    ド層及び第二導電型コンタクト層とを有し、該蒸発防止
    層を該再成長第二導電型クラッド層の再成長温度よりも
    低い成長温度で成長させた窒化ガリウム系化合物半導体
    発光素子。
  15. 【請求項１５】 前記蒸発防止層がＡｌtＧａ1-tＮ（０
    ＜ｔ＜１）、前記再蒸発層がＩｎzＧａ1-zＮ（０＜ｚ≦
    １）、前記内部電流狭窄層がＡｌwＧａ1-wＮ（０≦ｗ≦
    １）、前記クラッド層がＡｌxＧａ1-xＮ（０≦ｘ＜
    １）、前記活性層がＩｎyＧａ1-yＮ（０≦ｙ≦１、但し
    ｘ＝０のときｙ≠０）である請求項１２〜請求項１４の
    いずれかに記載の窒化ガリウム系化合物半導体発光素
    子。
  16. 【請求項１６】 前記第一導電型がＮ型半導体、前記第
    二導電型がＰ型半導体であり、露出された第二導電型上
    部クラッド層の表面近傍に形成されたＰ型の高濃度不純
    物がＭｇ，Ｚｎ等である請求項１３〜請求項１５のいず
    れかに記載の窒化ガリウム系化合物半導体発光素子。
  17. 【請求項１７】 前記第一導電型がＰ型半導体、前記第
    二導電型がＮ型半導体であり、露出された第二導電型上
    部クラッド層の表面近傍に形成されたＮ型の高濃度不純
    物がＳｉ，Ｓ，Ｓｅ，Ｇｅ，Ｓｎ，Ｔｅ等である請求項
    １３〜請求項１５のいずれかに記載の窒化ガリウム系化
    合物半導体発光素子。
  18. 【請求項１８】 非導電型基板を成長室内に挿入し、該
    非導電型基板上にＮ型ＡｌuＧａ1-uＮ（０≦ｕ≦１）バ
    ッファ層を成長させる工程と、 該Ｎ型ＡｌuＧａ1-uＮバッファ層の上にＮ型ＡｌxＧａ
    1-xＮ（０≦ｘ＜１）下部クラッド層を成長させる工程
    と、 該Ｎ型ＡｌxＧａ1-xＮ下部クラッド層の上にＩｎyＧａ
    1-yＮ（０≦ｙ≦１、但しｘ＝０のときｙ≠０）活性層
    を成長させる工程と、 該ＩｎyＧａ1-yＮ活性層の上にＰ型ＡｌxＧａ1-xＮ（０
    ≦ｘ＜１）上部クラッド層を成長させる工程と、 該Ｐ型ＡｌxＧａ1-xＮ上部クラッド層の上にＰ型を有す
    るＩｎzＧａ1-zＮ（０＜ｚ≦１）再蒸発層を成長させる
    工程と、 該ＩｎzＧａ1-zＮ再蒸発層の上にＮ型内部電流狭窄層Ａ
    ｌwＧａ1-wＮ（０≦ｗ≦１）を成長させる工程と、 前記の各層が形成された非導電型基板を成長室から取り
    出し、該Ｎ型内部電流狭窄層ＡｌwＧａ1-wＮに開口を形
    成する工程と、 該非導電型基板を再度成長室内に挿入し、該ＩｎzＧａ
    1-zＮ再蒸発層を蒸発させて該Ｐ型ＡｌxＧａ1-xＮ上部
    クラッド層の表面を露出させる工程と、 該Ｐ型ＡｌxＧａ1-xＮ上部クラッド層の表面近傍にＰ型
    不純物として金属を堆積し又はイオン注入することによ
    り、該表面近傍にＰ型不純物を高濃度に含む領域を形成
    する工程と、 該Ｎ型内部電流狭窄層ＡｌwＧａ1-wＮの上にＰ型不純物
    蒸発防止層ＡｌtＧａ1-tＮ（０＜ｔ＜１）を成長させる
    工程と、 該Ｐ型不純物蒸発防止層ＡｌtＧａ1-tＮの上に再成長Ｐ
    型ＡｌxＧａ1-xＮ（０≦ｘ＜１）クラッド層及び再成長
    Ｐ型Ａｌx'Ｇａ1-x'Ｎ（０≦ｘ’＜１）コンタクト層を
    順次成長させる工程とを包含し、該Ｐ型不純物蒸発防止
    層ＡｌtＧａ1-tＮの成長工程を、再成長Ｐ型ＡｌxＧａ
    1-xＮクラッド層の成長温度よりも低い温度で行う窒化
    ガリウム系化合物半導体発光素子の製造方法。
  19. 【請求項１９】 非導電型基板を成長室内に挿入し、該
    非導電型基板上にＰ型ＡｌuＧａ1-uＮ（０≦ｕ≦１）バ
    ッファ層を成長させる工程と、 該Ｐ型ＡｌuＧａ1-uＮバッファ層の上にＰ型ＡｌxＧａ
    1-xＮ（０≦ｘ＜１）下部クラッド層を成長させる工程
    と、 該Ｐ型ＡｌxＧａ1-xＮ下部クラッド層の上にＩｎyＧａ
    1-yＮ（０≦ｙ≦１、但しｘ＝０のときｙ≠０）活性層
    を成長させる工程と、 該ＩｎyＧａ1-yＮ活性層の上にＮ型ＡｌxＧａ1-xＮ（０
    ≦ｘ＜１）上部クラッド層を成長させる工程と、 該Ｎ型ＡｌxＧａ1-xＮ上部クラッド層の上にＮ型を有す
    るＩｎzＧａ1-zＮ（０＜ｚ≦１）再蒸発層を成長させる
    工程と、 該ＩｎzＧａ1-zＮ再蒸発層の上にＰ型内部電流狭窄層Ａ
    ｌwＧａ1-wＮ（０≦ｗ≦１）を成長させる工程と、 前記の各層が形成された非導電型基板を成長室から取り
    出し、該Ｐ型内部電流狭窄層ＡｌwＧａ1-wＮに開口を形
    成する工程と、 該非導電型基板を再度成長室内に挿入し、該ＩｎzＧａ
    1-zＮ再蒸発層を蒸発させて該Ｎ型ＡｌxＧａ1-xＮ上部
    クラッド層の表面を露出させる工程と、 該Ｎ型ＡｌxＧａ1-xＮ上部クラッド層の表面近傍にＮ型
    不純物として金属を堆積し又はイオン注入することによ
    り、該Ｎ型ＡｌxＧａ1-xＮ上部クラッド層の表面近傍に
    Ｎ型不純物を高濃度に含む領域を形成する工程と、 該Ｐ型内部電流狭窄層ＡｌwＧａ1-wＮの上にＮ型不純物
    蒸発防止層ＡｌtＧａ1-tＮ（０＜ｔ＜１）を成長させる
    工程と、 該Ｎ型不純物蒸発防止層ＡｌtＧａ1-tＮの上に再成長Ｐ
    型ＡｌxＧａ1-xＮ（０≦ｘ＜１）クラッド層及び再成長
    Ｎ型Ａｌx'Ｇａ1-x'Ｎ（０≦ｘ’＜１）コンタクト層を
    順次成長させる工程とを包含し、該Ｎ型不純物蒸発防止
    層ＡｌtＧａ1-tＮの成長工程を、該再成長Ｐ型ＡｌxＧ
    ａ1-xＮクラッド層の成長温度よりも低い温度で行う窒
    化ガリウム系化合物半導体発光素子の製造方法。
  20. 【請求項２０】 導電型基板を成長室内に挿入し、該導
    電型基板上にＮ型ＡｌuＧａ1-uＮ（０≦ｕ≦１）バッフ
    ァ層を成長させる工程と、 該Ｎ型ＡｌuＧａ1-uＮバッファ層の上にＮ型ＡｌxＧａ
    1-xＮ（０≦ｘ＜１）下部クラッド層を成長させる工程
    と、 該Ｎ型ＡｌxＧａ1-xＮ下部クラッド層の上にＩｎyＧａ
    1-yＮ（０≦ｙ≦１、但しｘ＝０のときｙ≠０）活性層
    を成長させる工程と、 該ＩｎyＧａ1-yＮ活性層の上にＰ型ＡｌxＧａ1-xＮ（０
    ≦ｘ＜１）上部クラッド層を成長させる工程と、 該Ｐ型ＡｌxＧａ1-xＮ上部クラッド層の上にＰ型を有す
    るＩｎzＧａ1-zＮ（０＜ｚ≦１）再蒸発層を成長させる
    工程と、 該ＩｎzＧａ1-zＮ再蒸発層の上にＮ型内部電流狭窄層Ａ
    ｌwＧａ1-wＮ（０≦ｗ≦１）を成長させる工程と、 前記の各層が形成された導電型基板を成長室から取り出
    し、該Ｎ型内部電流狭窄層ＡｌwＧａ1-wＮに開口を形成
    する工程と、 該導電型基板を再度成長室内に挿入し、該ＩｎzＧａ1-z
    Ｎ再蒸発層を蒸発させて該Ｐ型ＡｌxＧａ1-xＮ上部クラ
    ッド層の表面を露出させる工程と、 該Ｐ型ＡｌxＧａ1-xＮ上部クラッド層の表面近傍にＰ型
    不純物として金属を堆積し又はイオン注入することによ
    り、該Ｐ型ＡｌxＧａ1-xＮ上部クラッド層の表面近傍に
    Ｐ型不純物を高濃度に含む領域を形成する工程と、 該Ｎ型内部電流狭窄層ＡｌwＧａ1-wＮの上にＰ型不純物
    蒸発防止層ＡｌtＧａ1-tＮ（０＜ｔ＜１）を成長させる
    工程と、 該Ｐ型不純物蒸発防止層ＡｌtＧａ1-tＮの上に再成長Ｐ
    型ＡｌxＧａ1-xＮ（０≦ｘ＜１）クラッド層及び再成長
    Ｎ型Ａｌx'Ｇａ1-x'Ｎ（０≦ｘ’＜１）コンタクト層を
    順次成長させる工程とを包含し、該Ｐ型不純物蒸発防止
    層ＡｌtＧａ1-tＮの成長工程を、該再成長Ｐ型ＡｌxＧ
    ａ1-xＮ（０≦ｘ＜１）クラッド層の成長温度よりも低
    い温度で行う窒化ガリウム系化合物半導体発光素子の製
    造方法。
  21. 【請求項２１】 導電型基板を成長室内に挿入し、該導
    電型基板上にＰ型ＡｌuＧａ1-uＮ（０≦ｕ≦１）バッフ
    ァ層を成長させる工程と、 該Ｐ型ＡｌuＧａ1-uＮバッファ層の上にＰ型ＡｌxＧａ
    1-xＮ（０≦ｘ＜１）下部クラッド層を成長させる工程
    と、 該Ｐ型ＡｌxＧａ1-xＮ下部クラッド層の上にＩｎyＧａ
    1-yＮ（０≦ｙ≦１、但しｘ＝０のときｙ≠０）活性層
    を成長させる工程と、 該ＩｎyＧａ1-yＮ活性層の上にＮ型ＡｌxＧａ1-xＮ（０
    ≦ｘ＜１）上部クラッド層を成長させる工程と、 該Ｎ型ＡｌxＧａ1-xＮ上部クラッド層の上にＮ型を有す
    るＩｎzＧａ1-zＮ（０＜ｚ≦１）再蒸発層を成長させる
    工程と、 該ＩｎzＧａ1-zＮ再蒸発層の上にＰ型内部電流狭窄層Ａ
    ｌwＧａ1-wＮ（０≦ｗ≦１）を成長させる工程と、 前記の各層が形成された導電型基板を成長室から取り出
    し、該Ｐ型内部電流狭窄層ＡｌwＧａ1-wＮに開口を形成
    する工程と、 該導電型基板を再度成長室内に挿入し、該ＩｎzＧａ1-z
    Ｎ再蒸発層を蒸発させて該Ｎ型ＡｌxＧａ1-xＮ上部クラ
    ッド層の表面近傍にＮ型不純物として金属を堆積し又は
    イオン注入することにより、該Ｎ型ＡｌxＧａ1-xＮ上部
    クラッド層の表面近傍にＮ型不純物を高濃度に含む領域
    を形成する工程と、 該Ｐ型内部電流狭窄層ＡｌwＧａ1-wＮの上にＰ型不純物
    蒸発防止層ＡｌtＧａ1-tＮ（０＜ｔ＜１）を成長させる
    工程と、 該Ｐ型不純物蒸発防止層ＡｌtＧａ1-tＮの上に再成長Ｎ
    型ＡｌxＧａ1-xＮ（０≦ｘ＜１）クラッド層及び再成長
    Ｎ型Ａｌx'Ｇａ1-x'Ｎ（０≦ｘ’＜１）コンタクト層を
    順次成長させる工程とを包含し、該Ｐ型不純物蒸発防止
    層ＡｌtＧａ1-tＮの成長工程を、該再成長Ｎ型ＡｌxＧ
    ａ1-xＮクラッド層の成長温度よりも低い温度で行う窒
    化ガリウム系化合物半導体発光素子の製造方法。
  22. 【請求項２２】 請求項１２〜請求項１４、請求項１６
    又は請求項１７のいずれかに記載の高濃度不純物領域を
    有し、かつ前記蒸発防止層の代わりに請求項１〜請求項
    ６のいずれかに記載の表面保護層を有する窒化ガリウム
    系化合物半導体発光素子。
  23. 【請求項２３】 請求項１２〜請求項１４、請求項１６
    又は請求項１７のいずれかに記載の高濃度不純物領域及
    び蒸発防止層を有し、かつ請求項１〜請求項６のいずれ
    かに記載の表面保護層を有する窒化ガリウム系化合物半
    導体発光素子。
  24. 【請求項２４】 請求項１８〜請求項２１のいずれかに
    記載の不純物を高濃度に含む領域を形成する工程と、 前記蒸発防止層を形成する工程の代わりに請求項７〜請
    求項１１のいずれかに記載の表面保護層を形成する工程
    とを包含する窒化ガリウム系化合物半導体発光素子の製
    造方法。
  25. 【請求項２５】 請求項１８〜請求項２１のいずれかに
    記載の不純物を高濃度に含む領域を形成する工程及び蒸
    発防止層を形成する工程を包含し、かつ請求項７〜請求
    項１１のいずれかに記載の表面保護層を形成する工程を
    包含する窒化ガリウム系化合物半導体発光素子の製造方
    法。
  26. 【請求項２６】 請求項１〜請求項６のいずれかに記載
    の窒化ガリウム系化合物半導体発光素子において、 前記内部電流狭窄層に代えて、前記クラッド層の上に電
    流阻止層を形成した窒化ガリウム系化合物半導体発光素
    子。
  27. 【請求項２７】 請求項７〜請求項１１のいずれかに記
    載の窒化ガリウム系化合物半導体発光素子の製造方法に
    おいて、 前記内部電流狭窄層に代えて前記クラッド層上に電流阻
    止層を形成する工程と、 前記各層が形成された前記基板を成長室から取り出し、
    該電流阻止層上の該クラッド層の表面を露出させる工程
    とを包含する窒化ガリウム系化合物半導体発光素子の製
    造方法。
JP23704996A 1996-09-06 1996-09-06 窒化ガリウム系化合物半導体発光素子の製造方法 Expired - Fee Related JP3787195B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP23704996A JP3787195B2 (ja) 1996-09-06 1996-09-06 窒化ガリウム系化合物半導体発光素子の製造方法
US08/923,655 US6111275A (en) 1996-09-06 1997-09-04 Gallium nitride group compound semiconductor light-emitting device and method for fabricating the same
KR1019970045934A KR100274773B1 (ko) 1996-09-06 1997-09-05 갈륨질화물족화합물반도체발광소자및그제조방법
EP97306892A EP0828302B1 (en) 1996-09-06 1997-09-05 Gallium nitride group compound semiconductor light-emitting device and method for fabricating the same
US09/630,327 US6284559B1 (en) 1996-09-06 2000-07-31 Gallium nitride group compound semiconductor light-emitting device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23704996A JP3787195B2 (ja) 1996-09-06 1996-09-06 窒化ガリウム系化合物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JPH1084165A true JPH1084165A (ja) 1998-03-31
JP3787195B2 JP3787195B2 (ja) 2006-06-21

Family

ID=17009659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23704996A Expired - Fee Related JP3787195B2 (ja) 1996-09-06 1996-09-06 窒化ガリウム系化合物半導体発光素子の製造方法

Country Status (4)

Country Link
US (2) US6111275A (ja)
EP (1) EP0828302B1 (ja)
JP (1) JP3787195B2 (ja)
KR (1) KR100274773B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756245B2 (en) 1999-09-24 2004-06-29 Sanyo Electric Co., Ltd. Method of fabricating semiconductor device
US6904071B1 (en) 1999-03-24 2005-06-07 Sanyo Electric Co., Ltd. Semiconductor laser device and method of fabricating the same
US7508001B2 (en) 2004-06-21 2009-03-24 Panasonic Corporation Semiconductor laser device and manufacturing method thereof

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3283802B2 (ja) * 1997-09-29 2002-05-20 日本電気株式会社 選択成長法を用いた半導体層及びその成長方法、選択成長法を用いた窒化物系半導体層及びその成長方法、窒化物系半導体発光素子とその製造方法
JP4079393B2 (ja) * 1998-03-10 2008-04-23 シャープ株式会社 窒化物系化合物半導体レーザ素子及びその製造方法
US6503769B2 (en) * 1998-10-26 2003-01-07 Matsushita Electronics Corporation Semiconductor device and method for fabricating the same
WO2000054342A1 (en) * 1999-03-10 2000-09-14 Nova Crystals, Inc. HIGH BRIGHTNESS NITRIDE-BASED LEDs
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
US20040140474A1 (en) * 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
US6815241B2 (en) * 2002-09-25 2004-11-09 Cao Group, Inc. GaN structures having low dislocation density and methods of manufacture
US7148149B2 (en) * 2003-12-24 2006-12-12 Matsushita Electric Industrial Co., Ltd. Method for fabricating nitride-based compound semiconductor element
KR100586955B1 (ko) * 2004-03-31 2006-06-07 삼성전기주식회사 질화물 반도체 발광소자의 제조방법
US20070195843A1 (en) * 2006-02-22 2007-08-23 Satoshi Tamura Nitride semiconductor laser device and method for fabricating the same
US8034648B1 (en) * 2006-05-15 2011-10-11 Finisar Corporation Epitaxial regrowth in a distributed feedback laser
JP4954691B2 (ja) * 2006-12-13 2012-06-20 パナソニック株式会社 窒化物半導体レーザ装置の製造方法及び窒化物半導体レーザ装置
TWI452716B (zh) * 2007-06-08 2014-09-11 Formosa Epitaxy Inc Gallium nitride based light emitting diode and manufacturing method thereof
KR101047634B1 (ko) 2008-11-24 2011-07-07 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101552104B1 (ko) * 2009-01-20 2015-09-14 삼성전자주식회사 반도체 발광소자
US8748932B2 (en) * 2011-01-26 2014-06-10 Lg Innotek Co., Ltd. Light emitting device having curved top surface with fine unevenness
KR102007402B1 (ko) * 2012-08-06 2019-08-05 엘지이노텍 주식회사 발광소자
WO2017202329A1 (zh) * 2016-05-25 2017-11-30 厦门三安光电有限公司 发光二极管及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101769B2 (ja) * 1989-01-24 1995-11-01 ローム株式会社 半導体レーザ
JPH0362585A (ja) * 1989-07-28 1991-03-18 Nec Corp 半導体レーザ装置
GB2265755B (en) * 1992-03-31 1995-11-08 Matsushita Electronics Corp Semiconductor laser device and its fabrication method
US5432808A (en) * 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
JP2914093B2 (ja) * 1993-06-04 1999-06-28 住友電気工業株式会社 半導体レーザ
KR970011146B1 (ko) * 1993-10-06 1997-07-07 엘지전자 주식회사 반도체 레이저 다이오드 제조방법
JPH07249820A (ja) * 1994-03-09 1995-09-26 Toshiba Corp 半導体発光素子
JP3325713B2 (ja) * 1994-08-22 2002-09-17 ローム株式会社 半導体発光素子の製法
JPH0897507A (ja) * 1994-09-29 1996-04-12 Rohm Co Ltd 半導体レーザ
JPH08222815A (ja) * 1994-12-13 1996-08-30 Mitsubishi Electric Corp 半導体レーザ装置の製造方法、及び半導体レーザ装置
US5539762A (en) * 1995-05-12 1996-07-23 At&T Corp. Article comprising a semiconductor laser with carrier stopper layer
US5751756A (en) * 1995-09-05 1998-05-12 Matsushita Electronics Corporation Semiconductor laser device for use as a light source of an optical disk or the like

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904071B1 (en) 1999-03-24 2005-06-07 Sanyo Electric Co., Ltd. Semiconductor laser device and method of fabricating the same
US6756245B2 (en) 1999-09-24 2004-06-29 Sanyo Electric Co., Ltd. Method of fabricating semiconductor device
US7508001B2 (en) 2004-06-21 2009-03-24 Panasonic Corporation Semiconductor laser device and manufacturing method thereof

Also Published As

Publication number Publication date
EP0828302A2 (en) 1998-03-11
JP3787195B2 (ja) 2006-06-21
KR100274773B1 (ko) 2001-01-15
US6111275A (en) 2000-08-29
EP0828302B1 (en) 2012-05-30
KR19980024372A (ko) 1998-07-06
US6284559B1 (en) 2001-09-04
EP0828302A3 (en) 1998-12-23

Similar Documents

Publication Publication Date Title
JPH1084165A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP3304787B2 (ja) 半導体発光素子及びその製造方法
US20080073660A1 (en) Semiconductor light-emitting devices
US7773649B2 (en) Semiconductor laser diode having wafer-bonded structure and method of fabricating the same
US7485902B2 (en) Nitride-based semiconductor light-emitting device
US20070195846A1 (en) Semiconductor laser and process for manufacturing the same
EP1122841A1 (en) Process for producing nitride semiconductor device
JP2002016000A (ja) 窒化物系半導体素子および窒化物系半導体基板
KR100303963B1 (ko) 질화갈륨계화합물반도체발광소자및그제조방법
WO2002099942A1 (fr) Laser semi-conducteur a base de nitrure
US6801559B2 (en) Group III nitride compound semiconductor laser
US6890785B2 (en) Nitride semiconductor, semiconductor device, and manufacturing methods for the same
EP1005123B1 (en) Semiconductor laser, semiconductor device and their manufacturing methods
US7682857B2 (en) Method for manufacturing semiconductor optical device
US6577662B1 (en) Semiconductor laser, and manufacturing method thereof, semiconductor device and manufacturing method thereof
US7782919B2 (en) Buried semiconductor laser and method for manufacturing the same
JP2002076518A (ja) 半導体レーザおよび半導体素子並びにそれらの製造方法
JP3862671B2 (ja) 窒化物半導体素子
JP2002141613A (ja) 半導体発光素子及びその製造方法
JP4826019B2 (ja) 半導体レーザ素子の製造方法
JP4179424B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP5673600B2 (ja) 半導体光装置の製造方法
JP2002237655A (ja) 窒化物半導体素子及びその製造方法
JP2002237656A (ja) 窒化物半導体層の成長方法及び窒化物半導体素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060324

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees