JPH1073809A - アクティブマトリックスパネル及びその製造方法 - Google Patents
アクティブマトリックスパネル及びその製造方法Info
- Publication number
- JPH1073809A JPH1073809A JP8248474A JP24847496A JPH1073809A JP H1073809 A JPH1073809 A JP H1073809A JP 8248474 A JP8248474 A JP 8248474A JP 24847496 A JP24847496 A JP 24847496A JP H1073809 A JPH1073809 A JP H1073809A
- Authority
- JP
- Japan
- Prior art keywords
- line
- pixel electrode
- signal line
- color filter
- scanning line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 開口率を大きくする。
【解決手段】 カラーフィルタ要素３３及びその上に形
成された画素電極２５の周囲は、ゲートライン２２及び
ドレインライン２３と重ね合わされている。ブラックマ
トリックス３４は、隣接するカラーフィルタ要素３３
間、その近傍のカラーフィルタ要素３３上及び画素電極
２５上に形成されている。この場合、ブラックマトリッ
クス３４の開口部３４ａはゲートライン２２及びドレイ
ンライン２３にやや食い込んでいる。これにより、ゲー
トライン２２とドレインライン２３とで囲まれた領域の
うち薄膜トランジスタ２４形成領域を除く領域がすべて
画素領域となっている。
成された画素電極２５の周囲は、ゲートライン２２及び
ドレインライン２３と重ね合わされている。ブラックマ
トリックス３４は、隣接するカラーフィルタ要素３３
間、その近傍のカラーフィルタ要素３３上及び画素電極
２５上に形成されている。この場合、ブラックマトリッ
クス３４の開口部３４ａはゲートライン２２及びドレイ
ンライン２３にやや食い込んでいる。これにより、ゲー
トライン２２とドレインライン２３とで囲まれた領域の
うち薄膜トランジスタ２４形成領域を除く領域がすべて
画素領域となっている。
Description
【０００１】
【発明の属する技術分野】この発明はアクティブマトリ
ックスパネル及びその製造方法に関する。
ックスパネル及びその製造方法に関する。
【０００２】
【従来の技術】図５（Ａ）、（Ｂ）は従来のアクティブ
マトリックス型の液晶表示装置におけるアクティブマト
リックスパネルの一部を示したものである。ただし、図
５（Ａ）は、図５（Ｂ）に示す半導体薄膜８及びチャネ
ル保護膜９を省略した状態の平面図を示す。このアクテ
ィブマトリックスパネルでは、ガラス基板１上にゲート
ライン（走査ライン）２とドレインライン（信号ライ
ン）３がマトリックス状に設けられ、その各交点近傍に
薄膜トランジスタ４及び画素電極５が設けられた構造と
なっている。
マトリックス型の液晶表示装置におけるアクティブマト
リックスパネルの一部を示したものである。ただし、図
５（Ａ）は、図５（Ｂ）に示す半導体薄膜８及びチャネ
ル保護膜９を省略した状態の平面図を示す。このアクテ
ィブマトリックスパネルでは、ガラス基板１上にゲート
ライン（走査ライン）２とドレインライン（信号ライ
ン）３がマトリックス状に設けられ、その各交点近傍に
薄膜トランジスタ４及び画素電極５が設けられた構造と
なっている。
【０００３】すなわち、ガラス基板１の上面の所定の箇
所にはゲート電極６を含むゲートライン２が形成され、
その上面全体にはゲート絶縁膜７が形成されている。ゲ
ート絶縁膜７の上面の所定の箇所にはアモルファスシリ
コンやポリシリコン等からなる半導体薄膜８が形成さ
れ、半導体薄膜８の上面の中央部にはチャネル保護膜９
が形成されている。半導体薄膜８の上面の両側にはドレ
イン電極１０及びソース電極１１が形成され、またこれ
ら電極１０、１１の形成と同時にドレインライン３が形
成されている。ゲート絶縁膜７の上面の所定の箇所には
ＩＴＯからなる画素電極５がソース電極１１に接続され
て形成されている。なお、図５（Ａ）において一点鎖線
で示すものは、共通電極を備えた共通電極パネルに形成
されたブラックマトリックスの開口部１２を示す。カラ
ー液晶表示装置の場合には、開口部１２内にカラーフィ
ルタ要素が配置されている。
所にはゲート電極６を含むゲートライン２が形成され、
その上面全体にはゲート絶縁膜７が形成されている。ゲ
ート絶縁膜７の上面の所定の箇所にはアモルファスシリ
コンやポリシリコン等からなる半導体薄膜８が形成さ
れ、半導体薄膜８の上面の中央部にはチャネル保護膜９
が形成されている。半導体薄膜８の上面の両側にはドレ
イン電極１０及びソース電極１１が形成され、またこれ
ら電極１０、１１の形成と同時にドレインライン３が形
成されている。ゲート絶縁膜７の上面の所定の箇所には
ＩＴＯからなる画素電極５がソース電極１１に接続され
て形成されている。なお、図５（Ａ）において一点鎖線
で示すものは、共通電極を備えた共通電極パネルに形成
されたブラックマトリックスの開口部１２を示す。カラ
ー液晶表示装置の場合には、開口部１２内にカラーフィ
ルタ要素が配置されている。
【０００４】
【発明が解決しようとする課題】ところで、従来のこの
ようなアクティブマトリックスパネルでは、第１に、駆
動時に画素電極電圧がゲート信号及びドレイン信号によ
る影響を受けにくいようにするために（つまり、ゲート
ライン２及びドレインライン３と画素電極５との間に生
じる寄生容量を小さくするために）、またゲート絶縁膜
７上に形成されたドレインライン３と画素電極５とがシ
ョートしないようにするために、ゲートライン２及びド
レインライン３と画素電極５との間にある程度のクリア
ランスＣ1を設けている。第２に、アクティブマトリッ
クスパネルと共通電極パネルとを貼り合わせたとき、薄
膜トランジスタ４の特性が外部光照射により変化しない
ようにするために、薄膜トランジスタ４の部分をブラッ
クマトリックスによって確実に覆う必要があるほかに、
クリアランスＣ1の部分をもブラックマトリックスによ
って確実に覆う必要がある。すなわち、クリアランスＣ
1の部分がブラックマトリックスによって覆われていな
い場合には、画素電極電圧によって制御されないクリア
ランスＣ1の部分が視認され、表示品質が低下してしま
う。そこで、ブラックマトリックスの開口部１２と画素
電極５のエッジとの間にある程度のクリアランスＣ2を
設けている。この場合、アクティブマトリックスパネル
と共通電極パネルとを貼り合わせる際の位置ずれをも考
慮する必要がある。以上のことから、ブラックマトリッ
クスの開口部１２の大きさはゲートライン２とドレイン
ライン３とで囲まれた領域の大きさよりも少なくともク
リアランスＣ1、Ｃ2の合計値だけ小さくせざるを得ず、
開口率が小さくなってしまうという問題があった。この
発明の課題は、開口率を大きくすることである。
ようなアクティブマトリックスパネルでは、第１に、駆
動時に画素電極電圧がゲート信号及びドレイン信号によ
る影響を受けにくいようにするために（つまり、ゲート
ライン２及びドレインライン３と画素電極５との間に生
じる寄生容量を小さくするために）、またゲート絶縁膜
７上に形成されたドレインライン３と画素電極５とがシ
ョートしないようにするために、ゲートライン２及びド
レインライン３と画素電極５との間にある程度のクリア
ランスＣ1を設けている。第２に、アクティブマトリッ
クスパネルと共通電極パネルとを貼り合わせたとき、薄
膜トランジスタ４の特性が外部光照射により変化しない
ようにするために、薄膜トランジスタ４の部分をブラッ
クマトリックスによって確実に覆う必要があるほかに、
クリアランスＣ1の部分をもブラックマトリックスによ
って確実に覆う必要がある。すなわち、クリアランスＣ
1の部分がブラックマトリックスによって覆われていな
い場合には、画素電極電圧によって制御されないクリア
ランスＣ1の部分が視認され、表示品質が低下してしま
う。そこで、ブラックマトリックスの開口部１２と画素
電極５のエッジとの間にある程度のクリアランスＣ2を
設けている。この場合、アクティブマトリックスパネル
と共通電極パネルとを貼り合わせる際の位置ずれをも考
慮する必要がある。以上のことから、ブラックマトリッ
クスの開口部１２の大きさはゲートライン２とドレイン
ライン３とで囲まれた領域の大きさよりも少なくともク
リアランスＣ1、Ｃ2の合計値だけ小さくせざるを得ず、
開口率が小さくなってしまうという問題があった。この
発明の課題は、開口率を大きくすることである。
【０００５】
【課題を解決するための手段】この発明は、例えば、マ
トリックス状に設けられた走査ライン及び信号ライン
と、前記走査ライン及び前記信号ラインと対応する部分
のエッジを前記走査ライン及び前記信号ラインと重ね合
わされて設けられた画素電極と、前記走査ライン及び前
記信号ラインと対応する部分のエッジを前記走査ライン
及び前記信号ラインと重ね合わされて設けられたカラー
フィルタ要素と、前記走査ライン及び前記信号ラインと
対応する部分のすべてを前記走査ライン及び前記信号ラ
インと重ね合わされて設けられたブラックマトリックス
とを具備したものである。
トリックス状に設けられた走査ライン及び信号ライン
と、前記走査ライン及び前記信号ラインと対応する部分
のエッジを前記走査ライン及び前記信号ラインと重ね合
わされて設けられた画素電極と、前記走査ライン及び前
記信号ラインと対応する部分のエッジを前記走査ライン
及び前記信号ラインと重ね合わされて設けられたカラー
フィルタ要素と、前記走査ライン及び前記信号ラインと
対応する部分のすべてを前記走査ライン及び前記信号ラ
インと重ね合わされて設けられたブラックマトリックス
とを具備したものである。
【０００６】この発明によれば、走査ライン及び信号ラ
インと対応する部分におけるブラックマトリックスのす
べてが走査ライン及び信号ラインと重ね合わされること
になるので、走査ラインと信号ラインとで囲まれた領域
のうち薄膜トランジスタ形成領域を除く領域がすべて画
素領域となり、したがって開口率を大きくすることがで
きる。
インと対応する部分におけるブラックマトリックスのす
べてが走査ライン及び信号ラインと重ね合わされること
になるので、走査ラインと信号ラインとで囲まれた領域
のうち薄膜トランジスタ形成領域を除く領域がすべて画
素領域となり、したがって開口率を大きくすることがで
きる。
【０００７】
【発明の実施の形態】図１（Ａ）、（Ｂ）、図２及び図
３はこの発明の一実施形態におけるアクティブマトリッ
クスパネルの要部を示したものである。このアクティブ
マトリックスパネルはガラス基板２１を備えている。ガ
ラス基板２１上にはゲートライン（走査ライン）２２と
ドレインライン（信号ライン）２３がマトリックス状に
設けられ、その各交点近傍には薄膜トランジスタ２４及
び画素電極２５が設けられている。すなわち、ガラス基
板２１の上面の所定の箇所にはゲート電極２６を含むゲ
ートライン２２が形成され、その上面全体にはゲート絶
縁膜２７が形成されている。ゲート絶縁膜２７の上面の
所定の箇所にはアモルファスシリコンやポリシリコン等
からなる半導体薄膜２８が形成され、半導体薄膜２８の
上面の中央部にはチャネル保護膜２９が形成されてい
る。半導体薄膜２８の上面の両側にはドレイン電極３０
及びソース電極３１が形成され、またこれら電極３０、
３１の形成と同時にドレインライン２３が形成されてい
る。そして、その上面全体にはオーバーコート絶縁膜３
２が形成されている。
３はこの発明の一実施形態におけるアクティブマトリッ
クスパネルの要部を示したものである。このアクティブ
マトリックスパネルはガラス基板２１を備えている。ガ
ラス基板２１上にはゲートライン（走査ライン）２２と
ドレインライン（信号ライン）２３がマトリックス状に
設けられ、その各交点近傍には薄膜トランジスタ２４及
び画素電極２５が設けられている。すなわち、ガラス基
板２１の上面の所定の箇所にはゲート電極２６を含むゲ
ートライン２２が形成され、その上面全体にはゲート絶
縁膜２７が形成されている。ゲート絶縁膜２７の上面の
所定の箇所にはアモルファスシリコンやポリシリコン等
からなる半導体薄膜２８が形成され、半導体薄膜２８の
上面の中央部にはチャネル保護膜２９が形成されてい
る。半導体薄膜２８の上面の両側にはドレイン電極３０
及びソース電極３１が形成され、またこれら電極３０、
３１の形成と同時にドレインライン２３が形成されてい
る。そして、その上面全体にはオーバーコート絶縁膜３
２が形成されている。
【０００８】オーバーコート絶縁膜３２の上面の所定の
箇所にはカラーフィルタ要素３３が形成されている。こ
の場合、カラーフィルタ要素３３の図１（Ａ）における
左右のエッジは、図２にも示すように、ドレインライン
２３と重ね合わされている。また、カラーフィルタ要素
３３の図１（Ａ）における上下のエッジは、図３にも示
すように、ゲートライン２２と重ね合わされている。さ
らに、図１（Ａ）、（Ｂ）に示すように、カラーフィル
タ要素３３は薄膜トランジスタ２４と対応する領域には
設けられていない。
箇所にはカラーフィルタ要素３３が形成されている。こ
の場合、カラーフィルタ要素３３の図１（Ａ）における
左右のエッジは、図２にも示すように、ドレインライン
２３と重ね合わされている。また、カラーフィルタ要素
３３の図１（Ａ）における上下のエッジは、図３にも示
すように、ゲートライン２２と重ね合わされている。さ
らに、図１（Ａ）、（Ｂ）に示すように、カラーフィル
タ要素３３は薄膜トランジスタ２４と対応する領域には
設けられていない。
【０００９】カラーフィルタ要素３３の上面には、図１
（Ａ）、図２及び図３に示すように、該上面よりもやや
小さめのＩＴＯからなる画素電極２５が形成されてい
る。この場合、画素電極２５の図１（Ａ）における左右
のエッジは、図２にも示すように、ドレインライン２３
と重ね合わされている。また、画素電極２５の図１
（Ａ）における上下のエッジは、図３にも示すように、
ゲートライン２２と重ね合わされている。さらに、図１
（Ａ）、（Ｂ）に示すように、画素電極２５の所定の一
部は、カラーフィルタ要素３３の所定の側面に形成され
た接続部２５ａ及びオーバーコート絶縁膜３２の所定の
箇所に形成されたコンタクトホール３２ａ内に形成され
た接続部２５ｂを介してソース電極３１に接続されてい
る。
（Ａ）、図２及び図３に示すように、該上面よりもやや
小さめのＩＴＯからなる画素電極２５が形成されてい
る。この場合、画素電極２５の図１（Ａ）における左右
のエッジは、図２にも示すように、ドレインライン２３
と重ね合わされている。また、画素電極２５の図１
（Ａ）における上下のエッジは、図３にも示すように、
ゲートライン２２と重ね合わされている。さらに、図１
（Ａ）、（Ｂ）に示すように、画素電極２５の所定の一
部は、カラーフィルタ要素３３の所定の側面に形成され
た接続部２５ａ及びオーバーコート絶縁膜３２の所定の
箇所に形成されたコンタクトホール３２ａ内に形成され
た接続部２５ｂを介してソース電極３１に接続されてい
る。
【００１０】次に、ブラックマトリックス３４について
説明する。ブラックマトリックス３４は、隣接するカラ
ーフィルタ要素３３間、その近傍のカラーフィルタ要素
３３上及び画素電極２５上に形成されている。この場
合、図１（Ａ）及び図２に示すように、ドレインライン
２３上に形成されたブラックマトリックス３４は、その
幅をドレインライン２３の幅よりもやや狭くされ、ドレ
インライン２３の幅方向中央部上につまりそのすべてを
ドレインライン２３と重ね合わされて設けられている。
また、図１（Ａ）及び図３に示すように、ゲートライン
２２上に形成されたブラックマトリックス３４は、その
幅をゲートライン２２の幅よりもやや狭くされ、ゲート
ライン２２の幅方向中央部上につまりそのすべてをゲー
トライン２２と重ね合わされて設けられている。さら
に、図１（Ａ）、（Ｂ）に示すように、ブラックマトリ
ックス３４は薄膜トランジスタ２４の部分を覆うように
設けられている。
説明する。ブラックマトリックス３４は、隣接するカラ
ーフィルタ要素３３間、その近傍のカラーフィルタ要素
３３上及び画素電極２５上に形成されている。この場
合、図１（Ａ）及び図２に示すように、ドレインライン
２３上に形成されたブラックマトリックス３４は、その
幅をドレインライン２３の幅よりもやや狭くされ、ドレ
インライン２３の幅方向中央部上につまりそのすべてを
ドレインライン２３と重ね合わされて設けられている。
また、図１（Ａ）及び図３に示すように、ゲートライン
２２上に形成されたブラックマトリックス３４は、その
幅をゲートライン２２の幅よりもやや狭くされ、ゲート
ライン２２の幅方向中央部上につまりそのすべてをゲー
トライン２２と重ね合わされて設けられている。さら
に、図１（Ａ）、（Ｂ）に示すように、ブラックマトリ
ックス３４は薄膜トランジスタ２４の部分を覆うように
設けられている。
【００１１】したがって、このアクティブマトリックス
パネルでは、特に図１（Ａ）に示すように、ブラックマ
トリックス３４の開口部３４ａがゲートライン２２及び
ドレインライン２３に平面的に見てやや食い込むことに
なる。しかも、ブラックマトリックス３４の開口部３４
ａ内には画素電極２５及びカラーフィルタ要素３３が少
しのクリアランスも無しに配置されている。この結果、
ゲートライン２２及びドレインライン２３がクロムやア
ルミニウム等の不透明な材料によって形成されている場
合には、ゲートライン２２とドレインライン２３とで囲
まれた領域のうち薄膜トランジスタ２４形成領域を除く
領域がすべて画素領域となり、したがって開口率を大き
くすることができる。また、ゲートライン２２及びドレ
インライン２３がＩＴＯ等の透明な材料によって形成さ
れている場合には、ブラックマトリックス３４の開口部
３４ａが画素領域となり、したがって開口率をより一層
大きくすることができる。
パネルでは、特に図１（Ａ）に示すように、ブラックマ
トリックス３４の開口部３４ａがゲートライン２２及び
ドレインライン２３に平面的に見てやや食い込むことに
なる。しかも、ブラックマトリックス３４の開口部３４
ａ内には画素電極２５及びカラーフィルタ要素３３が少
しのクリアランスも無しに配置されている。この結果、
ゲートライン２２及びドレインライン２３がクロムやア
ルミニウム等の不透明な材料によって形成されている場
合には、ゲートライン２２とドレインライン２３とで囲
まれた領域のうち薄膜トランジスタ２４形成領域を除く
領域がすべて画素領域となり、したがって開口率を大き
くすることができる。また、ゲートライン２２及びドレ
インライン２３がＩＴＯ等の透明な材料によって形成さ
れている場合には、ブラックマトリックス３４の開口部
３４ａが画素領域となり、したがって開口率をより一層
大きくすることができる。
【００１２】ところで、このアクティブマトリックスパ
ネルでは、図２に示すように、画素電極２５とドレイン
ライン２３との間にオーバーコート絶縁膜３２及びカラ
ーフィルタ要素３３が介在されているので、画素電極２
５のエッジがドレインライン２３と重なってもその間の
距離が大きくなり、したがって画素電極２５がドレイン
ライン２３とショートしないようにすることができるの
はもちろんのこと、駆動時に画素電極電圧がドレイン信
号による影響を受けにくいようにすることができる。ま
た、図３に示すように、画素電極２５とゲートライン２
２との間にはゲート絶縁膜２７、オーバーコート絶縁膜
３２及びカラーフィルタ要素３３が介在されているの
で、画素電極２５のエッジがドレインライン２３と重な
ってもその間の距離が大きくなり、したがって画素電極
２５がゲートライン２２とショートしないようにするこ
とができるのはもちろんのこと、駆動時に画素電極電圧
がゲート信号による影響を受けにくいようにすることが
できる。
ネルでは、図２に示すように、画素電極２５とドレイン
ライン２３との間にオーバーコート絶縁膜３２及びカラ
ーフィルタ要素３３が介在されているので、画素電極２
５のエッジがドレインライン２３と重なってもその間の
距離が大きくなり、したがって画素電極２５がドレイン
ライン２３とショートしないようにすることができるの
はもちろんのこと、駆動時に画素電極電圧がドレイン信
号による影響を受けにくいようにすることができる。ま
た、図３に示すように、画素電極２５とゲートライン２
２との間にはゲート絶縁膜２７、オーバーコート絶縁膜
３２及びカラーフィルタ要素３３が介在されているの
で、画素電極２５のエッジがドレインライン２３と重な
ってもその間の距離が大きくなり、したがって画素電極
２５がゲートライン２２とショートしないようにするこ
とができるのはもちろんのこと、駆動時に画素電極電圧
がゲート信号による影響を受けにくいようにすることが
できる。
【００１３】ここで、このアクティブマトリックスパネ
ルの一部の製造方法の一例について簡単に説明する。薄
膜トランジスタ２４等を覆うようにオーバーコート絶縁
膜３２を形成した後に、オーバーコート絶縁膜３２の上
面にカラーフィルタ要素３３を形成する。次に、オーバ
ーコート絶縁膜３２にコンタクトホール３２ａを形成す
る。次に、カラーフィルタ要素３３の上面に画素電極２
５を形成し、かつ、カラーフィルタ要素３３の所定の側
面に接続部２５ａを形成するとともに、オーバーコート
絶縁膜３２のコンタクトホール３２ａ内に接続部２５ｂ
を形成する。次に、ブラックマトリックス３４を形成す
る。
ルの一部の製造方法の一例について簡単に説明する。薄
膜トランジスタ２４等を覆うようにオーバーコート絶縁
膜３２を形成した後に、オーバーコート絶縁膜３２の上
面にカラーフィルタ要素３３を形成する。次に、オーバ
ーコート絶縁膜３２にコンタクトホール３２ａを形成す
る。次に、カラーフィルタ要素３３の上面に画素電極２
５を形成し、かつ、カラーフィルタ要素３３の所定の側
面に接続部２５ａを形成するとともに、オーバーコート
絶縁膜３２のコンタクトホール３２ａ内に接続部２５ｂ
を形成する。次に、ブラックマトリックス３４を形成す
る。
【００１４】ところで、従来のアクティブマトリックス
パネルには、例えば図５（Ａ）、（Ｂ）を参照しながら
説明すると、ガラス基板１の上面に補助容量ライン（図
示せず）を画素電極５と重なり合うように形成し、互い
に重なり合う補助容量ライン及び画素電極５とその間の
ゲート絶縁膜７とによって補助容量部を形成したものが
ある。そこで、図１（Ａ）、（Ｂ）に示すアクティブマ
トリックスパネルにおいても、ガラス基板２１の上面に
補助容量ラインを形成することが考えられる。しかしな
がら、図１（Ａ）、（Ｂ）に示す場合には、ガラス基板
２１と画素電極２５との間にゲート絶縁膜２７、オーバ
ーコート絶縁膜３２及びカラーフィルタ要素３３が介在
されているので、ガラス基板２１の上面に形成される補
助容量ラインと画素電極２５との間の距離が大きくなり
すぎ、補助容量が小さくなってしまう。
パネルには、例えば図５（Ａ）、（Ｂ）を参照しながら
説明すると、ガラス基板１の上面に補助容量ライン（図
示せず）を画素電極５と重なり合うように形成し、互い
に重なり合う補助容量ライン及び画素電極５とその間の
ゲート絶縁膜７とによって補助容量部を形成したものが
ある。そこで、図１（Ａ）、（Ｂ）に示すアクティブマ
トリックスパネルにおいても、ガラス基板２１の上面に
補助容量ラインを形成することが考えられる。しかしな
がら、図１（Ａ）、（Ｂ）に示す場合には、ガラス基板
２１と画素電極２５との間にゲート絶縁膜２７、オーバ
ーコート絶縁膜３２及びカラーフィルタ要素３３が介在
されているので、ガラス基板２１の上面に形成される補
助容量ラインと画素電極２５との間の距離が大きくなり
すぎ、補助容量が小さくなってしまう。
【００１５】そこで、次に、このような問題を解決した
この発明の他の実施形態におけるアクティブマトリック
スパネルについて、図４を参照しながら説明する。この
アクティブマトリックスパネルでは、ガラス基板２１の
上面の所定の箇所に補助容量ライン４１が形成され、ソ
ース電極３１が補助容量ライン４１と重なるように形成
された構造となっている。この場合、ソース電極３１は
画素電極２５と接続部２５ａ、２５ｂを介して接続され
ているので、ソース電極３１に補助容量部を形成するた
めの画素電極としての役目を持たせることができる。こ
の結果、互いに重なり合う補助容量ライン４１及びソー
ス電極３１とその間のゲート絶縁膜２７とによって形成
される補助容量部の補助容量を十分とすることができ
る。
この発明の他の実施形態におけるアクティブマトリック
スパネルについて、図４を参照しながら説明する。この
アクティブマトリックスパネルでは、ガラス基板２１の
上面の所定の箇所に補助容量ライン４１が形成され、ソ
ース電極３１が補助容量ライン４１と重なるように形成
された構造となっている。この場合、ソース電極３１は
画素電極２５と接続部２５ａ、２５ｂを介して接続され
ているので、ソース電極３１に補助容量部を形成するた
めの画素電極としての役目を持たせることができる。こ
の結果、互いに重なり合う補助容量ライン４１及びソー
ス電極３１とその間のゲート絶縁膜２７とによって形成
される補助容量部の補助容量を十分とすることができ
る。
【００１６】
【発明の効果】以上説明したように、この発明によれ
ば、例えば、走査ライン及び信号ラインと対応する部分
におけるブラックマトリックスのすべてを走査ライン及
び信号ラインと重ね合わせているので、走査ラインと信
号ラインとで囲まれた領域のうち薄膜トランジスタ形成
領域を除く領域がすべて画素領域となり、したがって開
口率を大きくすることができる。
ば、例えば、走査ライン及び信号ラインと対応する部分
におけるブラックマトリックスのすべてを走査ライン及
び信号ラインと重ね合わせているので、走査ラインと信
号ラインとで囲まれた領域のうち薄膜トランジスタ形成
領域を除く領域がすべて画素領域となり、したがって開
口率を大きくすることができる。
【図１】（Ａ）はこの発明の一実施形態におけるアクテ
ィブマトリックスパネルの要部の平面図、（Ｂ）はその
Ｂ−Ｂ線に沿う断面図。
ィブマトリックスパネルの要部の平面図、（Ｂ）はその
Ｂ−Ｂ線に沿う断面図。
【図２】図１（Ａ）のＸ−Ｘ線に沿う断面図。
【図３】図１（Ａ）のＹ−Ｙ線に沿う断面図。
【図４】この発明の他の実施形態におけるアクティブマ
トリックスパネルの要部の断面図。
トリックスパネルの要部の断面図。
【図５】（Ａ）は従来のアクティブマトリックスパネル
の一部の平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
の一部の平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
２２ ゲートライン（走査ライン） ２３ ドレインライン（信号ライン） ２４ 薄膜トランジスタ ２５ 画素電極 ３３ カラーフィルタ要素 ３４ ブラックマトリックス
Claims (6)
- 【請求項１】 マトリックス状に設けられた走査ライン
及び信号ラインと、前記走査ラインと対応する部分のエ
ッジを前記走査ラインと重ね合わされて設けられた画素
電極と、前記走査ラインと対応する部分のエッジを前記
走査ラインと重ね合わされて設けられたカラーフィルタ
要素と、前記走査ラインと対応する部分のすべてを前記
走査ラインと重ね合わされて設けられたブラックマトリ
ックスとを具備することを特徴とするアクティブマトリ
ックスパネル。 - 【請求項２】 マトリックス状に設けられた走査ライン
及び信号ラインと、前記信号ラインと対応する部分のエ
ッジを前記信号ラインと重ね合わされて設けられた画素
電極と、前記信号ラインと対応する部分のエッジを前記
信号ラインと重ね合わされて設けられたカラーフィルタ
要素と、前記信号ラインと対応する部分のすべてを前記
信号ラインと重ね合わされて設けられたブラックマトリ
ックスとを具備することを特徴とするアクティブマトリ
ックスパネル。 - 【請求項３】 マトリックス状に設けられた走査ライン
及び信号ラインと、前記走査ライン及び前記信号ライン
と対応する部分のエッジを前記走査ライン及び前記信号
ラインと重ね合わされて設けられた画素電極と、前記走
査ライン及び前記信号ラインと対応する部分のエッジを
前記走査ライン及び前記信号ラインと重ね合わされて設
けられたカラーフィルタ要素と、前記走査ライン及び前
記信号ラインと対応する部分のすべてを前記走査ライン
及び前記信号ラインと重ね合わされて設けられたブラッ
クマトリックスとを具備することを特徴とするアクティ
ブマトリックスパネル。 - 【請求項４】 請求項１〜３のいずれかに記載の発明に
おいて、前記カラーフィルタ要素は前記画素電極と前記
走査ライン及び前記信号ラインとの間に積層して設けら
れていることを特徴とするアクティブマトリックスパネ
ル。 - 【請求項５】 請求項１〜４のいずれかに記載の発明に
おいて、前記画素電極には薄膜トランジスタのソース電
極が接続され、このソース電極と重なり合うように補助
容量ラインの一部が設けられていることを特徴とするア
クティブマトリックスパネル。 - 【請求項６】 マトリックス状に設けられた走査ライン
及び信号ラインと、カラーフィルタ要素と、このカラー
フィルタ要素に重ね合わされて設けられた画素電極と、
前記走査ライン及び前記信号ラインと重ね合わされて設
けられたブラックマトリックスと、前記走査ライン及び
前記信号ラインに接続されているとともに前記画素電極
に接続された薄膜トランジスタとを具備するアクティブ
マトリックスパネルの製造に際し、前記薄膜トランジス
タと前記カラーフィルタ要素を形成する工程と、前記薄
膜トランジスタのソース電極に接続された前記画素電極
を前記カラーフィルタ要素上に形成する工程と、一側縁
が前記カラーフィルタ要素と前記画素電極のエッジに重
ね合わされた前記走査ライン及び前記信号ラインを形成
する工程とを具備することを特徴とするアクティブマト
リックスパネルの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24847496A JP3543131B2 (ja) | 1996-09-02 | 1996-09-02 | アクティブマトリックスパネル及びその製造方法 |
| US08/919,031 US6038006A (en) | 1996-09-02 | 1997-08-27 | Liquid crystal display device with light shield and color filter overlapping two edges of pixel electrode |
| KR1019970045545A KR100275298B1 (ko) | 1996-09-02 | 1997-09-02 | 액티브매트릭스패널 및 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24847496A JP3543131B2 (ja) | 1996-09-02 | 1996-09-02 | アクティブマトリックスパネル及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1073809A true JPH1073809A (ja) | 1998-03-17 |
| JP3543131B2 JP3543131B2 (ja) | 2004-07-14 |
Family
ID=17178691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24847496A Expired - Fee Related JP3543131B2 (ja) | 1996-09-02 | 1996-09-02 | アクティブマトリックスパネル及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3543131B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005084230A (ja) * | 2003-09-05 | 2005-03-31 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置およびその製造方法 |
| JP2006053419A (ja) * | 2004-08-13 | 2006-02-23 | Fujitsu Display Technologies Corp | 液晶表示装置用基板及びそれを備えた液晶表示装置 |
| KR100635941B1 (ko) * | 1999-11-05 | 2006-10-18 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100660578B1 (ko) * | 1999-03-19 | 2006-12-22 | 샤프 가부시키가이샤 | 액정 표시 장치 |
| JP2007140516A (ja) * | 2005-11-15 | 2007-06-07 | Samsung Electronics Co Ltd | 表示基板、これの製造方法、及びこれを有する表示装置 |
| US7327431B2 (en) | 2003-12-29 | 2008-02-05 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for fabricating the same |
| JP2008293031A (ja) * | 2008-06-23 | 2008-12-04 | Sanyo Electric Co Ltd | カラー液晶表示装置 |
| WO2011104943A1 (ja) * | 2010-02-24 | 2011-09-01 | シャープ株式会社 | 液晶表示パネル及び液晶表示装置 |
| US8035104B2 (en) | 2008-12-15 | 2011-10-11 | Samsung Electronics Co., Ltd. | Thin film transistor display panel and manufacturing method thereof |
| US8077275B2 (en) | 2008-05-09 | 2011-12-13 | Samsung Electronics Co., Ltd. | Display substrate and a method of manufacturing the same |
| WO2013021884A1 (ja) * | 2011-08-09 | 2013-02-14 | シャープ株式会社 | 液晶パネルの製造方法および液晶パネル |
| TWI418878B (zh) * | 2005-11-15 | 2013-12-11 | Samsung Display Co Ltd | 顯示基板，其製造方法及含顯示基板之顯示裝置 |
| CN113608386A (zh) * | 2021-08-05 | 2021-11-05 | 福州京东方光电科技有限公司 | 一种双栅驱动的像素结构及显示面板 |
-
1996
- 1996-09-02 JP JP24847496A patent/JP3543131B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660578B1 (ko) * | 1999-03-19 | 2006-12-22 | 샤프 가부시키가이샤 | 액정 표시 장치 |
| KR100635941B1 (ko) * | 1999-11-05 | 2006-10-18 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2005084230A (ja) * | 2003-09-05 | 2005-03-31 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置およびその製造方法 |
| US7327431B2 (en) | 2003-12-29 | 2008-02-05 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for fabricating the same |
| JP4717392B2 (ja) * | 2004-08-13 | 2011-07-06 | 富士通株式会社 | 液晶表示装置用基板及びそれを備えた液晶表示装置 |
| JP2006053419A (ja) * | 2004-08-13 | 2006-02-23 | Fujitsu Display Technologies Corp | 液晶表示装置用基板及びそれを備えた液晶表示装置 |
| TWI418878B (zh) * | 2005-11-15 | 2013-12-11 | Samsung Display Co Ltd | 顯示基板，其製造方法及含顯示基板之顯示裝置 |
| JP2007140516A (ja) * | 2005-11-15 | 2007-06-07 | Samsung Electronics Co Ltd | 表示基板、これの製造方法、及びこれを有する表示装置 |
| US8077275B2 (en) | 2008-05-09 | 2011-12-13 | Samsung Electronics Co., Ltd. | Display substrate and a method of manufacturing the same |
| JP2008293031A (ja) * | 2008-06-23 | 2008-12-04 | Sanyo Electric Co Ltd | カラー液晶表示装置 |
| US8035104B2 (en) | 2008-12-15 | 2011-10-11 | Samsung Electronics Co., Ltd. | Thin film transistor display panel and manufacturing method thereof |
| WO2011104943A1 (ja) * | 2010-02-24 | 2011-09-01 | シャープ株式会社 | 液晶表示パネル及び液晶表示装置 |
| US8736793B2 (en) | 2010-02-24 | 2014-05-27 | Sharp Kabushiki Kaisha | Liquid crystal display panel, and liquid crystal display device |
| WO2013021884A1 (ja) * | 2011-08-09 | 2013-02-14 | シャープ株式会社 | 液晶パネルの製造方法および液晶パネル |
| CN113608386A (zh) * | 2021-08-05 | 2021-11-05 | 福州京东方光电科技有限公司 | 一种双栅驱动的像素结构及显示面板 |
| CN113608386B (zh) * | 2021-08-05 | 2024-03-26 | 福州京东方光电科技有限公司 | 一种双栅驱动的像素结构及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3543131B2 (ja) | 2004-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259200B1 (en) | Active-matrix display apparatus | |
| US5659375A (en) | Active matrix LCD device having two equal coupling capacitances | |
| EP0461417B1 (en) | Liquid crystal display element and method for treating defective pixels therein | |
| KR100679975B1 (ko) | 액정표시장치 | |
| JP4402197B2 (ja) | アクティブマトリクス型表示装置 | |
| US6781658B1 (en) | Reflection type liquid crystal display device having a high aperture ratio | |
| US5426523A (en) | Liquid crystal display having a light blocking film on stepped portions | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| JP3543131B2 (ja) | アクティブマトリックスパネル及びその製造方法 | |
| KR100769070B1 (ko) | 전기 광학 장치 및 그 제조 방법, 및 전자 기기 | |
| JP4370806B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| JP5076372B2 (ja) | 薄膜トランジスタパネルおよび液晶表示装置 | |
| JP4023522B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP4102925B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH06273802A (ja) | アクティブマトリクス液晶表示装置 | |
| JP4114409B2 (ja) | 表示装置 | |
| JPH0815711A (ja) | アクティブマトリクス基板 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JP2702319B2 (ja) | アクティブマトリクス基板 | |
| JP4946250B2 (ja) | 液晶表示装置 | |
| JPH06160901A (ja) | 液晶表示装置 | |
| JP4455704B2 (ja) | 液晶表示装置及び画素欠陥修復方法 | |
| JPH10161102A (ja) | 液晶表示装置 | |
| JPH09236812A (ja) | アクティブマトリクス基板及び液晶表示装置 | |
| JP2001332742A (ja) | 薄膜トランジスタ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040315 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |