JP2007140516A - 表示基板、これの製造方法、及びこれを有する表示装置 - Google Patents

Abstract

【課題】表示不良を除去しうる表示基板、これの製造方法、及びこれを有する表示装置が開示される。
【解決手段】表示基板１００は、薄膜トランジスタ層２８０、カラーフィルタ層１２０、画素電極、第１カバー層１４１、及び配向膜１５０を含む。薄膜トランジスタ層２８０は、画素部を含む。カラーフィルタ層１２０は、薄膜トランジスタ層２８０上に形成される。画素電極は、前記カラーフィルタ層１２０上形成される。隣接する画素電極の間に少なくとも一つのギャップが定義される。第１カバー層１４１は、隣接する画素電極の間のギャップ内に配置され、隣接する画素電極の間のギャップによって露出されたカラーフィルタ層の一部をカバーする。配向膜１５０は、画素電極と第１カバー層１４１に形成される。したがって、カラーフィルタ層１２０と配向膜１５０との間の直接的な接触を遮断して残像などの表示不良を除去することができる。
【選択図】図２

Description

本発明は、表示基板、これの製造方法、及びこれを有する表示装置に関わり、より詳細には、残像などの表示不良を防止しうる表示基板、これの製造方法、及びこれを有する表示装置に関する。

一般的に、ノートブック、モニター、テレビなどの電子機器には、画像を表示するための表示装置が具備される。表示装置としては、電子機器の特性上、平板形状を有する液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）が主に用いられる。

液晶表示装置は、薄膜トランジスタ（ＴＦＴ）を有する下部基板、下部基板と対向するように結合されたカラーフィルタを有する上部基板、及び二枚の基板の間に配置された液晶層を含む。

下部基板は、複数の画素を独立的に駆動するために絶縁基板上に形成された信号配線、薄膜トランジスタ、及び画素電極などを含む。上部基板は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の色画素からなるカラーフィルタ層及び画素電極に対向する共通電極を含む。

液晶表示装置は、下部基板と上部基板との結合精度によって表示品質に大きな影響を受ける。下部基板と上部基板との結合時、ミスアラインが発生すると、液晶表示装置の表示品質が低下する。

ミスアラインによる液晶表示装置の品質低下を防止するために、最近にはＣＯＡ（Ｃｏｌｏｒ ｆｉｌｔｅｒ Ｏｎ Ａｒｒａｙ）構造の液晶表示装置が提案された。ＣＯＡ構造の液晶表示装置は、下部基板上にＲ、Ｇ、Ｂ色画素で構成されたカラーフィルタ層が形成される。

しかし、ＣＯＡ構造の液晶表示装置では、画素電極の間に開口された領域を通じてカラーフィルタ層が配向膜と接触するようになる。ここで、カラーフィルタ層内に残存するイオン不純物が配向膜に直接伝達され、配向膜上に位置した液晶層を汚染させて残像を誘発するという問題点がある。

本発明の技術的な課題は、上述した従来の問題点を解決するためのものであって、本発明の目的は、表示不良を除去して表示品質を向上させることができる表示基板を提供することにある。

本発明の他の目的は、前記表示基板の製造方法を提供することにある。

本発明の更に他の目的は、前記表示基板を具備する表示装置を提供することにある。

本発明の一特徴による表示基板は、薄膜トランジスタ層、カラーフィルタ層、画素電極、第１カバー層、及び配向膜を含む。前記薄膜トランジスタ層は、画素部を含む。前記カラーフィルタ層は、前記薄膜トランジスタ層上に形成される。前記画素電極は、前記カラーフィルタ層上に形成され、少なくとも一つのギャップを定義する。前記第１カバー層は、前記隣接する画素電極の間の前記ギャップ内に配置され、前記隣接する画素電極の間の前記ギャップによって露出された前記カラーフィルタ層の一部をカバーする。前記配向膜は、前記画素電極と前記第１カバー層上に形成される。

本発明の一特徴による表示基板の製造方法によると、絶縁基板上に画素部を含む薄膜トランジスタ層を形成し、前記薄膜トランジスタ層上にカラーフィルタ層を形成し、前記カラーフィルタ層上に複数の画素電極を形成し、前記画素電極の間の前記カラーフィルタ層をカバーする第１カバー層を形成し、前記画素電極と前記第１カバー層上に配向膜を形成する。

本発明の一特徴による表示装置は、表示基板、前記表示基板と対向して結合された対向基板、及び前記表示基板と前記対向基板との間に配置された液晶層を含む。表示基板は、薄膜トランジスタ層、カラーフィルタ層、画素電極、少なくとも一つのギャップ、第１カバー層、及び配向膜を含む。前記薄膜トランジスタ層は、マトリクス形状の画素部を含む。前記カラーフィルタ層は、前記薄膜トランジスタ層上に形成される。前記画素電極は、前記カラーフィルタ層上に形成される。前記少なくとも一つのギャップは、隣接する画素電極の間に配置される。前記カバー層は、前記画素電極の間の前記ギャップ内に配置され、前記ギャップによって露出する前記カラーフィルタ層の一部をカバーする。前記配向膜は、前記画素電極と前記第１カバー層上に形成される。

前記対向基板は、前記表示基板と向い合う絶縁基板の対向面に形成された共通電極及び前記共通電極上に形成された第２配向膜を含む。

このような表示基板、これの製造方法、及びこれを有する表示装置によると、カラーフィルタ層と配向膜との間の直接的な接触を遮断して残像などの表示不良を除去することができる。

以下、添付した図面を参照して本発明の望ましい実施形態をより詳細に説明する。

図１は、本発明の第１実施形態による表示基板の平面図であり、図２は、図１のＩ−Ｉ’に沿って見た断面図である。

図１及び図２を参照すると、本発明の一実施形態による表示基板１００は、薄膜トランジスタ層２８０、カラーフィルタ層１２０、画素電極層１３０、第１カバー層１４１、及び配向膜１５０を含む。

薄膜トランジスタ層２８０は、絶縁基板１１０及び画素層２００を含む。

絶縁基板１１０は、光の透過可能な透明物質からなる。例えば、絶縁基板１１０はガラスからなる。

画素層２００は、絶縁基板１１０上に形成される。画素層２００は、絶縁基板１１０上にマトリクス形状に形成された画素部（Ｐ１、Ｐ２）を含む。画素層２００は、ゲートライン２２０、ゲート絶縁膜２３０、データライン２４０、薄膜トランジスタ２５０、及び保護膜２６０を含む。

ゲートライン２２０は、絶縁基板１１０上に形成され、ゲートライン２２０を基準として互いに隣接する第１画素部（Ｐ１）と、前記第１画素部（Ｐ１）の下部に形成された第３画素部（図示せず）を定義する。

ゲート絶縁膜２３０は、ゲートライン２２０が形成された絶縁基板１１０上に形成され、ゲートライン２２０をカバーする。ゲート絶縁膜２３０は、例えば、シリコン窒化膜（ＳｉＮｘ）またはシリコン酸化膜（ＳｉＯｘ）で形成してもよい。ゲート絶縁膜２３０は、一例として、約４５００Åの厚さに形成することが望ましい。

データライン２４０は、ゲート絶縁膜２３０上に形成され、データライン２４０を基準として互いに隣接する第１画素部（Ｐ１）と前記第１画素部（Ｐ１）の側部に形成された第２画素部（Ｐ２）を定義する。

薄膜トランジスタ２５０は、ゲートライン２２０、及びデータライン２４０に連結され、該当する第１画素部（Ｐ１）内に形成される。薄膜トランジスタ２５０は、ゲートライン２２０を通じて印加されるスキャン信号に反応してデータライン２４０を通じて印加される画像信号を第１画素電極（ＰＥ１）に印加する。第２画素部（Ｐ２）に形成された薄膜トランジスタ（図示せず）は、第２画素電極（ＰＥ２）にゲートライン２２０を通じて印加されるスキャン信号に反応して該当するデータライン（図示せず）を通じて印加された画像信号を第２画素電極（ＰＥ２）に印加する。

薄膜トランジスタ２５０は、ゲート電極２５１、アクティブ層２５２、ソース電極２５３、及びドレイン電極２５４を含む。

ゲート電極２５１は、ゲートライン２２０と連結され、薄膜トランジスタ２５０のゲート端子を構成する。

アクティブ層２５２は、ゲート電極２５１に対応してゲート絶縁膜２３０上に形成される。アクティブ層２５２は、半導体層２５２ａ及びオーミックコンタクト層２５２ｂを含む。半導体層２５２ａは、非晶質シリコン（ａ−Ｓｉ）で構成することができ、オーミックコンタクト層２５２ｂは、ｎ型不純物が高濃度でドープされた非晶質シリコン（以下、ｎ＋ａ−Ｓｉ）で形成してもよい。

ソース電極２５３は、データライン２４０と連結され、アクティブ層２５２の上部にまで延長されるように形成することができる。ソース電極２５３は、薄膜トランジスタ２５０のソース端子を構成する。

ドレイン電極２５４は、ソース電極２５３と離隔されるようにアクティブ層２５２上に形成される。ドレイン電極２５４は、薄膜トランジスタ２５０のドレイン端子を構成する。ドレイン電極２５４は、保護膜２６０、及びカラーフィルタ層１２０に形成されたコンタクトホール１２２を通じて第１画素電極（ＰＥ１）と連結される。

ソース電極２５３とドレイン電極２５４は、アクティブ層２５２上に互いに離隔するように配置され、薄膜トランジスタ２５０のチャンネルを形成する。

保護膜２６０は、データライン２４０及び薄膜トランジスタ２５０が形成されたゲート絶縁膜２３０上に形成され、データライン２４０及び薄膜トランジスタ２５０をカバーする。保護膜２６０は、例えば、シリコン窒化膜（ＳｉＮｘ）またはシリコン酸化膜（ＳｉＯｘ）で形成することができる。保護膜２６０は、一例として、約２０００Åの厚さに形成されることが望ましい。

一方、画素層２００は、ストレージライン２７０、及びストレージ電極２７２を更に含むことができる。ストレージライン２７０は、ゲートライン２２０の間でゲートライン２２０と同一の方向に延長されるように形成される。ストレージ電極２７２は、ストレージライン２７０と連結され、第１画素部（Ｐ１）内に形成される。ストレージライン２７０及びストレージ電極２７２は、ゲートライン２２０と同一の層に同一の物質で同時に形成される。ストレージ電極２７２は、ゲート絶縁膜２３０を挟んでドレイン電極２５４と向い合い、ストレージキャパシタ（Ｃｓｔ）を形成する。薄膜トランジスタ２５０を通じて第１画素電極（ＰＥ１）に印加された画像信号はストレージキャパシタ（Ｃｓｔ）によって一フレームの期間に維持される。

カラーフィルタ層１２０は、画素層２００上に形成される。カラーフィルタ層１２０は、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）のカラーフィルタを含み、具体的に、第１カラーフィルタ１２０ａは、第１画素部（Ｐ１）に形成され、第２カラーフィルタ１２０ｂは、第２画素部（Ｐ２）に形成される。カラーフィルタ層１２０は、画素層２００上に前記Ｒ、Ｇ、Ｂカラーフィルタが一定のパターンを有するように規則的に形成される。一方、カラーフィルタ層１２０は、白色を具現するための透明なカラーフィルタを更に含むことができる。

画素電極層１３０は、画素部（Ｐ１、Ｐ２）に形成された画素電極（ＰＥ１、ＰＥ２）を含む。具体的に、第１画素電極（ＰＥ１）は、第１画素部（Ｐ１）に形成された第１カラーフィルタ１２０ａ上に形成される。第１画素電極（ＰＥ１）は、保護膜２６０及びカラーフィルタ１２０ａに形成されたコンタクトホール１２２を通じて薄膜トランジスタ２５０のドレイン電極２５４と連結される。

画素電極層１３０は、光の透過可能な透明な導電性物質からなる。例えば、画素電極層１３０は、インジウム亜鉛酸化物（ＩＺＯ）またはインジウムスズ酸化物（ＩＴＯ）で構成される。

画素電極層１３０は、画素電極（ＰＥ１、ＰＥ２）でパターニングされ、隣接する画素電極（ＰＥ１、ＰＥ２）の間に、即ち、ゲートライン２２０及びデータライン２４０に対応する領域で開口される。したがって、カラーフィルタ層１２０は、画素電極（ＰＥ１、ＰＥ２）の間、即ち、ゲートライン２２０及びデータライン２４０に対応する領域で外部に露出される。

第１カバー層１４１は、画素電極（ＰＥ１、ＰＥ２）の間から外部に露出されたカラーフィルタ層１２０をカバーする。即ち、第１カバー層１４１は、ゲートライン２２０及びデータライン２４０に対応してカラーフィルタ層１２０の上部に形成される。第１カバー層１４１は、画素電極（ＰＥ１、ＰＥ２）の間に開口された領域を通じてカラーフィルタ層１２０と配向膜１５０とが直接的に接触することを防止する。

第１カバー層１４１は、画素電極（ＰＥ１、ＰＥ２）の間に開口された領域を完全カバーするように形成される。例えば、第１カバー層１４１は、約０．４μｍ〜約０．６μｍの高さで形成されることが望ましい。また、第１カバー層１４１は、約５μｍ〜約８μｍの線幅に形成されることが望ましい。

第１カバー層１４１は、光硬化性樹脂または熱硬化性樹脂で形成することができる。光硬化性樹脂からなる第１カバー層１４１は、フォトリソグラフィ工程を通じて形成することができ、熱硬化性樹脂からなる第１カバー層１４１は、インクジェット工程または平板印刷工程を通じて形成することができる。例えば、光硬化性樹脂からなる第１カバー層１４１は、ネガティブフォトレジストまたはポジティブフォトレジストで形成することができる。

配向膜１５０は、画素電極層１３０と第１カバー層１４１上に形成される。配向膜１５０は、上部に配置される液晶を特定の方向に配列させる。

一方、表示基板１００は、上部に配置される対向基板とのセルギャップを維持するための柱状スペーサ１４２を更に含む。柱状スペーサ１４２は、ゲートライン２２０とデータライン２４０が交差する領域で第１カバー層１４１より高い高さに突出するように形成することができる。即ち、柱状スペーサ１４２は、薄膜トランジスタ２５０の上部に形成される。柱状スペーサ１４２は、例えば、約１．０μｍ〜約１．５μｍの高さと、約１０μｍ〜約１５μｍの線幅に形成される。

柱状スペーサ１４２は、第１カバー層１４１と同一の物質で同時に形成することができる。柱状スペーサ１４２は、例えば、ネガティブフォトレジストまたはポジティブフォトレジストで構成される。

図３は、本発明の第２実施形態による表示基板の平面図である。図３は、画素電極（ＰＥ１、ＰＥ２）を除いた構成が図１と同一であるので、その重複する詳細な説明は省略する。

図３を参照すると、第１画素電極（ＰＥ１）は、第１画素部（Ｐ１）を複数の領域（ｄｏｍａｉｎ）に分割するための開口部１３２を有する。第１画素電極（ＰＥ１）の開口部１３２を通じてそれぞれの領域で液晶は互いに異なる方向に配列されるので、光視野角を向上させることができる。

表示基板１００は、第１画素電極（ＰＥ１）の開口部１３２を通じて露出されたカラーフィルタ層１２０（図２に示す）をカバーするための第２カバー層１４４を更に含む。第２カバー層１４４は、第１画素電極（ＰＥ１）の開口部１３２を通じてカラーフィルタ層１２０と配向膜１５０が直接的に接触することを防止する。これによってカラーフィルタ層１２０から排出される不純物を遮断して、不純物による液晶の汚染によって誘発される残像の問題を解決することができる。

第２カバー層１４４は、第１カバー層１４１及び柱状スペーサ１４２と同一の物質で同時に形成することができる。

図４ないし図７は、図１及び図２に示した表示基板の製造過程を示す工程図である。

図１及び図４を参照すると、絶縁基板１１０上にマトリクス形状の画素部２１０を含む画素層２００を形成する。

具体的に、絶縁基板１１０上に第１金属膜を蒸着した後、フォトリソグラフィ工程を通じてゲートライン２２０及びゲート電極２５１を形成する。

ゲートライン２２０は、第１画素部（Ｐ１）と、第１画素部（Ｐ１）およびゲートライン２２０を基準として下部に形成された第３画素部（図示せず）とを定義する。ゲート電極２５１は、ゲートライン２２０と連結され、薄膜トランジスタ２５０のゲート端子を構成する。一方、ゲートライン２２０及びゲート電極２５１と同時に、ストレージライン２７０及びストレージ電極２７２が絶縁基板１１０上に形成される。これとは違って、別途の工程を通じてストレージライン２７０及びストレージ電極２７２を透明の材質で形成して開口率を向上させることもできる。

その後、ゲートライン２２０及びゲート電極２５１が形成された絶縁基板１１０上にゲート絶縁膜２３０を形成する。ゲート絶縁膜２３０は、例えば、シリコン窒化膜（ＳｉＮｘ）またはシリコン酸化膜（ＳｉＯｘ）で構成され、約４５００Åの厚さに形成される。

図１及び図５を参照すると、ゲート絶縁膜２３０上にａ−Ｓｉ（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）で形成された半導体層２５２ａ及びｎ＋ａ−Ｓｉ（ｎ＋ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）で形成されたオーミックコンタクト層２５２ｂを順次に積層した後、フォトリソグラフィ工程を通じてゲート電極２５１に対応するようにアクティブ層２５２を形成する。

その後、ゲート絶縁膜２３０及びアクティブ層２５２上に第２金属膜を蒸着した後、フォトリソグラフィ工程を通じてデータライン２４０、ソース電極２５３、及びドレイン電極２５４を形成する。

データライン２４０は、第１画素部（Ｐ１）と、第１画素部（Ｐ１）およびデータライン２４０を基準として側部に形成された第２画素部（Ｐ２）とを定義する。ソース電極２５３は、データライン２４０と連結され、薄膜トランジスタ２５０のソース端子を構成する。ドレイン電極２５４は、ソース電極２５３と離隔して薄膜トランジスタ２５０のドレイン端子を構成する。ドレイン電極２５４は、ゲート絶縁膜２３０を挟んでストレージ電極２７２と向い合い、ストレージキャパシタ（Ｃｓｔ）を形成する。

その後、ソース電極２５３とドレイン電極２５４との間に位置したオーミックコンタクト層２５２ｂをエッチングして、半導体層２５２ａを露出させる。

図１及び図６を参照すると、データライン２４０、ソース電極２５３、及びドレイン電極２５４が形成されたゲート絶縁膜２３０上に保護膜２６０を形成する。保護膜２６０は、例えば、シリコン窒化膜（ＳｉＮｘ）またはシリコン酸化膜（ＳｉＯｘ）からなり、約２０００Åの厚さに形成される。

その後、保護膜２６０上にカラーフィルタ層１２０を形成する。カラーフィルタ層１２０は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のカラーフィルタを含み、カラーフィルタは画素部（Ｐ１、Ｐ２）に対応するように形成される。

その後、カラーフィルタ層１２０及び保護膜２６０にドレイン電極２５４を露出させるためのコンタクトホール１２２を形成する。

図１及び図７を参照すると、カラーフィルタ層１２０上に画素電極層１３０を蒸着した後、フォトリソグラフィ工程を通じて画素部（Ｐ１、Ｐ２）に対応するように画素電極（ＰＥ１、ＰＥ２）を形成する。

画素電極層１３０は、光の透過可能な透明な導電性物質からなる。例えば、画素電極層１３０は、インジウム亜鉛酸化物（ＩＺＯ）またはインジウムスズ酸化物（ＩＴＯ）からなる。

具体的に、第１画素電極（ＰＥ１）は、カラーフィルタ層１２０及び保護膜２６０に形成されたコンタクトホール１２２を通じてドレイン電極２５４と電気的に連結される。

その後、画素電極（ＰＥ１、ＰＥ２）の間に露出されたカラーフィルタ層１２０をカバーする第１カバー層１４１及び柱状スペーサ１４２を形成する。

第１カバー層１４１は、画素電極（ＰＥ１、ＰＥ２）の境界領域であるゲートライン２２０及びデータライン２４０に対応してカラーフィルタ層１２０の上部に形成される。第１カバー層１４１は、画素電極層（ＰＥ１、ＰＥ２）の間に開口された領域を完全にカバーするように形成される。例えば、第１カバー層１４１は、約０．４μｍ〜約０．６μｍの高さと、約５μｍ〜約８μｍの線幅に形成される。

柱状スペーサ１４２は、ゲートライン２２０とデータライン２４０とが交差する領域で第１カバー層１４１より高い高さに突出するように形成される。即ち、柱状スペーサ１４２は、薄膜トランジスタ２５０の上部に形成される。柱状スペーサ１４２は、例えば、約１．０μｍ〜約１．５μｍの高さと、約１０μｍ〜１５μｍの線幅に形成される。

第１カバー層１４１及び柱状スペーサ１４２は、ネガティブフォトレジストまたはポジティブフォトレジストなどの光硬化性樹脂を蒸着した後、フォトリソグラフィ工程を通じて同時に形成することが望ましい。これとは違って、第１カバー層１４１は、熱硬化性樹脂を用いるインクジェット工程または平板印刷工程を通じて形成することができる。他にも、第１カバー層１４１は、カラーフィルタ層１２０のイオン不純物が配向膜１５０に伝達されることを防止することさえできれば、多様な物質で多様な方法によって形成することができる。

図１及び図２を参照すると、第１カバー層１４１及び柱状スペーサ１４２が形成された画素電極層１３０上に配向膜１５０を形成する。したがって、配向膜１５０は、画素電極層１３０及び第１カバー層１４１によってカラーフィルタ層１２０と直接的に接触しない。

一方、図３を参照すると、光視野角の具現のために、画素電極（ＰＥ１、ＰＥ２）にはパターニングすることができる。

具体的に、第１画素電極（ＰＥ１）に第１画素部（Ｐ１）を複数の領域に分割するための開口部１３２を形成することができる。第１画素電極（ＰＥ１）に開口部１３２を形成する場合、開口部１３２を通じて露出されたカラーフィルタ層１２０をカバーするための第２カバー層１４４を更に形成する。第２カバー層１４４は、第１画素電極（ＰＥ１）の開口部１３２を通じてカラーフィルタ層１２０と配向膜１５０とが直接的に接触することを防止する。第２カバー層１４４は、第１カバー層１４１及び柱状スペーサ１４２と同一の物質で同時に形成される。

図８は、本発明の第３実施形態による表示基板の断面図である。図８は、図３に示したＩＩ−ＩＩ’に沿って見た断面図であって、同一の構成要素に対しては同一の図面符号を記載して説明する。

図３及び図８を参照すると、表示基板は薄膜トランジスタ層２８０、カラーフィルタ層１２０、画素電極層１３０、第１カバー層（１４１ａ、１４１ｂ）、第２カバー層１４４、及び配向膜１５０を含む。

薄膜トランジスタ層２８０は、絶縁基板１１０および絶縁基板１１０上に形成された画素層２００を含む。画素層２００は、ゲートライン２２０、ゲート絶縁膜２３０、データライン２４０、薄膜トランジスタ２５０、及び保護膜２６０を含む。薄膜トランジスタ層２８０は、図２に説明したものと同一であるので、詳細な説明は省略する。

カラーフィルタ層１２０は、画素層２００上に形成される。カラーフィルタ層１２０は、複数のカラーフィルタ層を含む。望ましくは、データライン２４０を基準として互いに隣接する第１画素部（Ｐ１）と第２画素部（Ｐ２）は、互いに異なるカラーフィルタ（１２０ａ、１２０ｂ）がそれぞれ形成される。

ゲートライン２２０を基準として第１画素部（Ｐ１）と隣接する第３画素部（Ｐ３）には、第１画素部（Ｐ１）と同一のカラーフィルタ１２０ａが形成される。例えば、第１及び第３画素部（Ｐ１、Ｐ３）には第１カラーフィルタ１２０ａが形成され、第２画素部（Ｐ２）には、第２カラーフィルタ１２０ｂが形成される。

カラーフィルタ層１２０は、画素部（Ｐ１、Ｐ２、Ｐ３）間の境界領域に対応してカラーフィルタ層１２０が除去され溝が形成される。第１画素部（Ｐ１）と第３画素部（Ｐ３）との間の第１境界領域（Ｂ１）には、第１カラーフィルタ１２０ａが除去された第１溝（Ｈ１）が形成され、第１画素部（Ｐ１）と第２画素部（Ｐ２）との間の第２境界領域（Ｂ２）には、オーバラップされた第１カラーフィルタ１２０ａ及び第２カラーフィルタ１２０ｂが除去された第２溝（Ｈ２）が形成される。また、各画素部（Ｐ１）を複数の領域に分割する開口部１３２に対応する第３境界領域（Ｂ３）には、第１カラーフィルタ１２０ａが除去された第３溝（Ｈ３）を形成することができる。

第１、第２、及び第３境界領域（Ｂ１、Ｂ２、Ｂ３）は、画素電極層１３０がパターニングされ、カラーフィルタ層１２０を露出させる領域にカラーフィルタ層１２０から不純物が直接的に排出される領域である。これによって、第１、第２、及び第３境界領域（Ｂ１、Ｂ２、Ｂ３）のカラーフィルタ層１２０を完全に除去することで不純物による残像を除去することができる。

しかし、第１、第２、及び第３境界領域（Ｂ１、Ｂ２、Ｂ３）に全て溝を形成しなければならないことではなく、必要に応じて第１溝（Ｈ１）および第２溝（Ｈ２）のみ存在することもでき、第２溝（Ｈ２）のみ存在する場合も可能である。なお、溝の深さは、カラーフィルタ層１２０の厚さと同一であってもよく、カラーフィルタ層１２０の厚さより薄くてもよい。

画素電極層１３０は、画素部に対応して複数の画素電極でパターニングされる。具体的に、第１画素部（Ｐ１）には、第１画素電極（ＰＥ１）、第２画素部（Ｐ２）には、第２画素電極（ＰＥ２）、及び第３画素部（Ｐ３）には、第３画素電極（ＰＥ３）が形成される。各画素電極（ＰＥ１、ＰＥ２、ＰＥ３）は、複数の領域を具現するための開口部１３２が形成され、コンタクトホール１２２を通じて該当する薄膜トランジスタ２５０のドレイン電極２５４と電気的に連結される。

第１カバー層（１４１ａ、１４１ｂ）は、第１カバーパターン１４１ａと第２カバーパターン１４１ｂを含む。第１カバーパターン１４１ａは、第１境界領域（Ｂ１）に形成され、第１溝（Ｈ１）を満たし、第１画素電極（ＰＥ１）及び第３画素電極（ＰＥ３）の両端部をカバーするように形成される。第２カバーパターン１４１ｂは、第２境界領域（Ｂ２）の第２溝（Ｈ２）を満たし、第１画素電極（ＰＥ１）及び第２画素電極（ＰＥ２）の両端部をカバーするように形成される。第１カバーパターン１４１ａ及び第２カバーパターン１４１ｂは、カラーフィルタ層１２０の露出を完全に遮断する。

望ましくは、第１カバーパターン１４１ａ及び第２カバーパターン１４１ｂは、約０．４μｍ〜０．６μｍの高さと約５μｍ〜８μｍの線幅に形成され、フラットな形状に形成される。第１カバーパターン１４１ａ及び第２カバーパターン１４１ｂは、液晶の動作と関係ない領域に形成されるので、フラットな形状に形成されることが望ましい。

柱状スペーサ１４２は、第１カバー層（１４１ａ、１４１ｂ）と同一の物質で同時に形成される。柱状スペーサ１４２は、例えば、約１．０μｍ〜１．５μｍの高さと、約１０μｍ〜約１５μｍの線幅に形成される。

第２カバー層１４４は、第３境界領域（Ｂ３）に形成され、第３溝（Ｈ３）を満たし、開口部１３２によって離隔された第１画素電極（ＰＥ１）の両端部をカバーするように形成される。第２カバー層１４４は、カラーフィルタ層１２０の露出を完全に遮断する。

望ましくは、第２カバー層１４４は、液晶の動作に関わる画素部内に形成されることによって、約１２°〜１５°以下の傾斜角を有するプリズム形状に形成される。第２カバー層１４４の高さ及び線幅は、開口部１３２の幅とプリズム形状の傾斜角とによって決定される。望ましくは、第２カバー層１４４の高さは、約０．４μｍ〜０．６μｍであり、線幅は約５μｍ〜１０μｍである。

配向膜１５０は、画素電極層１３０、柱状スペーサ１４２、第１カバー層（１４１ａ、１４１ｂ）、及び第２カバー層１４４上に形成される。配向膜１５０は、上部に配置される液晶を特定の方向に配列させる。第１カバー層（１４１ａ、１４１ｂ）、及び第２カバー層１４４によって配向膜１５０とカラーフィルタ層１２０とは完全に遮断され、これによってカラーフィルタ層１２０の不純物が配向膜１５０上に配向される液晶層に流入されることを遮断することができる。

図９ないし図１３は、図８に示した表示基板の製造過程を示す工程図である。

図３及び図９を参照すると、絶縁基板１１０上にマトリクス形状に形成された画素部を含む画素層を形成する。画素層を形成する工程は、図７を参照して前述した内容と同一であるので、重複される説明は省略する。

保護膜２６０が形成された絶縁基板１１０上にカラーフィルタ層１２０を形成する。保護膜２６０が形成された絶縁基板１１０上に複数のカラーフィルタを順次に形成する。

具体的に、赤色フィルタ層を絶縁基板１１０上に蒸着及びパターニングして該当する画素部に赤色フィルタを形成し、緑色フィルタ層を蒸着及びパターニングして該当する画素部に緑色フィルタを形成し、青色フィルタ層を蒸着及びパターニングして該当する画素部に青色フィルタを形成する。

このように形成されたカラーフィルタは、ゲートライン２２０上の第１境界領域（Ｂ１）では一つのカラーフィルタ１２０ａが形成され、データライン２４０上の第２境界領域（Ｂ２）で他のカラーフィルタ（１２０ａ、１２０ｂ）が重なって形成される。

図３及び図１０を参照すると、カラーフィルタが形成された絶縁基板１１０に薄膜トランジスタのドレイン電極２５４を露出させるコンタクトホール１２２を形成する。コンタクトホール１２２を形成する工程時、第１、第２、及び第３境界領域（Ｂ１、Ｂ２、Ｂ３）のカラーフィルタ（１２０ａ、１２０ｂ）を除去して第１、第２、及び第３溝（Ｈ１、Ｈ２、Ｈ３）を形成する。

ここで、第１、第２、及び第３溝（Ｈ１、Ｈ２、Ｈ３）は、保護膜２６０が露出されるようにカラーフィルタ（１２０ａ、１２０ｂ）を完全に除去するか、あるいは一定の厚さを除去して凹んだ溝形状に除去することができる。ここでは、カラーフィルタ層１２０が完全に除去されることを例とする。

コンタクトホール１２２、第１、第２、及び第３溝（Ｈ１、Ｈ２、Ｈ３）が形成された絶縁基板１１０上に画素電極層１３０を蒸着する。画素電極層１３０は、コンタクトホール１２２を通じてドレイン電極２５４と接触され、電気的に連結される。

ここでは、第１、第２、及び第３溝（Ｈ１、Ｈ２、Ｈ３）をコンタクトホールを形成する工程で同時に形成されることを例として挙げたが、第１溝（Ｈ１）及び第３溝（Ｈ３）は、カラーフィルタ層１２０を形成する工程でそれぞれのカラーフィルタをパターニングするときに形成し、第２溝（Ｈ２）は、コンタクトホールの形成工程で形成することもできる。

図３及び図１１を参照すると、画素電極層１３０をパターニングして画素部（Ｐ１、Ｐ２、Ｐ３）に画素電極（ＰＥ１、ＰＥ２、ＰＥ３）をそれぞれ形成し、各画素電極（ＰＥ１）には、開口部１３２を形成する。即ち、第１、第２、及び第３境界領域（Ｂ１、Ｂ２、Ｂ３）に対応して画素電極層１３０をパターニングする。画素電極層１３０の開口部１３２にプリズム形状に突起を形成することによって、開口部１３２の幅は、約１μｍ〜５μｍに形成することでき、これによって画素部の開口率を向上させることができる。

図３及び図１２を参照すると、画素電極層１３０がパターニングされた絶縁基板１１０上に光硬化性樹脂１４０を塗布する。光硬化性樹脂は、ネガティブフォトレジスト物質またはポジティブフォトレジスト物質で形成される。光硬化性樹脂１４０は、十分な厚さに塗布され、第１、第２、及び第３溝（Ｈ１、Ｈ２、Ｈ３）を満たし、カラーフィルタ層１２０より厚い厚さに塗布される。

マスク４００を通じて光硬化性樹脂１４０をパターニングして、画素電極（ＰＥ１、ＰＥ２、ＰＥ３）の間の第１及び第２境界領域（Ｂ１、Ｂ２）には、第１及び第２カバーパターン（１４１ａ、１４１ｂ）を形成し、薄膜トランジスタ２５０上に柱状スペーサ１４２を形成し、開口部１３２に対応する第３境界領域（Ｂ３）には第２カバー層１４４を形成する。

具体的に、マスク４００は、第１境界領域（Ｂ１）及び第２境界領域（Ｂ２）に対応してスリット部４２１が形成され、柱状スペーサ１４２に対応して第１透過部４２２が形成され、第２カバー層１４４に対応して第１透過部４２２より小さい大きさの第２透過部４２４が形成される。

図３及び図１３を参照すると、スリット部４２１によって第１境界領域（Ｂ１）及び第２境界領域（Ｂ２）には第１溝（Ｈ１）及び第２溝（Ｈ２）を満たし、フラットな形状で突出された第１カバーパターン１４１ａ及び第２カバーパターン１４１ｂが形成される。第１境界領域（Ｂ１）及び第２境界領域（Ｂ２）は、液晶の動作と関係ない領域であって、第１カバーパターン１４１ａ及び第２カバーパターン１４１ｂは、第１画素電極（ＰＥ１）と第３画素電極（ＰＥ３）との間と、第１画素電極（ＰＥ１）と第２画素電極（ＰＥ２）との間にフラットな形状で形成される。第１カバーパターン１４１ａ及び第２カバーパターン１４１ｂは、約０．４μｍ〜０．６μｍの高さ、約５μｍ〜１０μｍの線幅に形成される。

第１透過部４２２によって柱状スペーサ１４２が形成され、第２透過部４２４によって第３境界領域（Ｂ３）には、第２カバー層１４４が形成される。柱状スペーサ１４２は、約１．０μｍ〜１．５μｍの高さと、約１０μｍ〜１５μｍの線幅とに形成される。

第２カバー層１４４は、第３溝（Ｈ３）を満たし、プリズム形状に突出して形成される。第２カバー層１４４は、第１画素部（Ｐ１）内に形成されることによって、液晶の動作と密接な関係を有する。これによって、第２カバー層１４４は、約１２°〜１５°以下の傾斜角（θ）を有するプリズム形状に形成する。

第２カバー層１４４は、所定の幅（Ｌ）で形成された開口部１３２をカバーするようにプリズム形状で形成することで液晶の応答速度を向上させるとともに開口率を向上させることができる。第２カバー層１４４の高さ（ｈ）及び線幅（Ｌ’）は、開口部１３２の幅（Ｌ）とプリズム形状の傾斜角（θ）によって決定され、望ましくは、第２カバー層１４４の高さ（ｈ）は、約０．４μｍ〜０．６μｍであり、線幅（Ｌ’）は、約５μｍ〜１０μｍである。

以上、第１カバー層（１４１ａ、１４１ｂ）、第２カバー層１４４、及び柱状スペーサ１４２全て同一の物質を用いてフォトリソグラフィ工程を通じて形成する場合を例としたが、第１カバー層（１４１ａ、１４０ｂ）は、熱硬化性樹脂を用いるインクジェット工程または平板印刷工程を通じて形成することもできる。

その後、絶縁基板１１０の全面に配向膜１５０（図８に図示）を形成する。

図１４は、本発明の第４実施形態による表示基板の平面図であり、図１５は、図１４のＩＩＩ−ＩＩＩ’に沿って見た断面図である。

図１４及び図１５を参照すると、表示基板は、薄膜トランジスタ層２８０、カラーフィルタ層１２０、画素電極１３０、第１カバー層（３４１ａ、３４１ｂ）、第２カバー層３４４、及び配向膜１５０を含む。

薄膜トランジスタ層２８０は、図１及び図２で前述した内容と実質的に同一であるので、概略的に説明する。薄膜トランジスタ層２８０は、絶縁基板１１０及び絶縁基板１１０上に形成された画素層２００を含む。画素層２００は、ゲートライン２２０、ゲート絶縁膜２３０、データライン２４０、薄膜トランジスタ２５０、及び保護層２６０を含む。ゲートライン２２０とデータライン２４０とによって複数の画素部（Ｐ１、Ｐ２、Ｐ３）が定義される。

具体的に、第１画素部（Ｐ１）は、データライン２４０側に隣接する第２画素部（Ｐ２）と、ゲートライン２２０側に隣接する第３画素部（Ｐ３）とを有する。第１画素部（Ｐ１）には、薄膜トランジスタ２５０、ストレージ配線２７０に連結されたストレージ電極２７２が形成される。薄膜トランジスタ２５０は、ゲート電極２５１、アクティブ層２５２、ソース電極２５３、及びドレイン電極２５４を含む。

カラーフィルタ層１２０は、複数の画素部に形成された複数のカラーフィルタを含む。各カラーフィルタは、ジグザグ形状で折り曲げられて形成される。具体的に、第１カラーフィルタ１２０ａは折り曲げられて第１画素部（Ｐ１）の一部領域と第２画素部（Ｐ２）の一部領域に形成される。第２カラーフィルタ１２０ｂは折り曲げられて第２画素部（Ｐ２）の一部領域に形成される。即ち、第２画素部（Ｐ２）には、第１カラーフィルタ１２０ａおよび第２カラーフィルタ１２０ｂが全部形成される。

ゲートライン２２０側で第１画素部（Ｐ１）と隣接する第３画素部（Ｐ３）には、第３カラーフィルタ１２０ａ’が第２画素部（Ｐ１）と同一の形状で折り曲げられて形成される。

カラーフィルタ層１２０は、ゲートライン２２０に対応する第１境界領域（Ｂ１）には第１カラーフィルタ１２０ａが除去された第１溝（Ｈ１）が形成され、互いに異なるカラーフィルタ（１２０ａ、１２０ｂ）が重なった第２境界領域（Ｂ２）には、第１カラーフィルタ１２０ａ及び第２カラーフィルタ１２０ｂが除去された第２溝（Ｈ２）が形成される。また、第２カラーフィルタ１２０ｂ上に形成された第２画素電極（ＰＥ２）の開口部１３３に対応する第３境界領域（Ｂ３）には第２カラーフィルタ１２０ｂが除去された第３溝（Ｈ３）が形成される。一方、必要に応じて第１溝（Ｈ１）、第２溝（Ｈ２）、第３溝（Ｈ３）のうち、少なくとも一つ以上のみ形成することもできる。例えば、第１溝（Ｈ１）と第２溝（Ｈ２）のみ形成される場合も可能である。また、本発明の一実施形態では、第１溝（Ｈ１）、第２溝（Ｈ２）、第３溝（Ｈ３）がカラーフィルタ層１２０を全部除去するように形成されたが、第１溝（Ｈ１）、第２溝（Ｈ２）、第３溝（Ｈ３）の深さは、カラーフィルタ層１２０の厚さより低く形成することもできる。

画素電極層１３０は、カラーフィルタ（１２０ａ、１２０ｂ）に対応して形成された複数の画素電極（ＰＥ１、ＰＥ２）を含む。第１画素電極（ＰＥ１）は、第１画素部（Ｐ１）を複数の領域（ｄｏｍａｉｎ）に分割するための開口部１３３を含む。

具体的に、ジグザグ形状に折り曲げられた第１カラーフィルタ１２０ａ上に第１カラーフィルタ１２０ａと同一に折り曲げられた第１画素電極（ＰＥ１）が形成される。即ち、第１画素電極（ＰＥ１）は、第１画素部（ＰＥ１）及び第２画素電極（ＰＥ２）内に折り曲げられてが形成される。第３画素電極（ＰＥ３）は、ゲートライン２２０を基準として第１画素電極（ＰＥ）と対称になるよう形成される。

一方、それぞれの画素電極（ＰＥ１、ＰＥ２）は、コンタクトホール１２２を通じて該当する薄膜トランジスタ２５０のドレイン電極２５４と電気的に連結される。

第１カバー層は、第１カバーパターン３４１ａおよび第２カバーパターン３４１ｂを含む。第１カバーパターン３４１ａは、第１境界領域（Ｂ１）に形成されて第１溝（Ｈ１）を満たし、第１画素電極（ＰＥ１）及び第３画素電極（ＰＥ３）の両端部をカバーするように形成される。望ましくは、第１カバーパターン３４１ａは約０．４μｍ〜０．６μｍの高さと約５μｍ〜８μｍの線幅で形成され、フラットな形状に形成される。第１カバーパターン３４１ａは、液晶の動作と関係ない領域に形成されるので、フラットな形状に形成されることが望ましい。

第２カバーパターン３４１ｂは、第２境界領域（Ｂ２）の第２溝（Ｈ２）を満たし、第１画素電極（ＰＥ１）及び第２画素電極（ＰＥ２）の両端部をカバーするように形成される。望ましくは、第２カバーパターン３４１ｂは、液晶の動作に関わる第１画素部（Ｐ１）内に形成されることによって、約１２°〜１５°以下の傾斜角を有するプリズム形状に形成する。第２カバーパターン３４１ｂの高さは約０．４μｍ〜０．６μｍであり、線幅は５μｍ〜１０μｍである。

柱状スペーサ３４２は、第１カバー層（３４１ａ、３４１ｂ）と同一の物質で同時に形成される。柱状スペーサ３４２は、例えば、約１．０μｍ〜１．５μｍの高さと、約１０μｍ〜１５μｍの線幅に形成される。

第２カバー層３４４は、第３境界領域（Ｂ３）に形成され、第３溝（Ｈ３）を満たし、開口部１３３によって離隔された第１画素電極（ＰＥ１）の両端部をカバーするように形成される。

望ましくは、第１カバー層３４４は、液晶の動作に関わる第２画素部（Ｐ２）内に形成されることによって約１２°〜１５°以下の傾斜角を有するプリズム形状に形成される。第２カバー層３４４の高さ及び幅は、開口部１３３の幅とプリズムの傾斜角とによって決定される。望ましくは、第２カバー層３４４の高さは、約０．４μｍ〜０．６μｍであり、幅は約５μｍ〜１０μｍである。

配向膜１５０は、画素電極層１３０、柱状スペーサ３４２、第１カバー層（３４１ａ、３４１ｂ）、及び第２カバー層３４４上に形成される。配向膜１５０は、上部に配置される液晶を特定の方向に配列させる。第１カバー層（３４１ａ、３４１ｂ）及び第２カバー層３４４によって配向膜１５０とカラーフィルタ層１２０とは完全に遮断され、これによってカラーフィルタ層１２０の不純物によって配向膜１５０上に配向される液晶層に流入されることを防止することができる。

図１４及び図１５に示した第４実施形態による表示基板は、図９ないし図１３を参照して説明した第３実施形態による表示基板の製造方法と実質的に同一である。

ただし、図１５に示した第２カバーパターン３４１ｂはプリズム形状に突出されて形成されるが、図１３ではフラットな形状で突出されて形成される。即ち、図１５に示した第２カバーパターン３４１ｂは、折り曲げられた画素電極（ＰＥ１、ＰＥ２）の間に形成されることによって第２画素部（Ｐ２）内に形成される。即ち、第２カバーパターン３４１ｂは、液晶の動きと密接な領域に形成されることによって１２°〜１５°の傾斜角を有するプリズム形状のパターンに形成される。

したがって、第４実施形態による第２カバーパターン３４１ｂは、図１３で説明された第２カバー層１４４と同一の工程によってプリズム形状にパターニングされる。その他の製造方法は第３実施形態の製造方法と実質的に同一である。

図１６は、本発明の第５実施形態による表示装置を示す断面図である。

図１６を参照すると、表示装置３００は、表示基板１００、表示基板１００と対向して結合された対向基板５００、及び表示基板１００と対向基板５００との間に配置された液晶層６００を含む。

表示基板１００は、図２に示したものと同一の構造を有するので、同一の構成要素に対しては同一の参照番号を用い、その重複される詳細な説明は省略する。

対向基板５００は、絶縁基板５１０、絶縁基板５１０上に形成された共通電極５２０、及び共通電極５２０上に形成された配向膜５３０を含む。

共通電極５２０は、表示基板１００と向い合う絶縁基板５１０の対向面に形成される。共通電極５２０は、光の透過のために透明の導電性物質からなる。例えば、共通電極５２０は、画素電極層１３０と同一のインジウム亜鉛酸化物（ＩＺＯ）またはインジウムスズ酸化物（ＩＴＯ）からなる。

液晶層６００は、異方性屈折率、異方性誘電率などの光学的、電気的特性を有する液晶が一定の形態で配列された構造を有する。液晶層６００は、画素電極層１３０と共通電極５２０との間に形成される電界によって液晶の配列が変化し、液晶の配列変化によって通過する光の透過率を制御する。

このような表示基板、これの製造方法、及びこれを有する表示装置によると、第一に、表示基板上に形成されたカラーフィルタ層が画素電極層の開口された領域を通じて配向膜と直接的に接触されることを遮断して液晶が汚染されることを防止し、液晶の汚染による残像などの表示不良を除去することができる。

第２に、液晶の動作と関係ない画素電極の間には、フラットな形状に突出されたカバー層が形成され、液晶の動作と密接な画素電極間には、プリズム形状に突出されたカバー層を形成する。これによって、画素電極間の開口幅を最小化して透過率を向上させるとともに液晶の応答速度を維持及び向上させることができる。

以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。

本発明の第１実施形態による表示基板の平面図である。 図１のＩ−Ｉ’に沿って見た断面図である。 本発明の第２実施形態による表示基板の平面図である。 図１及び図２に示した表示基板の製造過程を示す工程図である。 図１及び図２に示した表示基板の製造過程を示す工程図である。 図１及び図２に示した表示基板の製造過程を示す工程図である。 図１及び図２に示した表示基板の製造過程を示す工程図である。 本発明の第３実施形態による表示基板の断面図である。 図８に示した表示基板の製造過程を示す工程図である。 図８に示した表示基板の製造過程を示す工程図である。 図８に示した表示基板の製造過程を示す工程図である。 図８に示した表示基板の製造過程を示す工程図である。 図８に示した表示基板の製造過程を示す工程図である。 本発明の第４実施形態による表示基板の平面図である。 図１４のＩＩＩ−ＩＩＩ’に沿って見た断面図である。 本発明の第５実施形態による表示装置の断面図である。

符号の説明

１００ 表示基板、
１１０ 絶縁基板、
１２０ カラーフィルタ層、
１３０ 画素電極層、
１３２ 開口部、
１４１ 第１カバー層、
１４１ａ 第１カバーパターン、
１４１ｂ 第２カバーパターン、
１４２ 柱状スペーサ、
１４４ 第２カバー層、
１５０ 配向膜、
２２０ ゲートライン、
２４０ データライン、
２５０ 薄膜トランジスタ、
２６０ 保護膜、
２８０ 薄膜トランジスタ層、
３００ 表示装置、
４００ マスク、
５００ 対向基板、
５２０ 共通電極、
６００ 液晶層。

Claims (26)

1. 画素部を含む薄膜トランジスタ層と、
   前記薄膜トランジスタ層上に形成されたカラーフィルタ層と、
   前記カラーフィルタ層上に形成され、少なくとも一つのギャップを定義する画素電極と、
   前記隣接する画素電極の間の前記ギャップ内に配置され、前記隣接する画素電極の間の前記ギャップによって露出された前記カラーフィルタ層の一部をカバーする第１カバー層と、
   前記画素電極および前記第１カバー層上に形成された配向膜と、
   を含むことを特徴とする表示基板。
2. 前記カラーフィルタ層は、前記画素電極の間の前記ギャップに対応する第１溝が形成されることを特徴とする請求項１記載の表示基板。
3. 前記第１カバー層は、前記第１溝に形成されることを特徴とする請求項２記載の表示基板。
4. 前記薄膜トランジスタ層は、
   絶縁基板上に形成されたゲートラインと、
   前記ゲートラインと交差して形成されたデータラインと、
   前記ゲートラインおよび前記データラインに連結された薄膜トランジスタと、
   を含むことを特徴とする請求項１記載の表示基板。
5. 前記第１カバー層は、
   前記ゲートライン及び前記データラインに対応する制御できない領域上に形成された第１カバーパターンと、
   前記ゲートラインと前記データラインとの間に対応する前記画素部内に形成された第２カバーパターンと、
   を含むことを特徴とする請求項４記載の表示基板。
6. 前記第１カバーパターンは、フラットな形状であることを特徴とする請求項５記載の表示基板。
7. 前記第２カバーパターンは、プリズム形状であることを特徴とする請求項５記載の表示基板。
8. 前記画素電極上の前記第１カバー層は、０．４μｍ〜０．６μｍの高さを有することを特徴とする請求項１記載の表示基板。
9. 前記第１カバー層は、５μｍ〜８μｍの線幅を有することを特徴とする請求項１記載の表示基板。
10. 前記カラーフィルタ層は、ジグザグ形状を有することを特徴とする請求項９記載の表示基板。
11. 前記画素電極は、前記カラーフィルタ層と同一の形状を有することを特徴とする請求項１０記載の表示基板。
12. 各画素電極は、少なくとも一つの開口部によって分割された複数の領域を含むことを特徴とする請求項１記載の表示基板。
13. 前記開口部を通じて露出された前記カラーフィルタ層をカバーする第２カバー層をさらに含むことを特徴とする請求項１２記載の表示基板。
14. 前記第２カバー層は、前記第１カバー層と同一の物質で形成されることを特徴とする請求項１３記載の表示基板。
15. 前記第２カバー層は、プリズム形状であることを特徴とする請求項１３記載の表示基板。
16. 前記カラーフィルタ層は、前記開口部に対応して第２溝が形成されることを特徴とする請求項１３記載の表示基板。
17. 前記第２カバー層は、前記第２溝に形成され、前記開口部を通じて露出された前記カラーフィルタ層をカバーすることを特徴とする請求項１６記載の表示基板。
18. 前記第１カバー層より高い高さに突出して形成された柱状スペーサを更に含むことを特徴とする請求項１記載の表示基板。
19. 前記第１カバー層および前記柱状スペーサは、同一の物質で形成されることを特徴とする請求項１８記載の表示基板。
20. 各画素電極は、前記画素電極を複数の領域に分割する少なくとも一つの開口部を含み、前記表示基板は、前記開口部に対応する前記カラーフィルタ層上の第２溝を更に含むことを特徴とする請求項１記載の表示基板。
21. 各画素電極は、前記画素電極を複数の領域に分割する少なくとも一つの開口部を含み、少なくとも一つの領域は、複数の画素領域を貫通して延長されることを特徴とする請求項１記載の表示基板。
22. 各画素電極は、前記画素電極を複数の領域に分割する少なくとも一つの開口部を含み、各領域は、ジグザグ形状を有することを特徴とする請求項１記載の表示基板。
23. 各画素電極は、前記画素電極を複数の領域に分割する少なくとも一つの開口部を含み、前記表示基板は、前記少なくとも一つの開口部を通じて露出される前記カラーフィルタ層の露出された部分をカバーする第２カバー層を更に含むことを特徴とする請求項１記載の表示基板。
24. 絶縁基板上に画素部を含む薄膜トランジスタ層を形成する段階と、
    前記薄膜トランジスタ層上にカラーフィルタ層を形成する段階と、
    前記カラーフィルタ層上に複数の画素電極を形成する段階と、
    前記画素電極の間の前記カラーフィルタ層をカバーする第１カバー層を形成する段階と、
    前記画素電極と前記第１カバー層上に配向膜を形成する段階と、
    を含むことを特徴とする表示基板の製造方法。
25. 表示基板と、
    前記表示基板と対向して結合された対向基板と、
    前記表示基板と前記対向基板との間に配置された液晶層と、を含み、
    前記表示基板は、
    画素部を含む薄膜トランジスタ層と、
    前記薄膜トランジスタ層上に形成されたカラーフィルタ層と、
    前記カラーフィルタ層上に形成され、少なくとも一つのギャップを定義する画素電極、
    前記画素電極の間の前記ギャップ内に配置され、前記ギャップによって露出すされる前記カラーフィルタ層の一部をカバーするカバー層と、
    前記画素電極と前記カバー層上に形成された第１配向膜と、を含むことを特徴とする表示装置。
26. 前記対向基板は、
    前記表示基板と向い合う絶縁基板の対向面に形成された共通電極と、
    前記共通電極上に形成された第２配向膜と、
    を含むことを特徴とする請求項３５記載の表示装置。

Images