JP2009217096A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2009217096A JP2009217096A JP2008062200A JP2008062200A JP2009217096A JP 2009217096 A JP2009217096 A JP 2009217096A JP 2008062200 A JP2008062200 A JP 2008062200A JP 2008062200 A JP2008062200 A JP 2008062200A JP 2009217096 A JP2009217096 A JP 2009217096A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- display device
- crystal display
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】配向異常に伴う表示不良を抑制すると共に十分な保持容量を確保することが可能
な液晶表示装置を提供すること。
【解決手段】本発明は、表示領域ＤＡを有するアレイ基板ＡＲとカラーフィルタ基板ＣＦ
間に液晶層４０を挟持してなる液晶表示装置１において、アレイ基板ＡＲの表面に、マト
リクス状に形成された複数の走査線１１及び信号線１２と、複数の走査線及び信号線で区
画された画素領域ＰＡ１毎に形成されたＴＦＴと、表示領域の周縁部に沿って形成された
コモン配線Ｃｏｍと、表示領域全体を被覆する層間膜１７と、層間膜の表面に画素領域毎
に形成されたコンタクトホールＣＨを介してＴＦＴのドレイン電極Ｄに接続された下電極
１８と、第１電極の表面全体を被覆する電極間絶縁膜２２と、画素電極毎にスリット２０
が形成され、コンタクトホール上を含む電極間絶縁膜の表面に形成されると共に、コモン
配線に接続された上電極２１と、を備える。
【選択図】図３
な液晶表示装置を提供すること。
【解決手段】本発明は、表示領域ＤＡを有するアレイ基板ＡＲとカラーフィルタ基板ＣＦ
間に液晶層４０を挟持してなる液晶表示装置１において、アレイ基板ＡＲの表面に、マト
リクス状に形成された複数の走査線１１及び信号線１２と、複数の走査線及び信号線で区
画された画素領域ＰＡ１毎に形成されたＴＦＴと、表示領域の周縁部に沿って形成された
コモン配線Ｃｏｍと、表示領域全体を被覆する層間膜１７と、層間膜の表面に画素領域毎
に形成されたコンタクトホールＣＨを介してＴＦＴのドレイン電極Ｄに接続された下電極
１８と、第１電極の表面全体を被覆する電極間絶縁膜２２と、画素電極毎にスリット２０
が形成され、コンタクトホール上を含む電極間絶縁膜の表面に形成されると共に、コモン
配線に接続された上電極２１と、を備える。
【選択図】図３
Description
本発明は液晶表示装置に関するものである。詳しくは、ＦＦＳ（Fringe Field Switchi
ng）モードの液晶表示装置において、その保持容量を確保すると共に、配向膜の縁部で発
生する配向異常による表示不良を抑制した液晶表示装置に関するものである。
ng）モードの液晶表示装置において、その保持容量を確保すると共に、配向膜の縁部で発
生する配向異常による表示不良を抑制した液晶表示装置に関するものである。
近年、情報通信機器のみならず一般の電気機器においても液晶表示装置が多く利用され
ている。従来から多く用いられている液晶表示装置は、表面に電極等が形成された一対の
ガラス等からなる基板と、この一対の基板間に形成された液晶層と、からなり、両基板上
の電極に電圧が印加されることにより、液晶を再配列させて光の透過率を変えることによ
り種々の映像を表示する、言わば縦方向電界モードともいうべきものである。このような
縦方向電界モードの液晶表示装置は、ＴＮ（Twisted Nematic）モードやＶＡ（Vertical
Alignment）モードのものが存在するが、視野角が狭いという問題点が存在するため、Ｍ
ＶＡ（Multidomain Vertical Alignment）モード等種々の改良された縦方向電界モードの
液晶表示装置が開発されている。
ている。従来から多く用いられている液晶表示装置は、表面に電極等が形成された一対の
ガラス等からなる基板と、この一対の基板間に形成された液晶層と、からなり、両基板上
の電極に電圧が印加されることにより、液晶を再配列させて光の透過率を変えることによ
り種々の映像を表示する、言わば縦方向電界モードともいうべきものである。このような
縦方向電界モードの液晶表示装置は、ＴＮ（Twisted Nematic）モードやＶＡ（Vertical
Alignment）モードのものが存在するが、視野角が狭いという問題点が存在するため、Ｍ
ＶＡ（Multidomain Vertical Alignment）モード等種々の改良された縦方向電界モードの
液晶表示装置が開発されている。
一方、上述の縦方向電界方式の液晶表示装置とは異なり、一方の基板にのみ画素電極及
び共通電極からなる一対の電極を備えたＩＰＳ（In-Plane Switching）モードないしＦＦ
Ｓモード等の横方向電界モードの液晶表示装置も知られている。
び共通電極からなる一対の電極を備えたＩＰＳ（In-Plane Switching）モードないしＦＦ
Ｓモード等の横方向電界モードの液晶表示装置も知られている。
このうちＩＰＳモードの液晶表示装置は、一対の電極を同一層に配置し、液晶に印加す
る電界の方向を基板にほぼ平行な方向として液晶分子を基板に平行な方向に再配列するも
のである。そのため、このＩＰＳモードの液晶表示装置は、前述の縦方向電界方式の液晶
表示装置と比すると非常に広視野角であるという利点を有している。しかしながら、ＩＰ
Ｓモードの液晶表示装置は、液晶に電界を印加するため一対の電極が同一層に設けられて
いるため、画素電極の上側に位置する液晶分子は十分に駆動されず、透過率等の低下を招
いてしまうといった問題点が存在している。
る電界の方向を基板にほぼ平行な方向として液晶分子を基板に平行な方向に再配列するも
のである。そのため、このＩＰＳモードの液晶表示装置は、前述の縦方向電界方式の液晶
表示装置と比すると非常に広視野角であるという利点を有している。しかしながら、ＩＰ
Ｓモードの液晶表示装置は、液晶に電界を印加するため一対の電極が同一層に設けられて
いるため、画素電極の上側に位置する液晶分子は十分に駆動されず、透過率等の低下を招
いてしまうといった問題点が存在している。
このようなＩＰＳモードの液晶表示装置の問題点を解決するために、ＦＦＳモードの液
晶表示装置が開発されている（下記特許文献１及び２参照）。このＦＦＳモードの液晶表
示装置は液晶層に電界を印加するための画素電極と共通電極をそれぞれ絶縁膜を介して異
なる層に配置したものである。
晶表示装置が開発されている（下記特許文献１及び２参照）。このＦＦＳモードの液晶表
示装置は液晶層に電界を印加するための画素電極と共通電極をそれぞれ絶縁膜を介して異
なる層に配置したものである。
このＦＦＳモードの液晶表示装置は、ＩＰＳモードの液晶表示装置よりも広視野角かつ
高コントラストであり、更に低電圧駆動ができると共により高透過率であるため明るい表
示が可能となるという特徴を備えている。加えて、ＦＦＳモードの液晶表示装置は、ＩＰ
Ｓモードの液晶表示装置よりも平面視で画素電極と共通電極との重複面積が大きいために
、より大きな保持容量が副次的に生じ、別途補助容量線を設ける必要がなくなるという長
所も存在している。
特開２００１−２３５７６３号公報
特開２００２−１８２２３０号公報
高コントラストであり、更に低電圧駆動ができると共により高透過率であるため明るい表
示が可能となるという特徴を備えている。加えて、ＦＦＳモードの液晶表示装置は、ＩＰ
Ｓモードの液晶表示装置よりも平面視で画素電極と共通電極との重複面積が大きいために
、より大きな保持容量が副次的に生じ、別途補助容量線を設ける必要がなくなるという長
所も存在している。
ところで、上述のようなＦＦＳモードの液晶表示装置においては、アレイ基板上の、ス
イッチング素子上に絶縁膜が形成され、絶縁膜に予め形成されたコンタクトホールを介し
てスイッチング素子と電気的に接続される画素電極と、アレイ基板の外縁部等に引回され
たコモン配線に接続された共通電極とが、絶縁膜を介して重合配置されることで電界を発
生させている。また、この画素電極及び共通電極は画素領域内の開口部分に配設される。
このような公知のＦＦＳモードの液晶表示装置は、通常、上述の通り画素領域内の開口部
分に両電極が形成されていれば画像表示を行うことができるため、共通電極は開口部分に
のみ形成される。すなわち、表示に寄与しない領域、例えばスイッチング素子の上部等に
は形成されていない。
イッチング素子上に絶縁膜が形成され、絶縁膜に予め形成されたコンタクトホールを介し
てスイッチング素子と電気的に接続される画素電極と、アレイ基板の外縁部等に引回され
たコモン配線に接続された共通電極とが、絶縁膜を介して重合配置されることで電界を発
生させている。また、この画素電極及び共通電極は画素領域内の開口部分に配設される。
このような公知のＦＦＳモードの液晶表示装置は、通常、上述の通り画素領域内の開口部
分に両電極が形成されていれば画像表示を行うことができるため、共通電極は開口部分に
のみ形成される。すなわち、表示に寄与しない領域、例えばスイッチング素子の上部等に
は形成されていない。
また、画素電極と共通電極との重合構造、特にどちらの電極が上部に位置するかについ
ては、いずれが上層であっても液晶の駆動は行えるが、開口率がより大きくなるために、
現在は画素電極を下層に位置し、この画素電極の上層に絶縁膜を介してスリットが形成さ
れた共通電極を位置させる構造が多く用いられている。このように共通電極が画素電極の
上部に位置した層構造を採用したＦＦＳモードの液晶表示装置においては、画素電極をス
イッチング素子のドレイン電極に接続するためのコンタクトホール形成位置は表示に寄与
しない領域となるため、この部分には電界を形成する必要がなく、よって共通電極は配設
されない。
ては、いずれが上層であっても液晶の駆動は行えるが、開口率がより大きくなるために、
現在は画素電極を下層に位置し、この画素電極の上層に絶縁膜を介してスリットが形成さ
れた共通電極を位置させる構造が多く用いられている。このように共通電極が画素電極の
上部に位置した層構造を採用したＦＦＳモードの液晶表示装置においては、画素電極をス
イッチング素子のドレイン電極に接続するためのコンタクトホール形成位置は表示に寄与
しない領域となるため、この部分には電界を形成する必要がなく、よって共通電極は配設
されない。
しかしながら、このように開口領域にのみ電極を形成する構造を採用すると、特に配向
膜を印刷形成する場合、共通電極の縁部に段差が生じているためこの段差部分で配向異常
が発生し、この配向異常の発生した部分に光が透過して視認されてしまうことにより表示
不良を引き起こす可能性がある。
膜を印刷形成する場合、共通電極の縁部に段差が生じているためこの段差部分で配向異常
が発生し、この配向異常の発生した部分に光が透過して視認されてしまうことにより表示
不良を引き起こす可能性がある。
加えて、近年の液晶表示装置に対する小型化・高精細化の要求はますます高まってきて
おり、１画素領域の面積もそれに伴って小さくなる傾向がある。このようなことから、よ
り高精細な液晶表示装置を作成するにあたり、画素領域を小さくすると、保持容量が十分
に確保できないという課題が生じた。
おり、１画素領域の面積もそれに伴って小さくなる傾向がある。このようなことから、よ
り高精細な液晶表示装置を作成するにあたり、画素領域を小さくすると、保持容量が十分
に確保できないという課題が生じた。
以上のような課題から、本発明者らは、配向異常による表示不良を抑制すると共に、高
精細化された液晶表示装置であっても十分な保持容量を確保できる構成について検討した
結果、今まで成膜されていなかったコンタクトホール上にも共通電極を配設することによ
り、共通電極の縁部の段差による配向異常部分が視認されることもなく、また、コンタク
トホール上の電極間にも保持容量が形成されるので、高精細化された液晶表示装置であっ
ても十分な保持容量を確保することができるようになることを見出し、本発明に至ったも
のである。
精細化された液晶表示装置であっても十分な保持容量を確保できる構成について検討した
結果、今まで成膜されていなかったコンタクトホール上にも共通電極を配設することによ
り、共通電極の縁部の段差による配向異常部分が視認されることもなく、また、コンタク
トホール上の電極間にも保持容量が形成されるので、高精細化された液晶表示装置であっ
ても十分な保持容量を確保することができるようになることを見出し、本発明に至ったも
のである。
すなわち、本発明の目的は、配向異常に伴う表示不良を抑制すると共に十分な保持容量
を確保することが可能な液晶表示装置を提供することにある。
を確保することが可能な液晶表示装置を提供することにある。
上記目的を達成するために、本発明の液晶表示装置は、表示領域を有する一対の基板間
に液晶層を挟持してなる液晶表示装置において、前記一対の基板のうちの一方の前記液晶
層側の表面には、
マトリクス状に形成された複数の走査線及び信号線と、
前記複数の走査線及び信号線で区画された画素領域毎に形成されたスイッチング素子と
、
前記表示領域の周縁部に沿って形成されたコモン配線と、
前記表示領域全体を被覆する層間膜と、
前記層間膜の表面の前記画素領域毎に形成されたコンタクトホールを介して前記スイッ
チング素子の電極に接続された透明導電性材料からなる第１電極と、
前記第１電極の表面全体を被覆する電極間絶縁膜と、
前記画素領域毎に複数本のスリットが形成され、前記コンタクトホール上を含む前記電
極間絶縁膜の表面に形成されると共に、前記コモン配線に接続された第２電極と、
を備えることを特徴とする。
に液晶層を挟持してなる液晶表示装置において、前記一対の基板のうちの一方の前記液晶
層側の表面には、
マトリクス状に形成された複数の走査線及び信号線と、
前記複数の走査線及び信号線で区画された画素領域毎に形成されたスイッチング素子と
、
前記表示領域の周縁部に沿って形成されたコモン配線と、
前記表示領域全体を被覆する層間膜と、
前記層間膜の表面の前記画素領域毎に形成されたコンタクトホールを介して前記スイッ
チング素子の電極に接続された透明導電性材料からなる第１電極と、
前記第１電極の表面全体を被覆する電極間絶縁膜と、
前記画素領域毎に複数本のスリットが形成され、前記コンタクトホール上を含む前記電
極間絶縁膜の表面に形成されると共に、前記コモン配線に接続された第２電極と、
を備えることを特徴とする。
上記液晶表示装置の発明によれば、従来は第２電極は表示に寄与する部分、すなわち開
口部分にのみ形成されていたが、本発明ではスイッチング素子の電極と接続するためのコ
ンタクトホール上にまで延在させて形成している。これにより、このコンタクトホール部
分を保持容量を蓄積するコンデンサとして使用することが可能となり、従来のものより大
きな保持容量を確保することができる。したがって、近年の液晶表示装置に対する小型化
・高精細化の要望に答えるため、液晶表示装置自体を小型にしたり、画素数を増大させて
各画素領域を小さくしたりした場合であっても、フレーム期間中の電荷の保持を十分に行
うことができるようになる。
口部分にのみ形成されていたが、本発明ではスイッチング素子の電極と接続するためのコ
ンタクトホール上にまで延在させて形成している。これにより、このコンタクトホール部
分を保持容量を蓄積するコンデンサとして使用することが可能となり、従来のものより大
きな保持容量を確保することができる。したがって、近年の液晶表示装置に対する小型化
・高精細化の要望に答えるため、液晶表示装置自体を小型にしたり、画素数を増大させて
各画素領域を小さくしたりした場合であっても、フレーム期間中の電荷の保持を十分に行
うことができるようになる。
また、上記発明において、前記表示領域内の前記第２電極が形成された前記一方の基板
表面には配向膜が形成されており、前記配向膜の前記第２電極の縁部を覆う部分は、前記
一対の基板のうちの他方に設けられた遮光層により遮光されていると好ましい。
表面には配向膜が形成されており、前記配向膜の前記第２電極の縁部を覆う部分は、前記
一対の基板のうちの他方に設けられた遮光層により遮光されていると好ましい。
上記好ましい態様によれば、第２電極の縁部を覆う配向膜には、第２電極の肉厚とほぼ
同様の段差が形成されることになる。この部分はラビング処理時に不良となりやすい部分
となるが、上述のようにこの部分を遮光層により遮光するため、この配向不良部分が表示
されることに伴う表示不良をなくすることができる。
同様の段差が形成されることになる。この部分はラビング処理時に不良となりやすい部分
となるが、上述のようにこの部分を遮光層により遮光するため、この配向不良部分が表示
されることに伴う表示不良をなくすることができる。
また、上記発明において、前記第２電極は、前記電極間絶縁膜の表面の前記スイッチン
グ素子上を含む前記表示領域全体に形成されていると好ましい。
グ素子上を含む前記表示領域全体に形成されていると好ましい。
上記好ましい態様によれば、スイッチング素子上にも第２電極を形成するため、この第
２電極とスイッチング素子との間にも容量を蓄積することが可能となる。したがって、特
に高精細化がさらに進んで保持容量の確保が難しくなった場合等にも十分な保持容量を確
保することが可能となる。
２電極とスイッチング素子との間にも容量を蓄積することが可能となる。したがって、特
に高精細化がさらに進んで保持容量の確保が難しくなった場合等にも十分な保持容量を確
保することが可能となる。
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するための液晶表示装置を例示するものであって、本発明
をこの液晶表示装置に特定することを意図するものではなく、特許請求の範囲に含まれる
その他の実施形態のものも等しく適応し得るものである。
は、本発明の技術思想を具体化するための液晶表示装置を例示するものであって、本発明
をこの液晶表示装置に特定することを意図するものではなく、特許請求の範囲に含まれる
その他の実施形態のものも等しく適応し得るものである。
図１は本発明の第１の実施形態に係る液晶表示装置を示す平面図である。図２は図１の
液晶表示装置のカラーフィルタ基板を透視して示す３画素分の拡大平面図である。図３は
図２のIII−III線で切断した断面図である。図４は本発明の第２の実施形態に係る液晶表
示装置のカラーフィルタ基板を透視して示す３画素分の拡大平面図である。図５は図４の
Ｖ−Ｖ線で切断した断面図である。
液晶表示装置のカラーフィルタ基板を透視して示す３画素分の拡大平面図である。図３は
図２のIII−III線で切断した断面図である。図４は本発明の第２の実施形態に係る液晶表
示装置のカラーフィルタ基板を透視して示す３画素分の拡大平面図である。図５は図４の
Ｖ−Ｖ線で切断した断面図である。
［第１の実施形態］
第１の実施形態に係る液晶表示装置１は、ＦＦＳモードで駆動する透過型液晶表示装置
である。この液晶表示装置１Ａは、図１に示すように、アレイ基板ＡＲ及びカラーフィル
タ基板ＣＦと、両基板ＡＲ、ＣＦを貼り合わせるためのシール材２と、アレイ基板ＡＲ、
カラーフィルタ基板ＣＦ及びシール材２により囲まれた領域に封入された液晶層４０（図
３参照）と、から構成されたいわゆるＣＯＧ（Chip On Glass）型の液晶表示装置である
。この液晶表示装置１においては、シール材２により囲まれた領域が表示領域ＤＡを形成
しており、この表示領域ＤＡの外側は額縁領域となっている。また、シール材２の一部に
は液晶を注入するための液晶注入口２ａが形成されている。なお、図１には表示領域ＤＡ
に当たる領域に格子状のハッチングが施されている。
第１の実施形態に係る液晶表示装置１は、ＦＦＳモードで駆動する透過型液晶表示装置
である。この液晶表示装置１Ａは、図１に示すように、アレイ基板ＡＲ及びカラーフィル
タ基板ＣＦと、両基板ＡＲ、ＣＦを貼り合わせるためのシール材２と、アレイ基板ＡＲ、
カラーフィルタ基板ＣＦ及びシール材２により囲まれた領域に封入された液晶層４０（図
３参照）と、から構成されたいわゆるＣＯＧ（Chip On Glass）型の液晶表示装置である
。この液晶表示装置１においては、シール材２により囲まれた領域が表示領域ＤＡを形成
しており、この表示領域ＤＡの外側は額縁領域となっている。また、シール材２の一部に
は液晶を注入するための液晶注入口２ａが形成されている。なお、図１には表示領域ＤＡ
に当たる領域に格子状のハッチングが施されている。
アレイ基板ＡＲは、ガラス等からなる透明基板１０上に各種配線が設けられたものから
なり、カラーフィルタ基板ＣＦよりもその長手方向の長さが長く、両基板ＡＲ、ＣＦを貼
り合わせた際に外部に延在する延在部１０ａが形成されるようになっており、この延在部
１０ａには駆動信号を出力するＩＣチップあるいはＬＳＩからなるドライバＤｒが設けら
れている。そして、このアレイ基板ＡＲの額縁領域には、ドライバＤｒからの各種信号を
後述する走査線１１及び信号線１２に送るために各種引回し線（図示省略）が形成されて
おり、更には、後述する上電極２１に接続されるコモン配線Ｃｏｍも形成されている。
なり、カラーフィルタ基板ＣＦよりもその長手方向の長さが長く、両基板ＡＲ、ＣＦを貼
り合わせた際に外部に延在する延在部１０ａが形成されるようになっており、この延在部
１０ａには駆動信号を出力するＩＣチップあるいはＬＳＩからなるドライバＤｒが設けら
れている。そして、このアレイ基板ＡＲの額縁領域には、ドライバＤｒからの各種信号を
後述する走査線１１及び信号線１２に送るために各種引回し線（図示省略）が形成されて
おり、更には、後述する上電極２１に接続されるコモン配線Ｃｏｍも形成されている。
次に各基板の構成について、図２及び図３を参照して説明を行う。先ず、アレイ基板Ａ
Ｒには、図２及び図３に示すように、透明基板１０の表面に例えばＭｏ／Ａｌの２層配線
からなる複数の走査線１１が互いに平行になるように形成されている。また、この走査線
１１が形成された透明基板１０の表面全体に亘って窒化シリコン（ＳｉＮＸ）ないしは酸
化シリコン（ＳｉＯ２）等の無機透明絶縁材料からなるゲート絶縁膜１４が被覆されてい
る。更に、このゲート絶縁膜１４の表面のスイッチング素子、詳しくはＴＦＴ（Thin Fil
m Transistor）が形成される領域には、アモルファスシリコン（ａ−Ｓｉ）、ポリシリコ
ン（ｐ−Ｓｉ）あるいはＬＴＰＳ（Low Temperature Poly Silicon）等からなる半導体層
１５が形成されている。また、この半導体層１５が形成されている位置の走査線１１の領
域がＴＦＴのゲート電極Ｇを形成する。
Ｒには、図２及び図３に示すように、透明基板１０の表面に例えばＭｏ／Ａｌの２層配線
からなる複数の走査線１１が互いに平行になるように形成されている。また、この走査線
１１が形成された透明基板１０の表面全体に亘って窒化シリコン（ＳｉＮＸ）ないしは酸
化シリコン（ＳｉＯ２）等の無機透明絶縁材料からなるゲート絶縁膜１４が被覆されてい
る。更に、このゲート絶縁膜１４の表面のスイッチング素子、詳しくはＴＦＴ（Thin Fil
m Transistor）が形成される領域には、アモルファスシリコン（ａ−Ｓｉ）、ポリシリコ
ン（ｐ−Ｓｉ）あるいはＬＴＰＳ（Low Temperature Poly Silicon）等からなる半導体層
１５が形成されている。また、この半導体層１５が形成されている位置の走査線１１の領
域がＴＦＴのゲート電極Ｇを形成する。
また、ゲート絶縁膜１４の表面には、例えばＭｏ／Ａｌ／Ｍｏの３層構造の導電性層か
らなるソース電極Ｓを含む信号線１２及びドレイン電極Ｄが形成されている。この信号線
１２のソース電極Ｓ部分及びドレイン電極Ｄは、いずれも半導体層１５の表面に部分的に
重なっている。上述したゲート電極、ソース電極Ｓ、ドレイン電極Ｄ及び半導体層１５に
よりＴＦＴが形成される。更に、このアレイ基板ＡＲの表面全体には、透明な無機絶縁材
料からなるパッシベーション膜１６が形成されている。そして、このパッシベーション膜
１６の表面全体に感光性材料からなる層間膜１７が被覆されており、加えて、この層間膜
１７のドレイン電極Ｄの端部に対応する位置には、コンタクトホールＣＨが形成されてい
る。なお、複数の走査線１１及び信号線１２により囲まれた領域が１画素領域（サブピク
セル）ＰＡ１を構成している。
らなるソース電極Ｓを含む信号線１２及びドレイン電極Ｄが形成されている。この信号線
１２のソース電極Ｓ部分及びドレイン電極Ｄは、いずれも半導体層１５の表面に部分的に
重なっている。上述したゲート電極、ソース電極Ｓ、ドレイン電極Ｄ及び半導体層１５に
よりＴＦＴが形成される。更に、このアレイ基板ＡＲの表面全体には、透明な無機絶縁材
料からなるパッシベーション膜１６が形成されている。そして、このパッシベーション膜
１６の表面全体に感光性材料からなる層間膜１７が被覆されており、加えて、この層間膜
１７のドレイン電極Ｄの端部に対応する位置には、コンタクトホールＣＨが形成されてい
る。なお、複数の走査線１１及び信号線１２により囲まれた領域が１画素領域（サブピク
セル）ＰＡ１を構成している。
そして、図２に示したパターンとなるように、走査線１１及び信号線１２で囲まれた各
画素領域ＰＡ１の層間膜１７上に、透明導電性材料、例えばＩＴＯないしＩＺＯからなる
第１電極としての下電極（画素電極）１８が形成されている。この下電極１８はコンタク
トホールＣＨを介してドレイン電極Ｄと電気的に接続されている。更に、この下電極１８
上には電極間絶縁膜２２が形成されている。この電極間絶縁膜２２には、例えば低温Ｓｉ
ＮＸ等の無機透明絶縁材料が使用される。
画素領域ＰＡ１の層間膜１７上に、透明導電性材料、例えばＩＴＯないしＩＺＯからなる
第１電極としての下電極（画素電極）１８が形成されている。この下電極１８はコンタク
トホールＣＨを介してドレイン電極Ｄと電気的に接続されている。更に、この下電極１８
上には電極間絶縁膜２２が形成されている。この電極間絶縁膜２２には、例えば低温Ｓｉ
ＮＸ等の無機透明絶縁材料が使用される。
そして、この電極間絶縁膜２２上には、走査線１１及び信号線１２で囲まれた領域に複
数のスリット２０を有する透明導電性材料、例えばＩＴＯないしＩＺＯからなる第２電極
としての上電極（共通電極）２１が形成されている。この上電極２１は表示領域ＤＡ全体
に亘って形成されているが、ＴＦＴ上には穴２１Ｈが設けられており、この位置には上電
極２１は形成されていない。なお、この上電極２１は透明導電性材料を一様に塗布した後
、周知のフォトリソグラフィ法を用いてパターニングした後、スリット２０形成部及び穴
２１Ｈ形成部をエッチング除去することにより形成されるので、この穴２１Ｈを形成する
ために何ら製造工数を増加させる必要がない。また、この上電極２１は、額縁領域に配線
されたコモン配線Ｃｏｍに電気的に接続されている。このコモン配線Ｃｏｍと上電極２１
とは例えば図１のＸ部分で接続され、コモン配線Ｃｏｍの他端部はドライバＤｒに接続さ
れている。上電極２１のスリット２０は、走査線１１及び信号線１２で囲まれた画素領域
ＰＡ１単位で形成されており、所定角度に傾斜した楕円状の開口で形成されている。なお
、図２においては、上電極２１に対応する部分にはハッチングを付与している。
数のスリット２０を有する透明導電性材料、例えばＩＴＯないしＩＺＯからなる第２電極
としての上電極（共通電極）２１が形成されている。この上電極２１は表示領域ＤＡ全体
に亘って形成されているが、ＴＦＴ上には穴２１Ｈが設けられており、この位置には上電
極２１は形成されていない。なお、この上電極２１は透明導電性材料を一様に塗布した後
、周知のフォトリソグラフィ法を用いてパターニングした後、スリット２０形成部及び穴
２１Ｈ形成部をエッチング除去することにより形成されるので、この穴２１Ｈを形成する
ために何ら製造工数を増加させる必要がない。また、この上電極２１は、額縁領域に配線
されたコモン配線Ｃｏｍに電気的に接続されている。このコモン配線Ｃｏｍと上電極２１
とは例えば図１のＸ部分で接続され、コモン配線Ｃｏｍの他端部はドライバＤｒに接続さ
れている。上電極２１のスリット２０は、走査線１１及び信号線１２で囲まれた画素領域
ＰＡ１単位で形成されており、所定角度に傾斜した楕円状の開口で形成されている。なお
、図２においては、上電極２１に対応する部分にはハッチングを付与している。
そして最後に、この基板の表面全体に亘り所定の配向膜１９が形成される。この配向膜
１９の製造は、先ず、所定厚を有するポリイミドを公知の配向膜塗布装置を用いて表示領
域ＤＡ内に印刷塗布する。次いで、この一様に塗布されたポリイミド表面をラビングロー
ラを用いてラビング処理して製造される。
１９の製造は、先ず、所定厚を有するポリイミドを公知の配向膜塗布装置を用いて表示領
域ＤＡ内に印刷塗布する。次いで、この一様に塗布されたポリイミド表面をラビングロー
ラを用いてラビング処理して製造される。
上述の配向膜１９の製造工程において、この配向膜１９が塗布される基板表面には、主
に上電極２１が露出している。したがって、上電極２１が形成された基板表面に所定厚の
ポリイミドを印刷塗布すると、図３に示すように、上電極２１の縁部分、更に詳しくは上
電極２１に形成された穴２１Ｈの外縁部に上電極２１の肉厚とほぼ等しい高さの段差部２
５が形成される。この段差部２５は、後のラビング処理時においてラビング不良が発生し
やすく、配向不良が生じやすい。また、従来は上電極２１を開口部分にのみ配設していた
ため、この段差部２５が開口部分に近接した位置に形成され、この配向不良部分にバック
ライト等からの光が照射されることによりこの配向不良部分も表示されて表示不良が生じ
る恐れがあった。しかしながら、本実施形態の液晶表示装置１においては、上電極２１は
ＴＦＴ上を除く表示領域ＤＡ内全体に配設されているため従来に比べて段差が生じる箇所
が少なくなると共に、段差部２５が後述するカラーフィルタ基板ＣＦの遮光層３１により
遮光されているため、この段差部２５も遮光されることになり、以って表示不良が生じる
恐れがない。
に上電極２１が露出している。したがって、上電極２１が形成された基板表面に所定厚の
ポリイミドを印刷塗布すると、図３に示すように、上電極２１の縁部分、更に詳しくは上
電極２１に形成された穴２１Ｈの外縁部に上電極２１の肉厚とほぼ等しい高さの段差部２
５が形成される。この段差部２５は、後のラビング処理時においてラビング不良が発生し
やすく、配向不良が生じやすい。また、従来は上電極２１を開口部分にのみ配設していた
ため、この段差部２５が開口部分に近接した位置に形成され、この配向不良部分にバック
ライト等からの光が照射されることによりこの配向不良部分も表示されて表示不良が生じ
る恐れがあった。しかしながら、本実施形態の液晶表示装置１においては、上電極２１は
ＴＦＴ上を除く表示領域ＤＡ内全体に配設されているため従来に比べて段差が生じる箇所
が少なくなると共に、段差部２５が後述するカラーフィルタ基板ＣＦの遮光層３１により
遮光されているため、この段差部２５も遮光されることになり、以って表示不良が生じる
恐れがない。
カラーフィルタ基板ＣＦは、図３に示すように、透明基板３０の表面に走査線１１、信
号線１２、ＴＦＴ及びコンタクトホールＣＨに対応する位置を被覆するように遮光層３１
が形成されている。更に、遮光層３１で囲まれた透明基板３０の表面には、複数色、例え
ばＲ（赤）、Ｇ（緑）、Ｂ（青）の３色からなるカラーフィルタ層３２が形成され、更に
遮光層３１及びカラーフィルタ層３２の表面を被覆するように保護膜３３が形成されてい
る。そして、この基板の表面全体に亘り所定の配向膜３５が形成されている。
号線１２、ＴＦＴ及びコンタクトホールＣＨに対応する位置を被覆するように遮光層３１
が形成されている。更に、遮光層３１で囲まれた透明基板３０の表面には、複数色、例え
ばＲ（赤）、Ｇ（緑）、Ｂ（青）の３色からなるカラーフィルタ層３２が形成され、更に
遮光層３１及びカラーフィルタ層３２の表面を被覆するように保護膜３３が形成されてい
る。そして、この基板の表面全体に亘り所定の配向膜３５が形成されている。
そして、上記構成を有するアレイ基板ＡＲ及びカラーフィルタ基板ＣＦを互いに対向さ
せ、図示しないスペーサを介してシール材２により互いに貼り合わされ、両基板ＡＲ、Ｃ
Ｆ及びシール材２に囲まれた領域に液晶層４０が封入形成される。さらには、液晶層４０
が形成されたパネルの表裏面には偏光板４１が配設されている。以上の工程を経て、本実
施形態に係る液晶表示装置１が製造される。
せ、図示しないスペーサを介してシール材２により互いに貼り合わされ、両基板ＡＲ、Ｃ
Ｆ及びシール材２に囲まれた領域に液晶層４０が封入形成される。さらには、液晶層４０
が形成されたパネルの表裏面には偏光板４１が配設されている。以上の工程を経て、本実
施形態に係る液晶表示装置１が製造される。
このようにして製造された液晶表示装置１は、図３に示すように、上電極２１の縁部に
形成された段差部２５が遮光層３１により遮光されるため、この部分で配線不良が発生し
てもこの部分は表示に寄与しない領域であり表示品質を低下させることがない。また、本
実施形態の上電極２１がコンタクトホールＣＨが形成された位置を含む表示領域ＤＡ全体
に設けられるので、下電極１８と電極間絶縁膜２２を介して対向配置する面積が大きくな
り、高精細化に伴って各画素領域ＰＡ１が小さくなっても十分な保持容量を確保できるよ
うになる。
形成された段差部２５が遮光層３１により遮光されるため、この部分で配線不良が発生し
てもこの部分は表示に寄与しない領域であり表示品質を低下させることがない。また、本
実施形態の上電極２１がコンタクトホールＣＨが形成された位置を含む表示領域ＤＡ全体
に設けられるので、下電極１８と電極間絶縁膜２２を介して対向配置する面積が大きくな
り、高精細化に伴って各画素領域ＰＡ１が小さくなっても十分な保持容量を確保できるよ
うになる。
［第２の実施形態］
上記第１の実施形態においては、スリット２０を有する上電極２１をＴＦＴ上を除く表
示領域ＤＡ全体に形成したものについて説明した。そこで次に、第２の実施形態として上
電極２１の形状を変更した例について以下に図４及び図５を参照して説明する。なお、本
実施形態に係る液晶表示装置は、上電極２３の構成以外は上記第１の実施形態に係る液晶
表示装置１の構成と同様であるので、以下の説明においては同一の構成部分については同
一の符号を付してその説明を省略し、異なる構成部分についてのみ説明を行うものとする
。
上記第１の実施形態においては、スリット２０を有する上電極２１をＴＦＴ上を除く表
示領域ＤＡ全体に形成したものについて説明した。そこで次に、第２の実施形態として上
電極２１の形状を変更した例について以下に図４及び図５を参照して説明する。なお、本
実施形態に係る液晶表示装置は、上電極２３の構成以外は上記第１の実施形態に係る液晶
表示装置１の構成と同様であるので、以下の説明においては同一の構成部分については同
一の符号を付してその説明を省略し、異なる構成部分についてのみ説明を行うものとする
。
本実施形態に係る液晶表示装置のアレイ基板ＡＲ'は、図４及び図５に示すように、透
明基板１０の表面に、複数の走査線１１、ゲート絶縁膜１４、ソース電極Ｓを含む複数本
の信号線１２、ドレイン電極Ｄ、半導体層１５、パッシベーション膜１６、層間膜１７、
ドレイン電極Ｄに電気的に接続された下電極１８及び電極間絶縁膜２２が順次形成される
点では上記第１の実施形態に示すものと同様である。なお、このとき複数の走査線１１及
び信号線１２により囲まれた領域が１画素領域（サブピクセル）ＰＡ２を構成している。
明基板１０の表面に、複数の走査線１１、ゲート絶縁膜１４、ソース電極Ｓを含む複数本
の信号線１２、ドレイン電極Ｄ、半導体層１５、パッシベーション膜１６、層間膜１７、
ドレイン電極Ｄに電気的に接続された下電極１８及び電極間絶縁膜２２が順次形成される
点では上記第１の実施形態に示すものと同様である。なお、このとき複数の走査線１１及
び信号線１２により囲まれた領域が１画素領域（サブピクセル）ＰＡ２を構成している。
そして、この電極間絶縁膜２２上には、走査線１１及び信号線１２で囲まれた領域に複
数のスリット２０を有するＩＴＯないしＩＺＯ等からなる第２電極としての上電極（共通
電極）２３が形成されている。この上電極２３は、表示領域ＤＡ全体に亘って、すなわち
ＴＦＴ上を含む全体に形成されている。また、この上電極２３は、額縁領域に配線された
コモン配線Ｃｏｍに電気的に接続されている。上電極２３に形成されるスリット２０は、
走査線１１及び信号線１２で囲まれた画素領域ＰＡ２単位で形成されており、所定角度に
傾斜した楕円状の開口で形成されている。なお、図５においては、上電極２３に対応する
部分にはハッチングを付与している。
数のスリット２０を有するＩＴＯないしＩＺＯ等からなる第２電極としての上電極（共通
電極）２３が形成されている。この上電極２３は、表示領域ＤＡ全体に亘って、すなわち
ＴＦＴ上を含む全体に形成されている。また、この上電極２３は、額縁領域に配線された
コモン配線Ｃｏｍに電気的に接続されている。上電極２３に形成されるスリット２０は、
走査線１１及び信号線１２で囲まれた画素領域ＰＡ２単位で形成されており、所定角度に
傾斜した楕円状の開口で形成されている。なお、図５においては、上電極２３に対応する
部分にはハッチングを付与している。
そして最後に、この基板の表面全体に亘り所定の配向膜１９が形成される。この配向膜
１９は、所定厚を有するポリイミドを公知の配向膜塗布装置を用いて表示領域ＤＡ内に印
刷塗布した後、この一様に塗布されたポリイミド表面をラビングローラを用いてラビング
処理して製造される。
１９は、所定厚を有するポリイミドを公知の配向膜塗布装置を用いて表示領域ＤＡ内に印
刷塗布した後、この一様に塗布されたポリイミド表面をラビングローラを用いてラビング
処理して製造される。
そして、上記構成を有するアレイ基板ＡＲ'及び上述した第１の実施形態の液晶表示装
置１のものと同様の構成を有するカラーフィルタ基板ＣＦを互いに対向させ、図示しない
スペーサを介してシール材２により互いに貼り合わせる。そして、両基板ＡＲ、ＣＦ及び
シール材２に囲まれた領域に液晶層４０が封入形成される。さらには、液晶層４０が形成
されたパネルの表裏面には偏光板４１が配設される。以上の工程を経て、本実施形態に係
る液晶表示装置が製造される。
置１のものと同様の構成を有するカラーフィルタ基板ＣＦを互いに対向させ、図示しない
スペーサを介してシール材２により互いに貼り合わせる。そして、両基板ＡＲ、ＣＦ及び
シール材２に囲まれた領域に液晶層４０が封入形成される。さらには、液晶層４０が形成
されたパネルの表裏面には偏光板４１が配設される。以上の工程を経て、本実施形態に係
る液晶表示装置が製造される。
このように、本実施形態に係る液晶表示装置は、アレイ基板ＡＲに形成される上電極２
３が表示領域ＤＡ全体に配設されている。したがって、上電極２３の外縁部に形成される
段差が表示領域ＤＡ内には発生しないため、この段差に基づく配線不良及び表示不良は発
生しなくなる。加えて、上電極２３がＴＦＴ上にも形成されているため、上電極２３とＴ
ＦＴの電極、例えばドレイン電極Ｄやソース電極Ｓとが電極間絶縁膜２２、層間膜１７及
びパッシベーション膜１６を挟んで対向配置することになる。したがって、この部分にも
容量が形成されることになり、より多くの保持容量の確保が可能となる。このような構成
は、特に液晶表示装置の高精細化が進んで上記第１の実施形態に示す構成を採用しても十
分な保持容量が確保できない場合などに特に効果がある。
３が表示領域ＤＡ全体に配設されている。したがって、上電極２３の外縁部に形成される
段差が表示領域ＤＡ内には発生しないため、この段差に基づく配線不良及び表示不良は発
生しなくなる。加えて、上電極２３がＴＦＴ上にも形成されているため、上電極２３とＴ
ＦＴの電極、例えばドレイン電極Ｄやソース電極Ｓとが電極間絶縁膜２２、層間膜１７及
びパッシベーション膜１６を挟んで対向配置することになる。したがって、この部分にも
容量が形成されることになり、より多くの保持容量の確保が可能となる。このような構成
は、特に液晶表示装置の高精細化が進んで上記第１の実施形態に示す構成を採用しても十
分な保持容量が確保できない場合などに特に効果がある。
１：液晶表示装置 ２：シール材 １０、３０：透明基板 １１：走査線 １２：信号線
１４：ゲート絶縁膜 １５：半導体層 １６：パッシベーション膜 １７：層間膜 １
８：下電極 １９、３５：配向膜 ２０：スリット ２１、２３：上電極 ２２：電極間
絶縁膜 ２５：穴 ３１：遮光層 ３２：カラーフィルタ層 ３３：保護膜 ＡＲ、ＡＲ
'：アレイ基板 ＣＦ：カラーフィルタ基板 ＣＨ：コンタクトホール Ｓ：ソース電極
Ｄ：ドレイン電極 Ｇ：ゲート電極 ＤＡ：表示領域 ＰＡ１、ＰＡ２：画素領域 Ｄ
ｒ：ドライバ Ｃｏｍ：コモン配線
１４：ゲート絶縁膜 １５：半導体層 １６：パッシベーション膜 １７：層間膜 １
８：下電極 １９、３５：配向膜 ２０：スリット ２１、２３：上電極 ２２：電極間
絶縁膜 ２５：穴 ３１：遮光層 ３２：カラーフィルタ層 ３３：保護膜 ＡＲ、ＡＲ
'：アレイ基板 ＣＦ：カラーフィルタ基板 ＣＨ：コンタクトホール Ｓ：ソース電極
Ｄ：ドレイン電極 Ｇ：ゲート電極 ＤＡ：表示領域 ＰＡ１、ＰＡ２：画素領域 Ｄ
ｒ：ドライバ Ｃｏｍ：コモン配線
Claims (3)
- 表示領域を有する一対の基板間に液晶層を挟持してなる液晶表示装置において、前記一
対の基板のうちの一方の前記液晶層側の表面には、
マトリクス状に形成された複数の走査線及び信号線と、
前記複数の走査線及び信号線で区画された画素領域毎に形成されたスイッチング素子と
、
前記表示領域の周縁部に沿って形成されたコモン配線と、
前記表示領域全体を被覆する層間膜と、
前記層間膜の表面の前記画素領域毎に形成されたコンタクトホールを介して前記スイッ
チング素子の電極に接続された透明導電性材料からなる第１電極と、
前記第１電極の表面全体を被覆する電極間絶縁膜と、
前記画素領域毎に複数本のスリットが形成され、前記コンタクトホール上を含む前記電
極間絶縁膜の表面に形成されると共に、前記コモン配線に接続された第２電極と、
を備えることを特徴とする液晶表示装置。 - 前記表示領域内の前記第２電極が形成された前記一方の基板表面には配向膜が形成され
ており、前記配向膜の前記第２電極の縁部を覆う部分は、前記一対の基板のうちの他方に
設けられた遮光層により遮光されていることを特徴とする請求項１に記載の液晶表示装置
。 - 前記第２電極は、前記電極間絶縁膜の表面の前記スイッチング素子上を含む前記表示領
域全体に形成されていることを特徴とする請求項１に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008062200A JP5275650B2 (ja) | 2008-03-12 | 2008-03-12 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008062200A JP5275650B2 (ja) | 2008-03-12 | 2008-03-12 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009217096A true JP2009217096A (ja) | 2009-09-24 |
| JP5275650B2 JP5275650B2 (ja) | 2013-08-28 |
Family
ID=41188999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008062200A Expired - Fee Related JP5275650B2 (ja) | 2008-03-12 | 2008-03-12 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5275650B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014108972A1 (ja) * | 2013-01-11 | 2014-07-17 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
| JP2018159951A (ja) * | 2012-11-30 | 2018-10-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007226200A (ja) * | 2006-01-26 | 2007-09-06 | Epson Imaging Devices Corp | 液晶装置及び電子機器 |
| JP2007248736A (ja) * | 2006-03-15 | 2007-09-27 | Epson Imaging Devices Corp | 液晶装置及び電子機器 |
| JP2007264367A (ja) * | 2006-03-29 | 2007-10-11 | Epson Imaging Devices Corp | 液晶装置及び電子機器 |
| JP2008032899A (ja) * | 2006-07-27 | 2008-02-14 | Epson Imaging Devices Corp | 液晶表示装置 |
-
2008
- 2008-03-12 JP JP2008062200A patent/JP5275650B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007226200A (ja) * | 2006-01-26 | 2007-09-06 | Epson Imaging Devices Corp | 液晶装置及び電子機器 |
| JP2007248736A (ja) * | 2006-03-15 | 2007-09-27 | Epson Imaging Devices Corp | 液晶装置及び電子機器 |
| JP2007264367A (ja) * | 2006-03-29 | 2007-10-11 | Epson Imaging Devices Corp | 液晶装置及び電子機器 |
| JP2008032899A (ja) * | 2006-07-27 | 2008-02-14 | Epson Imaging Devices Corp | 液晶表示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018159951A (ja) * | 2012-11-30 | 2018-10-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| WO2014108972A1 (ja) * | 2013-01-11 | 2014-07-17 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
| US9523898B2 (en) | 2013-01-11 | 2016-12-20 | Panasonic Liquid Crystal Display Co., Ltd. | Display apparatus |
| US9864244B2 (en) | 2013-01-11 | 2018-01-09 | Panasonic Liquid Crystal Display Co., Ltd. | Display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5275650B2 (ja) | 2013-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10969641B2 (en) | Liquid crystal display device | |
| JP5553531B2 (ja) | 液晶表示装置 | |
| JP4477552B2 (ja) | 画素領域外郭部の光漏れを防止するｃｏｔ構造液晶表示装置及びその製造方法 | |
| US7576824B2 (en) | Liquid crystal display device and method for fabricating the same | |
| JP5392670B2 (ja) | 液晶表示装置及びその製造方法 | |
| US8724064B2 (en) | Fringe field switching mode liquid crystal display device and method of fabricating the same | |
| KR101031170B1 (ko) | 액정 표시 장치 및 액정 표시 장치의 제조 방법 | |
| JP2000089240A (ja) | アクティブマトリクス型液晶表示装置 | |
| US7903220B2 (en) | Liquid crystal display device and electronic apparatus | |
| JP5156517B2 (ja) | 液晶表示装置 | |
| JP2008180928A (ja) | 液晶表示装置及びその製造方法 | |
| US10890812B2 (en) | Liquid crystal display device | |
| JP2010054980A (ja) | 液晶表示装置 | |
| US9733532B2 (en) | Display device and method of manufacturing thin film transistor | |
| KR100626576B1 (ko) | 전기광학장치 그리고 전자기기 및 투사형 표시장치 | |
| US10168581B2 (en) | Display device | |
| JP2009251417A (ja) | 液晶表示装置 | |
| JP4857775B2 (ja) | 電気光学装置 | |
| JP2009151285A (ja) | 液晶表示装置及びその製造方法 | |
| JP5275650B2 (ja) | 液晶表示装置 | |
| KR101331905B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP2009169162A (ja) | 液晶表示装置 | |
| JP5207947B2 (ja) | 液晶表示装置及びその製造方法 | |
| US10613396B2 (en) | Display device | |
| JP6519494B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100526 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100526 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110112 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130516 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |